CN102165565A - 用以使穿过衬底的过孔侧壁及其它深蚀刻特征部光滑的后蚀刻反应等离子体研磨 - Google Patents

用以使穿过衬底的过孔侧壁及其它深蚀刻特征部光滑的后蚀刻反应等离子体研磨 Download PDF

Info

Publication number
CN102165565A
CN102165565A CN2009801339068A CN200980133906A CN102165565A CN 102165565 A CN102165565 A CN 102165565A CN 2009801339068 A CN2009801339068 A CN 2009801339068A CN 200980133906 A CN200980133906 A CN 200980133906A CN 102165565 A CN102165565 A CN 102165565A
Authority
CN
China
Prior art keywords
substrate
etch
reactive plasma
silicon
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801339068A
Other languages
English (en)
Other versions
CN102165565B (zh
Inventor
乔恩·法尔
夏尔马·帕马斯
科哈利德·西拉朱迪茵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN102165565A publication Critical patent/CN102165565A/zh
Application granted granted Critical
Publication of CN102165565B publication Critical patent/CN102165565B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种利用反应等离子体研磨使蚀刻特征部的侧壁光滑化的方法。该光滑化方法降低侧壁凹坑的深度，而侧壁凹坑是造成特征部壁表面上的粗糙度的原因。该方法包括以下步骤：从含硅特征部的内表面及外表面去除残留的聚合材料，并且在以脉冲RF功率使含硅特征部偏压的同时，利用从源气体产生的反应等离子体对含硅特征部的内表面进行处理。该源气体包含惰性气体以及会与硅发生反应的反应剂。该方法提供了内表面上约500纳米或更小的凹坑深度。

Description

用以使穿过衬底的过孔侧壁及其它深蚀刻特征部光滑的后蚀刻反应等离子体研磨
技术领域
本发明的实施例涉及在蚀刻之后使蚀刻特征部的侧壁光滑的方法。该光滑化可利用等离子体研磨技术在与执行该特征部蚀刻相同的处理腔室内执行。
背景技术
此部分描述与所揭示的本发明实施例相关的背景主题。并无明示或暗示此部分所讨论的背景技术在法律上构成现有技术的意思。
深凹陷结构蚀刻是当前制造半导体及微结构器件所使用的主要技术之一，并且是许多微机电系统(MEMS)应用的促成技术。要让这些新颖、复杂的器件能够令人满意地工作，对于蚀刻轮廓的严格控管是必要的。在许多情况中证实得到受控的侧壁轮廓(其中锥度角范围在约85°至约92°且具有光滑的侧壁表面)是项艰巨的任务。
侧壁锥度角范围在约85°至约90°的衬底穿孔(TSV)，在多种电子封装应用中是特别有用的，其中所述衬底穿孔通常是硅穿孔。该TSV通常是以能够实现器件间电气连接的方式使得各种部件可彼此连接。侧壁锥度角范围在约85°至约92°的蚀刻硅沟槽在许多MEMS器件中是有用的，例如光开关、可变电容、加速计、以及回转仪，以上是举例而非限制。
对于如下所述的深凹陷结构的等离子体蚀刻：其中凹坑深度至少是10微米并且可深至约500微米，通常需要反应性化学蚀刻和物理蚀刻的组合，其通常运用离子轰击。例如，物理蚀刻能够实现为在蚀刻沟槽上形成垂直侧壁所需的各向异性、指向性蚀刻。
已有许多针对深蚀刻所提出的处理技术。一种用于形成具有近乎垂直侧壁的沟槽的技术在该沟槽的开口区域内使用保护涂层。用来形成该涂层的材料可耐受蚀刻该沟槽所用的蚀刻剂。该涂层可无持续应用或仅在该沟槽形成处理的特定时间点应用。在一相关方法中，使硅衬底覆盖有图案化掩模，该图案化掩模将硅衬底的选择区暴露于等离子体蚀刻。各向异性蚀刻系交替使用等离子体蚀刻和聚合物形成步骤来完成。
在其它蚀刻方法中，在特征部的等离子体蚀刻期间以及在形成保护膜期间，使用同样的气体混合物以保护蚀刻表面。据说，在一方法中，藉由改变直流衬底偏压，该处理在主要反应是衬底蚀刻的第一状态及主要反应是在该衬底表面上沉积膜的第二状态之间切换。
在另一方法中，蚀刻及聚合步骤以交替、反复的方式执行，直到蚀刻完成为止。可以根据需要减少聚合物沉积步骤期间所沉积的聚合物量。
在另一方法中，交替使用反应性离子蚀刻及通过化学气相沉积进行的钝化层沉积来执行半导体衬底中的沟槽蚀刻。该方法包含在蚀刻处理期间随时间改变许多处理变量中的一个或多个。处理参数的改变通常示为周期性，而该周期性改变至少对应于正弦、方形、或锯齿波形其中之一。该方法不仅包含提供反应性蚀刻步骤接着沉积钝化层以保护侧壁表面的周期处理，并且也包含在各处理周期之间随时间进行的改变，藉以避免在该蚀刻的沟槽侧壁上显著的表面粗糙度的形成。此种方法相当复杂，需要大量的处理控制设备以及对于该设备的程序化计算机控制。
最近试图在蚀刻特征部期间提供较光滑侧壁的深特征部蚀刻处理的缺点之一在于计算机化控制，与必须执行的设备功能相结合地，有降低该特征部的蚀刻速度的倾向。此外，所使用的化学品复杂度增加，需要处理更多反应剂，其中许多化学品在储存及处理上有难度。
而在另一方法中，蚀刻例如5微米或更深的深沟槽之类的深凹陷的特征部，在该深凹陷特征部的整个蚀刻期间无间断地应用稳定蚀刻剂核素。该稳定蚀刻剂核素系同时应用在间歇地应用额外的、不同的蚀刻剂核素的蚀刻步骤期间，并应用在该深特征部蚀刻处理期间间歇地应用的聚合物沉积步骤。
在另一侧壁光滑化技术中，在硅衬底内蚀刻出深凹陷特征部之后应用侧壁光滑化法。然而，这可能会造成表面孔隙，据称这已在执行该光滑化法后之的硅侧壁表面观察到。在一些执行该光滑化法之后存在的孔隙量可能造成问题的情况中，有人已尝试氧化该硅表面，然后暴露在氟化氢浸浴或蒸气态氟化氢中以除去该氧化物。取决于所制造的组件，存在该组件的暴露部件无法承受氟化氢暴露的状况。
对于需要特别光滑侧壁的深特征部(例如，深度大于200微米)，仍持续需要改善的蚀刻方法。
附图说明
申请人提供附图说明，使得参照以上提供的具体说明、并参照对示例实施例的详细说明，使获得本发明的实力实施例的方式清楚，并能够得到理解。应了解仅提供理解本发明示例实施例所需程度的附图，并且某些公知处理和设备并未在此示出，以避免混淆本文主题的发明本质。
图1是可从应用材料公司取得的那种DPS II TSV感应耦合等离子体蚀刻腔室100的示意性表示图。这种等离子体蚀刻腔室在带来本发明的实验期间使用。
图2A示出了蚀刻硅过孔202的比较显微照相图200，其展现了在深蚀刻处理的周期步骤中产生的典型侧壁粗糙度。凹坑204在该过孔侧壁内的深度(dn)约是0.7微米(700nm)。
图2B示出了接着过孔蚀刻处理进行了过孔表面的反应等离子体研磨后的蚀刻硅过孔212的显微照相图210。利用本发明的反应等离子体研磨使该侧壁粗糙度变光滑。在该反应等离子体研磨(光滑化)处理之后的凹坑214深度(dn)约是0.33微米(330nm)。
图2C示出在接着过孔蚀刻处理进行过孔表面的反应等离子体研磨后的蚀刻硅过孔222的显微照相图220。已利用本发明的反应等离子体研磨使该侧壁粗糙度变光滑。在该反应等离子体研磨处理之后的凹坑224深度(dn)太小而无法以微米测量(小于10nm)。
图3A-3C示出了可在反应等离子体研磨(光滑化)处理期间藉由改变处理参数实现的蚀刻通入硅的过孔的轮廓的改变。
第3A示出了在改变过孔轮廓的反应等离子体研磨后的蚀刻硅过孔302的显微照相图300。原始的蚀刻过孔轮廓呈现为出如图2A所示的那种平直侧壁。随后的反应等离子体研磨改变了该过孔轮廓而呈现为锥状侧壁。
图3B示出了蚀刻硅过孔312的显微照相图310，其示出本发明的另一实施例。原始的蚀刻过孔轮廓呈现为如图2A所示的平直侧壁。随后的反应等离子体研磨并未改变过孔的平直侧壁。
图3C示出了蚀刻硅过孔322的显微照相图320，其示出本发明的另一实施例。原始的蚀刻过孔轮廓呈现为如图2A所示的平直侧壁。随后的反应等离子体研磨将该过孔轮廓改变为呈现为凹角(re-entrant)(负)轮廓。
图4A和4B示出了在蚀刻硅过孔的侧壁表面上的影响，其中并未在该过孔侧壁的反应等离子体研磨之前除去未剥离的图案化光阻层及来自过孔蚀刻处理的聚合物残留物。
图4A示出了蚀刻硅过孔402的显微照相图400，其中该蚀刻过孔402的上部404(其在未剥离的图案化光掩模(未示出)附近)呈现出较高的孔隙率，而该蚀刻过孔402的底部406呈现出较少但潜在显著的孔隙。
图4B示出了蚀刻硅过孔412的显微照相图410，其中该蚀刻过孔412的上部414(在未剥离的图案化光掩模(未示出)附近)呈现出脊状的较高孔隙率，而该蚀刻过孔412的底部416显示出稍微少一点，但潜在显著的孔隙。
图5A和5B示出了对蚀刻通过硅的过孔504的延伸上缘503的去除，所述延伸上缘503形成在过孔的等离子体蚀刻期间所使用的图案化光阻掩模下方。
图5A示出了去除前的延伸上缘503。在反应等离子体研磨处理之前有利地执行对上缘503的去除，以使过孔504的内表面505光滑。
图5B示出了在去除该延伸上缘以及在该过孔504的内表面507的反应等离子体研磨光滑化两者处理之后，不具有延伸上缘的情况，并且示出了过孔504的内表面507的形状。
具体实施方式
作为详细说明的开端，应注意到如在本说明书及所附权利要求中所使用的，单数型态“一”及“该”包含复数个所指对象，除非上下文另行清楚指定。
在此使用“约”这样的字眼时，意欲表示所提出的标示值的精度在±10％之内。
I.实现本发明的示例设备
在此所述的等离子体研磨处理的多种示例实施例在可从加州圣塔克拉拉的应用材料公司取得的DPS II TSV处理腔室中执行。该DPS II TSV处理腔室可用来作为也可从应用材料公司取得的整合处理系统的一部分，其中在不同处理腔室的组合(其构成一整合处理系统)之间的传输让各种处理程序可以执行且不会使衬底暴露在周遭环境中。一种有益的整合处理系统Centura
Figure BPA00001325078100051
主机系统，也可从应用材料公司取得。
图1示出了该DPS II TSV处理设备100的正视示意图。该DPS II TSV处理设备100是全自动半导体蚀刻处理腔室，其通常做为可容纳多种衬底尺寸的多腔室、模块化系统(未示出)的一部分。在对本文的揭示提供支持的实验中所使用的处理设备包含DPS II TSV上处理腔室115，其拥有被设计为容纳直径大至12英寸(300毫米)的衬底的处理空间110。
该DPS II TSV处理设备100被配置为安装在标准CENTURA
Figure BPA00001325078100052
主机(未示出)上。该处理设备100包含等离子体源102及匹配网络101，它们与存在于外罩111内的功率产生设备连通。RF感应耦合的等离子体源102及匹配网络101通常以处于约12MHz至约13.5MHz内的频率范围内的频率(当此特定处理设备以此频率进行工作时，其它可以使用的处理设备可在范围高至60MHz的源功率频率进行工作)并以在从0.1kW至约5kW范围内的功率进行工作。该上处理腔室115使用RF感应耦合等离子体(未示出)，该等离子体利用位于外罩113内的感应线圈104和106产生，该外罩113坐落于上处理腔室115正上方。上处理腔室115包含尺寸如上所述的处理腔室空间110，以及静电夹盘(ESC)阴极107。等离子体源气体透过快速气体交换喷嘴114被引导至该上处理腔室115内，以提供均匀控制的气流分布。腔室压力利用电容压力计控制系统(未示出)来控制。存在于上处理腔室115内的处理腔室空间110与下处理腔室117连通，下处理腔室117与设置在涡轮泵116上方且与涡轮泵116连通的节流阀119连通，该涡轮泵116位于在初步泵126上方并与初步泵126连通。当该处理设备100正在运作时，新的等离子体源气体被持续填充至处理腔室空间110，并且处理副产物并持续透过该节流阀119、涡轮泵116及初步泵126离开。
在处理期间，衬底(未示出)透过入口112被引入该处理腔室空间110。该处理腔室空间110包含静电夹盘(ESC)阴极107及出自快速气体交换喷嘴114的入口。在具体处理期间，衬底被放置在该阴极107上。腔室压力利用压力控制系统(未示出)控制，压力控制系统激活多种装置，通常包含该快速气体交换喷嘴114、节流阀119、涡轮泵116及初步泵126。该衬底系利用如下所述的机制被保持在适当位置上，所述机制运用藉由施加直流电压(未示出)至位于夹盘表面120上的介电膜下方的导电层而在静电夹盘(ESC)阴极107表面上产生静电。通常利用热传导装置(未示出)来冷却静电夹盘/阴极107，该热传导装置利用从入口124供应流体(该流体接着从出口125离开)的压缩冷却机(未示出)来冷却。该静电夹盘/阴极107及衬底(未示出)借助于晶片升降部123升降以进行处理。蚀刻气体透过快速气体交换歧管(未示出)通入上处理腔室110。
可提供控制器(未示出)来控制该处理设备100的操作，以执行本发明的实施例。该衬底(未示出)利用在100kHz至13.56MHz范围内(更常见在100kHz至2MHz范围内)运作的RF功率122以及匹配网络121而被偏压。等离子体源102和衬底偏压功率122利用设置在控制器中的应用材料公司系统软件(未示出)而被独立地控制。具体而言，该RF偏压功率122利用由系统控制(未示出)设定的发电机脉冲能力而被偏压，以提供该功率开启的时间百分比(其被称为“占空比”)。通常脉冲偏压功率的开启时间和关闭时间在整个衬底处理期间是均匀的。在此情况中，例如，若该功率开启3毫秒且关闭15毫秒，该“占空比”会是16.67％。每秒钟的脉冲频率循环(Hz)等于1.0除以秒计的开启及关闭时段总和。例如，当该功率开启3毫秒且关闭15毫秒时，就总共18毫秒而言，每秒钟的脉冲频率循环是55.55Hz。也可能使用特定化的脉冲剖面，其中开启/关闭时点在衬底处理期间为特定需求而改变。
该蚀刻腔室壁表面的温度利用含液体的管道(未示出)控制，所述管道设置在该上蚀刻腔室的壁内。该半导体衬底的温度利用静电夹盘阴极107的其上搁置该衬底(未示出)的表面120的温度来控制。通常，使用氦气流来促进该衬底(未示出)和该阴极107的表面120之间的热传导。在静电夹盘阴极表面处使用的热传导流体透过流体管道系统(未示出)提供。
如前所述，虽然用来处理在此提出的示例中所述的衬底的蚀刻处理设备100是如图1的示意图中所示的那种感应耦合蚀刻腔室，但任何业界可取得的蚀刻处理器基本上均可复制此文所述的处理并理应能够利用在此所述的教导，连同对于处理设备参数的某些调整。也预期到可使用业界已知的其它等离子体蚀刻处理设备来执行本发明之多个实施例。
II.概述
在一些例子中，特征部被蚀刻到的深度在200微米至500微米范围内，或甚至更深。一示例是用于电子封装类的通过衬底的过孔(TSV)。此种衬底常是含硅衬底，并且可称为通过硅的过孔，也即TSV。因为所要求的蚀刻深度，需要特别快速的蚀刻。可能的蚀刻速率受限于蚀刻处理期间发生的过孔侧壁凹坑。可容忍的凹坑深度取决于特定应用。例如，在该特征部是欲以铜填充的过孔的半导体组件或封装应用中，常常需要取决于衬底，需要在将铜填料沉积至该过孔内之前先在该蚀刻过孔表面上沉积阻挡层。通常该阻挡层系利用物理沉积溅射技术来沉积。因为溅射是“瞄准线(line of sight)”处理，所以过孔侧壁上凹坑的存在会妨碍在该过孔的蚀刻表面上形成连续阻挡层。为了避免这个问题，例如，硅衬底的蚀刻速度必须降至低于技术允许的上限，以减少在该侧壁上产生的凹坑。
快速特征部蚀刻速率可与本发明实施例结合，其允许在该蚀刻处理后使蚀刻产生的表面粗糙度光滑化。该光滑化通过侧壁表面的反应等离子体研磨来降低特征部结构侧壁表面上的凹坑深度。反应等离子体研磨处理用来让该具有凹坑的特征部表面经历通常由等离子体源气体产生的反应等离子体，等离子体源气体包含会与该蚀刻特征部表面处的材料反应的反应剂。通常该等离子体源气体包含不会与该特征部表面反应的惰性气体，但实际上反之发挥可冲击该特征部表面的冲击力的作用，从该等凹坑顶端破坏并除去材料。利用本发明的实施例，通常可光滑化具有约500nm或更浅的初始凹坑深度的侧壁，使之展现出约10nm或更浅的凹坑深度。
在一示例实施例中，对含硅特征部的内表面进行反应等离子体研磨以产生光滑表面的方法包括以下步骤：从含硅特征部的内表面及外表面去除残留的聚合材料，然后在以脉冲RF功率使该含硅特征部偏压的同时，利用由源气体产生的反应等离子体来处理含硅特征部的内表面。该反应源气体包含与硅反应的反应剂，及惰性气体。执行该方法之后留在侧壁特征部上的凹坑深度取决于在该反应等离子体研磨之前该侧壁内的初始凹坑深度。在一实施例中，基于快速蚀刻到硅衬底内达200微米深所产生的典型凹坑深度，使用本方法例如可将该侧壁光滑化至凹坑深度小于500nm，一般会小于300nm。如前所述，在初始侧壁凹坑深度是500nm或更浅的例子中，光滑化后的凹坑深度可低于10nm。
为了得到更有效率的反应等离子体研磨，该蚀刻剂等离子体源利用通常在从约10kHz至约60MHz范围内的频率下运作的RF功率产生。所施加的等离子体源功率的量经设计以提供可与反应等离子体研磨的材料良好配合的等离子体密度。在被设计为处理300毫米衬底的应用材料公司的DPS II TSV等离子体蚀刻腔室中，取得预期等离子体密度所施加的RF功率的量通常在从约500瓦至约5,000瓦的范围内。
该等离子体源气体的反应成分被设计为与该蚀刻特征部的表面上的材料反应而提供气态副产物。当此材料是含硅材料(例如硅、硅氮化物或硅氮氧化物)时，举例来说而非限制性，该等离子体源气体的反应成分常选自六氟化硫、三氟化氮、四氟甲烷、三氟化氯、三氟化溴、三氟化碘、及其组合物所组成的族群。关于硅，六氟化硫及四氟甲烷产生绝佳效果。该等离子体源气体的反应成分与该等离子体源气体的惰性成分的体积比范围通常是从约1∶0至约1∶1，并且范围通常是从约1∶0.3至约1∶1。
为将等离子体向下导引至正被等离子体研磨的特征部的深处，施加一偏压至该衬底(特征部被等离子体研磨)。该偏压功率是RF功率，其通常以在从约10kHz至约13.56MHz范围内的频率施加。更典型地，该RF功率频率的范围在从约100kHz至约4MHz；并且，通常该RF功率频率的范围在从约100kHz至约400kHz。本领域的技术人员可鉴于被反应等离子体研磨的衬底的成分来调整此功率频率。
当所施加的偏压功率是脉冲方式时，该衬底偏压功率提供改善的等离子体研磨。为使得该偏压功率成为脉冲方式，在该等离子体研磨期间开启及关闭该RF功率。该偏压功率的脉冲频率的范围通常为从约10Hz至约1000Hz，而典型范围从约50Hz至约180Hz。通常，但非必要的，在整个等离子体研磨期间该功率的开启及关闭是时间均匀地分布的。但是，该脉冲的时点分布(timing profile)可取决于反应等离子体研磨的材料的成分而改变。该等离子体偏压RF功率开启的时间百分比(其被称为“占空时间％”或“占空比％”，与该脉冲频率直接相关。通常，当该脉冲频率的范围是从约10Hz至约1000Hz时，对应的占空时间％的范围是从约2％至约40％。当该脉冲频率范围从约50Hz至约180Hz时，对应的占空时间％通常在从约5％至约30％的范围内。本领域的技术人员可调整该RF功率和该脉冲频率以与反应等离子体研磨的特定材料相适地运作。
在对硅进行反应等离子体研磨时，用来使该衬底偏压的RF功率的频率范围通常是在约100kHz和约13.56MHz之间，并且范围时常在约200kHz和约2MHz之间。能够处理300毫米衬底的应用材料公司的DPS II等离子体蚀刻腔室内的衬底偏压功率范围为从约0瓦至约300瓦，而施加的功率量的范围常是从约55瓦至约75瓦。该偏压功率占空时间％/脉冲频率范围可从约1％-100％/10Hz-1000Hz，并且通常该偏压功率占空时间/施加的脉冲频率范围系从约5％-30％/50Hz-180Hz。
可用该等离子体研磨方法来研磨其它蚀刻特征部内部，例如含碳介电材料，其中因为使用含硅硬掩模来蚀刻该特征部，导致在该蚀刻特征部表面上存在含硅材料。例如，与使硅衬底表面光滑的用量相比，可调整该等离子体源气体的成分以拥有较低的卤素含量。但是，本领域的技术人员可鉴于在此提出的揭示以最少的实验判定出应该做出的调整。此外，也可调整占空时间％和偏压功率脉冲频率。
上述偏压功率应用的脉冲藉由提高对存在于特征部的侧壁上的凹坑的突伸区域的选择性来促进该反应等离子体研磨的效率。该脉冲避免特征部的表面(例如过孔表面)累积可造成离子偏转的电荷。虽然该脉冲的时点分布可以取决于反应等离子体研磨的材料种类而改变，但是我们发现，例如平均分布在该反应等离子体研磨期间的简单重复脉冲与含硅材料的反应等离子体研磨配合得很好。
反应等离子体研磨的表面的温度也是重要的，因为这会影响蚀刻速度及对蚀刻均匀度的控制。该衬底表面通常维持在约-5℃和约80℃之间的温度。该处理腔室壁的温度通常维持在约60℃和约80℃之间。
在典型实施例中，控制该处理腔室内的压力是很重要的，以确保该反应副产物在该压力下会是气态，并可从该处理腔室轻易且相当快速地移除。此外，该处理腔室压力影响所得到的研磨表面的光滑度及在该表面光滑化之后呈现出的特征部轮廓这两者。通常，该反应等离子体研磨期间处理腔室的压力被控制在约10毫托(mTorr)至约350毫托的范围内的压力。
先前文献教导过在执行使蚀刻特征部的粗糙表面侧壁光滑化的处理技术之前先去除残留在该蚀刻特征部表面上的光阻剂掩模或保护聚合物膜是可选性的。此教示是不正确且误导的。我们凭经验发现在大部分实施例中，去除蚀刻特征部的上表面处的光阻剂掩模并从蚀刻特征部的侧壁去除聚合物膜残留物并非可选性的，而是必要的。这些聚合材料会在受研磨的表面处起反应并产生孔隙。在某些情况中，孔隙量可能是可容忍的，但在大部分情况中它是有害的。在一实施例中，例如该衬底是硅时，在开始特征部表面的反应等离子体研磨之前利用含氧等离子体来完成对这些聚合材料的去除。在许多实施例中，此聚合物去除可在与执行反应等离子体蚀刻相同的处理腔室内执行。
在去除等聚合材料之后，常会在蚀刻特征部的上表面处残留限制结构。此限制结构是蚀刻特征部侧壁的延伸，该延伸位于用来图案化蚀刻该特征部的图案化光阻剂的正下方。当该凹陷的特征部是例如过孔时(该过孔之后将被填充以导电材料)，例如，“修剪”存在于该凹陷特征部的入口处的该侧壁延伸是有益的。在许多实施例中，此修剪是在无衬底偏压的情况下利用等离子体蚀刻来执行的，因此该等离子体蚀刻会发生在该衬底上表面处。在去除光掩模层之后并且在反应等离子体研磨之前，有利地执行该修剪。
在其它有用实施例中，该蚀刻特征部的轮廓可在该蚀刻特征部表面的反应等离子体研磨期间同时改变。这是藉由调整例如该等离子体源气体的成分、衬底的温度、该处理腔室内的压力、以及针对等离子体源气体或衬底偏压进行的RF功率变化等处理变量来完成的。但是，改变这些变量之一以影响蚀刻特征部的轮廓也会影响反应等离子体研磨和研磨表面粗糙度。鉴于在此提供的教导，本领域的技术人员可以利用最少量的实验来判定何种变量组合可提供针对特定应用的最佳结果。
侧壁光滑化的方法在蚀刻特征部的深度为约2微米或更深时是特别有用的。蚀刻穿过厚度为一米或更厚的衬底的开口并使该开口的侧壁光滑是可能的，例如，使用在此所述方法。根据就时间及/或设备成本的观点而言在经济上有利的情况，该侧壁光滑化可在与用来蚀刻该特征部相同的处理腔室内执行，或者可在不同的处理腔室内执行。在具备机器人传输能力的多腔室系统中，使用不同腔室且不破坏真空(将蚀刻衬底暴露在可能有害的环境中)是可行的。
III.使含硅特征部的表面光滑的反应等离子体研磨的示例方法
示例一
如先前所讨论的，在使特征部的内表面光滑的反应等离子体研磨之前，从蚀刻特征部的上表面去除图案化光阻层，并且从蚀刻特征部的内部去除聚合材料残留物是重要的。我们已经研发出去除上述聚合材料的方法。如下提供用来将聚合材料剥离的处理条件。
表1
Figure BPA00001325078100111
Figure BPA00001325078100121
图4A及4B示出了图标出来自特征部蚀刻的光阻剂及聚合物残留物的存在对反应等离子体研磨、光滑化的表面造成的影响。
图4A示出了经过反应等离子体研磨的内部过孔表面。位于硅衬底内的过孔曾被暴露于从等离子体源气体产生的等离子体中，该等离子体源气体提供了300sccm的六氟化硫及200sccm的氦气。所施加的RF等离子体源功率是在2MHz的频率下为2500瓦。所施加的衬底偏压功率是75瓦的400kHz RF功率，并且在83Hz的脉冲频率下，具有17％的占空比(该偏压功率开启的时间占比)。在该反应等离子体研磨期间，处理腔室内的压力是50毫托。反应等离子体研磨的时段是30秒。支撑该衬底的阴极(静电夹盘/ESC)的温度是-10℃。这与约70℃的衬底温度互相关联。施加至该ESC的电压是2200伏特。在光阻剂层附近过孔顶端的区域404内，光阻剂聚合物对反应等离子体研磨表面的影响是相当明显的。例如在区域402，该影响随着深入该过孔的深度增加而降低。朝向该过孔的底部，在区域406，经过该反应等离子体研磨步骤之后此区之侧壁表面的平均凹坑深度dn是约99nm。这可与在该反应研磨步骤之前约500nm的平均凹坑深度dn做比较(参见图2A)。
图4B示出暴露在从提供300sccm的六氟化硫的等离子体源气体产生的等离子体中之后，反应等离子体研磨硅过孔的内表面。该反应等离子体研磨处理条件基本上与关于第4A图所示的处理的过孔相同。在光阻剂层附近的过孔顶端的区域414-412中，该光阻剂聚合物对该反应等离子体研磨过孔表面的影响是相当明显的。该影响随着深入该过孔的深度增加而降低，并且朝向该过孔的底部，在区域416，经过该反应等离子体研磨步骤之后在该显微照相图上所示之区域416的侧壁表面的平均凹坑深度dn低于约10nm。
图4A和4B示出了在对内部过孔表面进行反应等离子体研磨之前去除聚合材料的重要性。在该过孔内光阻剂区域内距离高聚合物浓度一段实质距离处的表面粗糙度的比较显示出：使用氩气而非氦气作为该等离子体源气体的惰性成分会产生较光滑的反应等离子体研磨表面。
示例二
调整该反应等离子体研磨期间使用的等离子体源气体反应物及处理条件，对于得到的完成表面及该特征部的最终轮廓两方面有显著影响。下方的表2示出为得到本发明而进行的实验期间使用的一些等离子体源气体材料及处理条件。此信息仅供参考，并且不意在限制可使用的材料及条件。
表2
Figure BPA00001325078100141
Figure BPA00001325078100151
*实验在应用材料公司的用于300毫米衬底的DSP II TSV处理腔室内执行
图2A示出了蚀刻硅过孔202的比较显微照相图200，其展现了由包含周期步骤的深蚀刻处理所产生的典型侧壁粗糙度。图2A所示的蚀刻硅过孔表示在本文所述的多种示例实施例的表面光滑化方法中所用的初始特征部。该硅过孔202深入该硅衬底206的蚀刻深度(de)208约是50微米。凹坑204深入该过孔侧壁的深度(dn)约是0.7微米(700nm)。
图2B示出了在利用本发明实施例使过孔内表面光滑之后，蚀刻硅过孔212的显微照相图210。与图2A所示的初始表面相比，硅衬底216的内表面214显示出在凹坑深度上的实质缩小。该侧壁粗糙度利用本发明的反应等离子体研磨来光滑化。在该反应等离子体研磨光滑化处理之后，凹坑的深度(dn)约是0.33微米(330nm)。(该过孔深入该硅衬底216的初始蚀刻深度(de)218约是50微米。)用来得到光滑的过孔内表面的处理材料及条件如下：等离子体源气体，300sccm的六氟化硫及200sccm的氩气。所施加的等离子体源功率是2500瓦的13.56MHz的RF功率。该等离子体源气体RF功率未被脉冲化。所施加的衬底偏压功率是300瓦的400kHz的RF功率。该偏压功率的脉冲频率是83Hz，而％占空(该衬底偏压功率在反应等离子体研磨处理期间开启的时间百分比)是17％。该衬底偏压功率开启的时间百分比被平均分布在总处理时间内。该处理腔室内的压力为90毫托，而处理时间周期是30秒。用来冷却该阴极/衬底支撑的氦气热传导流体的压力是8托，同时将该阴极保持在-10℃的温度。施加至该ESC以将该衬底保持在适当位置上的电压是2200伏特。该衬底偏压功率是脉冲式的(施加a％占空比)，因为这可辅助取得更光滑的表面，如后文所讨论的。
示例三
第2C示出了蚀刻硅过孔222的显微照相图220，其示出在过孔蚀刻处理之后产生的本发明的反应等离子体研磨表面的实施例。该侧壁粗糙度已利用本发明的反应等离子体研磨来光滑化。该反应等离子体研磨处理之后的凹坑224的深度(dn)太小而无法以微米测量(小于10nm)。(初始的蚀刻硅过孔深度(de)228是深入该硅衬底226约52微米。)除了处理腔室压力从90毫托降至50毫托之外，用来得到光滑的过孔内表面的处理材料及条件基本上与关于图2B所描述的相同。处理腔室压力的从90毫托降至50毫托的改变使在反应等离子体研磨后过孔侧壁表面上的凹坑深度(dn)从330nm降至小于10nm。
图3A-3C示出了可在反应等离子体研磨(光滑化)处理期间藉由改变处理参数实现的蚀刻硅过孔轮廓的改变。图2A示出过孔在该反应等离子体蚀刻之前的初始轮廓。
示例四
第3A图示出蚀刻硅过孔302的显微照相图300，其初始在硅衬底306中被蚀刻至约53微米的深度de 308。初始的蚀刻过孔轮廓呈现为图2A所示的平直侧壁。蚀刻硅穿孔302的反应等离子体研磨不仅产生平滑表面，也产生出锥状侧壁过孔。具体而言，该过孔在307处的顶部关键尺寸是25.9微米，该过孔在309处的底部关键尺寸是26.7微米，而该侧壁角度经过计算是87.1°。
用来得到光滑的过孔内表面及锥状侧壁两者的处理材料和条件如下：等离子体源气体，300sccm的六氟化硫及200sccm的氩气。所施加的等离子体源功率是2500瓦的13.56MHz的RF功率。该等离子体源气体RF功率并非脉冲式的。所施加的衬底偏压功率是300瓦的400kHz的RF功率，脉冲频率是83Hz，而％占空比(该衬底偏压功率在反应等离子体研磨处理期间开启的时间百分比)是17％。衬底偏压功率开启的时间百分比被平均分布在总处理时间内。处理腔室内的压力是90毫托，而处理时段是30秒。用来冷却该阴极/衬底支撑的氦气热传导流体的压力是8托，同时将该阴极保持在-10℃的温度。施加至该ESC以将该衬底保持在适当位置上的电压是2200伏特。
图3B示出蚀刻硅过孔312的显微照相图310，其初始在硅衬底316中系被蚀刻至约52微米的深度de 318。初始的蚀刻过孔轮廓呈现出图2A所示者的平直侧壁。在随后的反应等离子体研磨后，该过孔轮廓持续显出平直侧壁。在区域317处的顶部关键尺寸是26.6微米，在区域319处的底部关键尺寸是28.8微米，而该侧壁角度是90°。
除了该处理腔室压力从90毫托降至50毫托之外，用来得到光滑的过孔内表面及锥状侧壁两者的处理材料及条件基本上与上面参考图3A所描述的相同。在该反应等离子体研磨处理期间使用90毫托的压力会在该完成的过孔结构上产生87.1°的侧壁角度，而使用50毫托的处理腔室压力则在该完成的过孔结构上产生90.0°的侧壁角度。
图3C示出了蚀刻硅过孔322的显微照相图320，其系本发明的另一实施例。初始的过孔蚀刻深度de 328是59微米。初始的蚀刻过孔轮廓呈现为图2A所示的平直侧壁。该反应等离子体蚀刻产生的过孔轮廓为凹角(负)轮廓。区域327内的顶部关键尺寸是22.9微米，区域329内的底部关键尺寸是27.4微米，而该侧壁角度是92.5°。
用来得到光滑的过孔内表面及锥状侧壁两者的处理材料及条件如下：等离子体源气体，300sccm的六氟化硫及200sccm的氦气。处理条件基本上与参考图3B所描述的相同。此反应等离子体研磨处理和关于图3B所示过孔所描述的处理之间的主要差别在于该等离子体源气体的惰性成分是氦气而非氩气。在反应等离子体研磨处理中使用50毫托的处理腔室压力及六氟化硫与氦气的等离子体源气体的组合会在完成的过孔结构上产生92.5°的侧壁角度。这可与处理腔室压力是50毫托并且该等离子体源气体是六氟化硫和氩气的组合时所得到的90°的侧壁角度做比较。这也可与该处理腔室压力是90毫托并且该等离子体源气体是六氟化硫和氩气的组合时所得到的87.1°的侧壁角度做比较。
示例五
图5A和5B示出了位于过孔504顶端的延伸上缘503以及位于蚀刻过孔504的侧壁上的尖峰505两者的移除。位于过孔504顶端的延伸上缘503形成在于衬底502内以等离子体蚀刻出过孔504期间所使用的图案化光阻剂掩模(未示出)下方。该尖峰505则是在使用周期(蚀刻/保护)处理以在衬底内蚀刻出深特征部时形成的。
蚀刻过孔504的延伸上缘503干扰反应等离子体研磨剂的进入，该研磨剂必须进入过孔504以促进尖峰505的移除，从而提供光滑的内壁507。另外，若此上缘503存在会造成问题，例如，欲沉积阻挡层，或是以导电金属填充该过孔的时候。因此，在使过孔侧壁光滑的反应等离子体研磨处理之前去除延伸上缘503是有利的。另外，因为从上延伸边缘503至该完成的光滑侧壁507的距离d1大于该尖峰505至完成的光滑侧壁507的距离d2，故难以在与用来去除尖峰505相同的处理中去除上缘503。
能用来去除该延伸上缘503的“修剪”处理可以是参考该反应等离子体研磨处理所述的处理，但在衬底上不施加偏压。在某些例子中，可用增量的氩气来提供额外的物理表面轰击。
虽然前述针对本发明的实施例，但可鉴于本揭示发展出其它及进一步的实施例，且不会背离本发明之基本范围，并且本发明的范围由如下权利要求的范围决定。

Claims (20)

1.一种对含硅特征部的内表面进行反应等离子体研磨以产生光滑表面的方法，其包括以下步骤：
从所述硅特征部的内表面和外表面去除残留的聚合材料；以及
在以脉冲RF功率使所述含硅特征部偏压的同时，利用从含有惰性气体以及会与硅发生反应的反应剂的源气体所产生的反应等离子体对所述含硅特征部的内表面进行处理。
2.根据权利要求1所述的方法，其中，所述反应等离子体是利用100kHz至约13.56MHz的RF功率产生的，并且所述偏压是利用200kHz至约400kHz的RF功率进行的。
3.根据权利要求1或2所述的方法，其中，利用所述脉冲RF功率使包括所述特征部的所述衬底偏压，其中，脉冲频率在从约10Hz至约1000Hz的范围内，并且占空比％在从2％至40％的范围内。
4.根据权利要求3所述的方法，其中，利用脉冲RF功率使所述特征部偏压，其中脉冲频率在从约50Hz至约180Hz的范围内，并且占空比％在从5％至50％的范围内。
5.根据权利要求4所述的方法，其中，执行对所述特征部的所述内表面的所述处理的步骤达一段时间，所述一段时间足以使所述含硅特征部的所述内表面上的凹坑深度减小为300nm或更小的深度。
6.根据权利要求5所述的方法，其中，处理后的所述凹坑深度在从5nm至约100nm的范围内。
7.根据权利要求1所述的方法，其中，所述特征部是过孔，并且其中，在使所述过孔的所述内表面光滑的同时，改变所述过孔的轮廓。
8.根据权利要求7所述的方法，其中，藉由选择在对所述内表面进行所述处理期间用于轰击所述内表面的惰性气体的成分来改变所述轮廓。
9.根据权利要求6或7所述的方法，其中，藉由选择在其内部执行对所述内表面的所述处理的处理腔室内的压力来改变所述轮廓。
10.根据权利要求1所述的方法，其中，在去除所述残留的聚合材料之后，并且在利用所述反应等离子体对所述含硅特征部的所述内表面进行处理之前，去除围绕所述含硅特征部的开口的材料。
11.一种使蚀刻特征部的内侧壁表面光滑的方法，其中含硅材料存在于所述侧壁表面上，所述方法包括以下步骤：
从所述特征部被蚀刻经过的衬底表面去除任何残留光阻剂；
去除在蚀刻所述特征部期间沉积在所述特征部的内侧壁表面上的残留保护聚合材料；以及
在以脉冲RF功率使所述含硅特征部偏压的同时，利用从含有惰性气体以及会与硅发生反应的反应剂的源气体所产生的反应等离子体对所述蚀刻特征部的内表面进行处理。
12.根据权利要求11所述的方法，其中，利用脉冲RF功率使包括所述蚀刻特征部的所述衬底偏压，其中，脉冲频率在从约10Hz至约1000Hz的范围内，并且占空比％在从2％至40％的范围内。
13.根据权利要求12所述的方法，其中，利用脉冲RF功率使所述特征部偏压，其中脉冲频率在从约50Hz至约180Hz的范围内，并且占空比％在从5％至50％的范围内。
14.根据权利要求13所述的方法，其中，用来使所述衬底偏压的RF功率频率在从约200kHz至约400kHz的范围内。
15.根据权利要求13项所述的方法，其中，其中，执行对所述特征部的所述内表面的所述处理的步骤达一段时间，所述一段时间足以使所述侧壁表面上的凹坑深度减小为300nm或更小的深度。
16.根据权利要求15所述的方法，其中，处理后的凹坑深度在从5nm至约100nm的范围内。
17.根据权利要求11所述的方法，其中，在去除任何残留光阻剂及任何残留保护聚合材料之后，并且在利用所述反应等离子体对所述含硅特征部的所述内表面进行处理之前，去除围绕所述含硅特征部的开口的材料。
18.一种被蚀刻到衬底内或穿过衬底的特征部，其中，所述特征部在所述衬底内或穿过所述衬底的蚀刻深度在约700微米和约1×106微米之间，并且其中，所述蚀刻特征部的侧壁的凹坑深度小于约700纳米。
19.一种被蚀刻到衬底内或穿过衬底的特征部，其中，所述特征部在所述衬底内或穿过所述衬底的蚀刻深度在约500微米和约700微米之间，并且其中，所述蚀刻特征部的侧壁的凹坑深度小于约500纳米。
20.一种被蚀刻到衬底内或穿过衬底的特征部，其中，所述特征部在所述衬底内或穿过所述衬底的蚀刻深度在约2微米和约500微米之间，并且其中，所述蚀刻特征部的侧壁的凹坑深度在小于10纳米和约500纳米之间。
CN200980133906.8A 2008-08-27 2009-08-11 用以使穿过衬底的过孔侧壁及其它深蚀刻特征部光滑的后蚀刻反应等离子体研磨 Expired - Fee Related CN102165565B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/229,946 2008-08-27
US12/229,946 US9039908B2 (en) 2008-08-27 2008-08-27 Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features
PCT/US2009/004613 WO2010027400A2 (en) 2008-08-27 2009-08-11 Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features

Publications (2)

Publication Number Publication Date
CN102165565A true CN102165565A (zh) 2011-08-24
CN102165565B CN102165565B (zh) 2015-08-12

Family

ID=41725875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980133906.8A Expired - Fee Related CN102165565B (zh) 2008-08-27 2009-08-11 用以使穿过衬底的过孔侧壁及其它深蚀刻特征部光滑的后蚀刻反应等离子体研磨

Country Status (6)

Country Link
US (1) US9039908B2 (zh)
JP (1) JP5674663B2 (zh)
KR (1) KR101468614B1 (zh)
CN (1) CN102165565B (zh)
TW (1) TWI494996B (zh)
WO (1) WO2010027400A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013091354A1 (zh) * 2011-12-19 2013-06-27 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法及基片处理设备
CN104620364A (zh) * 2012-08-27 2015-05-13 应用材料公司 用于沟槽侧壁平坦化的硅蚀刻的方法
CN104681408A (zh) * 2013-11-26 2015-06-03 三星电子株式会社 进行表面处理工艺的方法和半导体器件及其制造方法
CN104752331A (zh) * 2013-12-31 2015-07-01 中微半导体设备(上海)有限公司 一种硅通孔刻蚀方法
CN107452611A (zh) * 2016-05-20 2017-12-08 Spts科技有限公司 用于等离子体蚀刻工件的方法及装置
CN108231578A (zh) * 2016-12-05 2018-06-29 Spts科技有限公司 使表面光滑的方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8133349B1 (en) 2010-11-03 2012-03-13 Lam Research Corporation Rapid and uniform gas switching for a plasma etch process
US8987140B2 (en) 2011-04-25 2015-03-24 Applied Materials, Inc. Methods for etching through-silicon vias with tunable profile angles
KR101867998B1 (ko) * 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법
US9023227B2 (en) 2011-06-30 2015-05-05 Applied Materials, Inc. Increased deposition efficiency and higher chamber conductance with source power increase in an inductively coupled plasma (ICP) chamber
CN103620734B (zh) 2011-06-30 2017-02-15 应用材料公司 用于快速气体交换、快速气体切换以及可编程的气体输送的方法与装置
US9041210B2 (en) 2012-06-19 2015-05-26 International Business Machines Corporation Through silicon via wafer and methods of manufacturing
CN103887164B (zh) * 2012-12-20 2017-07-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
US20150087144A1 (en) * 2013-09-26 2015-03-26 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method of manufacturing metal gate semiconductor device
KR102233577B1 (ko) 2014-02-25 2021-03-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
TWI614806B (zh) * 2015-12-16 2018-02-11 提升矽晶穿孔製程速度之方法
US9892969B2 (en) * 2016-05-11 2018-02-13 Semiconductor Components Industries, Llc Process of forming an electronic device
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
KR102297835B1 (ko) * 2019-11-21 2021-09-02 (재)한국나노기술원 테이퍼 형태의 경사벽을 갖는 비아 홀 제조 방법
GB202020822D0 (en) * 2020-12-31 2021-02-17 Spts Technologies Ltd Method and apparatus
WO2024073390A1 (en) * 2022-09-29 2024-04-04 Lam Research Corporation Post etch plasma treatment for reducing sidewall contaminants and roughness

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900007687B1 (ko) 1986-10-17 1990-10-18 가부시기가이샤 히다찌세이사꾸쇼 플라즈마처리방법 및 장치
JPH0689880A (ja) * 1992-09-08 1994-03-29 Tokyo Electron Ltd エッチング装置
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
JP3217875B2 (ja) * 1992-11-05 2001-10-15 株式会社日立製作所 エッチング装置
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
JP4548873B2 (ja) * 1998-07-08 2010-09-22 株式会社アルバック ＴｉＮ層を等方性エッチングなしにアッシングするドライアッシング方法
US6593244B1 (en) * 2000-09-11 2003-07-15 Applied Materials Inc. Process for etching conductors at high etch rates
US6566270B1 (en) * 2000-09-15 2003-05-20 Applied Materials Inc. Integration of silicon etch and chamber cleaning processes
KR100403130B1 (ko) * 2001-12-27 2003-10-30 동부전자 주식회사 반도체 소자용 금속 배선의 클리닝 방법
US6846746B2 (en) 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
JP2004326083A (ja) * 2003-04-09 2004-11-18 Seiko Instruments Inc ミラーの製造方法とミラーデバイス
US20050170670A1 (en) * 2003-11-17 2005-08-04 King William P. Patterning of sacrificial materials
JP4653470B2 (ja) 2004-12-02 2011-03-16 株式会社アルバック エッチング方法
US7481943B2 (en) * 2005-08-08 2009-01-27 Silverbrook Research Pty Ltd Method suitable for etching hydrophillic trenches in a substrate
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
CN101148765B (zh) 2006-09-19 2010-05-12 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013091354A1 (zh) * 2011-12-19 2013-06-27 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法及基片处理设备
TWI458015B (zh) * 2011-12-19 2014-10-21 Beijing Nmc Co Ltd Substrate etching method and substrate processing equipment
US9187319B2 (en) 2011-12-19 2015-11-17 Beijing Nmc Co., Ltd. Substrate etching method and substrate processing device
CN104620364A (zh) * 2012-08-27 2015-05-13 应用材料公司 用于沟槽侧壁平坦化的硅蚀刻的方法
CN104681408A (zh) * 2013-11-26 2015-06-03 三星电子株式会社 进行表面处理工艺的方法和半导体器件及其制造方法
CN104681408B (zh) * 2013-11-26 2019-07-30 三星电子株式会社 进行表面处理工艺的方法和半导体器件及其制造方法
CN104752331A (zh) * 2013-12-31 2015-07-01 中微半导体设备(上海)有限公司 一种硅通孔刻蚀方法
CN104752331B (zh) * 2013-12-31 2018-08-07 中微半导体设备(上海)有限公司 一种硅通孔刻蚀方法
CN107452611A (zh) * 2016-05-20 2017-12-08 Spts科技有限公司 用于等离子体蚀刻工件的方法及装置
CN107452611B (zh) * 2016-05-20 2023-02-28 Spts科技有限公司 用于等离子体蚀刻工件的方法及装置
CN108231578A (zh) * 2016-12-05 2018-06-29 Spts科技有限公司 使表面光滑的方法
CN108231578B (zh) * 2016-12-05 2023-05-12 Spts科技有限公司 使表面光滑的方法

Also Published As

Publication number Publication date
WO2010027400A2 (en) 2010-03-11
KR101468614B1 (ko) 2014-12-04
US20100055400A1 (en) 2010-03-04
TWI494996B (zh) 2015-08-01
KR20110052723A (ko) 2011-05-18
CN102165565B (zh) 2015-08-12
WO2010027400A3 (en) 2010-04-29
US9039908B2 (en) 2015-05-26
JP2012501540A (ja) 2012-01-19
TW201009933A (en) 2010-03-01
JP5674663B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
CN102165565B (zh) 用以使穿过衬底的过孔侧壁及其它深蚀刻特征部光滑的后蚀刻反应等离子体研磨
CN105762073B (zh) 用于各向异性钨蚀刻的方法和装置
US11011388B2 (en) Plasma apparatus for high aspect ratio selective lateral etch using cyclic passivation and etching
Oehrlein et al. Foundations of low-temperature plasma enhanced materials synthesis and etching
US7109123B2 (en) Silicon etching method
CN106067442B (zh) 钴深蚀刻
US10580657B2 (en) Device fabrication via pulsed plasma
US11658036B2 (en) Apparatus for processing substrate
US20180286707A1 (en) Gas additives for sidewall passivation during high aspect ratio cryogenic etch
US7618548B2 (en) Silicon-containing structure with deep etched features, and method of manufacture
KR20140138092A (ko) 3-차원적인 반도체 피쳐들에서의 보이드-프리한 텅스텐 충진을 위한 방법들 및 장치들
JP2008502146A (ja) ガス化学反応および炭化水素付加の周期的変調を用いたプラズマストリッピング方法
CN101131927A (zh) 增强等离子体蚀刻性能的方法
CN105225945A (zh) 用于减法金属集成的衬层和阻挡层应用
CN1867695B (zh) 改善沉积的介电膜上的显影后光刻胶外形的方法
TWI823888B (zh) 蝕刻方法
CN115380365A (zh) 具有无穷大选择性的高深宽比蚀刻
US20210111033A1 (en) Isotropic silicon nitride removal
US7501350B2 (en) Plasma processing method
CN117916865A (zh) 高深宽比特征中的金属蚀刻
CN115244663A (zh) 高深宽比3d nand蚀刻的侧壁凹陷的减少
US20240014039A1 (en) Carbon hardmask opening using boron nitride mask
CN118541782A (zh) 高选择比和均匀介电蚀刻
Zhang Surface reaction mechanisms in plasma etching processes
JP2020177958A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150812

Termination date: 20170811

CF01 Termination of patent right due to non-payment of annual fee