CN107452611B - 用于等离子体蚀刻工件的方法及装置 - Google Patents

用于等离子体蚀刻工件的方法及装置 Download PDF

Info

Publication number
CN107452611B
CN107452611B CN201710363139.6A CN201710363139A CN107452611B CN 107452611 B CN107452611 B CN 107452611B CN 201710363139 A CN201710363139 A CN 201710363139A CN 107452611 B CN107452611 B CN 107452611B
Authority
CN
China
Prior art keywords
overetch
type
steps
etch
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710363139.6A
Other languages
English (en)
Other versions
CN107452611A (zh
Inventor
尼古拉斯·洛奈
马克西姆·瓦瓦拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
SPTS Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPTS Technologies Ltd filed Critical SPTS Technologies Ltd
Publication of CN107452611A publication Critical patent/CN107452611A/zh
Application granted granted Critical
Publication of CN107452611B publication Critical patent/CN107452611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32403—Treating multiple sides of workpieces, e.g. 3D workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

根据本发明，提供了一种在硅基板中等离子体蚀刻一个或多个特征的方法，所述方法包括以下步骤：使用循环蚀刻工艺进行主蚀刻，在该循环蚀刻工艺中沉积步骤和蚀刻步骤交替重复；以及进行过蚀刻以完成所述特征的等离子体蚀刻；其中：该过蚀刻包括一个或多个第一类蚀刻步骤和一个或多个第二类蚀刻步骤，所述第一和第二类蚀刻步骤中的每个步骤都包括通过离子轰击所述硅基板来进行蚀刻；以及所述一个或多个第二类蚀刻步骤期间的离子轰击相对于所述一个或多个第一类蚀刻步骤期间的离子轰击具有向内的倾斜。本发明还提供了一种用上述方法蚀刻硅基板的装置。

Description

用于等离子体蚀刻工件的方法及装置
技术领域
根据本发明，提供了用于等离子体蚀刻工件的方法及装置。
背景技术
硅晶片的蚀刻是电子元件工业制造中的重要过程。蚀刻轮廓优选在晶片的整个表面上是均匀的。理想情况下，应该在晶片边缘的3mm内实现这种均匀且高质量的蚀刻，以防止不必要的晶片材料的浪费。
目前，用于蚀刻硅晶片的方法包括使用通常称为“博世工艺(Bosch process)”的循环技术的等离子体蚀刻。在这一技术中，循环地进行交替的沉积步骤和蚀刻步骤。博世工艺在本领域中是公知的，例如描述于US5501893中。然而，由于朝向晶片边缘的一些不连续性(如气流、温度和等离子体密度的变化)可能难以保持该等离子体蚀刻工艺的均匀性。控制等离子体均匀性并最小化这些边缘效应的方法包括使用静电卡盘(electrostaticchucks，ESC)、气流管理和大于晶片的台板组件。还可使用聚焦环(可为陶瓷或硅的环形环)来控制等离子体均匀性。然而，在等离子体蚀刻工艺期间，由于工艺条件(如RF电压和腔室压力)的波动情况下，等离子体均匀性可能会偏离。这可以导致等离子体蚀刻工艺中尤其是朝向晶片边缘的不对称，在晶片边缘离子轰击的入射角更难以控制和再现。图1中示出了在硅中蚀刻的通孔的底部处的这种不对称的SEM图像。这种不对称会导致有缺陷的模具。
在硅晶片的等离子体蚀刻中，通常实现晶片表面的负极化，从而将来自等离子体的正离子吸引到晶片的表面。等离子体中正离子已被提取的区域称为等离子体壳层。正离子在大致垂直于等离子体壳层的方向上轰击晶片表面。因此，在厚度上的变形或等离子体壳层的偏斜将导致蚀刻表面的不均匀性。等离子体壳层的偏斜对应于离子轰击基板表面的入射角。该偏斜角度在离子的入射路径和晶片表面的法线之间测量。在晶片边缘处离子轰击的入射角可相对于在晶片中心处离子轰击的入射角发生偏斜。等离子体壳层的厚度和偏斜取决于等离子体密度、局部电势和晶片的拓扑结构。这些参数在整个处理室中是变化的并导致跨越晶片表面的等离子体壳层厚度的变化。这种等离子体壳层的变形在存在材料和机械不连续性的晶片边缘处最为明显。例如，在朝向晶片边缘的基板表面上通常存在局部的电压变化。这产生等离子体壳层厚度上的变形并可以导致非对称蚀刻或具有逐渐变小的轮廓的蚀刻。图2示出了在存在等离子体的情况下，放置在RF驱动的静电卡盘(ESC)22上的基板20的边缘的横截面，其中等离子体壳层34在基板20的边缘处具有向外的偏斜。基板20位于ESC 22上并暴露于使用合适的蚀刻剂源气体产生的等离子体32。在该实例中，等离子体壳层34在基板20的边缘处具有向外的偏斜，使得离子轰击基板表面的入射角具有径向向外的分量。
等离子体蚀刻工艺可涉及紧随主蚀刻的过蚀刻，通常一旦检测到终点条件即开始过刻蚀。主蚀刻循环也称为体蚀刻(bulk etch)。主蚀刻可利用循环的沉积和蚀刻博世工艺。主蚀刻可用于形成沟槽或通孔，并进行过蚀刻循环来确保蚀刻轮廓在晶片表面上是均匀的和完整的，并从主蚀刻工艺形成的通孔来去除任何其它残留材料。还可进行初始的“突破”蚀刻步骤。通常，在突破蚀刻、博世主蚀刻和过蚀刻的连续事件期间，使用不同的蚀刻方案设计和工艺参数。
可以在过蚀刻周期期间优化等离子体壳层的偏斜，使得过蚀刻尽可能与主蚀刻对准。通常，这涉及调整工艺参数以最小化主蚀刻循环和过蚀刻循环之间的等离子体变形，这通常是复杂的。尽管优化了工艺参数，但在主蚀刻和过蚀刻之间，等离子体壳层经常存在小的变化。然而，即使主蚀刻和过蚀刻之间偏斜上的小变化也可以导致过蚀刻的逐渐变小的轮廓或不对称轮廓。在诸如具有高纵横比的通孔的特征的底部，这种不对称将变得更为明显。这种不对称可导致有缺陷的模具。
应当理解，除了上述特定问题之外，还存在改善等离子体蚀刻工艺的均匀性，特别是在晶片的外围的均匀性，及减少过蚀刻工艺后存在的不对称数量的普遍愿望和需求。本发明，至少在其一些实施方式中解决了这些问题、愿望和需求中的至少一些。
发明内容
根据本发明的第一方面，提供了一种在硅基板中等离子体蚀刻一个或多个特征的方法，所述方法包括以下步骤：
使用循环蚀刻工艺进行主蚀刻，在所述循环蚀刻工艺中沉积步骤和蚀刻步骤交替重复；以及
进行过蚀刻以完成所述特征的等离子体蚀刻；
其中：
所述过蚀刻包括一个或多个第一类蚀刻步骤和一个或多个第二类蚀刻步骤，所述第一和第二类蚀刻步骤中的每个步骤都包括通过离子轰击所述硅基板来进行蚀刻；以及
所述一个或多个第二类蚀刻步骤期间的离子轰击相对于所述一个或多个第一类蚀刻步骤期间的离子轰击具有向内的倾斜。
可在主蚀刻之前进行突破蚀刻步骤。进行主蚀刻以蚀刻硅基板中的一个或多个特征的主要部分。过蚀刻完成所述特征的等离子体蚀刻并从这些特征去除可能从主蚀刻残余的残留物。显而易见的是，所述一个或多个第一类蚀刻步骤期间的离子轰击相对于所述一个或多个第二类蚀刻步骤期间的离子轰击具有向外的倾斜。可以任何顺序进行所述一个或多个第一或第二类蚀刻步骤。向内的倾斜对应于具有径向向内分量的离子轰击。即，径向朝向硅基板的中心。向外的倾斜对应于具有径向向外分量的离子轰击。即，径向远离硅基板的中心。
过蚀刻可进一步包括一个或多个第三类蚀刻步骤，所述一个或多个第三类蚀刻步骤包括通过离子轰击所述硅基板来进行蚀刻。所述一个或多个第三类蚀刻步骤期间的离子轰击相对于所述一个或多个第一类蚀刻步骤期间的离子轰击可具有向外的倾斜。在这些实施方式中，所述一个或多个第一类蚀刻步骤期间的离子轰击所具有的倾斜介于所述第二类蚀刻步骤中离子轰击的倾斜和所述第三类蚀刻步骤中离子轰击的倾斜之间。所述一个或多个第一类蚀刻步骤可构成对主蚀刻的优化或最佳拟合，使得如果过蚀刻仅由第一类蚀刻步骤构成，则所得特征的下端将具有最佳，或接近最佳的可能的对称度。然后可进行第二类蚀刻步骤和第三类型蚀刻步骤，以校正由所述一个或多个第一类蚀刻步骤引入的不对称性。
本发明可以具体地改善朝向硅基板外围刻蚀的所述特征的对称性，尤其是位于靠近硅基板边缘的所述特征。
可以任何顺序进行所述一个或多个第一、第二和第三类步骤。
过蚀刻期间的离子轰击的倾斜可使用施加到基板以产生电偏压的电偏压电压来控制。电偏压电压可以是RF电压。不希望被任何具体理论或猜想所限制，据信通过改变作为等离子体蚀刻的一部分而产生的等离子体壳层的偏斜来控制离子轰击的倾斜。
在所述一个或多个第一、第二和任选的第三类蚀刻步骤期间电偏压电压可以是脉冲的。
在所述一个或多个第一、第二和任选的第三类蚀刻步骤期间，电偏压电压可以是以10％至50％范围内的占空比脉冲的。
在所述一个或多个第一、第二和任选的第三类蚀刻步骤期间，可连续向基板施加电偏压电压。
相对于在所述一个或多个第一类蚀刻步骤期间施加的电偏压电压，通过减小电偏压电压的大小，可控制在所述一个或多个第二类蚀刻步骤期间的离子轰击的向内的倾斜。
相对于在所述一个或多个第一类蚀刻步骤期间施加的电偏压电压，通过增加电偏压电压的大小，可控制在所述一个或多个第三类蚀刻步骤期间的离子轰击的向外的倾斜。
可以其它方式(如通过将电信号施加到围绕硅基板的聚焦环)来控制过蚀刻期间的离子轰击的倾斜。
所述特征可以是通孔。所述特征可以是穿硅通孔(TSV)。
所述特征可具有至少5:1的纵横比。
所述硅基板可包括外保护层，其中所述外保护层可为氧化物层，例如二氧化硅。可进行突破蚀刻以去除该外部保护层。
所述过蚀刻可包括多个第一类蚀刻步骤、多个第二类蚀刻步骤和多个第三类蚀刻步骤。
所述过蚀刻可包括以下步骤：
进行包括所述沉积步骤和所述第一类蚀刻步骤的蚀刻循环，其中，所述沉积步骤和所述第一类蚀刻步骤交替重复；
进行包括所述沉积步骤和所述第二类蚀刻步骤的蚀刻循环，其中，所述沉积步骤和所述第二类蚀刻步骤交替重复；以及
进行包括所述沉积步骤和所述第三类蚀刻步骤的蚀刻循环，其中，所述沉积步骤和所述第三类蚀刻步骤交替重复。
所述过蚀刻可包括以下步骤：
进行包括至少一个沉积步骤、所述第一类蚀刻步骤、所述第二类蚀刻步骤和第三类蚀刻步骤的蚀刻循环；并重复所述蚀刻循环。可以任何顺序进行所述第一、第二和第三类蚀刻步骤。
所述蚀刻循环中的所述第一、第二和第三类蚀刻步骤中的每个步骤之前可是相应的沉积步骤。
所述蚀刻循环可包括单个沉积步骤，随后是所述第一、第二和第三类蚀刻步骤。可以任何顺序进行所述第一、第二和第三类蚀刻步骤。
所述第一、第二和第三类蚀刻步骤可使用含氟气体形成的等离子体来进行。含氟气体可为SF6。
所述过蚀刻可包括使用碳氟化合物形成的等离子体进行的至少一个沉积步骤。碳氟化合物可为C4F8。
根据本发明的第二方面，提供了一种用于根据本发明的第一方面蚀刻硅基板的装置，所述装置包括：
腔室；
基板支撑件，所述基板支撑件位于所述腔室内，用于支撑所述硅基板；
等离子体生产设备，所述等离子体生产设备用于生产用于蚀刻所述硅基板的至少一个等离子体；
控制设备，所述控制设备配置成控制过蚀刻期间离子轰击的倾斜；
其中，所述控制装置包括电偏压电源，所述电偏压电源用于提供施加到所述基板的电偏压电压以产生电偏压，并因此控制所述过蚀刻期间的所述离子轰击的倾斜。
可经由所述基板支撑件将所述电偏压电压施加到所述基板。
所述基板支撑件可包括静电卡盘(ESC)。所述基板支撑件可包括延伸超出所述基板边缘的电极，其中，所述电偏压电压被施加到所述电极。
电偏压电源可包括用于提供施加到所述基板的RF电偏压电压的RF电源。可经由所述基板支撑件将所述RF电偏压电压施加到所述基板。
虽然本发明已如上描述，但可延伸到在以上或以下描述的、附图或权利要求中所列的特征的任何创造性组合。例如，认为关于本发明的第一方面描述的任何特征也公开于关于本发明的第二方面。
附图说明
现在将仅通过示例并参照附图来描述根据本发明的方法和装置的实施方式，其中：
图1是示出通孔中的不对称缺陷的SEM图像；
图2是等离子体蚀刻步骤横截面的示意图，其中等离子体壳层在基板边缘处具有向外的偏斜。
图3是适用于等离子体蚀刻基板的装置横截面的示意图；
图4是示出根据本发明的等离子体蚀刻基板的第一方法的流程图；
图5A是使用等离子体的主蚀刻或体蚀刻工艺的示意图；
图5B是使用具有优化的偏斜的等离子体壳层的过蚀刻工艺的示意图；
图5C是等离子体壳层具有向外的偏斜的过蚀刻工艺的示意图；
图5D是等离子体壳体具有向内的偏斜的过蚀刻工艺的示意图；
图6是作为台板功率的函数的等离子体壳层偏斜角度的曲线图；
图7是示出根据本发明的等离子体蚀刻基板的第二方法的流程图；以及
图8是示出根据本发明的等离子体蚀刻基板的第三方法的流程图。
具体实施方式
图3描述了适于根据本发明的等离子体蚀刻硅基板20的装置10。一级气体进料12进入具有相关联的一级电离源16的一级腔室14。标称为13.56MHz的RF天线18用作电感耦合等离子体(ICP)源。法拉第屏蔽21可被提供在DC线圈120和一级腔室14的壁之间以减少电容耦合。来自一级源的等离子体进入主腔室122，其中基板20位于基板支撑件或台板22的顶部，基板支撑件或台板22可为静电卡盘(ESC)。ESC有助于将基板夹紧到台板22上，并且在等离子体蚀刻工艺期间帮助冷却基板。ESC包括延伸超过基板20边缘的RF驱动电极23。主腔室122具有次级电离源130，其中二级电离源具有布置在主腔室122周围的次级RF线圈132，以提供靠近主腔室的壁的次级等离子体。环形气体分配系统134可并入到主腔室122中以提供用于次级等离子体的独立气体源。气体以径向的方式通过闸阀39流到泵38。基板20可位于聚焦环26中。台板22可包括HF/LF电极。通过向HF/LF电极施加电位，台板22以及因此基板20可被极化。在蚀刻过程中，为了从等离子体32吸引正离子，将负极化施加到台板22。从等离子体32提取的正离子引起等离子体壳层34的形成。正离子在垂直于等离子体壳层34的方向上轰击基板20表面并蚀刻基板20表面。正离子轰击基板表面的入射角被定义为等离子体壳层的偏斜。本文中对向内偏斜的参考对应于以向内的倾斜或径向向内的分量离子轰击基板表面。即，朝向基板20的中心。本文中对向外偏斜的参考对应于以向外的倾斜或径向的向外的分量离子轰击基板表面。即，远离基板20的中心。应当理解，图3所示的装置仅仅是合适的装置的实例，而其它实施方式是可能的。例如，可使用具有单腔室或单电离源的装置。
在第一实施方式中，用于等离子体蚀刻基板20的方法如图4中的流程图所示。基板20首先经历主蚀刻循环40。主蚀刻循环40包括重复m次的沉积步骤42和等离子体蚀刻步骤44，直到在基板20中形成诸如沟槽或通孔45的特征。每个沉积步骤42和等离子体蚀刻步骤44可进行0.5秒至10秒的时间。沉积步骤42和蚀刻步骤44可交替地重复至少十次，然而，循环次数可以是适合于实现所需工艺终点的任何数目。具体地，循环次数没有具体的上限。本实施方式和另外的实施方式中的沉积步骤42和随后的沉积步骤可使用由合适的气源，例如碳氟化合物(如C4F8)，形成的等离子体来进行。本实施方式和另外的实施方式中的蚀刻步骤44和随后的蚀刻步骤可使用由诸如合适的蚀刻气体或气体混合物，例如含氟气体(如SF6)，形成的等离子体来进行。基板可以包括蚀刻停止层以防止蚀刻过度。仅作为实例，蚀刻停止层可由氮化硅(SiN)组成，以确保严格控制蚀刻深度。
在主蚀刻循环40完成并且已形成如通孔45的特征之后，基板20经历第一过蚀刻循环50。第一过蚀刻循环50包括交替重复n次的沉积步骤52和等离子体蚀刻步骤54。每个沉积步骤52或等离子体蚀刻步骤54可进行0.5秒至10秒的时间。沉积步骤52和蚀刻步骤54可交替地重复至少十次，然而，循环次数可以是适合于实现所需工艺终点的任何数目。在第一过蚀刻循环期间蚀刻的方向被优化为尽可能与主蚀刻循环40对准。为了实现这一点，如图5A和5B所示，在第一过蚀刻循环50期间等离子体壳层34的几何形状或偏斜必须尽可能地与在主蚀刻循环40期间等离子体壳体34的偏斜匹配。可通过改变台板功率、等离子体密度、占空比(DC)或其他方式(例如，利用由电磁体产生的磁场或通过使用辅助RF源)来控制等离子体壳层34的几何形状或偏斜。聚焦环26可用作电极或者可容纳电极以改变等离子体壳层34的几何形状或偏斜。等离子体壳层的偏斜对应于从等离子体提取的离子轰击基板表面20的角度。在整个基板表面20上的偏斜可能不均匀，尤其是在基板20的边缘处可观察到偏斜的变化。本文中对向内偏斜的参考对应于以向内的倾斜或径向向内的分量来离子轰击基板表面。即，径向朝向基板20的中心。本文中对向外偏斜的参考对应于以向外的倾斜或径向向外的分量来离子轰击基板表面。即，径向远离基板20的中心。图6示出了对于施加有台板功率的200mm直径的基板，从距离基板边缘3mm处测量的等离子体偏斜角度的曲线图。在该实例中，<120W的台板功率对应于向内的偏斜，而>120W的台板功率对应于向外的偏斜。等离子体功率可是脉冲的，其中可调整其占空比以控制等离子体的偏斜。在第一过蚀刻循环50中，调节施加到台板22的功率，使得等离子体壳层的偏斜对准于主蚀刻循环40期间所用的偏斜。尽管尽可能优化了偏斜，但是如图5B中示意性所示，在第一过蚀刻循环50完成之后，通孔45中的不对称48仍将保留。
在第一过蚀刻循环50完成之后，基板经历第二过蚀刻循环60。第二过蚀刻循环60包括交替重复p次的沉积步骤62和等离子体蚀刻步骤64。使用引起向外的等离子体偏斜66的参数来进行等离子体蚀刻步骤64。例如，可使用适当高的台板功率来使等离子体壳体变形，使得在基板20的边缘处具有向外的偏斜。每个沉积步骤62或等离子体蚀刻步骤64可进行0.5秒至10秒的时间。沉积步骤62和蚀刻步骤64可交替地重复至少十次，然而，循环次数可以是适合于实现所需工艺终点的任何数目。第二过蚀刻循环，其中离子轰击的方向相对于在第一过蚀刻循环50期间离子轰击的方向具有向外的倾斜(或向外的偏斜)，去除了在通孔底部的最外侧46上的不对称。通孔的最外侧46(即，通孔45距基板边缘最近的侧面)保持暴露于离子轰击。然而，通孔的最内侧47(即，通孔45距基板边缘最远的侧面)由于通孔45的纵横比至少部分地免受离子轰击。如图5C中所示，由于向外的偏斜，蚀刻过程更有利地发生在通孔底部的最外侧46上并去除该最外侧46上的不对称。
在第二过蚀刻循环60完成之后，基板经历第三过蚀刻循环70。第三过蚀刻循环70包括交替重复q次的沉积步骤72和等离子体蚀刻步骤74。使用引起向内的等离子体偏斜76的参数来进行等离子体蚀刻步骤74。例如，不施加功率或适当低的功率可施加到台板以使等离子体壳层变形，从而使其具有向内的偏斜。每个沉积步骤72或等离子体蚀刻步骤74可进行0.5秒至10秒的时间。沉积步骤72和蚀刻步骤74可交替地重复至少十次，然而，循环次数可以是适合于实现所需工艺终点的任何数目。第三过蚀刻循环70，其中离子轰击的方向相对于在第一过蚀刻循环50期间离子轰击的方向具有向内的倾斜(或向内的偏斜)，去除了在通孔底部的最内侧47上的不对称。通孔的最内侧46(即，通孔距基板边缘最远的侧面)保持暴露于离子轰击。然而，通孔的最外侧46(即，通孔45距基板边缘最近的侧面)由于通孔45的纵横比至少部分地免受离子轰击。如图5D中所示，由此，蚀刻过程更有利地发生在在通孔底部的最内侧47上并去除该最内侧47上的不对称。
通过进行多个蚀刻循环并且通过迫使等离子体壳体偏斜或几何形状为多个方向，选择性地控制离子轰击的方向。因此，即使在具有高纵横比(如5:1或更高)的特征中，也能够消除通孔45的底部处的人造物或不对称。
在另一个实施方式中，等离子体壳层具有向内的偏斜的过蚀刻循环70在等离子体壳层具有向外的偏斜的过蚀刻循环60之前。本发明不限于按过蚀刻步骤50、60和70的顺序进行。
在第二实施方式中，用于等离子体蚀刻基板20的方法如图7中的流程图所示。其中已用于不同示例性实施方式的相同的附图标记，这些附图标记对应于相同的特征。基板20首先经历主蚀刻循环40。如先前描述于本发明的第一实施例中的那样进行主蚀刻循环40。
在主蚀刻循环40完成之后，基板20经历过蚀刻循环250。过蚀刻循环250包括以下顺序的步骤：第一沉积步骤250a、第一等离子体蚀刻步骤250b、第二沉积步骤250c、第二等离子体蚀刻步骤250d、第三沉积步骤250e和第三等离子体蚀刻步骤250f。六个步骤(250a至250f)顺序重复n次。每个沉积步骤250a、250c、250e或等离子体蚀刻步骤250b、250d、250f可进行0.5秒至10秒的时间。沉积步骤250a、250c、250e和蚀刻步骤250b、250d、250f可顺序地重复至少十次，然而，循环次数可以是适合于实现所需工艺终点的任何数目。在第一等离子体蚀刻步骤250b期间优化等离子体壳层的偏斜，使得其尽可能与主蚀刻40的偏斜对准。在第二等离子体蚀刻步骤250d期间使用的参数使得等离子体壳层具有向外的偏斜。这去除了在通孔底部的最外侧46上的不对称。即，距基板20的边缘最近的通孔的侧面。在第三等离子体蚀刻步骤250f期间使用的参数使得等离子体壳层具有向内的偏斜。这去除了在通孔底部的最内侧47上的不对称。即，距基板20的边缘最远的通孔的侧面。本发明不受等离子体蚀刻步骤250b、250d、250e顺序的限制。通过迫使等离子体壳层偏斜或几何形状为多个方向，选择性地控制离子轰击的方向。因此，能够消除通孔45的底部处的人造物或不对称。总的来说，去除了通孔中的人造物或不对称。
在第三实施方式中，用于等离子体蚀刻基板20的方法如图8中的流程图所示。其中已用于不同示例性实施方式的相同的附图标记，这些附图标记对应于相同的特征。基板20首先经历主蚀刻循环40。如先前描述于本发明的第一实施例中的那样进行主蚀刻循环40。
在主蚀刻循环40完成之后，基板20经历过蚀刻循环350。过蚀刻循环350包括以下顺序的步骤：第一沉积步骤350a、第一等离子体蚀刻步骤350b、第二等离子体蚀刻步骤350c和第三等离子体蚀刻步骤350d。四个步骤(350a至350d)顺序重复n次。沉积步骤350a或等离子体蚀刻步骤350b、350c、350d的每一个可进行0.5秒至10秒的时间。沉积步骤350a和蚀刻步骤350b、350c、350d可顺序地重复至少十次，然而，循环次数可以是适合于实现所需工艺终点的任何数目。在第一等离子体蚀刻步骤350b期间优化等离子体壳层的偏斜，使得其尽可能对准主蚀刻40的偏斜。在第二等离子体蚀刻步骤350c期间使用的参数使得等离子体壳层具有向外的偏斜。这去除了在通孔底部的最外侧46上的不对称。即，距基板20的边缘最近的通孔的侧面。在第三等离子体蚀刻步骤350d期间使用的参数使得等离子体壳体具有向内的偏斜。这去除了在通孔底部的最内侧47上的不对称。即，距基板20的边缘最远的通孔的侧面。本发明不受等离子体蚀刻步骤350b、350c、350d顺序的限制。通过迫使等离子体壳层偏斜或几何形状为多个方向，选择性地控制离子轰击的方向。因此，能够消除通孔45的底部处的人造物或不对称。总的来说，去除了通孔中的人造物和不对称。
本领域技术人员将理解，可以对所描述的实施方式进行各种调整和改变。例如，可使用不同的蚀刻和沉积的方案设计。进一步的步骤(如钝化步骤)可与任何蚀刻步骤共同使用。可以省略过蚀刻中的一个蚀刻步骤，而是在该过蚀刻中利用两个蚀刻步骤，以便产生高度对称的特征。

Claims (20)

1.一种在硅基板中等离子体蚀刻一个或多个特征的方法，所述方法包括以下步骤：
使用循环蚀刻工艺进行主蚀刻，在所述循环蚀刻工艺中沉积步骤和主蚀刻步骤交替重复，其中进行所述主蚀刻步骤以蚀刻所述硅基板中的所述一个或多个特征的主要部分；以及
进行过蚀刻以完成所述特征的等离子体蚀刻；
其中：
所述过蚀刻包括至少一个沉积步骤、一个或多个第一类过蚀刻步骤、一个或多个第二类过蚀刻步骤及一个或多个第三类过蚀刻步骤，所述第一类过蚀刻步骤、所述第二类过蚀刻步骤及所述第三类过蚀刻步骤中的每个步骤都包括通过离子轰击所述硅基板来进行蚀刻，
其中所述一个或多个第二类过蚀刻步骤期间的离子轰击相对于所述一个或多个第一类过蚀刻步骤期间的离子轰击具有向内的倾斜径向朝向所述硅基板的中心，其中所述一个或多个第三类过蚀刻步骤期间的离子轰击相对于所述一个或多个第一类过蚀刻步骤期间的离子轰击具有向外的倾斜径向远离所述硅基板的中心，其中进行所述第二类过蚀刻步骤及所述第三类过蚀刻步骤以校正由所述一个或多个第一类过蚀刻步骤引入的不对称性；及
其中所述过蚀刻期间的离子轰击的倾斜用电偏压电压来控制，所述电偏压电压施加到基板以产生电偏压，其中所述电偏压电压是RF电压。。
2.根据权利要求1所述的方法，其中，在所述一个或多个第一类过蚀刻步骤、所述一个或多个第二类过蚀刻步骤和所述一个或多个第三类过蚀刻步骤期间所述电偏压电压是脉冲的。
3.根据权利要求2所述的方法，其中，在所述一个或多个第一类过蚀刻步骤、所述一个或多个第二类过蚀刻步骤和所述一个或多个第三类过蚀刻步骤期间，所述电偏压电压是以10％至50％范围内的占空比脉冲的。
4.根据权利要求1所述的方法，其中，在所述一个或多个第一类过蚀刻步骤、所述一个或多个第二类过蚀刻步骤和所述一个或多个第三类过蚀刻步骤期间连续向基板施加所述电偏压电压。
5.根据权利要求1至4中任一项所述的方法，其中，相对于在所述一个或多个第一类过蚀刻步骤期间施加的电偏压电压，通过减小电偏压电压的大小控制在所述一个或多个第二类过蚀刻步骤期间离子轰击的所述向内的倾斜。
6.根据权利要求1至4中任一项所述的方法，其中，相对于在所述一个或多个第一类过蚀刻步骤期间施加的电偏压电压，通过增加电偏压电压的大小控制在所述一个或多个第三类过蚀刻步骤期间离子轰击的向外的倾斜。
7.根据权利要求1至4中任一项所述的方法，其中，所述特征是通孔。
8.根据权利要求7所述的方法，其中所述特征是穿硅通孔TSV。
9.根据权利要求1至4中任一项所述的方法，其中，所述特征具有至少5:1的纵横比。
10.根据权利要求1至4中任一项所述的方法，其中，所述过蚀刻包括多个所述第一类过蚀刻步骤、多个所述第二类过蚀刻步骤和多个所述第三类过蚀刻步骤。
11.根据权利要求10所述的方法，其中，所述过蚀刻包括以下步骤：
进行包括沉积步骤和所述第一类过蚀刻步骤的蚀刻循环，其中，所述沉积步骤和所述第一类过蚀刻步骤交替重复；
进行包括沉积步骤和所述第二类过蚀刻步骤的蚀刻循环，其中，所述沉积步骤和所述第二类过蚀刻步骤交替重复；以及
进行包括所述沉积步骤和所述第三类过蚀刻步骤的蚀刻循环，其中，所述沉积步骤和所述第三类过蚀刻步骤交替重复。
12.根据权利要求10所述的方法，其中，所述过蚀刻包括以下步骤：
进行包括至少一个沉积步骤、所述第一类过蚀刻步骤、所述第二类过蚀刻步骤和所述第三类过蚀刻步骤的蚀刻循环；以及
重复所述蚀刻循环。
13.根据权利要求12所述的方法，其中，所述蚀刻循环中的所述第一类过蚀刻步骤、所述第二类过蚀刻步骤和所述第三类过蚀刻步骤中的每个蚀刻步骤之前是相应的沉积步骤。
14.根据权利要求12所述的方法，其中，所述蚀刻循环包括单个沉积步骤，随后是所述第一类过蚀刻步骤、所述第二类过蚀刻步骤和所述第三类过蚀刻步骤。
15.根据权利要求1至4中任一项所述的方法，其中，所述第一类过蚀刻步骤、所述第二类过蚀刻步骤和所述第三类过蚀刻步骤使用含氟气体形成的等离子体来进行。
16.根据权利要求1至4中任一项所述的方法，其中，使用碳氟化合物形成的等离子体进行所述至少一个沉积步骤。
17.一种用于根据权利要求1所述的方法蚀刻硅基板的装置，所述装置包括：
腔室；
基板支撑件，所述基板支撑件位于所述腔室内，用于支撑所述硅基板；
等离子体产生设备，所述等离子体产生设备用于产生用于蚀刻所述硅基板的至少一种等离子体；
控制设备，所述控制设备配置成在过蚀刻期间控制离子轰击的倾斜；
其中，所述控制设备包括电偏压电源，所述电偏压电源用于提供施加到所述基板以产生电偏压的电偏压电压，并因此控制所述过蚀刻期间的所述离子轰击的倾斜。
18.根据权利要求17所述的装置，其中，经由所述基板支撑件将所述电偏压电压施加到所述基板。
19.根据权利要求17或权利要求18所述的装置，其中，所述基板支撑件包括静电卡盘ESC和延伸超出所述基板边缘的电极，其中，所述电偏压电压被施加到所述电极。
20.根据权利要求17或权利要求18所述的装置，其中，所述电偏压电源包括用于提供施加到所述基板的RF电偏压电压的RF电源。
CN201710363139.6A 2016-05-20 2017-05-22 用于等离子体蚀刻工件的方法及装置 Active CN107452611B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB1608926.0A GB201608926D0 (en) 2016-05-20 2016-05-20 Method for plasma etching a workpiece
GB1608926.0 2016-05-20

Publications (2)

Publication Number Publication Date
CN107452611A CN107452611A (zh) 2017-12-08
CN107452611B true CN107452611B (zh) 2023-02-28

Family

ID=56369713

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710363139.6A Active CN107452611B (zh) 2016-05-20 2017-05-22 用于等离子体蚀刻工件的方法及装置

Country Status (7)

Country Link
US (1) US10062576B2 (zh)
EP (1) EP3285284B1 (zh)
JP (1) JP6898149B2 (zh)
KR (1) KR102241900B1 (zh)
CN (1) CN107452611B (zh)
GB (1) GB201608926D0 (zh)
TW (1) TWI713110B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270893B2 (en) 2019-04-08 2022-03-08 International Business Machines Corporation Layer-by-layer etching of poly-granular metal-based materials for semiconductor structures
JP7474651B2 (ja) 2019-09-09 2024-04-25 東京エレクトロン株式会社 プラズマ処理装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0822582A2 (en) * 1996-08-01 1998-02-04 Surface Technology Systems Limited Method of surface treatment of semiconductor substrates
EP1336984A2 (en) * 2002-02-13 2003-08-20 Applied Materials, Inc. Method and apparatus for providing modulated bias power to a plasma etch reactor
CN1647254A (zh) * 2002-04-09 2005-07-27 优利讯美国有限公司 用于蚀刻通孔的改进方法
CN1802730A (zh) * 2003-04-09 2006-07-12 兰姆研究有限公司 用于利用气体化学剂周期调制的等离子体蚀刻的方法
CN1985335A (zh) * 2004-06-30 2007-06-20 兰姆研究有限公司 双层抗蚀剂等离子体蚀刻方法
CN101233072A (zh) * 2005-08-04 2008-07-30 阿维扎技术有限公司 加工衬底的方法
CN101331092A (zh) * 2005-12-16 2008-12-24 朗姆研究公司 用于等离子处理系统的刻痕停止脉冲工艺
CN101461072A (zh) * 2006-05-30 2009-06-17 朗姆研究公司 用于等离子处理系统的最小化掩模的底切及刻痕的方法
CN102165565A (zh) * 2008-08-27 2011-08-24 应用材料公司 用以使穿过衬底的过孔侧壁及其它深蚀刻特征部光滑的后蚀刻反应等离子体研磨
CN102983052A (zh) * 2011-09-06 2013-03-20 朗姆研究公司 3d闪存结构的蚀刻工艺
CN104704612A (zh) * 2012-11-01 2015-06-10 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN104979153A (zh) * 2014-04-04 2015-10-14 Spts科技有限公司 蚀刻方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989003899A1 (en) 1987-10-23 1989-05-05 Unisearch Limited Etching process using metal compounds
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
JPH06120174A (ja) * 1992-10-05 1994-04-28 Seiko Epson Corp 半導体装置の製造方法
TW506234B (en) 2000-09-18 2002-10-11 Tokyo Electron Ltd Tunable focus ring for plasma processing
US6759339B1 (en) 2002-12-13 2004-07-06 Silicon Magnetic Systems Method for plasma etching a microelectronic topography using a pulse bias power
US7838430B2 (en) 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
KR20070003021A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체소자의 제조 방법
JP5174319B2 (ja) 2005-11-11 2013-04-03 株式会社日立ハイテクノロジーズ エッチング処理装置およびエッチング処理方法
US7713430B2 (en) * 2006-02-23 2010-05-11 Micron Technology, Inc. Using positive DC offset of bias RF to neutralize charge build-up of etch features
JP4833890B2 (ja) 2007-03-12 2011-12-07 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ分布補正方法
JP5097632B2 (ja) 2008-07-11 2012-12-12 株式会社日立ハイテクノロジーズ プラズマエッチング処理装置
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US8691702B2 (en) 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
JP5937385B2 (ja) 2012-03-16 2016-06-22 東京エレクトロン株式会社 半導体製造装置のガス供給方法、ガス供給システム及び半導体製造装置
US8728951B2 (en) * 2012-07-31 2014-05-20 Varian Semiconductor Equipment Associates, Inc. Method and system for ion-assisted processing
US9017526B2 (en) * 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
US9287123B2 (en) * 2014-04-28 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0822582A2 (en) * 1996-08-01 1998-02-04 Surface Technology Systems Limited Method of surface treatment of semiconductor substrates
EP1336984A2 (en) * 2002-02-13 2003-08-20 Applied Materials, Inc. Method and apparatus for providing modulated bias power to a plasma etch reactor
CN1647254A (zh) * 2002-04-09 2005-07-27 优利讯美国有限公司 用于蚀刻通孔的改进方法
CN1802730A (zh) * 2003-04-09 2006-07-12 兰姆研究有限公司 用于利用气体化学剂周期调制的等离子体蚀刻的方法
CN1985335A (zh) * 2004-06-30 2007-06-20 兰姆研究有限公司 双层抗蚀剂等离子体蚀刻方法
CN101233072A (zh) * 2005-08-04 2008-07-30 阿维扎技术有限公司 加工衬底的方法
CN101331092A (zh) * 2005-12-16 2008-12-24 朗姆研究公司 用于等离子处理系统的刻痕停止脉冲工艺
CN101461072A (zh) * 2006-05-30 2009-06-17 朗姆研究公司 用于等离子处理系统的最小化掩模的底切及刻痕的方法
CN102165565A (zh) * 2008-08-27 2011-08-24 应用材料公司 用以使穿过衬底的过孔侧壁及其它深蚀刻特征部光滑的后蚀刻反应等离子体研磨
CN102983052A (zh) * 2011-09-06 2013-03-20 朗姆研究公司 3d闪存结构的蚀刻工艺
CN104704612A (zh) * 2012-11-01 2015-06-10 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
CN104979153A (zh) * 2014-04-04 2015-10-14 Spts科技有限公司 蚀刻方法

Also Published As

Publication number Publication date
KR102241900B1 (ko) 2021-04-16
US20170338124A1 (en) 2017-11-23
GB201608926D0 (en) 2016-07-06
EP3285284B1 (en) 2021-11-24
JP6898149B2 (ja) 2021-07-07
TWI713110B (zh) 2020-12-11
CN107452611A (zh) 2017-12-08
KR20170131279A (ko) 2017-11-29
TW201742148A (zh) 2017-12-01
US10062576B2 (en) 2018-08-28
EP3285284A1 (en) 2018-02-21
JP2017208548A (ja) 2017-11-24

Similar Documents

Publication Publication Date Title
KR102098698B1 (ko) 플라즈마 처리 장치
US8545670B2 (en) Plasma processing apparatus and plasma processing method
US20150243524A1 (en) Method of processing target object and plasma processing apparatus
TWI603368B (zh) Plasma processing apparatus and plasma processing method
US9786471B2 (en) Plasma etcher design with effective no-damage in-situ ash
US11043387B2 (en) Methods and apparatus for processing a substrate
CN107452611B (zh) 用于等离子体蚀刻工件的方法及装置
US20170186591A1 (en) Cleaning method of plasma processing apparatus and plasma processing apparatus
KR102455749B1 (ko) 산화물 에칭 선택도를 증가시키기 위한 방법
US20220044938A1 (en) Silicon dry etching method
JP4550710B2 (ja) プラズマ処理方法および装置
CN113078178A (zh) 蚀刻方法及cmos图像传感器的制造方法
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
KR101278013B1 (ko) 플라즈마 점화 압력 감소 방법
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
JP4243615B2 (ja) 反応性イオンエッチング装置
JP2020155583A (ja) 半導体装置の製造方法
Sardo et al. Effect of Inductively Coupled Electromagnetic Field on Bottom Oxide Etch in a High Aspect Ratio Trench
Sardo et al. Effect of inductively coupled electro-magnetic field on bottom oxide etch in a high aspect ratio trench
JP5918886B2 (ja) プラズマ処理方法
TW201532195A (zh) 一種矽通孔刻蝕方法
KR20100029992A (ko) 플라즈마 식각 장치
KR100943494B1 (ko) 반도체 소자의 식각 장치
KR20060134675A (ko) 건식 식각 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant