CN113078178A - 蚀刻方法及cmos图像传感器的制造方法 - Google Patents
蚀刻方法及cmos图像传感器的制造方法 Download PDFInfo
- Publication number
- CN113078178A CN113078178A CN202110342975.2A CN202110342975A CN113078178A CN 113078178 A CN113078178 A CN 113078178A CN 202110342975 A CN202110342975 A CN 202110342975A CN 113078178 A CN113078178 A CN 113078178A
- Authority
- CN
- China
- Prior art keywords
- etching
- ionization
- substrate
- pretreatment
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000005530 etching Methods 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 40
- 239000011261 inert gas Substances 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 21
- 239000007789 gas Substances 0.000 claims abstract description 18
- 238000001020 plasma etching Methods 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 abstract description 26
- 230000003068 static effect Effects 0.000 abstract description 15
- 230000005611 electricity Effects 0.000 abstract description 11
- 238000010891 electric arc Methods 0.000 abstract description 9
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000009471 action Effects 0.000 description 4
- -1 boron ions Chemical class 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000005686 electrostatic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种蚀刻方法及CMOS图像传感器的制造方法，所述蚀刻方法包括：提供一衬底，衬底上形成有待蚀刻膜层以及位于待蚀刻膜层上的图形化的光刻胶层；执行离子注入工艺；以及，将衬底置于双频容性耦合等离子体蚀刻机台的工艺腔中，通入惰性气体，在第一腔体压力下进行电离预处理，电离预处理的低频电源的功率为零；通入蚀刻气体，在第二腔体压力下执行蚀刻。通过电离预处理产生等离子体，利用等离子体去中和光刻胶层表面的静电，从而消除光刻胶层表面的静电，进而避免干法蚀刻时的电弧放电损伤衬底的问题；通过电离预处理产生的等离子体，在开始干法蚀刻时可较快激发蚀刻气体的进一步电离，提高了等离子体的产生速率，从而提高了干法蚀刻的效率。
Description
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种蚀刻方法及CMOS图像传感器的制造方法。
背景技术
在集成电路制程中，随着工艺节点的降低，干法蚀刻以在刻蚀率、辐射损伤、选择性、微粒的产生、刻蚀后腐蚀以及成本优势等诸多优势，应用愈加广泛，尤其是利用双频容性耦合等离子体(DF-CCP，dual-frequency capacitively coupled plasma)进行高深宽比沟槽的蚀刻。
然而，若衬底在放入蚀刻机台的工艺腔中之前累积有静电，例如衬底在放入蚀刻机台的工艺腔之前进行过离子注入，再进行干法蚀刻，极易发生电弧击穿现象。究其原因是由于衬底表面积累有静电，其将在工艺腔中的高压正向电场及等离子体(plasma)的持续作用下进一步累积，当局部区域之间形成高电压差时，衬底表面即会发生电弧放电，从而将衬底表面(例如光刻胶层)击穿，并破坏衬底表面下的膜层，甚至造成器件失效。
发明内容
本发明的目的在于提供一种蚀刻方法及CMOS图像传感器的制造方法，以解决上述干法蚀刻时衬底表面电弧放电的问题。
为解决上述技术问题，本发明提供一种蚀刻方法，包括：提供一衬底，所述衬底上形成有待蚀刻膜层以及位于所述待蚀刻膜层上的图形化的光刻胶层；执行离子注入工艺；以及，将所述衬底置于双频容性耦合等离子体蚀刻机台的工艺腔中；通入惰性气体，在第一腔体压力下进行电离预处理，所述电离预处理的低频电源的功率为零；通入蚀刻气体，在第二腔体压力下执行蚀刻。
可选的，所述图形化的光刻胶层在执行所述离子注入工艺后累积有正电荷，所述正电荷在所述电离预处理过程中被中和。
可选的，所述第一腔体压力大于所述第二腔体压力。
可选的，所述第一腔体压力为100～200mTorr，所述第二腔体压力为50～100mTorr。
可选的，所述惰性气体的流量为500～1000sccm。
可选的，所述惰性气体为氦气。
可选的，所述电离预处理的高频电源的功率为300-500W。
可选的，所述电离预处理及所述蚀刻中高频电源的频率为50～70Mhz，低频电源的频率为1～5Mhz。
可选的，所述电离预处理的时间为3～10秒。
基于本发明的另一方面，本发明还提供一种CMOS图像传感器的制造方法，包括：提供一衬底，所述衬底为具有像素区的硅衬底，所述像素区上形成有待蚀刻膜层以及位于所述待蚀刻膜层上的图形化的光刻胶层；执行离子注入工艺；以及，将所述衬底置于双频容性耦合等离子体蚀刻机台的工艺腔中，通入惰性气体，在第一腔体压力下进行电离预处理，所述电离预处理的低频电源的功率为零；通入蚀刻气体，在第二腔体压力下执行蚀刻。
综上所述，本发明提供的一种蚀刻方法及CMOS图像传感器的制造方法具有如下有益效果：
1)通过在蚀刻机台进行电离预处理产生等离子体，利用等离子体中和光刻胶层表面的静电，从而消除光刻胶层表面的静电，进而避免干法蚀刻时的电弧放电损伤衬底的问题；
2)通过电离预处理产生时的等离子体，在执行干法蚀刻时可较快激发蚀刻气体的进一步电离，提高了等离子体的产生速率，从而提高了干法蚀刻的效率。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明构成任何限定。其中：
图1是本申请实施例提供的形成待蚀刻膜层及图形化的光刻胶层的示意图；
图2是本申请实施例提供的离子注入的示意图；
图3a是本申请实施例提供的执行电离预处理的示意图；
图3b是本申请实施例提供的执行蚀刻的示意图；
图4是本申请实施例提供的蚀刻图形化的光刻胶层的示意图；
图5是本申请实施例提供的蚀刻方法的流程图。
附图中：
10-衬底；11-待蚀刻膜层；20-光刻胶层；21-正电荷；
30-阱区；41-负电荷；50-沟槽。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
应当明白，当元件或层被称为"在…上"、"连接到"其它元件或层时，其可以直接地在其它元件或层上、连接其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为"直接在…上"、"直接连接到"其它元件或层时，则不存在居间的元件或层。尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在……之下”、“在下面”、“下面的”、“在……之上”、“在上面”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在……之下”、“在下面”、“下面的”元件或特征将取向为在其它元件或特征“上”。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的"一"、"一个"和"所述/该"也意图包括复数形式，除非上下文清楚的指出另外的方式。还应明白术语“包括”用于确定可以特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语"和/或"包括相关所列项目的任何及所有组合。
本发明提供了一种蚀刻方法及CMOS图像传感器的制造方法，通过电离预处理产生等离子体，以等离子体去中和光刻胶层表面的静电，从而消除光刻胶层表面的静电，进而避免干法蚀刻时的电弧放电损伤衬底的问题；并且，通过电离预处理产生的等离子体，在开始干法蚀刻时可较快激发进一步蚀刻气体的电离，提高了等离子体的产生速度，从而提高了干法蚀刻的效率。
其中，图1是本申请实施例提供的形成待蚀刻膜层及图形化的光刻胶层的示意图，图2是本申请实施例提供的离子注入的示意图，图3a是本申请实施例提供的执行电离预处理的示意图，图3b是本申请实施例提供的执行蚀刻的示意图，图4是本申请实施例提供的蚀刻图形化的光刻胶层的示意图，图5是本申请实施例提供的蚀刻方法的流程图。
如图1～5所示，本申请实施例提供的蚀刻方法，包括以下步骤：
S01：提供一衬底10，衬底上形成有待蚀刻膜层20以及位于待蚀刻膜层20上的图形化的光刻胶层30；
S02：执行离子注入工艺；
S03：将衬底置于双频容性耦合等离子体蚀刻机台的工艺腔中，通入惰性气体，在第一腔体压力下进行电离预处理，电离预处理的低频电源功率为零；通入蚀刻气体，在第二腔体压力下执行蚀刻。
首先，请参照图1，执行步骤S01，提供衬底10，在衬底10上形成待蚀刻膜层11，然后形成图形化的光刻胶层20。
其中，衬底10可以是本领域技术人员所熟知的任意合适的基底材料，例如可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。本实施例中以硅衬底为例加以说明。
在一些实施例中，待蚀刻膜层11是由硅或金属的氧化物、氮化物或碳化物构成，上述金属可以是Ri、W、Ta等，例如SiO2、SiN、SiC、TiO2等。当蚀刻气体包含Cl或Br是，待蚀刻膜层可为Al2O3、AlN、GaAs、GaN、InP等。本领域的技术人员可根据需要基于常规的实验能过确定蚀刻气体和待蚀刻膜层11的可能的组合。在一些实施例中，待蚀刻膜层11可通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等合适的工艺形成。通常，待蚀刻膜层11的厚度范围由工艺要求所决定。
衬底10表面形成待蚀刻膜层11后，再形成图形化的的光刻胶层20，为后续的干法蚀刻提供掩膜层以实现对待蚀刻膜层11的蚀刻。在一些实施例中，其他与蚀刻气体相匹配的材料也可作为掩膜层，例如氮化硅。
接着，请参照图2，执行S02，以图形化的光刻胶层20为掩膜版，执行离子注入工艺。根据工艺要求，选择注入离子以形成对应的阱区30，以CMOS图像传感器为例，可选择注入硼离子以形成P阱，或选择注入磷离子以形成N阱，其具体执行离子注入的过程，可分为多次，例如两次。优选的，多次离子注入的浓度(剂量)不同，通过多次不同浓度的离子注入可更有利于控制离子注入的质量。
在此需要特别说明的是，在执行离子注入的过程中，衬底10置于离子注入机台的工艺腔内，图形化的光刻胶层20被呈电正性的离子(例如磷离子或硼离子)束持续轰击，将导致致执行离子注入后的图形化的光刻胶层20的表面累积了较多的静电荷，例如正电荷21。而且，由于图形化的光刻胶层20是较佳的绝缘体，累积的静电荷(例如正电荷21)，其极难通过自身导泄放而消除。
当然，还有一些其他工艺过程也是容易产生和累积静电荷的，例如离子注入后的退后工艺。应理解，衬底10仅是在转移或者储存过程中，也是容易累积静电的。
不难想象，若将累积有正电荷21于图形化的光刻胶层表面20的衬底10放置于蚀刻机台中直接执行干法蚀刻，其累积的正电荷21，在工艺腔中高压正向电场及等离子体(plasma)的持续作用下进一步累积，当局部区域之间累积形成高电压差时，衬底10表面即会发生电弧放电，从而将图形化的光刻胶层20击穿，并破坏位于其下的待蚀刻膜层11，甚至造成器件失效。这是蚀刻方法中所不希望的，也是竭力避免的。
接着，请参照图3a，执行S03的第一步，将衬底10置于双频容性耦合等离子体蚀刻机台的工艺腔中，工艺腔中具有惰性气体，在第一腔体压力下进行电离预处理，电离预处理的低频电源功率为零。
其中，在本实施例中执行蚀刻方法的设备为双频容性耦合等离子体蚀刻(DF-CCP，dual-frequency capacitively coupled plasma)机台。双频容性耦合等离子是近年来发展起来的一种新型等离子体源，由于采用了一个高频电源和一个低频电源共同驱动等离子体，可以实现相对独立的控制到达衬底10上离子的通量和能量。具体的，高频电源设置于一个电极(例如设置于顶部的电极)，用于控制产生等离子体，也即是通过电离产生等离子体，低频电源设置于相对的一个电极(例如设置于低部的电极)，并且衬底10也放置于该处，低频电源用于控制等离子体轰击的能量，也即是等离子体蚀刻的能量。
步骤S03中电离预处理的过程为：将衬底10放置于具有惰性气体的双频容性耦合等离子体蚀刻机台的工艺腔内，开启高频电源，低频电源处于关闭状态，在第一腔体压力下对衬底10进行电离预处理持续约3～10秒，通过电离产生负电荷(电子)以中和图形化的光刻胶层20的正电荷，从而避免了后续干法蚀刻时的电弧放电损伤衬底的问题。
具体的，惰性气体包括但不限于氦气、氖气、氩气。优选的，惰性气体为氦气，相较于其他惰性气体，氦气具有相对较高的电离率和较低的等离子体形成电压，并且更重要的，其分子重量较小，在其以中和图形化的光刻胶层20表面的正电荷的过程中对衬底10的影响也相对更小。结合衬底10及图形化的光刻胶层20的尺寸大小，惰性气体的流量可在500～1000sccm的范围内作适应性调整，例如，面积较大，惰性气体的流量也相应增大。
进一步的，之所以开启高频电源，关闭低频电源，一方面是为了通过高频电源电离惰性气体产生等离子体，使等离子体中的负电荷41(电子)在静电场的作用下去中和图形化的光刻胶层20表面累积的正电荷21，而另一面，通过关闭低频电源，则可避免在未消除光刻胶层20表面累积的正电荷21的情况下，通过等离子体在低频电源的电场作用下进行干法蚀刻，反而进一步积累正电荷21。
更进一步的，在电离预处理过程中，在双频容性耦合等离子体蚀刻设备的工艺腔内采用第一腔体压力，例如100～200mTorr，其大于蚀刻所采用的第二腔体压力。采用较大的气体压力，可通过增加惰性气体浓度，可在一定程度内提高等离子体的产生量，也即是包括等离子体中的负性电荷(电子)，以提高中和效率。
本实施例中，高频电源的频率为50～70Mhz，低频电源的频率为1～5Mhz，高频电源的功率为300-500W，其执行电离预处理的时间为3～10秒。当然，具体电离预处理的时间需结合高频电源的频率、功率以及衬底10本身的电荷累积情况而定。
接着，请参照图3b，执行步骤S03的第二步，通入蚀刻气体，开启高频电源及低频电源，在第二腔体压力下执行干法蚀刻。
执行干法蚀刻所采用的蚀刻气体、高频电源功率、低频电源功率及第二腔体压力可根据待蚀刻膜层11所决定。其具体蚀刻种类，可以为物理蚀刻或化学蚀刻，也可以为物理化学相结合的蚀刻，相应的蚀刻气体包括惰性气体和化学反应气体。为提高蚀刻的效率，第二腔体压力可以小于第一腔体压力，其范围例如为50～100mT。优选的，执行干法蚀刻所采用的惰性气体可采用分子质量较大的惰性气体，例如氩气，以提高蚀刻时轰击衬底10的能量，从而提高蚀刻效率。
在一些实施例中，如图3b，对由前述执行的离子注入所形成的阱区30执行干法蚀刻以形成沟槽50。
在另一些实施例中，干法蚀刻所蚀刻的还可以是光刻胶层20本身。例如全去除全部图形化的光刻胶层20的灰化工艺，或者只是去除边缘部分的图形化的光刻胶层20。如图4所示，其通过去除边缘部分的图形化的光刻胶层20可以减小光刻胶层20线宽，并增大衬底10表面暴露的面积，例如从50微米减小为35微米。
至于干法蚀刻的所需时间由待蚀刻膜层11的厚度、高频电源的频率、功率等较多因素影响，通常其范围为几十秒到几百秒不等。整体而言，步骤S03第一步的电离预处理，不仅可消除图形化的光刻胶层20表面积累的正电荷以防止干法蚀刻时的电弧放电损伤衬底10表面，而且电离预处理所产生的等离子体，在执行干法蚀刻时可较快激发进一步电离，提高了等离子体的产生速度从而提高了干法蚀刻的效率。
本发明还提供了一种CMOS图像传感器的制造方法，包括如下步骤：
提供一衬底，衬底为具有像素区的硅衬底，像素区上形成有待蚀刻膜层以及位于待蚀刻膜层上的图形化的光刻胶层；
执行离子注入工艺；以及，
将衬底置于双频容性耦合等离子体蚀刻机台的工艺腔中，通入惰性气体，在第一腔体压力下进行电离预处理，电离预处理的低频电源的功率为零；通入蚀刻气体，在第二腔体压力下执行蚀刻。
上述图形化的光刻胶层20在执行离子注入工艺后累积有正电荷，正电荷在电离预处理过程中被中和。
电离预处理过程中，惰性气体例如为氦气，所述惰性气体的流量例如为500～1000sccm。电离预处理的高频电源的功率例如为300-500W，高频电源的频率例如为50～70Mhz，低频电源的频率例如为1～5Mhz。
其中，第一腔体压力大于所述第二腔体压力，具体的，第一腔体压力例如为100～200mTorr，所述第二腔体压力为50～100mTorr。
综上所述，本发明提供的蚀刻方法及CMOS图像传感器的制造方法具有如下有益效果：
1)通过在蚀刻机台进行电离预处理产生等离子体，利用等离子体中和光刻胶层表面的静电，从而消除光刻胶层表面的静电，进而避免干法蚀刻时的电弧放电损伤衬底的问题；
2)通过电离预处理产生时的等离子体，在执行干法蚀刻时可较快激发蚀刻气体的进一步电离，提高了等离子体的产生速率，从而提高了干法蚀刻的效率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种蚀刻方法，其特征在于，包括：
提供一衬底，所述衬底上形成有待蚀刻膜层以及位于所述待蚀刻膜层上的图形化的光刻胶层；
执行离子注入工艺；以及，
将所述衬底置于双频容性耦合等离子体蚀刻机台的工艺腔中；通入惰性气体，在第一腔体压力下进行电离预处理，所述电离预处理的低频电源的功率为零；通入蚀刻气体，在第二腔体压力下执行蚀刻。
2.根据权利要求1所述的蚀刻方法，其特征在于，所述图形化的光刻胶层在执行所述离子注入工艺后累积有正电荷，所述正电荷在所述电离预处理过程中被中和。
3.根据权利要求1所述的蚀刻方法，其特征在于，所述第一腔体压力大于所述第二腔体压力。
4.根据权利要求3所述的蚀刻方法，其特征在于，所述第一腔体压力为100～200mTorr，所述第二腔体压力为50～100mTorr。
5.根据权利要求1所述的蚀刻方法，其特征在于，所述惰性气体的流量为500～1000sccm。
6.根据权利要求5所述的蚀刻方法，其特征在于，所述惰性气体为氦气。
7.根据权利要求1所述的蚀刻方法，其特征在于，所述电离预处理的高频电源的功率为300-500W。
8.根据权利要求1所述的蚀刻方法，其特征在于，所述电离预处理及所述蚀刻中高频电源的频率为50～70Mhz，低频电源的频率为1～5Mhz。
9.根据权利要求1所述的蚀刻方法，其特征在于，所述电离预处理的时间为3～10秒。
10.一种CMOS图像传感器的制造方法，其特征在于，利用如权利要求1～9中任一项所述的蚀刻方法，包括：
提供一衬底，所述衬底为具有像素区的硅衬底，所述像素区上形成有待蚀刻膜层以及位于所述待蚀刻膜层上的图形化的光刻胶层；
执行离子注入工艺；以及，
将所述衬底置于双频容性耦合等离子体蚀刻机台的工艺腔中；通入惰性气体，在第一腔体压力下进行电离预处理，所述电离预处理的低频电源功率为零；通入蚀刻气体，在第二腔体压力下执行蚀刻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110342975.2A CN113078178B (zh) | 2021-03-30 | 2021-03-30 | 蚀刻方法及cmos图像传感器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110342975.2A CN113078178B (zh) | 2021-03-30 | 2021-03-30 | 蚀刻方法及cmos图像传感器的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113078178A true CN113078178A (zh) | 2021-07-06 |
| CN113078178B CN113078178B (zh) | 2023-04-28 |
Family
ID=76611949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110342975.2A Active CN113078178B (zh) | 2021-03-30 | 2021-03-30 | 蚀刻方法及cmos图像传感器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113078178B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577520A (zh) * | 2024-01-17 | 2024-02-20 | 粤芯半导体技术股份有限公司 | 图像传感器及其形成方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030003761A1 (en) * | 2000-08-11 | 2003-01-02 | Yun-Kuei Yang | Method of forming opening in dielectric layer |
| US20040020433A1 (en) * | 2002-07-30 | 2004-02-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-inlet PFS arc chamber for hi-current implanter |
| US20060175290A1 (en) * | 2005-02-09 | 2006-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photo resist stripping and de-charge method for metal post etching to prevent metal corrosion |
| CN101762993A (zh) * | 2008-12-25 | 2010-06-30 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶的去除方法及连接孔的制造方法 |
| CN104576512A (zh) * | 2013-10-28 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种避免通孔金属发生电化学腐蚀的处理方法 |
| CN106373919A (zh) * | 2015-07-20 | 2017-02-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN110931356A (zh) * | 2018-09-19 | 2020-03-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
-
2021
- 2021-03-30 CN CN202110342975.2A patent/CN113078178B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030003761A1 (en) * | 2000-08-11 | 2003-01-02 | Yun-Kuei Yang | Method of forming opening in dielectric layer |
| US20040020433A1 (en) * | 2002-07-30 | 2004-02-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-inlet PFS arc chamber for hi-current implanter |
| US20060175290A1 (en) * | 2005-02-09 | 2006-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photo resist stripping and de-charge method for metal post etching to prevent metal corrosion |
| CN101762993A (zh) * | 2008-12-25 | 2010-06-30 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶的去除方法及连接孔的制造方法 |
| CN104576512A (zh) * | 2013-10-28 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 一种避免通孔金属发生电化学腐蚀的处理方法 |
| CN106373919A (zh) * | 2015-07-20 | 2017-02-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN110931356A (zh) * | 2018-09-19 | 2020-03-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117577520A (zh) * | 2024-01-17 | 2024-02-20 | 粤芯半导体技术股份有限公司 | 图像传感器及其形成方法 |
| CN117577520B (zh) * | 2024-01-17 | 2024-05-03 | 粤芯半导体技术股份有限公司 | 图像传感器及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113078178B (zh) | 2023-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110289233B (zh) | 用于蚀刻低k及其它介电质膜的制程腔室 | |
| US6423175B1 (en) | Apparatus and method for reducing particle contamination in an etcher | |
| US20060201911A1 (en) | Methods of etching photoresist on substrates | |
| KR102386268B1 (ko) | 원하는 치수들로 재료 층을 패터닝하기 위한 방법 | |
| US20080182422A1 (en) | Methods of etching photoresist on substrates | |
| TWI484552B (zh) | 電漿蝕刻系統與臨場灰化光阻的方法 | |
| EP0954877B1 (en) | Method for reducing plasma-induced charging damage | |
| JP2005537668A (ja) | 高誘電率誘電体材料の除去を改良する方法及びシステム | |
| CN113078178B (zh) | 蚀刻方法及cmos图像传感器的制造方法 | |
| JP4387801B2 (ja) | 半導体ウェーハの乾式蝕刻方法 | |
| KR102455749B1 (ko) | 산화물 에칭 선택도를 증가시키기 위한 방법 | |
| US20040104358A1 (en) | Method and apparatus for reducing substrate charging damage | |
| US6426299B1 (en) | Method and apparatus for manufacturing semiconductor device | |
| JP2009076711A (ja) | 半導体装置の製造方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JP3271373B2 (ja) | ドライエッチング方法 | |
| JPH09312280A (ja) | ドライエッチング方法 | |
| JP4160823B2 (ja) | ラジカル支援ドライエッチング装置 | |
| US10651003B2 (en) | Ion implanting method | |
| JPH10229118A (ja) | 半導体装置の製造装置 | |
| KR100511918B1 (ko) | 웨이퍼 엣지 처리장치 | |
| WO2020186087A1 (en) | Selective silicon dioxide removal using low pressure low bias deuterium plasma | |
| JP2000340543A (ja) | ドライエッチング方法および装置 | |
| JP2000173980A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000 Applicant after: Yuexin Semiconductor Technology Co.,Ltd. Address before: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000 Applicant before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |