TWI484552B - 電漿蝕刻系統與臨場灰化光阻的方法 - Google Patents

電漿蝕刻系統與臨場灰化光阻的方法 Download PDF

Info

Publication number
TWI484552B
TWI484552B TW101116461A TW101116461A TWI484552B TW I484552 B TWI484552 B TW I484552B TW 101116461 A TW101116461 A TW 101116461A TW 101116461 A TW101116461 A TW 101116461A TW I484552 B TWI484552 B TW I484552B
Authority
TW
Taiwan
Prior art keywords
plasma
semiconductor workpiece
source
region
local
Prior art date
Application number
TW101116461A
Other languages
English (en)
Other versions
TW201327662A (zh
Inventor
Ying Xiao
Chin Hsiang Lin
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201327662A publication Critical patent/TW201327662A/zh
Application granted granted Critical
Publication of TWI484552B publication Critical patent/TWI484552B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32596—Hollow cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32807—Construction (includes replacing parts of the apparatus)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32889—Connection or combination with other apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

電漿蝕刻系統與臨場灰化光阻的方法
本發明係關於電漿蝕刻系統，更特別關於其臨場灰化製程。
複雜的製程可形成積體晶片，而不同步驟可形成一或多個半導體裝置於工件(workpiece)上。許多製程步驟如佈植、蝕刻、或類似步驟所採用的遮罩層，可讓工件的選定區域進行製程，而工件的其他區域則不進行製程。遮罩層之組成一般為感光的光阻材料，通常以旋塗法形成於半導體工件上。接著圖案化光阻材料，以遮罩半導體工件的部份表面於後續製程。
在完成後續製程後且在進行下一製程前，會先移除半導體工件上的光阻材料。在現有製程中，移除光阻材料的製程為灰化製程。用以進行灰化製程的電漿灰化機台稱作灰化機，可提供具有灰化化學品的電漿。灰化化學品包含可與光阻作用的反應性氣體以形成灰化物。接著再由工件表面移除灰化物。
本發明一實施例提供一種電漿蝕刻系統，包括：製程腔室以放置半導體工件；第一電漿源以提供第一電漿至製程腔室的第一區域中，其中第一區域接觸半導體工件；第二電漿源以臨場提供第二電漿至製程腔室的第二區域中，其中第二區域與半導體工件之間隔有第一區域；以及基板偏電壓源以選擇性地提供偏電壓至半導體工件。
本發明一實施例提供一種臨場灰化光阻的方法，包括：提供局部電漿至製程腔室的第二區域，且第二區域與半導體工件之間隔有第一區域，其中局部電漿具有灰化氣體離子；以及提供擴散電漿至製程腔室中的第一區域，且第一區域接觸半導體工件；其中局部電漿中的灰化氣體離子擴散穿過擴散電漿以形成中性自由基，且中性自由基擴散至半導體工件上的光阻材料，其中低能量的中性自由基不損傷半導體工件。
下述說明將配合圖示標號，而相同標號將用以標示相同元件。圖示中的多種結構不一定依比例繪示。在下述說明中，特定的數值範圍僅用以方便了解，本技術領域中具有通常知識者在實際操作時可稍微超出特定的數值範圍。另一方面，以方塊圖標示已知結構及元件幫助理解。
應用於半導體工件的電漿蝕刻，常採用含氯或含氟的反應性氣體蝕刻矽、介電層、與金屬。蝕刻製程常以高頻電磁場激發反應性氣體以形成蝕刻電漿，使其離子撞擊半導體工件的表面。在電漿蝕刻製程後，以另一灰化電漿自工件上移除光阻，而灰化電漿含有灰化氣體如氧氣、氮氣、及氫氣。為了避免蝕刻副產物與濕氣作用而降低產率，進階的蝕刻製程需採用臨場灰化製程。然而臨場灰化製程採用的直接灰化電漿，在工件與灰化離子之間具有高電位差，這會導致蝕刻副產物沉積於製程腔室的側壁上。以氟離子為例，在灰化製程時將會再次解離並損傷工件。
綜上所述，本發明關於電漿蝕刻系統，可避免臨場灰化製程損傷工件。在某些實施例中，電漿蝕刻系統包含連接至製程腔室的直接電漿源與局部電漿源。直接電漿源提供直接電漿至製程腔室，以蝕刻半導體工件。藉由施加較大偏電壓至工件，可提供高電位之直接電漿。在蝕刻完成後，可關閉偏電壓與直接電漿源。接著開啟局部電漿源以提供低電位與局部的電漿至製程腔室。局部電漿於製程腔室中的位置與工件之間隔有一段距離，可形成低電位或零電位的擴散電漿接觸工件。由低電位或零電位的擴散電漿進行的反應性灰化製程，可減輕電漿正電位造成的離子撞擊所引發的工件損傷。
第1圖係某些實施例中，進行臨場灰化之電漿蝕刻系統100的方塊圖。電漿蝕刻系統100包含製程腔室102，其晶圓吸盤104可固定半導體工件106。半導體工件106上具有光阻硬遮罩層108。直接電漿源116與局部電漿源118連接至製程腔室102。
直接電漿源116提供第一電漿至製程腔室102的第一區域120。第一電漿位於可接觸半導體工件106的位置，即第一區域120。在多種實施例中，直接電漿源116包括電容耦合電漿源(CCP)、電感耦合電漿源(ICP)、或電子迴旋共振(ECR)電漿源。局部電漿源118提供局部的第二電漿至製程腔室102中局部的第二區域122。第二電漿與半導體工件106之間隔有一段距離，其位置即第二區域122。可以理解的是，第一區域120與第二區域122的大小隨製程進行而變化。舉例來說，第一區域120的範圍會隨著製程進行而變小。
電性連接至半導體工件106之基板偏電壓源110，可選擇性地提供偏電壓至半導體工件106。在某些實施例中，在直接電漿源116及/或局部電漿源118產生電漿時，控制單位114可操作開關單元112，使半導體工件106與基板偏電壓源110選擇性地連接或斷線。偏電壓會讓半導體工件106與電漿中帶電離子之間產生電位差，使帶電離子自電漿朝半導體工件106加速移動，進而改善蝕刻效果。
在操作過程中，製程腔室102均維持真空環境，比如介於約10毫托耳至約100毫托耳之低壓之間。此外，須提供一或多種反應性氣體至製程腔室102以形成電漿。在某些實施例中，反應性氣體的來源為直接電漿源116及/或局部電漿源118。
直接電漿源116提供的直接電漿(直接接觸半導體工件106的電漿)，位於製程腔室102的第一區域120中並具有高電位以進行蝕刻。在多種實施例中，直接電漿包括蝕刻氣體如氧氣、氮氣、氟氣、或類似物，可形成高能量離子以蝕刻半導體工件106未被遮罩的區域。藉由操作基板偏電壓源110，可施加高偏電壓至半導體工件106並形成高電位的直接電漿，使直接電漿中的離子與半導體工件106之間具有高電位差。在完成蝕刻後，關閉直接電漿源116與基板偏電壓源110所提供的偏電壓。
局部電漿源118提供低電位的局部電漿至第二區域122中以進行灰化。在多種實施例中，局部電漿包含灰化氣體如氧氣、氮氣、氫氣、或類似物，可灰化半導體工件106上的光阻硬遮罩層108。在某些實施例中，局部電漿係臨場形成。換言之，在製程腔室102形成直接電漿後即形成局部電漿，兩種電漿製程之間不中斷。
半導體工件106與第二區域122中的局部電漿之間隔有一段距離而不接觸，以形成擴散電漿於第一區域120中。擴散電漿分隔局部電漿與半導體工件106。由於半導體偏電壓源110實質上為0，擴散電漿之電位實質上為0。來自局部電漿之灰化氣體離子(如氧氣)，將擴散穿過上述的擴散電漿並形成中性自由基。低能量的中性自由基再擴散至光阻硬遮罩層108，而不損傷半導體工件106。擴散的灰化氣體離子會與光阻硬遮罩層108作用，以形成可由製程腔室102移除的灰化物。
可以理解的是，可由多種方式形成直接電漿、擴散電漿、與局部電漿。第2-4圖的方塊圖係用以說明而非侷限本發明，其電漿蝕刻系統具有直接電漿源與局部電漿源。
第2圖的方塊圖係某些實施例之電漿蝕刻系統200，具有電感耦合電漿源的直接電漿源116與局部電漿源118。
直接電漿源116包括直接電漿氣體源202、第一射頻電源204、與第一天線206。直接電漿氣體源202經直接電漿氣體導管連接至製程腔室102，可提供一或多種蝕刻氣體至製程腔室102。蝕刻氣體的種類端視蝕刻的材料種類而定。在某些實施例中，蝕刻的材料為氧化物，而蝕刻氣體可為包含氧氣、氫氣、或上述之組合物的混合氣體。
第一射頻電源204連接至第一天線206。第一射頻電源204發出特定頻率(如13.56MHz)的射頻訊號，而第一天線206接收此射頻訊號。射頻訊號可提供電感耦合能量至製程腔室102中的蝕刻氣體粒子。當蝕刻氣體粒子接收足夠的能量後，將點燃直接電漿。
局部電漿源118包含局部電漿氣體源208、第二射頻電源210、與第二天線212。局部電漿氣體源208經局部電漿氣體導管連接至製程腔室102，以提供一或多種灰化氣體至製程腔室102。在某些實施例中，灰化氣體可為包含氧氣、氫氣、氮氣、或上述之組合物的混合氣體。
第二射頻電源210連接至第二天線212。第二射頻電源210發出特定頻率(如13.56MHz)的射頻訊號，而第二天線212接收此射頻訊號。射頻訊號可提供電感耦合能量至製程腔室102中的灰化氣體粒子。當灰化氣體粒子接收足夠的能量後，將點燃局部電漿。
第三射頻電源214可選擇性地提供偏電壓至半導體工件106。在某些實施例中，第三射頻電源214與第二射頻電源210係分別獨立操作。
在某些實施例中，由於第一射頻電源204、第二射頻電源210、與第三射頻電源214之輸出功率的輸出阻抗(比如50Ω)與製程腔室中的電漿負載不一致，因此需以匹配網路使射頻電源之輸出阻抗與天線(及/或電漿負載)建立之複阻抗一致。如此一來，可讓射頻電源之耦合功率輸入電漿。舉例來說，第2圖之第三射頻電源214含有匹配網路218，使射頻電源216之輸出阻抗與半導體工件106及電漿負載建立之複阻抗一致。
在某些實施例中，第一射頻電源204提供之射頻訊號的功率介於約100W至約200W之間，或介於約1000W至約2500W之間。在某些實施例中，第二射頻電源210提供之射頻訊號的功率介於約50W至約200W之間。在某些實施例中，第三射頻電源214提供之偏電壓訊號的功率介於約0W至約200W之間。
可以理解的是，第2圖中第一天線206與第二天線212的位置僅用以說明而非侷限本發明，這些元件的相對位置可隨不同實施例調整改變。在某些實施例中，第一天線206與第二天線212之位置，可控制電漿形成於製程腔室102中的特定位置。舉例來說，某些實施例中的第一天線206之位置，比第二天線212之位置更靠近半導體工件106。上述天線的設置可讓第一天線206形成直接電漿以接觸半導體工件106，且讓第二天線212形成局部電漿。局部電漿與半導體工件106之間隔有一段距離，以形成臨場灰化的擴散電漿。
第3圖係另一實施例中的電漿蝕刻系統300，具有電感耦合電漿源的直接電漿源116，與具有中空陰極302之局部電漿源118。
如第3圖所示，整合於電漿蝕刻系統300之製程腔室102內的中空陰極302，位於可將局部電漿產生處與半導體工件106分開的位置。中空陰極302輸出含有灰化氣體如氧氣、氫氣、或氮氣之局部電漿304至製程腔室102中。位於局部電漿304上的限制裝置312可限制局部電漿304位於製程腔室102中。在多種實施例中，限制裝置312含有靜電電漿限制裝置及/或磁性電漿限制裝置。
局部電漿與半導體工件106之間隔有一段距離的設計，可在局部電漿與半導體工件106之間形成低電位的擴散電漿306。擴散電漿306可讓局部電漿中的反應性灰化氣體離子擴散至光阻硬遮罩層108，而中性自由基與光阻硬遮罩層108反應後形成灰化物。舉例來說，如第3圖所示，局部電漿中的離子308之電位，高於擴散電漿306中的離子310之電位。在灰化製程中，擴散電漿之離子306中較低電位的離子310/中性自由基，可避免局部電漿306中較高電位的的離子308入射並損傷半導體工件106。
第4圖係某些實施例中的電漿蝕刻系統400的細部方塊圖，其中空陰極302之局部電漿源，以電子束形成電漿於製程腔室102中。
在某些實施例中，中空陰極302含有中空陰極管402耦合至高電壓直流電源404，而高電壓直流電源404可提供高電壓至中空陰極管402。可以理解的是在其他實施例中，中空陰極302可含有非管狀的中空陰極。具有狹縫的陽極406與末端的陽極408分別位於中間陰極管402兩側的末端。在某些實施例中，具有狹縫的陽極406與末端的陽極408位於製程腔室102中。具有狹縫的陽極406與末端的陽極408均接地。
中空陰極管402與陽極406及408之間的高電位差所形成的電場，會將電子由中空陰極302拉向陽極406與408。電子於製程腔室中流動的現象即電子束。在某些實施例中，一或多個磁性單元414可提供與電子束平行的磁場B。磁場B可讓高能量電子構成的電子束平行。電子與一或多種灰化氣體碰撞，使灰化氣體離子化以形成含有局部電漿的電漿片。
在某些實施例中，一或多個磁性單元414進一步將局部電漿304限制於製程腔室102的第二區域中。在某些實施例中，一或多個磁性單元414含有一或多個磁條，以形成磁場於製程腔室102中。在多種實施例中，一或多個磁性單元414位於製程腔室102中及/或位於製程腔室102外。雖然第4圖中的磁性單元414係位於局部電漿304的上方，但磁性單元414可位於局部電漿304的多側。舉例來說，磁性單元414可同時位於局部電漿304的上方與下方。
第5圖係係某些實施例中，臨場灰化工件上的光阻材料而不損傷工件之方法500的流程圖。下述之方法500與600為一系列的動作，且這些動作僅用以說明而非侷限本發明。舉例來說，某些動作可由不同順序及/或與其他未提及之動作同時進行。此外，實施例並不需執行所有下述的動作。另一方面，可由一或多個分開的步驟或階段進行下述的一或多個動作。
在步驟502中，提供局部電漿至製程腔室中局部的第二區域，且第二區域與半導體構件之間隔有第一區域。
在步驟504中，提供擴散電漿至製程腔室的第一區域。製程腔室的第一區域接觸半導體構件。而擴散電漿之電位低於局部電漿，且局部電漿與半導體工件之間隔有低電位之擴散電漿。如此一來，可減輕局部電漿中的離子損傷半導體工件的問題。
第6圖係係某些實施例中，臨場灰化工件上的光阻材料而不損傷工件之方法600的流程圖。
在步驟602中，施加偏電壓至製程腔室中的半導體工件。在某些實施例中，偏電壓介於約50V至約500V之間。
在步驟604中，提供直接電漿至製程腔室，且直接電漿或其產物接觸半導體工件。在多種實施例中，以電容耦合電漿源、電感耦合電漿源、或電子迴旋共振電漿源形成直接電漿。
在某些實施例中，步驟606先提供一或多種蝕刻氣體至製程腔室以形成直接電漿。在步驟608中，施加射頻訊號至第一天線，使第一射頻訊號之功率與蝕刻氣體電感耦合。第一射頻訊號的功率取決於蝕刻用途。舉例來說，用於前段蝕刻製程的第一射頻訊號，其射頻功率介於約100W至約200W之間。用於後段蝕刻製程的第一射頻訊號，其射頻功率介於約1000W至2000W之間。當蝕刻氣體接收足夠的能量後，將點燃含有多個離子之直接電漿。上述直接電漿中的離子與半導體構件之間具有高電位差。
在步驟610中，關閉偏電壓與直接電漿源。在某些實施例中，此步驟將偏電壓與直接電漿源調整至實質上為0，使高電位之直接電漿消失。
在步驟612中，提供局部電漿至製程腔室中，且局部電漿與工件之間隔有一段距離。在多種實施例中，以中空陰極、電容耦合電漿源、電感耦合電漿源、或電子迴旋共振電漿源形成局部電漿。在某些實施例中，步驟614先提供一或多種灰化氣體至製程腔室以形成局部電漿。在步驟616中，提供第二射頻訊號至第二天線，使第二射頻訊號之功率與灰化氣體電感耦合。在某些實施例中，第二射頻訊號之功率介於約100W至約200W之間。
局部電漿與工件之間隔有一段距離的設計，可形成零電位或低電位的擴散電漿於局部電漿及工件之間。來自局部電漿的零電位或低電位的擴散電漿，可形成入射至工件的低能量中性自由基。
在某些實施例中，步驟616以局部電漿蝕刻工件。由於擴散電漿位於局部電漿與半導體工件之間，低能量的中性自由基可進行某些精細蝕刻而不損傷矽材。舉例來說，局部電漿可用於襯墊電晶體元件之閘極結構的前段蝕刻製程。
在某些實施例中，步驟618以局部電漿臨場灰化光阻。一般的灰化製程中，反應性灰化氣體(如O2 )將轟擊工件。然而擴散電漿的緩衝作用，使反應性灰化氣體擴散至工件而不會損傷工件。
第7-9圖係進行第6圖之方法的製程腔室之方塊圖。第7-9圖中的製程腔室僅用以舉例而非侷限本發明，可在電漿蝕刻系統中有效地進行方法600。
第7圖係電漿蝕刻系統700之方塊圖，其製程腔室102中具有直接電漿702。以1000W之射頻功率操作直接電漿源116，以提供直接電漿702。製程腔室102中的直接電漿702位於可接觸半導體工件106的位置。射頻電源216可提供100V之偏電壓至半導體工件106，使直接電漿702中的離子與半導體工件106之間具有高電位差。具有高電位的電漿離子將蝕刻半導體工件106未遮罩的區域。
第8圖係電漿蝕刻系統800之方塊圖，其偏電壓與直接電漿源均關閉。將直接電漿源116之射頻功率調整至0W，並將射頻電源216之偏電壓調整為0V，可讓直接電漿消失。
第9圖係電漿蝕刻系統900之方塊圖，其製程腔室102中具有局部電漿304。以100W之射頻功率操作局部電漿源118，以提供局部電漿304。局部電漿304與半導體工件106之間隔有一段距離以形成擴散電漿306。擴散電漿306可避免局部電漿304中低電位的灰化電漿離子轟擊半導體工件106。低電位或零電位的擴散電漿306，可讓局部電漿304之灰化氣體離子擴散至光阻硬遮罩層108並與其反應，以形成灰化物。
本發明揭露之電漿蝕刻器可進行有效的臨場灰化反應，且不損傷已蝕刻的工件。
在某些實施例中，本發明係關於電漿蝕刻系統，其製程腔室可放置半導體工件。第一電漿源可提供第一電漿至製程腔室中的第一區域，其中第一區域接觸半導體工件。第二電漿源臨場提供第二電漿至製程腔室中的第二區域，其中第二區域與半導體工件之間隔有第一區域。基板偏電壓源可選擇性地施加偏電壓至半導體工件。
在另一實施例中，本發明係關於臨場蝕刻與灰化光阻的電漿蝕刻系統，其製程腔室可放置具有光阻材料的半導體工件。局部電漿源可提供低電位的局部電漿至製程腔室中，且局部電漿與半導體工件之間隔有一段距離，以形成實質上零電位的擴散電漿。上述製程腔室中的擴散電漿係位於半導體工件與局部電漿之間。局部電漿中的灰化氣體離子在擴散穿過擴散電漿後到達光阻材料，可灰化光阻材料而不損傷半導體工件。
在另一實施例中，本發明係關於臨場灰化光阻的方法，包括提供局部電漿至製程腔室的第二區域，且第二區域與半導體工件之間隔有第一區域。上述局部電漿具有多個灰化氣體離子。上述方法進一步提供擴散電漿至製程腔室的第一區域中，且第一區域接觸半導體工件。局部電漿中的灰化氣體離子在擴散穿過擴散電漿後形成中性自由基，且中性自由基擴散至半導體工件上的光阻材料。上述低能量的方法不會損傷半導體工件。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
B．．．磁場
100、200、300、700．．．電漿蝕刻系統
102．．．製程腔室
104．．．晶圓吸盤
106．．．半導體工件
108．．．光阻硬遮罩層
110．．．基板偏電壓源
112．．．開關單元
114．．．控制單位
116．．．直接電漿源
118．．．局部電漿源
120．．．第一區域
122．．．第二區域
202．．．直接電漿氣體源
204．．．第一射頻電源
206．．．第一天線
208．．．局部電漿氣體源
210．．．第二射頻電源
212．．．第二天線
214．．．第三射頻電源
216．．．射頻電源
218．．．匹配網路
302．．．中空陰極
304．．．局部電漿
306．．．擴散電漿
308、310．．．離子
312．．．限制裝置
402．．．中空陰極管
404．．．高電壓直流電源
406、408．．．陽極
414．．．磁性單元
500、600．．．方法
502、504、602、604、606、608、610、612、614、616．．．步驟
702．．．直接電漿
第1圖係某些實施例中，進行臨場灰化之電漿蝕刻系統的方塊圖；
第2圖係某些實施例中，電漿蝕刻系統之方塊圖，其含有電感耦合電漿源的直接電漿源與局部電漿源；
第3圖係某些實施例中，電漿蝕刻系統之方塊圖，其局部電漿源含有中空陰極；
第4圖進一步係某些實施例中，含有中空陰極之局部電漿源的細部方塊圖；
第5圖係某些實施例中，灰化工件上的光阻材料且不損傷工件的方法流程圖；
第6圖係某些實施例中，灰化工件上的光阻材料且不損傷工件的方法流程圖；以及
第7-9圖係用以操作第6圖之方法的製程腔室之方塊圖。
100．．．電漿蝕刻系統
102．．．製程腔室
104．．．晶圓吸盤
106．．．半導體工件
108．．．光阻硬遮罩層
110．．．基板偏電壓源
112．．．開關單元
114．．．控制單位
116．．．直接電漿源
118．．．局部電漿源
120．．．第一區域
122．．．第二區域

Claims (10)

  1. 一種電漿蝕刻系統，包括：一製程腔室以放置一半導體工件；一第一電漿源以提供一第一電漿至該製程腔室的一第一區域中，其中該第一區域接觸該半導體工件；一第二電漿源以臨場提供一第二電漿至該製程腔室的一第二區域中，其中該第二區域與該半導體工件之間隔有該第一區域；一基板偏電壓源以選擇性地提供一偏電壓至該半導體工件，其中該第一電漿包括一直接電漿，且該基板偏電壓源施加高偏電壓至該半導體工件，使該直接電漿之離子與半導體工件之間具有一高電位差，其中該第二電漿包括一局部電漿，該局部電漿與該半導體工件之間隔有一距離，且該局部電漿與該半導體工件之間的電位差小於該高電位差；以及一控制單元，在該第一電漿源提供該直接電漿時，選擇性地操作該基板偏電壓源並施加一偏電壓至該半導體工件；且在該第二電漿源提供該局部電漿時，關閉該偏電壓。
  2. 如申請專利範圍第1項所述之電漿蝕刻系統，其中該局部電漿與該半導體工件之間隔有該距離，以形成一擴散電漿於該第一區域中，其中該擴散電漿之離子與該半導體工件之間的電位差實質上為0；以及其中該局部電漿之離子將擴散穿過該擴散電漿以形成中性自由基，且中性自由基擴散至該半導體工件上的 一光阻材料，其中低能量的該中性自由基不損傷該半導體工件。
  3. 如申請專利範圍第1項所述之電漿蝕刻系統，更包括：一或多個磁性單元以形成磁場於該製程腔室中，使該第二電漿限制於該製程腔室的一區域中。
  4. 如申請專利範圍第1項所述之電漿蝕刻系統，其中該第一電漿源包括一電感耦合電漿源、一電容耦合電漿源、或一電子迴旋共振電漿源。
  5. 如申請專利範圍第1項所述之電漿蝕刻系統，更包括以該第二電漿源提供一或多個灰化氣體至該製程腔室，其中該或該些灰化氣體包括氧氣、氫氣、或氮氣。
  6. 如申請專利範圍第1項所述之電漿蝕刻系統，更包括以該第一電漿源提供一或多個蝕刻氣體至該製程腔室，其中該或該些灰化氣體包括氧氣、氫氣、或氮氣。
  7. 一種臨場灰化光阻的方法，包括：提供一局部電漿至一製程腔室的一第二區域，且該第二區域與一半導體工件之間隔有一第一區域，其中該局部電漿具有多個灰化氣體離子；以及提供一擴散電漿至該製程腔室中的該第一區域，且該第一區域接觸該半導體工件；其中該局部電漿中的灰化氣體離子擴散穿過該擴散電漿以形成中性自由基，且中性自由基擴散至該半導體工件上的一光阻材料，其中低能量的該中性自由基不損傷該半導體工件。
  8. 如申請專利範圍第7項所述之臨場灰化光阻的方法，更包括提供一直接電漿至該第一區域，包括：施加電壓介於約100V至約200V之間的一偏電壓至該製程腔室中的該半導體工件；以及施加功率介於1000W至2000W之間的一射頻訊號至該製程腔室中的一第一天線。
  9. 如申請專利範圍第7項所述之臨場灰化光阻的方法，其中提供該局部電漿之步驟包括：施加功率介於50W至1200W之間的一射頻訊號至該製程腔室中的一第二天線。
  10. 如申請專利範圍第7項所述之臨場灰化光阻的方法，更包括：以該局部電漿蝕刻該半導體工件上的一電晶體元件閘極結構。
TW101116461A 2011-12-27 2012-05-09 電漿蝕刻系統與臨場灰化光阻的方法 TWI484552B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/337,418 US9786471B2 (en) 2011-12-27 2011-12-27 Plasma etcher design with effective no-damage in-situ ash

Publications (2)

Publication Number Publication Date
TW201327662A TW201327662A (zh) 2013-07-01
TWI484552B true TWI484552B (zh) 2015-05-11

Family

ID=48653349

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116461A TWI484552B (zh) 2011-12-27 2012-05-09 電漿蝕刻系統與臨場灰化光阻的方法

Country Status (4)

Country Link
US (1) US9786471B2 (zh)
KR (1) KR101368505B1 (zh)
CN (1) CN103187236B (zh)
TW (1) TWI484552B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632833B (zh) * 2015-05-22 2018-08-11 日商日立全球先端科技股份有限公司 電漿處理裝置及使用彼之電漿處理方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101660830B1 (ko) * 2014-07-16 2016-09-29 피에스케이 주식회사 이중 플라즈마 소스를 이용한 플라즈마 생성 장치 및 그를 포함하는 기판 처리 장치
KR20160028601A (ko) * 2014-09-03 2016-03-14 삼성전자주식회사 반도체 제조 장비 및 이를 이용하는 반도체 소자의 제조 방법
US11004661B2 (en) 2015-09-04 2021-05-11 Applied Materials, Inc. Process chamber for cyclic and selective material removal and etching
CN106601609B (zh) * 2016-12-07 2019-07-26 中国电子科技集团公司第十一研究所 一种碲镉汞材料低损伤混合型干法刻蚀方法
US10242845B2 (en) 2017-01-17 2019-03-26 Lam Research Corporation Near-substrate supplemental plasma density generation with low bias voltage within inductively coupled plasma processing chamber
KR102453450B1 (ko) * 2017-10-23 2022-10-13 삼성전자주식회사 플라즈마 처리 장치, 반도체 소자의 제조설비 및 그의 제조방법
CN111211046B (zh) * 2019-07-08 2020-12-11 合肥晶合集成电路有限公司 预处理方法、金属硅化物的形成方法以及半导体处理装置
US20220108874A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Low current high ion energy plasma control system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200746292A (en) * 2006-02-28 2007-12-16 Tokyo Electron Ltd Plasma etching method, and computer-readable recording medium
TW200913009A (en) * 2007-06-01 2009-03-16 Sharp Kk Resist removing method, semiconductor manufacturing method, and resist removing apparatus
TW200913322A (en) * 2007-06-07 2009-03-16 Showa Denko Kk Apparatus and method for producing group-III nitride semiconductor layer, method of producing group-III nitride semiconductor light-emitting device, and lamp thereof
TW201004491A (en) * 2008-03-21 2010-01-16 Tokyo Electron Ltd Mono-energetic neutral beam activated chemical processing system and method of using
US20100213162A1 (en) * 2009-02-20 2010-08-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
US20110180388A1 (en) * 2007-08-08 2011-07-28 Ulvac, Inc. Plasma Processing Method and Plasma Processing Apparatus

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077384A (en) * 1994-08-11 2000-06-20 Applied Materials, Inc. Plasma reactor having an inductive antenna coupling power through a parallel plate electrode
JP3277394B2 (ja) * 1992-12-04 2002-04-22 ソニー株式会社 半導体装置の製造方法
JPH07326581A (ja) * 1994-05-31 1995-12-12 Sony Corp プラズマ装置およびこれを用いたプラズマｃｖｄ方法
JPH0922795A (ja) * 1995-07-04 1997-01-21 Sony Corp プラズマｃｖｄ装置およびプラズマｃｖｄ方法
JPH09102471A (ja) * 1995-10-05 1997-04-15 Sony Corp プラズマ発生源、プラズマｃｖｄ装置およびプラズマｃｖｄ方法
JPH10261626A (ja) * 1997-03-21 1998-09-29 Tokyo Ohka Kogyo Co Ltd プラズマ処理装置及びこのプラズマ処理装置を用いたアッシング法
JP3726477B2 (ja) * 1998-03-16 2005-12-14 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JP4077939B2 (ja) * 1998-07-16 2008-04-23 株式会社アルバック 反応性イオンエッチング方法及び装置
US6447636B1 (en) * 2000-02-16 2002-09-10 Applied Materials, Inc. Plasma reactor with dynamic RF inductive and capacitive coupling control
US6566270B1 (en) * 2000-09-15 2003-05-20 Applied Materials Inc. Integration of silicon etch and chamber cleaning processes
US6716303B1 (en) * 2000-10-13 2004-04-06 Lam Research Corporation Vacuum plasma processor having a chamber with electrodes and a coil for plasma excitation and method of operating same
JP3671854B2 (ja) * 2001-04-05 2005-07-13 松下電器産業株式会社 シリコン系基板の表面処理方法
US6527911B1 (en) 2001-06-29 2003-03-04 Lam Research Corporation Configurable plasma volume etch chamber
JP3814176B2 (ja) * 2001-10-02 2006-08-23 キヤノンアネルバ株式会社 プラズマ処理装置
KR20030078560A (ko) * 2002-03-30 2003-10-08 주식회사 하이닉스반도체 플라즈마 식각 장치
KR100457844B1 (ko) * 2002-08-27 2004-11-18 삼성전자주식회사 반도체 장치의 식각 방법
JP4381694B2 (ja) 2003-02-25 2009-12-09 株式会社日立ハイテクノロジーズ 試料の表面処理方法
US7531469B2 (en) * 2004-10-23 2009-05-12 Applied Materials, Inc. Dosimetry using optical emission spectroscopy/residual gas analyzer in conjunction with ion current
US7344993B2 (en) 2005-01-11 2008-03-18 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
KR100845285B1 (ko) * 2006-09-08 2008-07-09 삼성전자주식회사 플라즈마 생성장치 및 생성방법
US20080099450A1 (en) * 2006-10-30 2008-05-01 Applied Materials, Inc. Mask etch plasma reactor with backside optical sensors and multiple frequency control of etch distribution
KR100855002B1 (ko) * 2007-05-23 2008-08-28 삼성전자주식회사 플라즈마 이온 주입시스템
CN101329519A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 光刻胶的去除方法和制造镶嵌结构的方法
US20090095714A1 (en) * 2007-10-12 2009-04-16 Tokyo Electron Limited Method and system for low pressure plasma processing
KR101080604B1 (ko) * 2010-02-09 2011-11-04 성균관대학교산학협력단 원자층 식각 장치 및 이를 이용한 식각 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200746292A (en) * 2006-02-28 2007-12-16 Tokyo Electron Ltd Plasma etching method, and computer-readable recording medium
TW200913009A (en) * 2007-06-01 2009-03-16 Sharp Kk Resist removing method, semiconductor manufacturing method, and resist removing apparatus
TW200913322A (en) * 2007-06-07 2009-03-16 Showa Denko Kk Apparatus and method for producing group-III nitride semiconductor layer, method of producing group-III nitride semiconductor light-emitting device, and lamp thereof
US20110180388A1 (en) * 2007-08-08 2011-07-28 Ulvac, Inc. Plasma Processing Method and Plasma Processing Apparatus
TW201004491A (en) * 2008-03-21 2010-01-16 Tokyo Electron Ltd Mono-energetic neutral beam activated chemical processing system and method of using
US20100213162A1 (en) * 2009-02-20 2010-08-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI632833B (zh) * 2015-05-22 2018-08-11 日商日立全球先端科技股份有限公司 電漿處理裝置及使用彼之電漿處理方法

Also Published As

Publication number Publication date
US20130160795A1 (en) 2013-06-27
KR20130075632A (ko) 2013-07-05
TW201327662A (zh) 2013-07-01
KR101368505B1 (ko) 2014-02-27
CN103187236B (zh) 2016-04-06
CN103187236A (zh) 2013-07-03
US9786471B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
TWI484552B (zh) 電漿蝕刻系統與臨場灰化光阻的方法
US9972503B2 (en) Etching method
TWI795589B (zh) 處理微電子工件的方法、以及處理基板的方法
US9396962B2 (en) Etching method
US20210134604A1 (en) Etching method
KR20150128582A (ko) 에칭 방법
TW201631656A (zh) 蝕刻方法
US11075057B2 (en) Device for treating an object with plasma
TWI703618B (zh) 用於圖案化具有所需尺度的材料層的方法
Oehrlein et al. Plasma-based dry etching techniques in the silicon integrated circuit technology
US20200111679A1 (en) Etching method
US9147556B2 (en) Plasma processing method and plasma processing apparatus
JP7282910B2 (ja) 高アスペクト比エッチングのためのプラズマエッチングツール
KR102469451B1 (ko) 마이크로전자 공작물의 제조를 위해 실리콘 질화물층을 영역 선택 에칭하는 방법
KR20150043978A (ko) 플라즈마 처리 방법
JP4387801B2 (ja) 半導体ウェーハの乾式蝕刻方法
CN113078178B (zh) 蚀刻方法及cmos图像传感器的制造方法
US9922841B2 (en) Plasma processing method
Darnon Plasma etching in microelectronics
US7410593B2 (en) Plasma etching methods using nitrogen memory species for sustaining glow discharge
CN107785253B (zh) 利用侧边溅射的线边缘粗糙表面改进
CN105810579A (zh) 蚀刻方法
KR20240052992A (ko) 대전 유도된 결함들을 감소시키기 위한 사이클링 레시피들에서 멀티-상태 rf 펄싱
KR20020047450A (ko) 반도체 소자의 에칭 공정 제어 방법