CN103187236A - 具有有效的无损害原位灰化的等离子体蚀刻器设计 - Google Patents

具有有效的无损害原位灰化的等离子体蚀刻器设计 Download PDF

Info

Publication number
CN103187236A
CN103187236A CN2012101949931A CN201210194993A CN103187236A CN 103187236 A CN103187236 A CN 103187236A CN 2012101949931 A CN2012101949931 A CN 2012101949931A CN 201210194993 A CN201210194993 A CN 201210194993A CN 103187236 A CN103187236 A CN 103187236A
Authority
CN
China
Prior art keywords
plasma
semiconductor workpiece
localization
process chamber
direct
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101949931A
Other languages
English (en)
Other versions
CN103187236B (zh
Inventor
萧颖
林进祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103187236A publication Critical patent/CN103187236A/zh
Application granted granted Critical
Publication of CN103187236B publication Critical patent/CN103187236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32596—Hollow cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32807—Construction (includes replacing parts of the apparatus)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32889—Connection or combination with other apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

在一些实施例中，本发明涉及一种等离子体蚀刻系统，该等离子体蚀刻系统具有与处理室连通的直流和局部化等离子体源。直流等离子体源用于将直流等离子体提供给处理室以蚀刻半导体工件。直流等离子体具有通过将大的偏压施加给工件形成的高电势。在完成蚀刻以后，关断偏压和直流等离子体源。然后，局部化等离子体源用于将低电势局部化等离子体提供在处理室内的适当位置使得局部化等离子体与工件空间分离。空间分离导致形成与工件接触的具有零电势/低电势的扩散等离子体。零电势/低电势的扩散等离子体使得实施反应灰化，而降低了由于正等离子体电势所引起的离子轰击造成的工件损伤。本发明还公开了具有有效的无损害原位灰化的等离子体蚀刻器设计。

Description

具有有效的无损害原位灰化的等离子体蚀刻器设计
技术领域
本发明涉及半导体技术领域，更具体地，涉及具有有效的无损害原位灰化的等离子体蚀刻器设计。
背景技术
集成芯片通过复杂制造工艺形成，在复杂的制造工艺期间，工件经受不同步骤以形成一个或多个半导体器件。多个工艺步骤(例如，注入、蚀刻等)利用掩模层。掩模层使得工件的选择区域被处理，而工件的其他区域不被处理。掩模层通常包括感光光刻胶材料。光刻胶材料通常旋涂在半导体工件上方，然后进行图案化，从而在工艺步骤期间掩蔽半导体工件的表面。
一旦完成工艺步骤，在实施接下来的工艺之前，从半导体工件去除光刻胶材料。在现代制造工艺中，使用灰化工艺从工件去除光刻胶。通常在称作灰化器的等离子体蚀刻器中实施灰化，该等离子体蚀刻器生成具有灰化化学物质的等离子体，其中灰化化学物质包括反应气体的混合物，所述反应气体与光刻胶发生反应从而形成灰化的光刻胶。然后，从工件的表面去除灰化的光刻胶。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种等离子体蚀刻系统，包括：
处理室，被配置成容纳半导体工件；
第一等离子体源，被配置成将第一等离子体提供在所述处理室的第一区域内，其中，所述第一区域与所述半导体工件接触；
第二等离子体源，被配置成在提供所述第一等离子体之后提供第二等离子体，所述第二等离子体位于所述处理室的第二区域内，所述处理室的所述第二区域通过所述第一区域与所述半导体工件空间分离；以及
基板偏压电源，被配置成选择性地将偏压施加给所述半导体工件。
在可选实施方式中，所述第一等离子体包括直流等离子体，所述直流等离子体具有在所述直流等离子体中的离子和所述半导体工件之间的高电势差，所述高电势差通过操作所述基板偏压电源使得将大的偏压施加给所述半导体工件来形成。
在可选实施方式中，所述第二等离子体包括局部化等离子体，所述局部化等离子体具有小于所述高电势差的电势差并且所述局部化等离子体与所述半导体工件空间分离。
在可选实施方式中，所述系统进一步包括：控制单元，被配置成在所述第一等离子体源被操作为提供所述直流等离子体时选择性地操作所述基板偏压电源以将偏压施加给所述半导体工件，并且还被配置成在所述第二等离子体源被操作为提供所述局部化等离子体时关断所述偏压。
在可选实施方式中，所述局部化等离子体的空间分离使得在所述第一区域内形成扩散等离子体，所述扩散等离子体在所述扩散等离子体中的离子和所述半导体工件之间具有基本上为零的电势差；以及，来自所述局部化等离子体的离子通过所述扩散等离子体进行扩散并且变成中性自由基，所述中性自由基以不损害所述半导体工件的低能量扩散到在所述半导体工件上的光刻胶材料中。
根据本发明的另一个方面，提供了一种用于原位蚀刻和光刻胶灰化的等离子体蚀刻系统，包括：
处理室，被配置成容纳具有光刻胶材料的半导体工件；以及
局部化等离子体源，被配置成将具有低电势的局部化等离子体提供在所述处理室内的适当位置处使得所述局部化等离子体与所述半导体工件空间分离；
其中，所述空间分离使得具有基本上为零的电势的扩散等离子体形成在所述处理室内的所述局部化等离子体和所述半导体工件之间的适当位置处；
其中，来自所述局部化等离子体的灰化气体离子通过所述扩散等离子体扩散到所述光刻胶材料中，从而能够灰化所述光刻胶材料而没有损害所述半导体工件。
在可选实施方式中，所述系统进一步包括：一种或多种磁性元件，被配置成在所述处理室内生成磁场，所述磁场将所述局部化等离子体空间限定在所述处理室的一个区域内。
在可选实施方式中，所述系统进一步包括：直流等离子体源，被配置成生成具有高电势的直流等离子体，其中，所述直流等离子体被配置成实施所述半导体工件的蚀刻。
在可选实施方式中，所述直流等离子体源包括电感耦合等离子体源、电容耦合等离子体源或者电子回旋共振等离子体源。
在可选实施方式中，所述系统进一步包括：控制单元，被配置成在所述直流等离子体源被操作为提供用于蚀刻所述半导体工件的所述直流等离子体时，选择性地将偏压施加给所述半导体工件；并且还被配置成在所述局部化等离子体源被操作为提供用于实施原位灰化的所述局部化等离子体时，关断所述偏压。
在可选实施方式中，所述系统进一步包括：局部化等离子体气体源，被配置成将一种或多种灰化气体提供给所述处理室，其中，所述一种或多种灰化气体包括氧气、氢气或氮气。
在可选实施方式中，所述系统进一步包括：直流等离子体气体源，被配置成将一种或多种蚀刻气体提供给所述处理室，其中，所述一种或多种蚀刻气体包括氧气、氮气或氟气。
在可选实施方式中，所述直流等离子体源包括：第一天线；第一RF电源，被配置成将第一RF信号提供给所述第一天线，其中，所述第一天线将来自所述第一RF信号的电感耦合能量提供给所述一种或多种蚀刻气体；以及，所述局部化等离子体源包括：第二天线；第二RF电源，被配置成提供第二RF信号给所述第二天线，其中，所述第二天线将来自所述第二RF信号的电感耦合能量提供给所述一种或多种灰化气体。
在可选实施方式中，所述第一天线位于所述处理室内的比所述第二天线更靠近所述半导体工件的位置处。
在可选实施方式中，所述局部化等离子体源包括：中空导电阴极管，电连接至高压DC电源；以及一个或多个阳极，电接地；其中，在所述中空导电阴极管和所述一个或多个阳极之间的电势差使得来自所述中空导电阴极管的电子与所述一种或多种灰化气体产生碰撞，从而离子化所述一种或多种灰化气体来形成所述局部化等离子体。
根据本发明的又一个方面，还提供了一种原位光刻胶灰化的方法，包括：
将局部化等离子体提供在处理室中的第二区域的位置处，所述第二区域通过第一区域与半导体工件空间分离，其中，所述局部化等离子体具有多个灰化气体离子；
将扩散等离子体提供在所述处理室中的所述第一区域内，所述第一区域与所述半导体工件接触；以及，
其中，来自所述局部化等离子体的所述灰化气体离子通过所述扩散等离子体进行扩散并且变成中性自由基，所述中性自由基以不损害所述半导体工件的低能量扩散到在所述半导体工件上的光刻胶材料中。
在可选实施方式中，所述方法进一步包括将直流等离子体提供给所述第一区域，其中，提供所述直流等离子体包括：施加偏压给在所述处理室内的半导体工件，所述偏压在大约100V至大约200V范围内；以及，将功率在大约1000W至大约2000W范围内的RF信号提供给位于所述处理室内的第一天线。
在可选实施方式中，提供所述局部化等离子体包括：将功率在大约50W至大约200W范围内的RF信号提供给位于所述处理室内的第二天线。
在可选实施方式中，所述方法进一步包括：利用所述局部化等离子体对所述半导体工件上的晶体管器件栅极结构实施蚀刻。
在可选实施方式中，所述方法进一步包括：利用所述局部化等离子体对在所述半导体工件上的所述光刻胶材料实施灰化。
附图说明
图1示出了配置成实施原位灰化的等离子体蚀刻系统的一些实施例的框图。
图2示出了包括电感耦合的直流和局部化等离子体源的等离子蚀刻系统的一些实施例的框图。
图3示出了具有包括中空阴极的局部化等离子体源的等离子蚀刻系统的一些可选实施例的框图。
图4示出了包括中空阴极的局部化等离子体源的一些实施例的更详细的框图。
图5示出了在工件上实施原位灰化光刻胶材料而没有损害工件的方法的一些实施例的流程图。
图6示出了在工件上方实施原位灰化光刻胶材料而没有损害工件的可选方法的一些实施例的流程图。
图7至图9为根据图6的方法工作的处理室的框图。
具体实施方式
本文中结合附图进行描述，其中，在通篇描述中，类似的参考标号用于指代类似的元件，并且各种结构没有按比例进行绘制。在下面的描述中，为了说明，阐述了大量具体细节以便于理解。然而，本领域技术人员应该理解，可以通过更少程度的这些具体细节来实现本文所述的一个或多个方面。在其他情况下，以框图的方式示出了公知结构和器件以便于理解。
半导体工件的等离子体蚀刻通常使用反应气体，反应气体包括用于蚀刻硅、电介质以及金属的氯或氟蚀刻化学物质。在蚀刻期间，通过高频电磁场激发反应气体，导致生成包括轰击半导体工件表面的离子的蚀刻等离子体。在完成等离子体蚀刻工艺以后，使用具有灰化气体化学物质(例如，O2、N2、以及H2)的独立的灰化等离子体从工件去除光刻胶。为了防止与水分相互作用导致蚀刻副产品的产量损失，可以将原位灰化工艺用于先进的蚀刻工艺中。然而，原位灰化工艺使用在工件和灰化离子之间具有高电势差的直流灰化等离子体。高电势差导致沉积在处理室壁上的蚀刻副产品(诸如氟离子)再分离从而在灰化期间对工件造成损害。
因此，本发明涉及一种配置成防止原位灰化期间损害工件的等离子蚀刻系统。在一些实施例中，等离子体蚀刻系统包括：与处理室连通的直流等离子体源和局部化等离子体源。直流等离子体源配置成将直流等离子体提供给处理室以实现蚀刻半导体工件。直流等离子体具有通过将大偏压施加给工件所形成的高电势。在完成蚀刻以后，关断偏压和直流等离子体源。然后，局部化等离子体源工作以将低电势、局部化等离子体提供给处理室中的与工件空间分离的位置。空间分离导致形成具有零/低电势的扩散等离子体，该扩散等离子体与工件接触。扩散等离子体的零/低电势使得反应灰化实施，而减轻了由于正等离子体电势所产生的离子轰击造成的工件损伤。
图1示出了配置成实施原位灰化的等离子体蚀刻系统100的一些实施例的框图。等离子体蚀刻系统100包括：处理室102，具有配置成保持半导体工件106的晶圆吸盘104。光刻胶硬掩模层108位于半导体工件106上。直流等离子体源116和局部化等离子体源118与处理室102连通。
直流等离子体源116被配置成将第一等离子体提供给处理室102的第一区域120。第一区域120定位于使得第一等离子体与半导体工件106接触。在各实施例中，直流等离子体源116包括：电容耦合等离子体(CCP)源、电感耦合等离子体(ICP)源或者电子回旋共振(ECR)等离子体源。局部化等离子体源118被配置成将局部化第二等离子体提供给处理室102的局部化第二区域122。第二区域122定位于使得第二等离子体与半导体工件106空间分离。应该理解，第一区域120和第二区域122的尺寸可以在操作期间改变。例如，第一区域120可以包括在第一时间点处的区域大于在稍后的第二时间点处的区域。
基板偏压电源110电连接半导体工件106。基板偏压电源110被配置成选择性地将偏压施加给半导体工件106。在一些实施例中，控制单元114被配置成操作开关元件112以在通过直流等离子体源116和/或局部化等离子体源118生成等离子体期间选择性地连接和关断基板偏压电源。偏压导致半导体工件106和等离子体中的带电离子之间形成电势差。电势差对从等离子体向半导体工件106的带电离子加速，从而改善蚀刻。
在操作期间，处理室102保持为低压真空，例如，在大约10mTorr至大约100mTorr范围内。将一种或多种能够形成等离子体的反应气体提供给处理室102。在一些实施例中，从直流等离子体源116和/或从局部化等离子体源118提供反应气体。
直流等离子体源116被配置成在处理室102的第一区域120内提供具有高电势的直流等离子体(即，直接暴露给工件106的等离子体)以实现蚀刻。在各个实施例中，直流等离子体包括蚀刻气体化学物质，该蚀刻气体化学物质包括蚀刻气体，例如氧气(O2)、氮气(N2)、氟气(F2)等，这些蚀刻气体能够形成高能离子以蚀刻半导体工件106的非掩蔽区域。通过操作基板偏压电源110将大偏压施加给工件106来实现高电势的直流等离子体，造成了直流等离子体内的离子和半导体工件106之间的高电势差。在蚀刻完成后，关断直流等离子体源116和由基板偏压电源110所提供的偏压(即，变成基本上0功率)。
局部化等离子体源118被配置成在第二区域122内提供具有低电势的局部化等离子体以实现灰化。在各个实施例中，局部化等离子体包括灰化气体化学物质，灰化气体化学物质包括灰化气体，诸如氧气(O2)、氮气(N2)、氢气(H2)等。这些灰化气体能够灰化半导体工件106上的光刻胶硬掩模层108。在一些实施例中，原位形成局部化等离子体，或者换句话说，在形成直流等离子体以后没有中断地在处理室102内形成局部化等离子体。
半导体工件106和第二区域122内的局部化等离子体之间的空间分离导致在第一区域120内形成扩散等离子体，这分离局部化等离子体和半导体工件106。由于基板偏压电源110基本上为零，所以扩散等离子体具有基本上为零的电势。来自局部化等离子体的灰化气体离子(例如，O2)通过扩散等离子体进行扩散并且成为以不会损害半导体工件106的低能量扩散到光刻胶掩模层108中的中性自由基。扩散的灰化气体离子与光刻胶硬掩模层108相互作用，形成可以从处理室102去除的灰化光刻胶。
应该理解，可以通过各种方式来生成直流等离子体、扩散等离子体以及局部化等离子体。图2至图4示出了等离子体蚀刻系统的各个非限制性实施例的框图，该等离子体蚀刻系统具有如本文所提供的直流等离子体源和局部化等离子体源。
图2示出了等离子体蚀刻系统200的一些实施例的框图，该等离子体蚀刻系统包括直流等离子体源116和局部化等离子体源118，所述直流等离子体源116和局部化等离子体源118包括电感耦合等离子体源。
直流等离子体源116包括直流等离子体气体源202、第一RF电源204以及第一天线206。直流等离子体气体源202经由直流等离子体气体导管与处理室102连通并且被配置成将一种或多种蚀刻气体提供给处理室102。提供给处理室102的蚀刻气体可以根据要被蚀刻的材料而改变。在一些实施例中，其中，要被蚀刻的材料包括氧化物材料，蚀刻气体可以包括一种或多种蚀刻气体化学物质(例如，包括O2或/和H2)的混合物。
第一RF电源204连接至第一天线206。第一RF电源204被配置成在设置频率(例如，13.56MHz)工作的RF信号。将RF信号提供给第一天线206，从而将来自RF信号的电感耦合能量提供给处理室102内的蚀刻气体颗粒。当将足够的功率提供给蚀刻气体颗粒时，直流等离子体点燃。
局部化等离子体源118包括：局部化等离子体气体源208、第二RF电源210以及第二天线212。局部化等离子体气体源208经由局部化等离子体气体导管与处理室102连通并且被配置成将一种或多种灰化气体提供给处理室102。在一些实施例中，灰化气体包括实施光刻胶材料灰化的灰化气体化学物质，例如，包括O2、或/和H2。
第二RF电源210连接至天线212。第二RF电源210被配置成生成在设置频率(例如，13.56MHz)工作的RF信号。将RF信号提供给第二天线212，从而将来自RF信号的电感耦合能量提供给处理室102内的灰化气体颗粒。当将充分功率传递至灰化气体颗粒时，直流等离子体点燃。
第三RF电源214被配置成选择性地将偏压施加给半导体工件106。在一些实施例中，第三RF电源214被配置成独立于第二RF电源210进行工作。
在一些实施例中，因为RF电源204、210以及214在具有输出阻抗(例如，50欧姆)的输出功率下工作，该输出阻抗与处理室102内的等离子体负载很难匹配，所以匹配网络配置成使RF电源的输出阻抗与通过天线和/或等离子体负载(即，阻抗)所确定的复阻抗相匹配，从而有效地将来自RF电源的功率耦合至等离子体。例如，图2示出了包括匹配网络218的第三RF电源214，该匹配网络218配置成将电源216的输出阻抗与由工件106和等离子体负载所确定的复阻抗相匹配。
在一些实施例中，将第一RF电源204配置成提供具有功率在大约100W至大约200W范围内，或者在大约1000W至大约2500W范围内的RF信号。在一些实施例中，第二RF电源210配置成提供具有功率在大约50W至大约200W范围内的RF信号。在一些实施例中，第三RF电源214配置成提供在大约0V至大约20V范围内的偏压信号。
应该理解，图2所示的第一天线206和第二天线212的位置是非限定性实施例，并且在不同实施例中，所述位置可以改变。在一些实施例中，第一天线206和第二天线212被配置在适当位置处，在该适当位置，等离子体能够形成在处理室102的特定位置内。例如，在一些实施例中，第一天线206所处的位置比第二天线212所处的位置更接近半导体工件106。这种天线配置使得第一天线206生成与半导体工件106接触的直流等离子体并且使得第二天线212生成局部化等离子体，这在原位灰化期间通过扩散等离子体将局部化等离子体与工件分离。
图3示出了等离子体蚀刻系统300的可选实施例。等离子体蚀刻系统300包括：直流等离子体源116，包括电感耦合等离子体源；和局部化等离子体源118，包括中空阴极302。
如图3所述，中间阴极302在分离局部化等离子体生成和半导体工件106的位置处与等离子体蚀刻系统300的处理室102结合为一体。中空阴极302被配置成将具有来自中空阴极302的灰化气体化学物质(例如，O2、H2、或N2)的局部化等离子体304输出到处理室102中。一旦局部化等离子体304位于处理室102中，约束装置312被配置成对局部化等离子体304工作以将局部化等离子体限定在处理室102内的一区域中。在各个实施例中，例如，约束装置312可以包括静电等离子体约束装置和/或等离子体磁约束装置。
通过将局部化等离子生成体与半导体工件106分离，在局部化等离子体和半导体工件106之间形成具有低电势的扩散等离子体306。扩散等离子体306使得局部化等离子体内的反应性灰化气体离子扩散到光刻胶硬掩模层108中、作为与光刻胶硬掩模层108发生反应从而形成灰化的中性自由基。例如，如图3所示，在局部化等离子体中的离子308的电势比扩散等离子体中的离子/中性自由基310的电势高(通过箭头示出)。扩散等离子体内的离子/中性自由基310的相对较低电势降低了局部化等离子体离子308入射在半导体工件106上的能量，从而防止在灰化期间损害半导体工件106。
图4示出了具有更详细示例说明的局部化等离子体源的等离子体蚀刻系统400的一些实施例的框图，该局部化等离子体源包括中空阴极302，中空阴极302配置成在处理室102内生成由电子束生成的等离子体。
在一些实施例中，中空阴极302包括连接至高压DC电源404的中空导电阴极管402，该高压DC电源被配置成为中空导电阴极管402提供高压。应该理解，在其他实施例中，中空阴极302可以包括形状为非管状的中空导电阴极。开槽阳极406和末端阳极408位于中空导电阴极管402的下流。在一些实施例中，开槽阳极406和末端阳极408位于处理室102内，开槽阳极406和末端阳极408这两者都接地。
在中空导电阴极管402与阳极406和408之间的大电势差产生将电子从中空阴极302拉向阳极406和408的电场。电子在腔室中放电作为电子束。在一些实施例中，一个或多个磁性元件414被配置成提供与电子束平行的磁场B。磁场磁性校准高能量电子束。电子与一种或多种灰化气体碰撞，导致灰化气体离子化并且形成包括局部化等离子体的等离子体片。
在一些实施例中，一种或多种磁性元件414进一步被配置成将局部化等离子体304限定在处理室102的第二区域内。在一些实施例中，一个或多个磁性元件414包括一个或多个配置成在处理室102内生成磁场的条状磁体。在各个实施例中，一种或多种磁性元件414可以位于处理室102内部和/或外部。尽管图4示出了位于局部化等离子体304上方的磁性元件，但是应该理解，可以沿着局部化等离子体的多侧(多于一侧)定位磁性元件。例如，磁性元件414可以位于局部化等离子体304的上方和下方。
图5示出了方法500的一些实施例的流程图，该方法在工件上实施光刻胶材料的原位灰化，而不损害工件。虽然下文中作为一些行为或事件示出并描述了本文所公开的方法(例如，方法500和600)，但是应该理解，这些行为或事件的所示顺序不能理解为是限定性的。例如，一些行为可以按不同顺序发生和/或一些行为与本文所示和/或所述行为或事件以外的其他行为或事件同时发生。另外，实施一个或多个方面或者本文描述的实施例可以不需要所有的所示行为。此外，可以在一个或多个独立行为和/或阶段中实施本文描述的一个或多个行为。
在步骤502中，将局部化等离子体提供给处理室的局部化第二区域，该第二区域通过第一区域与半导体工件空间上分离。
在步骤504中，将扩散等离子体提供给处理室的第一区域。处理室的第一区域与半导体工件接触。扩散等离子体的电势比局部化等离子体更低的电势低，从而使得通过利用较低电势的扩散等离子体分离局部化等离子体和半导体工件，减轻了由于局部化等离子体内的离子对半导体工件的损害。
图6示出了方法600的一些实施例的流程图，该方法在工件上实施原位灰化光刻胶材料，而不损害工件。
在步骤602中，将偏压施加给处理室内的半导体工件。在一些实施例，例如，偏压在大约50V至大约500V的范围内。
在步骤604中，将直流等离子体提供给处理室，直流等离子体提供给在处理室内的一位置，使得直流等离子体或其产品与半导体工件接触。在各个实施例中，通过电容耦合等离子体源、电感耦合等离子体源或者电子回旋共振等离子体源生成直流等离子体。
在一些实施例中，在步骤606中，通过首先将一种或多种蚀刻气体提供给处理室来生成直流等离子体。在步骤608中，将第一RF信号提供给第一天线，从而第一天线被配置成将来自第一RF信号的功率电感耦合蚀刻气体。第一RF信号的功率根据蚀刻应用而变化。例如，第一RF信号可以具有用于前端蚀刻应用的在大约100W至大约200W范围内的RF功率或者用于后端蚀刻应用的在大约1000W至大约2000W范围内的RF功率。一旦将足够的能量提供给蚀刻气体，直流等离子体点燃(ignite)，该直流等离子体包括多个具有相对于半导体工件的高电势差的离子。
在步骤610中，关断偏压和直流等离子体源。在一些实施例中，关断偏压和等离子体源可以包括将偏压和RF电源变为基本上零值，该零值消耗高电势直流等离子体。
在步骤612中，将局部化等离子体提供给处理室内的与工件分离的一位置。在各个实施例中，通过中空阴极、电容耦合等离子体源、电感耦合等离子体源或者电子回旋共振等离子体源生成局部化等离子体。在一些实施例中，在步骤614中，通过首先将一种或多种灰化气体提供给处理室来生成局部化等离子体。在步骤616中，将第二RF信号施加给第二天线，该第二天线被配置成将来自第二RF信号的功率电感耦合至灰化气体。在一些实施例中，第二RF信号的功率在大约100W至大约200W的范围内。
局部化等离子体和工件的空间分离导致生成位于局部化等离子体和工件之间的具有零/低电势的扩散等离子体。扩散增离子体的低-零电势导致来自局部化等离子体的离子入射到工件上作为低能量中性自由基。
在一些实施例中，在步骤616中，利用局部化等离子体实施蚀刻工件。由于扩散等离子体位于局部化等离子体和半导体工件之间，最后得到的低能量中性自由基可以实施一些精细蚀刻而没有硅损害。例如，可以将局部化等离子体用于蚀刻线性晶体管器件的栅极结构的前端。
在一些实施例中，在步骤618中，利用局部化等离子体实施原位灰化光刻胶。通常，在灰化工艺期间，诸如O2的反应灰化气体轰击工件。然而，扩散等离子体提供致使反应灰化气体扩散到工件中的缓冲区。扩散的反应灰化气体不会造成对工件的损害。
图7至图9是根据图6的方法的示例性应用操作处理室102的框图。图7至图9中所使用的电势值为非限定实例，仅为了示出的方法600将电势应用到等离子体蚀刻系统。
图7示出了在处理室102内具有直流等离子体702的等离子体蚀刻系统800的框图。通过操作具有100W的RF功率的直流等离子体源116来提供直流等离子体702。在处理室102内的直流等离子体702的位置使得直流等离子体702与半导体工件106接触。电源216被配置成将100V偏压施加给工件106以提供在直流等离子体702的离子和半导体工件106之间的高电势差。具有高电势的离子被配置成蚀刻半导体工件106的非掩蔽区域。
图8示出了偏压和直流等离子体源关断的等离子体蚀刻系统800的框图。通过关断直流等离子体源116的RF功率和电源216的偏压(即，通过在0W的RF功率和0V的偏压下工作)，消耗直流等离子体。
图9示出了在处理室102内具有局部化等离子体304的等离子体蚀刻系统900的框图。通过操作具有100W的RF功率的局部化等离子体源118来提供局部化等离子体304。局部化等离子体304与半导体工件106分离，导致形成扩散等离子体306。扩散等离子体306防止局部化等离子体304的低电势灰化气体离子轰击半导体工件106。相反，低电势/零电势扩散等离子体306导致局部化等离子体304的灰化气体离子扩散到光刻胶硬掩模层108中，其中，灰化气体与光刻胶发生反应以形成灰化光刻胶。
还应该理解，本领域技术人员可以基于阅读和/或理解说明书和附图进行等效改变和/更改。本文中的发明包括所有这些更改和改变，并且通常不是旨在由此进行限定。另外，尽管可能已经公开了仅关于若干实施例之一的具体特征或方面，但是如所期望的这种特征或方面可以与其他实施例的一个或多个其他特征和/或方面结合。此外，在某种程度上，术语“包括”，“所有”，“具有”，“带有”和/或本文使用的术语的变形，这些术语用来包括在像“包含”的含义中。此外，“示例性”仅意指实例，而不是最好的。还应当理解为了清楚和便于理解的目的，用相对于彼此的具体尺寸和/或定向表示本文描述的部件、层和/或元件，并且实际的尺寸和/或定向可以不同于本文所示的尺寸和/或定向。
因此，本发明涉及等离子体蚀刻器，该等离子体蚀刻器实施原位灰化并且实际上没有损害蚀刻的工件。
在一些实施例中，本发明涉及等离子体蚀刻系统，该等离子体蚀刻系统包括被配置成容纳半导体工件的处理室。第一等离子体源被配置成将第一等离子体提供在处理室的第一区域内，其中，第一区域与半导体工件接触。第二等离子体源被配置成在第一等离子体之后原位提供第二等离子体，该第二等离子体在处理室的第二区域内局部化，该第二区域通过第一区域可与半导体工件空间分离。基板偏压电源被配置成选择性地将偏压提供给半导体工件。
在另一实施例中，本发明涉及用于原位蚀刻和光刻胶灰化的等离子体蚀刻系统。等离子体蚀刻系统包括处理室，该处理室被配置成容纳具有光刻胶材料的半导体工件。局部化等离子体源被配置成将具有低电势的局部化等离子体提供在处理室内的与半导体工件空间分离的适当位置处。空间分离导致具有基本上为零电势的扩散等离子体形成在局部化等离子体和半导体工件之间的处理室内的适当位置处。来自局部化等离子体的灰化气体通过扩散等离子体扩散到光刻胶材料中，从而能够灰化光刻胶材料，而没有损害半导体工件。
在另一实施例中，本发明涉及原位光刻胶灰化的方法。该方法包括将局部化等离子体提供在处理室的第二区域中的位置，该处理室的第二区域通过第一区域与工件空间分离，其中，局部化等离子体具有多种灰化气体离子。该方法进一步包括将扩散等离子体提供在处理室的第一区域内，该处理室的第一区域与半导体工件接触。来自局部化等离子体的灰化气体离子通过扩散等离子体进行扩散并且变成中性自由基，所述中性自由基以不会损害半导体工件的低能量扩散到在半导体工件上的光刻胶材料中。

Claims (10)

1.一种等离子体蚀刻系统，包括：
处理室，被配置成容纳半导体工件；
第一等离子体源，被配置成将第一等离子体提供在所述处理室的第一区域内，其中，所述第一区域与所述半导体工件接触；
第二等离子体源，被配置成在提供所述第一等离子体之后提供第二等离子体，所述第二等离子体位于所述处理室的第二区域内，所述处理室的所述第二区域通过所述第一区域与所述半导体工件空间分离；以及
基板偏压电源，被配置成选择性地将偏压施加给所述半导体工件。
2.根据权利要求1所述的系统，其中，所述第一等离子体包括直流等离子体，所述直流等离子体具有在所述直流等离子体中的离子和所述半导体工件之间的高电势差，所述高电势差通过操作所述基板偏压电源使得将大的偏压施加给所述半导体工件来形成。
3.根据权利要求2所述的系统，其中，所述第二等离子体包括局部化等离子体，所述局部化等离子体具有小于所述高电势差的电势差并且所述局部化等离子体与所述半导体工件空间分离。
4.一种用于原位蚀刻和光刻胶灰化的等离子体蚀刻系统，包括：
处理室，被配置成容纳具有光刻胶材料的半导体工件；以及
局部化等离子体源，被配置成将具有低电势的局部化等离子体提供在所述处理室内的适当位置处使得所述局部化等离子体与所述半导体工件空间分离；
其中，所述空间分离使得具有基本上为零的电势的扩散等离子体形成在所述处理室内的所述局部化等离子体和所述半导体工件之间的适当位置处；
其中，来自所述局部化等离子体的灰化气体离子通过所述扩散等离子体扩散到所述光刻胶材料中，从而能够灰化所述光刻胶材料而没有损害所述半导体工件。
5.根据权利要求4所述的系统，进一步包括：
一种或多种磁性元件，被配置成在所述处理室内生成磁场，所述磁场将所述局部化等离子体空间限定在所述处理室的一个区域内。
6.根据权利要求4所述的系统，进一步包括：
直流等离子体源，被配置成生成具有高电势的直流等离子体，其中，所述直流等离子体被配置成实施所述半导体工件的蚀刻。
7.根据权利要求6所述的系统，其中，所述直流等离子体源包括电感耦合等离子体源、电容耦合等离子体源或者电子回旋共振等离子体源。
8.根据权利要求6所述的系统，进一步包括：
控制单元，被配置成在所述直流等离子体源被操作为提供用于蚀刻所述半导体工件的所述直流等离子体时，选择性地将偏压施加给所述半导体工件；并且还被配置成在所述局部化等离子体源被操作为提供用于实施原位灰化的所述局部化等离子体时，关断所述偏压。
9.根据权利要求6所述的系统，进一步包括：
局部化等离子体气体源，被配置成将一种或多种灰化气体提供给所述处理室，其中，所述一种或多种灰化气体包括氧气、氢气或氮气。
10.一种原位光刻胶灰化的方法，包括：
将局部化等离子体提供在处理室中的第二区域的位置处，所述第二区域通过第一区域与半导体工件空间分离，其中，所述局部化等离子体具有多个灰化气体离子；
将扩散等离子体提供在所述处理室中的所述第一区域内，所述第一区域与所述半导体工件接触；以及
其中，来自所述局部化等离子体的所述灰化气体离子通过所述扩散等离子体进行扩散并且变成中性自由基，所述中性自由基以不损害所述半导体工件的低能量扩散到在所述半导体工件上的光刻胶材料中。
CN201210194993.1A 2011-12-27 2012-06-13 具有有效的无损害原位灰化的等离子体蚀刻器设计 Active CN103187236B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/337,418 2011-12-27
US13/337,418 US9786471B2 (en) 2011-12-27 2011-12-27 Plasma etcher design with effective no-damage in-situ ash

Publications (2)

Publication Number Publication Date
CN103187236A true CN103187236A (zh) 2013-07-03
CN103187236B CN103187236B (zh) 2016-04-06

Family

ID=48653349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210194993.1A Active CN103187236B (zh) 2011-12-27 2012-06-13 具有有效的无损害原位灰化的等离子体蚀刻器设计

Country Status (4)

Country Link
US (1) US9786471B2 (zh)
KR (1) KR101368505B1 (zh)
CN (1) CN103187236B (zh)
TW (1) TWI484552B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601609A (zh) * 2016-12-07 2017-04-26 中国电子科技集团公司第十研究所 一种碲镉汞材料低损伤混合型干法刻蚀方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101660830B1 (ko) * 2014-07-16 2016-09-29 피에스케이 주식회사 이중 플라즈마 소스를 이용한 플라즈마 생성 장치 및 그를 포함하는 기판 처리 장치
KR20160028601A (ko) * 2014-09-03 2016-03-14 삼성전자주식회사 반도체 제조 장비 및 이를 이용하는 반도체 소자의 제조 방법
US20180047595A1 (en) * 2015-05-22 2018-02-15 Hitachi High-Technologies Corporation Plasma processing device and plasma processing method using same
US11004661B2 (en) 2015-09-04 2021-05-11 Applied Materials, Inc. Process chamber for cyclic and selective material removal and etching
US10242845B2 (en) 2017-01-17 2019-03-26 Lam Research Corporation Near-substrate supplemental plasma density generation with low bias voltage within inductively coupled plasma processing chamber
KR102453450B1 (ko) * 2017-10-23 2022-10-13 삼성전자주식회사 플라즈마 처리 장치, 반도체 소자의 제조설비 및 그의 제조방법
CN111211046B (zh) * 2019-07-08 2020-12-11 合肥晶合集成电路有限公司 预处理方法、金属硅化物的形成方法以及半导体处理装置
US20220108874A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Low current high ion energy plasma control system

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020148810A1 (en) * 2001-04-05 2002-10-17 Kiyoshi Arita Method for surface treatment of silicon based substrate
CN1717787A (zh) * 2000-09-15 2006-01-04 应用材料有限公司 硅蚀刻和腔室清洁工艺的集成
CN101099234A (zh) * 2005-01-11 2008-01-02 东京毅力科创株式会社 光刻胶和刻蚀残留物的低压去除
US20080289576A1 (en) * 2007-05-23 2008-11-27 Samsung Electronics Co., Ltd. Plasma based ion implantation system
CN101329519A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 光刻胶的去除方法和制造镶嵌结构的方法
CN101785088A (zh) * 2007-08-08 2010-07-21 株式会社爱发科 等离子处理方法和等离子处理装置
CN101999155A (zh) * 2008-03-21 2011-03-30 东京毅力科创株式会社 单能中性束激活的化学处理系统及其使用方法
US20110192820A1 (en) * 2010-02-09 2011-08-11 Sungkyunkwan University Foundation For Corporate Collaboration Atomic layer etching apparatus and etching method using the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077384A (en) * 1994-08-11 2000-06-20 Applied Materials, Inc. Plasma reactor having an inductive antenna coupling power through a parallel plate electrode
JP3277394B2 (ja) * 1992-12-04 2002-04-22 ソニー株式会社 半導体装置の製造方法
JPH07326581A (ja) * 1994-05-31 1995-12-12 Sony Corp プラズマ装置およびこれを用いたプラズマｃｖｄ方法
JPH0922795A (ja) * 1995-07-04 1997-01-21 Sony Corp プラズマｃｖｄ装置およびプラズマｃｖｄ方法
JPH09102471A (ja) * 1995-10-05 1997-04-15 Sony Corp プラズマ発生源、プラズマｃｖｄ装置およびプラズマｃｖｄ方法
JPH10261626A (ja) * 1997-03-21 1998-09-29 Tokyo Ohka Kogyo Co Ltd プラズマ処理装置及びこのプラズマ処理装置を用いたアッシング法
JP3726477B2 (ja) * 1998-03-16 2005-12-14 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JP4077939B2 (ja) * 1998-07-16 2008-04-23 株式会社アルバック 反応性イオンエッチング方法及び装置
US6447636B1 (en) * 2000-02-16 2002-09-10 Applied Materials, Inc. Plasma reactor with dynamic RF inductive and capacitive coupling control
US6716303B1 (en) * 2000-10-13 2004-04-06 Lam Research Corporation Vacuum plasma processor having a chamber with electrodes and a coil for plasma excitation and method of operating same
US6527911B1 (en) 2001-06-29 2003-03-04 Lam Research Corporation Configurable plasma volume etch chamber
JP3814176B2 (ja) * 2001-10-02 2006-08-23 キヤノンアネルバ株式会社 プラズマ処理装置
KR20030078560A (ko) * 2002-03-30 2003-10-08 주식회사 하이닉스반도체 플라즈마 식각 장치
KR100457844B1 (ko) * 2002-08-27 2004-11-18 삼성전자주식회사 반도체 장치의 식각 방법
JP4381694B2 (ja) 2003-02-25 2009-12-09 株式会社日立ハイテクノロジーズ 試料の表面処理方法
US7531469B2 (en) * 2004-10-23 2009-05-12 Applied Materials, Inc. Dosimetry using optical emission spectroscopy/residual gas analyzer in conjunction with ion current
JP2007234770A (ja) 2006-02-28 2007-09-13 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
KR100845285B1 (ko) * 2006-09-08 2008-07-09 삼성전자주식회사 플라즈마 생성장치 및 생성방법
US20080099450A1 (en) * 2006-10-30 2008-05-01 Applied Materials, Inc. Mask etch plasma reactor with backside optical sensors and multiple frequency control of etch distribution
JP5332052B2 (ja) 2007-06-01 2013-11-06 シャープ株式会社 レジスト除去方法、半導体製造方法、及びレジスト除去装置
JP5041883B2 (ja) 2007-06-07 2012-10-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
US20090095714A1 (en) * 2007-10-12 2009-04-16 Tokyo Electron Limited Method and system for low pressure plasma processing
US8383001B2 (en) * 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717787A (zh) * 2000-09-15 2006-01-04 应用材料有限公司 硅蚀刻和腔室清洁工艺的集成
US20020148810A1 (en) * 2001-04-05 2002-10-17 Kiyoshi Arita Method for surface treatment of silicon based substrate
CN101099234A (zh) * 2005-01-11 2008-01-02 东京毅力科创株式会社 光刻胶和刻蚀残留物的低压去除
US20080289576A1 (en) * 2007-05-23 2008-11-27 Samsung Electronics Co., Ltd. Plasma based ion implantation system
CN101329519A (zh) * 2007-06-18 2008-12-24 中芯国际集成电路制造(上海)有限公司 光刻胶的去除方法和制造镶嵌结构的方法
CN101785088A (zh) * 2007-08-08 2010-07-21 株式会社爱发科 等离子处理方法和等离子处理装置
CN101999155A (zh) * 2008-03-21 2011-03-30 东京毅力科创株式会社 单能中性束激活的化学处理系统及其使用方法
US20110192820A1 (en) * 2010-02-09 2011-08-11 Sungkyunkwan University Foundation For Corporate Collaboration Atomic layer etching apparatus and etching method using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601609A (zh) * 2016-12-07 2017-04-26 中国电子科技集团公司第十研究所 一种碲镉汞材料低损伤混合型干法刻蚀方法
CN106601609B (zh) * 2016-12-07 2019-07-26 中国电子科技集团公司第十一研究所 一种碲镉汞材料低损伤混合型干法刻蚀方法

Also Published As

Publication number Publication date
US20130160795A1 (en) 2013-06-27
KR20130075632A (ko) 2013-07-05
TW201327662A (zh) 2013-07-01
KR101368505B1 (ko) 2014-02-27
CN103187236B (zh) 2016-04-06
TWI484552B (zh) 2015-05-11
US9786471B2 (en) 2017-10-10

Similar Documents

Publication Publication Date Title
CN103187236B (zh) 具有有效的无损害原位灰化的等离子体蚀刻器设计
CN101153396B (zh) 等离子刻蚀方法
JP4548560B2 (ja) フォーカスリングおよびそのための方法
US5607542A (en) Inductively enhanced reactive ion etching
US7888662B2 (en) Ion source cleaning method and apparatus
KR20210038938A (ko) 플라즈마 공정을 위한 방법 및 장치
JP2018523922A (ja) 方向性プラズマ及び反応性ガスを用いて基板を処理する装置及び技術
CN109585247B (zh) 加工腔室的清洁方法及等离子体加工装置
US20120302065A1 (en) Pulse-plasma etching method and pulse-plasma etching apparatus
CN111902910A (zh) 用于图案化具有所需尺寸的材料层的方法
JP2023103386A (ja) 高アスペクト比エッチングのためのプラズマエッチングツール
JP4387801B2 (ja) 半導体ウェーハの乾式蝕刻方法
WO2004051710A2 (en) Method and apparatus for reducing substrate charging damage
KR102442816B1 (ko) 비-이극성 전자 플라즈마에 의해 이방성 및 모노-에너제틱 뉴트럴 빔을 제공하기 위한 방법 및 장치
CN110945623B (zh) 用于图案化处理的装置和方法
CN113078178B (zh) 蚀刻方法及cmos图像传感器的制造方法
JP7503664B2 (ja) 高角度抽出光学素子を含む装置及びシステム
JP7312316B2 (ja) 指向性処理のための装置
Pu Plasma Etch Equipment
CN105097443B (zh) 图案化的方法与图案化的装置
GB2362757A (en) Via etch process
Bera et al. Plasma dynamics in low-pressure capacitively coupled oxygen plasma using PIC–MCC/fluid hybrid model
JP2005259873A (ja) エッチング方法
Gadgil et al. Selective and uniform high rate etching of polysilicon in a magnetically confined microwave discharge
CN109712859B (zh) 一种腔室

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant