CN1717787A - 硅蚀刻和腔室清洁工艺的集成 - Google Patents

硅蚀刻和腔室清洁工艺的集成 Download PDF

Info

Publication number
CN1717787A
CN1717787A CNA018173764A CN01817376A CN1717787A CN 1717787 A CN1717787 A CN 1717787A CN A018173764 A CNA018173764 A CN A018173764A CN 01817376 A CN01817376 A CN 01817376A CN 1717787 A CN1717787 A CN 1717787A
Authority
CN
China
Prior art keywords
substrate
plasma
chamber
process cavity
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018173764A
Other languages
English (en)
Other versions
CN100386851C (zh
Inventor
刘伟
S·威廉斯
S·然
D·梅
M·沈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1717787A publication Critical patent/CN1717787A/zh
Application granted granted Critical
Publication of CN100386851C publication Critical patent/CN100386851C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

一种加工被置于有电源的基片加工腔室中的基片的方法,其包括把基片送入基片加工腔室。通过暴露该基片于一等离子体并使该等离子体偏向所述基片而在所述基片上蚀刻一个沟槽,该等离子体是通过从电源系统施加RF能量由第一蚀刻剂气体形成。不施加偏置功率或施加最小偏置功率,通过在基片加工腔室内激发等离子体把粘附在所述的基片加工腔室内表面的副产物除去,该等离子体是由含卤素源的第二蚀刻剂气体而形成。然后,从该腔室移出该基片。在执行干清洁操作或湿清洁操作之前,在腔室内用蚀刻沟槽步骤和除去蚀刻副产物步骤加工至少100个以上的基片。

Description

硅蚀刻和腔室清洁工艺的集成
发明背景
本发明涉及一种蚀刻硅的方法。更具体地,本发明涉及一种把硅蚀刻和腔室清洁工艺集成到一起的方法。
硅蚀刻工艺是制造大量集成电路的基本步骤。在蚀刻工艺中,一个重要的考虑就是可重复性,因为每个被加工的基片必须有大致相同的蚀刻轮廓以符合精确的设计规格。然而,由于硅蚀刻工艺通常是“脏”工艺,它产生副产物,比如粘附在蚀刻腔室内表面的二氧化硅,所以硅蚀刻工艺的可重复性是复杂的。内表面的粘附随着连续的硅蚀刻工艺而积累,且改变了腔室的环境。除非腔室被有规律地清洁,否则腔室最终会变脏,这会导致重复性很差。比如,在工艺的早期阶段加工的基片可能与稍后的阶段(此时腔室变脏)加工的基片有不同的蚀刻轮廓。
为了解决这些问题以及其他与副产物积累相关的问题,要在蚀刻工艺之间有规律地执行腔室清洁工艺。比如在加工一到三个基片盒之后就要进行一次干清洁,其中每个基片盒装有大约25个基片。干清洁工艺通常包括向腔室插入一块哑片(dummy substrate)并从腔室内的清洁气体中激发(igniting)产生等离子体。等离子体除去粘附在腔室内表面的副产物以使腔室恢复到相对清洁的状态。
除了干清洁工艺,也可周期性地执行湿清洁工艺,比如,在每加工1500个基片之后进行清洁,这是由于干清洁工艺通常不能有效地清洁整个腔室。湿清洁工艺包括打开腔室并使用溶剂人工清洁腔室。该工艺通常要花费4到8个小时。在湿清洁工艺之后,“干燥”蚀刻腔室以获得好的可重复性。通过插入哑片到腔室中并从清洁气体混合物中激发等离子体,使腔室易于获得好的可重复性。
容易认识到,上面所述的清洁工艺,特别是湿清洁工艺,要使系统停止生产并减少产量。因此,有必要发展一种硅蚀刻工艺,其可以在湿清洁步骤之间加工更多的基片,且因此使腔室的中断时间最小化。
发明概述
本发明提供了一种改进的蚀刻硅的方法。本发明的实施方案将硅蚀刻工艺和原位清洁工艺集成到一起,这样就不需要执行单独的干清洁工艺。该方法允许在腔室清洁工艺之间进行更多的沟槽蚀刻工艺。本发明可被用于任何硅蚀刻工艺。
在本发明的一个实施方案中,一种加工被置于有电源的基片加工腔室内的硅基片的方法,其包括把该基片传送到基片加工腔室中。通过将基片暴露于等离子体中,并使该等离子体偏向基片而在该基片上蚀刻沟槽,该等离子体是通过从电源系统施加RF能量由第一蚀刻剂气体形成的。不施加偏置功率或施加最小偏置功率,粘附在基片加工腔室内壁上的副产物通过激发等离子体除去,该等离子体是在基片加工腔室中由含卤素源的第二蚀刻剂气体产生。然后,从腔室中移出该基片。在对腔室执行干清洁或湿清洁操作前,至少100或更多的基片进行了蚀刻沟槽步骤和去除蚀刻副产物步骤。
在另一个实施方案中,一种集成基片加工和腔室清洁步骤的方法包括把基片传送到加工腔室。通过对加工腔室施加偏置功率,将基片暴露于一由第一工作气体激发的等离子体中以蚀刻基片。不施加偏置功率或施加最小偏置功率,通过使腔室暴露于第二等离子体中分解的离子和自由基中,除去粘附到加工腔室的蚀刻副产物,该第二等离子体是由含卤素气体的第二工作气体形成的。然后,从腔室中移出该被加工的基片。在对腔室执行干清洁或湿清洁操作之前,至少3000或更多的基片进行了暴露基片步骤和去除蚀刻副产物步骤。
在另一个实施方案中,在置于有电源的基片加工腔室内的硅基片上形成沟槽的方法包括暴露该硅基片于一等离子体中,该等离子体是通过施加来自电源系统的RF能量由第一蚀刻剂气体形成的。该等离子体通过对基片加工腔室施加偏置功率而被偏向基片,从而蚀刻沟槽。不施加偏置功率或施加很小的偏置功率,在加工腔室中,由基本上由CF4,O2和Ar组成的第二蚀刻剂气体激发产生一等离子体,以除去粘附在基片加工腔室内表面的蚀刻副产物。
本发明的这些和其他实施方案以及它们的优点和特征将在下面的文章和附图中得到更详细的说明。
附图简单说明
图1A显示一个典型的可实施本发明方法的半导体晶片加工系统的部分剖面概略图;
图1B显示了图1A中半导体晶片加工系统的一个框图;
图2A显示了一个有成图案硬掩模的半导体基片的简化剖面图;
图2B显示了图2A中的半导体基片在蚀刻了沟槽之后的简化剖面图;
图2C显示了图2B中的半导体基片在执行了软清洁工艺之后的简化剖面图;
图3显示了根据本发明一个实施例的典型工艺流程图;
图4A和图4B显示了使用图3提供的典型工艺用于延伸的基片运行次数时的颗粒状况。
图5A和5B是根据图3提供的工艺加工的第一个基片上的沟槽轮廓的SEM图像的概略图;
图6A和6B是根据图3提供的工艺加工的第3000个基片上的沟槽轮廓的SEM图像的概略图;
图7A是用传统的沟槽蚀刻工艺形成的沟槽表面的SEM图像的概略图;
图7B是用图3提供的工艺形成的沟槽表面的SEM图像的概略图;
图8显示了一个根据本发明另一个实施例的典型流程图;
图9A显示了一个带有有图案的光刻胶层的半导体基片的简化剖面图;
图9B显示了图9A中的半导体基片在执行了原位浅沟槽隔离工艺之后的简化剖面图;
为进一步理解本发明,有必要参考后面的详细说明。
具体实施方案的说明
I.典型腔室
图1A描绘了可进行本发明方法的半导体晶片加工系统100的概略图。系统100包括一加工腔室101,一电源105,一偏压源106和一控制器140。加工腔室101包括一加工空间104,其由一穹顶103,一圆柱形侧壁111和一底部113来限定。穹顶103通常由介电材料如陶瓷或石英做成。侧壁111和底部113通常由金属如铝或不锈钢做成。电源105将一RF信号(如,12.56MHz)耦合到一天线102上。天线102在穹顶103附近有多个线圈,且产生RF电磁场,该电磁场激发处于空间104中的一种工作气体(或多种气体)以产生和/或维持一等离子体130。
如虚线所示的一机械臂112通过一狭缝阀(slit valve)114把晶片110送入加工腔室101并从中取出晶片。在基片加工过程中,一其上可部分形成有集成电路的半导体晶片110由基座(静电夹头)107支撑。晶片110被暴露于等离子体中以方便加工。来自等离子体130的离子和电子轰击晶片110。由于电子比离子更易于移动,所以撞击晶片的电子比离子更多。结果,晶片110获得负偏压。负偏压加速了来自等离子体的正离子向晶片110移动。基座107和晶片通过RF信号(例如,400KHz或13.56MHz)施加偏压,该RF信号通过偏压源106施加到基座107上。等离子体130中的离子的密度主要由施加到天线102上的信号控制,而离子能量主要由施加到基座107上的信号控制。
腔室101内的温度部分由腔室侧壁111和穹顶103内分开的热交换通道(未示出)中的循环液体(如,水基乙二醇)来控制的。被蚀刻的基片的温度的控制是通过由基座107内的通道(未示出)而施加给基片背面的气体和基座内的热交换通道循环的液体的共同作用而实现的。
加工监控器108监控加工腔室101内的条件。加工监控器可以是任何传感器或传感器的组合,用于测量依赖于腔室101内正在进行的工艺的条件。举例说明,加工监控器108是一个光发射分光计(OES)。该OES监控来自等离子体130的辐射。该辐射依赖于发生在腔室101内的工艺进程。可替换地,加工监控器108可以包括一干涉仪用于测量高度,如蚀刻进晶片110表面上沟槽深度的。这种干涉仪通过从沟槽的顶部和底部反射的光的干涉而测量沟槽的深度。如果加工监控器108是一个OES或干涉仪,腔室101内的辐射通过位于顶部103的一透明窗口,如蓝宝石或石英,而耦合到加工监控器。可替换地,为此目的,也可位于顶部103或侧壁111上装一个独立的窗口。
加工监控器108和系统100中的各种元件连到控制器140上。控制器140包括提供必要的信号以初始化,监控,调节和结束发生在加工腔室101内的工艺的硬件。比如,加工腔室是由加利福尼亚的AppliedMaterials of Santa Clara制造的去耦合等离子体源(DPS)蚀刻腔室。该腔室101包括加工半导体晶片必需的组件。
在加工过程中,腔室101的外部通常保持环境大气压力,腔室内部保持负压。一个排气系统109调节腔室101内的压力。一个气体面板120通过管线122和阀门124把工作气体通入腔室101。在加工过程中,比如蚀刻过程中,等离子体130是通过向工作气体施加RF功率而在腔室101内产生的。RF电源105向天线102施加电压以激发并维持等离子体于腔室101内。本领域的技术人员应该理解在加工腔室内激发等离子体需要多个步骤,即,通入气体,向天线施加电压,向基座施加偏压等。这些步骤都在本领域的技术人员的知识范围内而无需进一步的解释。
本发明的方法可在一个由基于处理器的系统控制器(如图1A中的控制器140)控制的系统中进行。图1B示出一个加工系统100的方框图,与图1A中描述的一样,该系统有一个在该生产中可被采用的系统控制器140。系统控制器单元140包括一可编程中央处理单元(CPU)160,其可操作计算机可读存储器162,大容量存储设备164,一输入控制单元166和一显示单元168。该系统控制器还包括众所周知的配套电路172,如电源174、计时器176,高速缓存178,输入/输出(I/O)电路180等等。控制器140也还包括用于通过腔室101内的传感器181以监控晶片加工的硬件。这种传感器可测量系统参数,如晶片温度,腔室气压等。所有以上组件连接到控制系统总线170上。
存储器162包含CPU160执行的指令以控制加工系统158的操作。存储器162内的指令是程序代码的形式,如执行本发明的方法的程序190。程序代码可以与多种编程语言中的任一种一致。比如程序代码可以C,C++,BASIC,Pascal,或别的语言编写。计算机程序190可以包含多个不同的子程序。例如,在一个具体实施方案中,程序190可以包括一个工艺选择器子程序,工艺排序器子程序和在多腔室系统中管理每个腔室的腔室管理器子程序。程序190也包括控制每个腔室101的单个组件的子程序,其包括例如基片定位子程序,工艺气体控制子程序,压力控制子程序,温度控制子程序和等离子体控制子程序等。本领域的普通技术人员将易于认识到可根据工艺加工腔室101内的工艺待进行的加工而包含可以包括其它的腔室控制子程序。
工艺选择器子程序可识别(i)所需的加工腔室(如果腔室101是多腔室加工系统的一部分)和(ii)操作加工腔室所需的工艺参数的设定,以执行所需加工。为执行具体工艺的工艺参数涉及工艺条件,比如工艺气体的成分和流量、温度、压力、等离子体条件,比如RF功率水平和低频率RF频率,冷却气体压力和腔室侧壁温度。这些参数以菜单的形式提供给用户,且可用输入控制界面166输入。
工艺排序子程序包括程序代码,该代码用于从工艺选择器子程序中接收识别的加工腔室和工艺参数集,还用于控制在多腔室系统中的不同加工腔室的操作。多个用户可以输入工艺参数设定序号和加工腔室序号,或一个用户可以输入多个工艺参数设定序号和加工腔室序号,因此排序器子程序操作以对所需的工艺序列中所选择的工艺进行排序。优选地,排序器子程序包含程序代码以(i)监控加工腔室的运行以确定该腔室是否被使用,(ii)确定在被使用的腔室中正在进行什么工艺,和(iii)基于可用的腔室和将被执行的工艺来执行所需的工艺。可使用传统的监控加工腔室的方法,比如轮流检测。当排定将被执行的工艺时,对于所选工艺,排序器子程序会考虑将被使用的加工腔室的目前的状况并和所需的工艺条件进行比较,或考虑每个特定用户输入请求的“年龄”,或任何别的系统编程员所需的用来决定排序优先性的相关因素。
一旦排序器子程序确定哪个加工腔室和工艺设定组合将于下一步被使用,该排序器子程序通过把特定工艺设定参数传到特定腔室管理器子程序而开始执行该工艺设定,该腔室管理器子程序根据排序器子程序确定的工艺设定在特定加工腔室中控制多个加工任务。在操作中,该腔室管理器子程序根据被执行的特定工艺设定选择性地设定或调用加工组件(process component)子程序。通常,腔室管理器子程序监控不同腔室组件,根据将被执行的工艺设定的工艺参数确定需要被操作的组件,并且开始执行与监控和确定步骤相应的单个腔室组件子程序。
本领域的普通技术人员将理解如何执行每个腔室组件子程序。比如,基片定位子程序将包括用于控制腔室组件的程序代码,该腔室组件用于把基片装载到基座107上,可选地,用于在腔室101内升高基座和基片到所需的高度以便基片加工。
大容量存储器件164储存数据和指令并从处理器可读存储介质,如磁盘或磁带中,恢复数据和程序代码指令。比如,大容量存储器件164可以是硬盘驱动器,软盘驱动器,带驱或光驱。大容量存储器件164储存和恢复指令以响应从CPU160接受到的指令。由处理器单元160在大容量存储器件164中储存和从其中恢复数据和程序代码指令,以操作加工系统100。数据和程序代码指令最初是由大容量存储器件164从介质中恢复并转移到存储器162以被CPU160使用。
输入控制单元166把数据输入器件,比如键盘,鼠标或光笔连到处理器单元160上以接受腔室操作员的输入。显示单元168在CPU160的控制下以图形显示和字母字符的形式提供信息给腔室操作员。
控制系统总线170提供在所有连到其上的装置之间的数据和控制信号的传递。虽然该控制系统总线是以直接连接CPU160中的器件的信号总线的形式显示的,但控制系统总线170也可是总线集合。比如,显示单元168,输入控制单元166和大容量存储器件164可以连到输入—输出外围总线,而CPU160和存储器162是连到局部处理器总线。该局部处理器总线和输入—输出外围总线连到一起形成控制总线170。
根据本发明,通过系统总线170和I/O电路180,系统控制器140连到加工系统100中的元件上,且在蚀刻过程中使用。这些元件包括多个阀门182(比如图1A中的阀门124),加工监控器108,排气系统109,电源105,偏压源106,狭缝阀114,气体面板120,机械臂112,腔室传感器181和可选的混合块184(图1A中未示出,但可连到气体面板120或腔室101上)。
为了在腔室101内完成所需的工艺,系统控制器140提供信号给不同的腔室元件以使这些元件执行所需的操作。
虽然这里描述的本发明是在普通计算机上以软件执行的,但本领域的技术人员会认识到本发明可使用硬件,如特殊应用集成电路(ASIC)或别的硬件电路来执行。因此,可以理解本发明可整体或部分以软件,硬件或两者共同执行。本领域的技术人员也会认识到选择一个适当的计算机系统来控制基片加工系统100是普通技术。
II.根据本发明的硅加工
本发明的方法可用于在适当的基片加工腔室中,例如上面说明的示例性的腔室中,为不同应用而蚀刻硅。然而,为了说明本发明的目的,下面将结合用于浅沟槽隔离加工的在硅基片上蚀刻沟槽的工艺步骤说明本发明。可应用地,下面说明中的参考数字是指图1A和图1B中的示例性腔室的适当组件。
参考图2A-C和图3,工艺200(图3)包括将基片50(图2A)置于加工腔室101的基座107上(步骤201)。基片有成图案的氧化物垫层52和成图案的硬掩膜层53,例如,通过熟知技术形成的氮化硅层。氧化物垫层形成于基片上以为硬掩膜层提供良好的粘附表面。本征(native)氧化物层54由于基片被暴露于空气而形成于基片50的暴露部分。本征氧化物层54使用熟知的蚀刻技术,叫做突破(break through)步骤来去除(步骤202)。然后使用熟知的各向异性蚀刻技术(步骤204)蚀刻沟槽,如图2B所示。各向异性蚀刻技术包括应用偏压使离子垂直飞向基片并向腔室101通入聚合物形成气体,比如氧气和氮气,从而在蚀刻沟槽的过程中,在沟槽的侧壁形成钝化层56。通常施加于该等离子体的偏置功率为至少250瓦特(0.80瓦特/cm2)以加速该离子垂直飞向该基片。钝化层通常在沟槽的底部拐角处逐渐变薄,例如,该钝化层在侧壁的上部比下部厚。
执行使用由Cl2,N2和O2组成的蚀刻剂气体蚀刻4000的沟槽的沟槽蚀刻工艺的工艺菜单提供于下表1。在表1中,Wb代表由偏压源106施加的偏置功率,Ws代表电源105施加的源功率,压力代表蚀刻过程中的腔室的压力。
        工艺菜单
  沟槽蚀刻
  压力   30mT
  Wb   250瓦(0.80瓦/cm2)
  Ws   1000瓦
  Cl2   90sccm
  N2   20sccm
  O2   6sccm
  时间   45sec
                           表1
图3的各向异性蚀刻工艺,步骤204,由于聚合化和离子轰击产生粘附在腔室101内表面的副产物而被认为是脏工艺。这些副产物在腔室内积累并改变腔室条件,除非它们被有规律地除去。而且,离子轰击损伤基片外表面的晶体结构,产生厚度为20-100的损伤层(图2B中未示出),它改变基片的电气特性和别的方面。离子轰击也使得基片表面粗糙,其增加了台阶,基片反射和断裂的可能性。
形成沟槽后,执行一软清洁步骤以除去粘附在腔室内表面的副产物,而不显著改变主沟槽轮廓,即,沟槽的宽度,深度和斜度。在传统的半导体制造工艺的范例中,工程师只在从腔室内移出被加工的基片之后执行清洁步骤,这是由于担心改变蚀刻的轮廓和损伤基片。然而本发明人意外地发现了集成软清洁步骤和硅蚀刻步骤的方法,即,在腔室内有基片时执行软清洁步骤,这提供了很多出乎意料的好处。例如,与传统方法相比,本发明者发现的集成蚀刻工艺允许在湿清洁步骤之间加工更多数量的基片。而且,在某些情形下,软清洁步骤甚至可以减轻对干清洁步骤的需求。
软清洁步骤主要包括化学工艺,即,在腔室101中,关闭或施加最小偏置功率(比如,不超过20瓦或0.06瓦/cm2)以消除或至少最小化能产生副产物的进一步物理蚀刻。由于钝化层56保护沟槽的上部,主沟槽轮廓不会被软清洁步骤显著改变,然而,软清洁步骤使沟槽底部拐角变圆滑,如图2C所示,这是由于钝化层在这些拐角处逐渐变薄。使沟槽底部拐角变圆滑可促进台阶覆盖和改善器件性能。软清洁步骤也除去基片表面的损伤层,就如同它除去副产物和使底部拐角变圆滑一样。
软清洁步骤的化学处理和各向异性蚀刻步骤的化学处理不同。软清洁步骤包括通入有一种或多种卤素源如SF6、CF4、C2F6、C3F8、C4F8、NF3和CHF3的工作气体。优选地,工作气体也可包括一种气体源(如氧源),其增强卤素源的分解,或一种惰性气体(如氩气),其改变等离子体分布形式,或两种气体都通入。氧源等增强卤素源的分解但也产生副产物。因此,对于所用的特定工艺气体来说,其氧源等的最佳量必须被确定。比如,对一个特定的软清洁步骤,其中工艺气体的组成主要由CF4作为卤素源,本发明者已确定O2最佳气流大约为CF4的流量的10%到40%之间。更优选地,O2流量大约为CF4的流量的20%。一种惰性气体,比如氩气可以包含在工艺气体中以更平均地分布腔室内的卤素源。软清洁步骤的最佳持续时间随不同的沟槽蚀刻工艺而变化。比如,对一个产生较多副产物的蚀刻工艺,软清洁步骤需要运行较长的时间。
在软清洁步骤之后,把基片从腔室移出(步骤207)。做出腔室是否由于副产物的积累而需要进行湿清洁步骤的决定(步骤208)。该决定可以很多不同的方式做出。在本发明的一个具体实施方案中,在进行工艺200之前做出腔室在每完成n个工艺后需要清洁的决定,其中n可以是任意整数。可根据实验对每个特定的工艺为n选一个适合的数。根据一个实施方案,腔室甚至可以在执行10000个工艺后都不需要湿清洁,以致n可以是一个比10000还大的数,这是对传统的方法的一个显著的改进,传统方法通常要求大约每执行1500个工艺就要进行一次湿清洁步骤。另外,可在湿清洁工艺之间不进行干清洁步骤的情况下获得该改进的结果。回头参考步骤208,如果腔室不需要被清洁(例如,执行的工艺小于n个),另一个基片装载到腔室中,并且重复步骤201-207。反之,如果腔室需要被清洁(即,执行了n个工艺),腔室可以用干清洁或湿清洁步骤清洁,或者两者都用(步骤212)。
如这里所用的,干清洁步骤或干清洁指的是一个在把已加工的基片移出腔室之后执行的清洁工艺,其中激发腔室中的清洁气体混合物产生等离子体以去除粘附在蚀刻系统的腔室内表面的副产物。通常,在激发“清洁等离子体”之前,一个哑片(dummy wafer)被置于腔室内。湿清洁步骤或湿清洁是指一个清洁工艺,其中腔室是空的且使用一种清洁液体以除去粘附在蚀刻系统内表面的副产物。
回头参考软清洁步骤,下面的表2提供了根据本发明的一个实施方案进行的软清洁步骤中腔室内压力,偏置功率,源功率等的可接受范围。
              工艺菜单
  软清洁步骤
  压力   2-100mT
  Wb   0-50瓦(0-0.16瓦/cm2)
  Ws   300-1500瓦
  CF4   10-400sccm
  Ar   0-400sccm
  O2   0-200sccm
  时间   5-100sec
                               表2
在一个实施方案中,在一个由Applied Materials制造的DPS+腔室中用软清洁步骤工艺200和下面的工艺菜单执行软清洁步骤,该腔室适合于8英寸晶片。软清洁步骤被执行20秒。腔室压力保持在低压,如10mT。一种工艺气体被通入到腔室,其中各气体的流量分别为CF460sccm,O2 12sccm,Ar 120sccm。控制电源105以在频率12.56MHz下施加1200瓦的RF功率至天线102以从工艺气体激发等离子体。偏压源106接地以使对基片的高速离子轰击最小化。工艺200被执行3000次而不执行任何干清洁或湿清洁步骤。甚至在执行工艺3000次后腔室仍保持清洁。该实验在执行3000次蚀刻工艺后终止,因为基片消耗完了。基于在执行3000次蚀刻工艺后腔室的清洁状况,本发明者相信工艺200可以再执行5000-10000次,而不需执行任何干清洁或湿清洁步骤。相比较,传统的不用软清洁步骤的蚀刻工艺通常需要每执行25到75个工艺就要进行干清洁,或者每执行1500个工艺就需要进行湿清洁,如前面所解释。
图4A和4B是说明用上面讨论的工艺200扩大基片运行次数时颗粒表现的图。图中x轴指示基片被执行的工艺次数,y轴指示发现于被测试基片上增加的颗粒数(particle adders)。增加的颗粒是指在执行下面的测试中发现于基片上的直径大于0.2微米的颗粒或副产物。图4A显示本发明者进行的机械颗粒表现测试的结果。该测试包括使用工艺200扩大基片运行次数。在每运行50个基片之后,将一个有N个颗粒的基片放入腔室并从中取出。该过程的机械运动引起一些粘附在腔室内壁的副产物落到被测基片上。宽度大于0.2微米的副产物的数量被认为是由于该机械运动导致的增加的颗粒数(例如,增加的颗粒数)。每运行50次重复这样的测试,直到加工3000个基片。如图4A所示,在整个3000次的运行中,颗粒点数没有显示出任何可观察到的尖峰,这表示腔室在整个扩大基片运行次数的过程中保持清洁。
参考图4B,图为一个RF-on颗粒性能测试,一个众所周知的实验,也显示出腔室在运行3000个工艺后仍保持清洁。该测试包括用工艺200执行扩大的工艺运行次数。每运行50个工艺后,将一个有N个颗粒的测试基片放入该腔室中。施加一源功率至腔室以在腔室中激发等离子体,片刻之后关闭。然后从腔室内移出测试基片,并数出基片上增加的颗粒数。重复该过程直到处理3000个基片。如图4B所示,没有出现颗粒点数的尖峰,这说明腔室在整个3000个基片的运行过程中保持清洁。
除了以上所述,实验还显示出工艺200提供了好的可重复性。图5A和5B示出第一个被加工的沟槽的轮廓,其分别显示出它们在基片的中心和边缘形成的轮廓。图6A和图6B示出第3000个被加工的基片的沟槽轮廓,其分别显示出它们在基片的中心和边缘形成。第一个基片和第3000个基片的形成于中心的沟槽轮廓基本相同。同样,第一个基片和第3000个基片的形成于边缘的沟槽轮廓也基本相同。
本发明者还发现执行上述软清洁步骤时可提供的沟槽具有光滑的表面。工艺气体中的氩气被认为抛光了该表面,该表面是由于使用离子轰击的沟槽蚀刻步骤而造成的粗糙。也就是说,无偏置功率或最小偏置功率的氩气在其以相对低的流量通过基片表面时抛光了基片的表面。图7A示出由传统的蚀刻工艺形成的沟槽的图片。图7B示出了工艺200形成的沟槽图片,该工艺包括上述的软清洁步骤。图7B中的沟槽看起来比图7A中的沟槽平滑得多。
在另一个实施方案中,上述的软清洁步骤可与原位浅沟槽隔离的形成结合使用。参考图9和图9A-B,工艺300(图7)包括把基片70放于加工腔室101内的基座107上(步骤301)。该基片上有一氧化物垫层72,一氮化物层74位于该氧化物垫层之上,以及一成图案的光刻胶层76于该氮化物层之上。该氮化物层和氧化物层依次使用熟知的蚀刻技术剥开(步骤302和304)。使用熟知的各向异性蚀刻技术(步骤306)蚀刻一沟槽78。执行一软清洁步骤除去粘附在腔室内表面的副产物(步骤308)。可替换地,该软清洁步骤可按任何次序执行,例如可在氮化物层除去步骤之前或之后执行以除去副产物。然而,软清洁步骤优选执行于沟槽蚀刻步骤之后以获得额外的好处,如除去沟槽78的侧壁上损伤的硅层和使沟槽78的底部拐角变圆滑。
在执行软清洁步骤之后,从腔室移出基片(步骤310)。然后确定是否清洁腔室以除去积累的副产物(步骤312)。可以不同的方式做出该确定,其中一个方法说明如下。根据该方法,基于实验,在执行工艺300之前可以决定在每执行n个工艺(例如1000个工艺)后腔室需要被清洁。在步骤312,如果运行的工艺次数小于n,另一个基片被装载到腔室且步骤301-309被重复。反之,如果执行了n次工艺运行,则用干清洁或湿清洁步骤或两者清洁腔室(步骤304)。
这里所述的气体流量和RF功率水平是基于运行于AppliedMaterials制造的DPS+腔室中的蚀刻工艺,该腔室适合于8英寸晶片。本领域的普通技术人员将认识到这些值部分缘于腔室规格,且可根据所采用的别的设计和别的容积的腔室而改变。
前面所述的是针对本发明的某些优选实施方案,可以设计别的和进一步的本发明的实施方案而不偏离本发明的基本范围。比如,可替换的方案为在沟槽蚀刻步骤之前采用软清洁步骤。在另一个实施方案中,软清洁步骤可和深沟槽蚀刻工艺一起采用,或者和其它的硅蚀刻工艺一起采用。这些替换和别的替换以及等价方式应包含在本发明的范围内。

Claims (23)

1.一种加工被置于基片加工腔室内的硅基片的方法,该基片加工腔室有电源系统和偏压源系统,所述方法包括:
把所述基片送入所述基片加工腔室;
通过暴露所述基片于一等离子体中并使该等离子体偏向所述基片而于所述基片上蚀刻沟槽,该等离子体是通过自电源系统施加RF能量由第一蚀刻剂气体而形成的;
不施加偏置功率或施加最小偏置功率,通过在基片加工腔室内激发等离子体把粘附在所述的基片加工腔室内表面的副产物除去,该等离子体是由含卤素源的第二蚀刻剂气体而形成;以及
然后从所述的腔室移出所述的基片。
2.根据权利要求1所述的方法,其中所述基片被暴露于由第一气体所形成的所述等离子体中以在所述基片上蚀刻出沟槽。
3.根据权利要求1所述的方法,其中所述卤素源选自SF6,CF4,C2F6,C3F8,C4F8,CHF3和NF3
4.根据权利要求1所述的方法,其中所述第二蚀刻剂气体包含增强包含在第二蚀刻剂气体中的卤素源分解的气体源。
5.根据权利要求1所述的方法,其中所述第二蚀刻剂气体包括惰性气体。
6.根据权利要求5所述的方法,其中所述惰性气体是氩气。
7.根据权利要求1所述的方法,其中第二蚀刻剂气体包含CF4和O2
8.根据权利要求7所述的方法,其中O2的流量大约是CF4的20%。
9.根据权利要求7所述的方法,其中第二蚀刻剂气体还包括Ar。
10.根据权利要求1所述的方法,其中所述最小偏置功率大约是0.06瓦/cm2
11.根据权利要求1所述的方法,其中所述去除步骤是在蚀刻步骤之前进行的。
12.根据权利要求1所述的方法,还包括:
在对腔室进行干清洁或湿清洁操作之前,用蚀刻沟槽步骤和去除蚀刻副产物步骤加工至少100个基片。
13.根据权利要求12所述的方法,其中在对腔室进行干清洁或湿清洁操作之前,用蚀刻沟槽步骤和去除蚀刻副产物步骤加工至少1000个基片。
14.根据权利要求13所述的方法,其中在对腔室进行干清洁或湿清洁操作之前,用蚀刻沟槽步骤和去除蚀刻副产物步骤加工至少3000个基片。
15.一种加工被置于基片加工腔室中的硅基片的方法,该基片加工腔室有电源系统和偏压源系统,所述的方法包括:
(a)把所述的基片送入所述的腔室;
(b)使用各向异性等离子体蚀刻工艺在所述的基片上蚀刻沟槽;
(c)然后,在不使等离子体偏向所述的基片的情况下,暴露所述的蚀刻的沟槽于等离子体中,该等离子体由基本上由氧源,卤素源和一种惰性气体组成的蚀刻剂气体形成;
(d)从所述的腔室移出所述的基片;
(e)不执行干清洁或湿清洁步骤,使用上述步骤(a)-(d)加工至少100个基片。
16.根据根据权利要求15所述的方法,其中,不执行干清洁或湿清洁步骤,使用上述步骤(a)-(d)加工至少1000个基片。
17.根据根据权利要求15所术的方法,其中所述各向异性等离子体蚀刻工艺包括:
对所述腔室施加偏置功率以使所述等离子体偏向基片;
向腔室通入基本上由Cl2,N2和O2组成的气体混合物;以及
由所述气体混合物激发等离子体。
18.根据根据权利要求15所述的方法,其中步骤(c)包括:
关闭施加到所述腔室的偏置功率;
通入基本上由CF4,O2和Ar组成的蚀刻剂气体;以及
由所述蚀刻剂气体激发等离子体。
19.一种集成基片加工和腔室清洁步骤的方法,其中基片被置于基片加工腔室以被蚀刻,所述的方法包括:
把基片送入所述加工腔室;
通过向所述加工腔室施加偏置功率,暴露所述基片于由第一工作气体激发生成的等离子体中来蚀刻所述基片;
不加偏置功率或施加最小偏置功率于所述的加工腔室,通过暴露所述腔室于第二等离子体中分解的离子和自由基中而除去粘附在加工腔室上的蚀刻副产物,该等离子体由包含卤素气体的工作气体发生;
然后,从所述腔室移出所述被加工基片;以及
在用干清洁或湿清洁步骤清洁所述腔室之前,用暴露基片步骤和除去蚀刻副产物步骤加工至少3000多个基片。
20.根据权利要求19所述的方法,其中所述的第二等离子体是远离加工腔室激发的。
21.根据权利要求19所述的方法,其中所述的最小功率大约是0.06瓦/cm2
22.一种在被置于基片加工腔室内的硅基片上形成沟槽的方法,所述的方法包括:
暴露所述基片于通过施加来自电源系统的RF能量由第一蚀刻剂气体形成的等离子体中,并通过向基片加工腔室施加偏置功率而使等离子体偏向所述基片来蚀刻沟槽;以及
不施加偏置功率或施加最小偏置功率,激发所述基片加工腔室内由基本上由CF4,O2和Ar组成的第二蚀刻剂气体形成的等离子体,以除去粘附在所述基片加工腔室内表面的蚀刻副产物。
23.一种基片加工系统,其包括:
一基片加工腔室;
一气体分配系统,其配置成向所述基片加工腔室通入气体;
一等离子体发生系统,其配置成使所述基片加工腔室内的气体生成等离子体;
一偏置功率发生系统,其配置成向一基座施加偏置功率;
一基片传输系统,其配置成把基片送入基片加工腔室并从中取出基片;
一控制器,用于控制气体分配系统,等离子体发生系统,偏置功率发生系统和基片传输系统;以及
一连到控制器上的存储器,所述存储器包括一计算机可读介质,其内置有计算机可读程序以指示所述基片加工系统操作,所述的计算机可读程序包括:
(i)控制所述基片传输系统把基片送入所述基片加工腔室的计算机指令;
(ii)控制所述气体分配系统把第一工作气体通入基片加工腔室的计算机指令;
(iii)控制所述等离子体发生系统和所述偏置功率发生系统以在所述基片加工腔室内由第一工作气体激发第一等离子体并蚀刻所述基片的计算机指令;
(iv)控制所述气体分配系统把包含卤素源的第二工作气体通入所述基片加工腔室的计算机指令;以及
(v)控制所述等离子体发生系统和所述偏置功率发生系统以除去粘附在所述的基片加工腔室内壁的颗粒的计算机指令,该步骤是在不使第二等离子体偏向所述基片或最小程度地使第二等离子体偏向所述基片时,在所述基片加工腔室内通过激发由第二工作气体生成第二等离子体来完成的;
其中,在清洁所述腔室之前,所述计算机指令(i)-(v)控制基片传输系统,气体分配系统,等离子体发生系统和偏置功率发生系统以加工至少99个以上的基片。
CNB018173764A 2000-09-15 2001-09-13 基片加工方法和基片加工系统 Expired - Fee Related CN100386851C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/662,677 2000-09-15
US09/662,677 US6566270B1 (en) 2000-09-15 2000-09-15 Integration of silicon etch and chamber cleaning processes

Publications (2)

Publication Number Publication Date
CN1717787A true CN1717787A (zh) 2006-01-04
CN100386851C CN100386851C (zh) 2008-05-07

Family

ID=24658715

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018173764A Expired - Fee Related CN100386851C (zh) 2000-09-15 2001-09-13 基片加工方法和基片加工系统

Country Status (7)

Country Link
US (1) US6566270B1 (zh)
EP (1) EP1320876A2 (zh)
JP (1) JP2004509464A (zh)
KR (1) KR100848522B1 (zh)
CN (1) CN100386851C (zh)
TW (1) TWI292591B (zh)
WO (1) WO2002023611A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101903989B (zh) * 2007-12-21 2013-04-17 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻
CN103187236A (zh) * 2011-12-27 2013-07-03 台湾积体电路制造股份有限公司 具有有效的无损害原位灰化的等离子体蚀刻器设计
CN108519520A (zh) * 2018-04-08 2018-09-11 华北电力大学(保定) 一种可控温度可调气氛的粉尘比电阻测试装置
CN111785624A (zh) * 2019-04-04 2020-10-16 南亚科技股份有限公司 形成浅沟渠结构的方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273082A (ja) * 2002-03-14 2003-09-26 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
KR100457844B1 (ko) * 2002-08-27 2004-11-18 삼성전자주식회사 반도체 장치의 식각 방법
JP4131813B2 (ja) * 2002-10-24 2008-08-13 株式会社半導体エネルギー研究所 プラズマエッチング方法及び半導体装置の作製方法
JP3905462B2 (ja) * 2002-11-20 2007-04-18 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US6802945B2 (en) * 2003-01-06 2004-10-12 Megic Corporation Method of metal sputtering for integrated circuit metal routing
US7179663B2 (en) * 2004-04-16 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. CDA controller and method for stabilizing dome temperature
US20050269294A1 (en) * 2004-06-08 2005-12-08 Tokyo Electron Limited Etching method
CN100352013C (zh) * 2004-07-16 2007-11-28 鸿富锦精密工业(深圳)有限公司 干蚀刻后处理方法
CN100466218C (zh) * 2004-07-22 2009-03-04 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US7393459B2 (en) * 2004-08-06 2008-07-01 Applied Materials, Inc. Method for automatic determination of substrates states in plasma processing chambers
JP2006270030A (ja) * 2005-02-28 2006-10-05 Tokyo Electron Ltd プラズマ処理方法、および後処理方法
KR101147383B1 (ko) 2005-11-01 2012-05-23 매그나칩 반도체 유한회사 반도체 소자의 딥 트렌치 형성 방법
KR100758296B1 (ko) * 2006-01-31 2007-09-12 삼성전자주식회사 트렌치의 형성 방법
US7410593B2 (en) * 2006-02-22 2008-08-12 Macronix International Co., Ltd. Plasma etching methods using nitrogen memory species for sustaining glow discharge
JP4914119B2 (ja) * 2006-05-31 2012-04-11 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
KR100827538B1 (ko) * 2006-12-28 2008-05-06 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US20090047870A1 (en) * 2007-08-16 2009-02-19 Dupont Air Products Nanomaterials Llc Reverse Shallow Trench Isolation Process
US9039908B2 (en) * 2008-08-27 2015-05-26 Applied Materials, Inc. Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features
JP5163894B2 (ja) * 2008-11-11 2013-03-13 信越化学工業株式会社 ドライエッチング時間の決定方法、及びドライエッチング方法
US8946812B2 (en) 2011-07-21 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103021924A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法
US9142392B2 (en) * 2013-04-29 2015-09-22 Varian Semiconductor Equipment Associates, Inc. Self-cleaning radio frequency plasma source
JP6284786B2 (ja) * 2014-02-27 2018-02-28 東京エレクトロン株式会社 プラズマ処理装置のクリーニング方法
US20220283029A1 (en) * 2019-08-06 2022-09-08 Applied Materials, Inc. Methods for detection using optical emission spectroscopy

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5158644A (en) * 1986-12-19 1992-10-27 Applied Materials, Inc. Reactor chamber self-cleaning process
JPH0223615A (ja) * 1988-07-12 1990-01-25 Sharp Corp 半導体装置の製造方法
US4985113A (en) * 1989-03-10 1991-01-15 Hitachi, Ltd. Sample treating method and apparatus
JPH02290022A (ja) * 1989-04-28 1990-11-29 Sony Corp ドライエッチング方法
JP2877354B2 (ja) * 1989-06-08 1999-03-31 株式会社東芝 表面処理方法および半導体装置の製造方法
JP2884970B2 (ja) * 1992-11-18 1999-04-19 株式会社デンソー 半導体のドライエッチング方法
JP3297963B2 (ja) * 1994-07-04 2002-07-02 ソニー株式会社 プラズマエッチング方法
US5626775A (en) * 1996-05-13 1997-05-06 Air Products And Chemicals, Inc. Plasma etch with trifluoroacetic acid and derivatives
US6127278A (en) * 1997-06-02 2000-10-03 Applied Materials, Inc. Etch process for forming high aspect ratio trenched in silicon
US6069086A (en) * 1998-04-30 2000-05-30 Applied Materials, Inc. Non-HBr shallow trench isolation etch process
US6235213B1 (en) * 1998-05-18 2001-05-22 Micron Technology, Inc. Etching methods, methods of removing portions of material, and methods of forming silicon nitride spacers
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101903989B (zh) * 2007-12-21 2013-04-17 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻
CN103187236A (zh) * 2011-12-27 2013-07-03 台湾积体电路制造股份有限公司 具有有效的无损害原位灰化的等离子体蚀刻器设计
CN103187236B (zh) * 2011-12-27 2016-04-06 台湾积体电路制造股份有限公司 具有有效的无损害原位灰化的等离子体蚀刻器设计
CN108519520A (zh) * 2018-04-08 2018-09-11 华北电力大学(保定) 一种可控温度可调气氛的粉尘比电阻测试装置
CN108519520B (zh) * 2018-04-08 2023-09-26 华北电力大学(保定) 一种可控温度可调气氛的粉尘比电阻测试装置
CN111785624A (zh) * 2019-04-04 2020-10-16 南亚科技股份有限公司 形成浅沟渠结构的方法

Also Published As

Publication number Publication date
EP1320876A2 (en) 2003-06-25
KR20030031190A (ko) 2003-04-18
WO2002023611A2 (en) 2002-03-21
JP2004509464A (ja) 2004-03-25
KR100848522B1 (ko) 2008-07-25
US6566270B1 (en) 2003-05-20
TWI292591B (en) 2008-01-11
CN100386851C (zh) 2008-05-07
WO2002023611A3 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
CN100386851C (zh) 基片加工方法和基片加工系统
CN1276477C (zh) 集成电路浅沟槽隔离方法
US6599842B2 (en) Method for rounding corners and removing damaged outer surfaces of a trench
US6872322B1 (en) Multiple stage process for cleaning process chambers
US8912633B2 (en) In-situ photoresist strip during plasma etching of active hard mask
CN101317248B (zh) 在蚀刻层中提供特征的方法和装置
US6235640B1 (en) Techniques for forming contact holes through to a silicon layer of a substrate
US20060194439A1 (en) Etch with striation control
CN101076456A (zh) 用于调整一组等离子体处理步骤的方法和装置
CN1906747A (zh) 用于刻蚀掩模的系统和方法
JP2626913B2 (ja) シリコン表面の処理方法
WO2007041423A1 (en) Vertical profile fixing
US20120138227A1 (en) Spacer formation for array double patterning
CN1797194A (zh) 去除相移掩模上生长的杂质的方法
WO2006028673A1 (en) Etch with uniformity control
US20090068767A1 (en) Tuning via facet with minimal rie lag
JP2008112854A (ja) 半導体装置の製造方法
KR20020077191A (ko) 반도체 장치 제조 방법
US20220344158A1 (en) Method and device for controlling a thickness of a protective film on a substrate
WO2008127452A2 (en) Glue layer for hydrofluorocarbon etch
CN1218986A (zh) 多晶硅的腐蚀方法和腐蚀装置
VOSHCHENKOV Fundamentals of plasma etching for silicon technology (Part 1)
KR20010056698A (ko) 반도체 제조 장치의 플라즈마 처리 방법
JPH0646630B2 (ja) プラズマ処理方法
KR20030061515A (ko) 반도체 건식식각장치 및 이를 이용한 건식식각방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080507

Termination date: 20100913