KR20210038938A - 플라즈마 공정을 위한 방법 및 장치 - Google Patents
플라즈마 공정을 위한 방법 및 장치 Download PDFInfo
- Publication number
- KR20210038938A KR20210038938A KR1020217005912A KR20217005912A KR20210038938A KR 20210038938 A KR20210038938 A KR 20210038938A KR 1020217005912 A KR1020217005912 A KR 1020217005912A KR 20217005912 A KR20217005912 A KR 20217005912A KR 20210038938 A KR20210038938 A KR 20210038938A
- Authority
- KR
- South Korea
- Prior art keywords
- applying
- electrode
- edge
- substrate
- plasma
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 113
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 238000010894 electron beam technology Methods 0.000 claims abstract description 37
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims description 73
- 239000004065 semiconductor Substances 0.000 claims description 33
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 19
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims description 4
- 230000001939 inductive effect Effects 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 30
- 238000005530 etching Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000012212 insulator Substances 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 230000001681 protective effect Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 11
- 230000004907 flux Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000000376 reactant Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 7
- 230000003628 erosive effect Effects 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical group FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 125000003277 amino group Chemical group 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32348—Dielectric barrier discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32422—Arrangement for selecting ions or species in the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32541—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/3255—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/06—Sources
- H01J2237/063—Electron sources
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Abstract
일 실시형태에서, 플라즈마 공정 시스템은, 진공 챔버, 처리될 기판을 홀딩하도록 구성된 기판 홀더를 포함하며, 기판 홀더는 진공 챔버에 배치된다. 시스템은, 기판 홀더의 주변 영역 위에 배치된 전자 소스를 더 포함하며, 전자 소스는 기판 홀더의 주변 영역을 향해 전자빔을 발생시키도록 구성된다.
Description
관련 출원에 대한 상호 참조
본 출원은 2018년 8월 30일자로 출원된 미국 가출원 번호 제62/724,865호, 및 2018년 12월 17일자로 출원된 미국 가출원 번호 제16/221,918호의 이익을 주장하며, 이들은 본원에 참조로 포함된다.
본 발명은 일반적으로 플라즈마 공정(plasma processing)에 관한 것으로서, 구체적인 실시형태에서, 플라즈마 공정을 위한 방법 및 장치에 관한 것이다.
최근 수십 년 동안, 플라즈마 공정은 다수의 산업에서 다양한 적용예를 확인하였다. 예를 들어, 플라즈마 공정은, 마이크로 전자 회로, 평면 패널 또는 다른 디스플레이, 태양 전지, 마이크로 전자 기계 시스템 등의 제조에 사용되는 얇은 층의 증착 또는 에칭을 포함하는, 재료의 증착 또는 제거를 위해 일상적으로 사용된다.
반도체 소자의 제조는, 기판 상의 다수의 재료층의 형성, 패터닝(patterning), 및 제거를 포함하는 일련의 기술을 포함한다. 현재 및 차세대 반도체 소자의 물리적 및 전기적 사양을 달성하기 위해, 다양한 패터닝 공정에 대해, 구조적 무결성을 유지하면서 형상부(feature) 크기의 감소를 가능하게 하는 공정 흐름이 바람직하다. 역사적으로, 트랜지스터는 미세 가공을 통해, 배선/금속 배선이 위에 형성되면서 하나의 평면에 생성되었기 때문에, 2차원(2D) 회로 또는 2D 제조를 특징으로 하였다. 비례 축소(scaling) 노력으로 2D 회로에서 단위 면적당 트랜지스터의 수가 크게 증가되었지만, 비례 축소가 나노미터 범위의 반도체 소자 제조 노드에 진입함에 따라, 비례 축소 노력은 더 많은 문제에 직면하고 있다.
소자 구조물이 조밀해지고 수직으로 전개됨에 따라, 정밀 재료 공정에 대한 요구가 더욱 불가피하게 되었다. 플라즈마 공정에서 선택성, 프로파일 제어, 막 정합성(conformality), 및 균일성 간의 균형을 관리하기가 어려울 수 있다. 따라서, 재료를 정밀하게 조작하고 첨단 비례 축소 문제를 충족시키기 위해, 에칭 및 증착 방식에 최적인 공정 조건을 구분하여 제어하는 장비 및 기술이 바람직하다.
각 세대의 반도체 기술에서, 재료가 정밀하게 조작되어야 할 뿐만 아니라, 반도체 웨이퍼에 걸쳐서 충분한 균일성도 유지되어야 한다. 특히, 에지의 형상부는 웨이퍼의 중앙의 형상부와 유사하게 보이고 기능해야 한다. 웨이퍼에 걸친 그러한 편차가 과도한 경우, 웨이퍼의 에지에 형성된 칩이 폐기되어야 하므로, 공정 수율을 크게 감소시킨다.
반도체 소자의 제조에서 플라즈마 공정이 통상적으로 사용된다. 예를 들어, 플라즈마 에칭 및 플라즈마 증착은 반도체 소자 제조 동안의 통상적인 공정 단계이다. 반도체 제조에 사용되는 대형 웨이퍼 크기(예를 들어, 300 mm)로 인해, 플라즈마 공정 동안 웨이퍼에 걸친 편차를 제어하는 것은 어렵다.
본 발명의 일 실시형태에 따라, 플라즈마 공정 시스템은, 진공 챔버, 처리될 기판을 홀딩하도록 구성된 기판 홀더를 포함하며, 기판 홀더는 진공 챔버에 배치된다. 시스템은, 기판 홀더의 주변 영역 위에 배치된 전자 소스(electron source)를 더 포함하며, 전자 소스는 기판 홀더의 주변 영역을 향해 전자빔(electron beam)을 발생시키도록 구성된다.
본 발명의 대안적인 실시형태에 따라, 공정 방법은, 진공 챔버 내에 배치된 기판 홀더 상에 처리될 기판을 배치하는 단계를 포함하며, 기판은 주변 영역에 의해 둘러싸인 중앙 영역을 포함한다. 전자 소스로부터, 탄도 전자(ballistic electron)를 포함하는 전자빔이 주변 영역을 향해 지향된다.
본 발명의 대안적인 실시형태에 따라, 플라즈마 시스템의 전자 발생 장치는, 중앙 부분의 둘레에 배치된 에지 전극 부분을 포함한다. 에지 전극 부분은, 중앙 부분의 직경보다 더 큰 내경; 내경 미만의 두께; 내경과 외경 사이에 배치된 제1 전도성 영역; 및 직류(DC) 전원 공급기를 제1 전도성 영역에 결합하기 위한 제1 전기 결합 구성 요소를 포함한다. 에지 전극 부분은, 플라즈마 시스템의 플라즈마에 노출되도록 구성되고 전자를 발생시키도록 구성되는 외측 표면을 더 포함한다.
이제 본 발명, 및 이의 장점에 대한 보다 완전한 이해를 위해, 첨부된 도면과 함께 고려되는 이하의 설명을 참조하며, 첨부된 도면으로서:
도 1은 DC 바이어스 에지 전극을 포함하는 플라즈마 공정 장치의 일 실시형태의 개략도이다;
도 2는 표면에서의 예시적인 전자-자극(electron-stimulated) 화학 반응의 도면이다;
도 3은 반도체 웨이퍼 상의 예시적인 극단 에지 영역의 도면이다;
도 4a는 반도체 웨이퍼의 중앙 부분에서 개구를 에칭하는 예시적인 도면이다;
도 4b는 반도체 웨이퍼의 극단 에지 영역에서 개구를 에칭하는 예시적인 도면이다;
도 4c는 전자빔이 있는 경우에 반도체 웨이퍼의 극단 에지 부분에서 개구를 에칭하는 예시적인 도면이다;
도 5는 에지 전극을 포함하는 상부 전극 조립체의 일 실시형태의 평면도이다;
도 6은 에지 전극 및 중앙 전극을 포함하는 상부 전극 조립체의 대안적인 실시형태의 평면도이다;
도 7은 에지 전극 및 중앙 전극을 포함하는 상부 전극 조립체의 다른 실시형태의 평면도이다;
도 8은 에지 전극이 마스크에 의해 보호되는 마스킹된 상부 전극 조립체의 일 실시형태의 개략적인 정면 단면도이다;
도 9는 유전체로 보호된 에지 전극에 대한 전자빔의 예시적인 역학을 도시한다;
도 10은 에지 전극 및 중앙 전극을 포함하는 보호된 상부 전극 조립체의 일 실시형태의 개략적인 정면 단면도이다;
도 11a는 플라즈마 공정 장치에서의 에지 전극, 중앙 전극, 및 기판 홀더의 독립적인 바이어스의 개략도이다;
도 11b는 플라즈마 공정 장치에서의 에지 전극, 중앙 전극, 및 기판 홀더를 위한 일부 실시형태의 바이어스 구성의 표이다;
도 12는 상부 전극 조립체를 통하여 가스 공급되고, DC 바이어스 에지 전극을 포함하는 플라즈마 공정 장치의 일 실시형태의 개략도이다;
도 13은 에지 전극 및 중앙 전극, 그리고 가스 공급을 위한 도관을 포함하는 상부 전극 조립체의 일 실시형태의 평면도이다;
도 14는 에지 전극 및 중앙 전극, 그리고 가스 공급을 위한 도관을 포함하는 보호된 상부 전극 조립체의 일 실시형태의 개략적인 정면 단면도이다; 그리고
도 15는 주 플라즈마 진공 챔버의 외부에 있는 전자 소스를 포함하는 플라즈마 시스템의 일 실시형태의 개략도이다.
상이한 도면의 해당 숫자 및 기호는 달리 명시되지 않는 한, 대체로 대응하는 부분을 지칭한다. 도면은 실시형태의 관련 양태를 명확하게 예시하기 위해 도시되며, 반드시 일정한 비율로 도시된 것은 아니다. 또한, 다양한 도면에서의 가스 도관의 수, 크기, 및 위치 설정은 실제 가스 도관의 수, 크기, 및 위치 설정을 반영하지 않으며, 단지 관련 개념을 예시하도록 의도된 것일 뿐이다.
도 1은 DC 바이어스 에지 전극을 포함하는 플라즈마 공정 장치의 일 실시형태의 개략도이다;
도 2는 표면에서의 예시적인 전자-자극(electron-stimulated) 화학 반응의 도면이다;
도 3은 반도체 웨이퍼 상의 예시적인 극단 에지 영역의 도면이다;
도 4a는 반도체 웨이퍼의 중앙 부분에서 개구를 에칭하는 예시적인 도면이다;
도 4b는 반도체 웨이퍼의 극단 에지 영역에서 개구를 에칭하는 예시적인 도면이다;
도 4c는 전자빔이 있는 경우에 반도체 웨이퍼의 극단 에지 부분에서 개구를 에칭하는 예시적인 도면이다;
도 5는 에지 전극을 포함하는 상부 전극 조립체의 일 실시형태의 평면도이다;
도 6은 에지 전극 및 중앙 전극을 포함하는 상부 전극 조립체의 대안적인 실시형태의 평면도이다;
도 7은 에지 전극 및 중앙 전극을 포함하는 상부 전극 조립체의 다른 실시형태의 평면도이다;
도 8은 에지 전극이 마스크에 의해 보호되는 마스킹된 상부 전극 조립체의 일 실시형태의 개략적인 정면 단면도이다;
도 9는 유전체로 보호된 에지 전극에 대한 전자빔의 예시적인 역학을 도시한다;
도 10은 에지 전극 및 중앙 전극을 포함하는 보호된 상부 전극 조립체의 일 실시형태의 개략적인 정면 단면도이다;
도 11a는 플라즈마 공정 장치에서의 에지 전극, 중앙 전극, 및 기판 홀더의 독립적인 바이어스의 개략도이다;
도 11b는 플라즈마 공정 장치에서의 에지 전극, 중앙 전극, 및 기판 홀더를 위한 일부 실시형태의 바이어스 구성의 표이다;
도 12는 상부 전극 조립체를 통하여 가스 공급되고, DC 바이어스 에지 전극을 포함하는 플라즈마 공정 장치의 일 실시형태의 개략도이다;
도 13은 에지 전극 및 중앙 전극, 그리고 가스 공급을 위한 도관을 포함하는 상부 전극 조립체의 일 실시형태의 평면도이다;
도 14는 에지 전극 및 중앙 전극, 그리고 가스 공급을 위한 도관을 포함하는 보호된 상부 전극 조립체의 일 실시형태의 개략적인 정면 단면도이다; 그리고
도 15는 주 플라즈마 진공 챔버의 외부에 있는 전자 소스를 포함하는 플라즈마 시스템의 일 실시형태의 개략도이다.
상이한 도면의 해당 숫자 및 기호는 달리 명시되지 않는 한, 대체로 대응하는 부분을 지칭한다. 도면은 실시형태의 관련 양태를 명확하게 예시하기 위해 도시되며, 반드시 일정한 비율로 도시된 것은 아니다. 또한, 다양한 도면에서의 가스 도관의 수, 크기, 및 위치 설정은 실제 가스 도관의 수, 크기, 및 위치 설정을 반영하지 않으며, 단지 관련 개념을 예시하도록 의도된 것일 뿐이다.
플라즈마 공정 동안 제조 수율을 개선하기 위해, 본 발명의 실시형태는, 웨이퍼의 주변 영역 위에 놓이는 전극 조립체의 주변 영역에서 전자빔이 선택적으로 발생되는, 플라즈마 공정 도구 및 방법을 개시한다. 전자빔은, 이러한 주변 영역에서 웨이퍼 표면의 반응성을 변화시키기 위해, 플라즈마 공정 동안 동시에 또는 순차적으로 선택적으로 인가될 수 있으며, 이는 웨이퍼의 중앙 영역 및 웨이퍼의 주변 영역에서 소자 간의 편차를 완화시키도록 돕는다.
플라즈마 공정 장치의 일 실시형태는 도 1 내지 도 3을 사용하여 설명될 것이다. 공정 도구의 예시적인 적용예는 도 4a 내지 도 4c를 사용하여 설명될 것이다. 도 1의 플라즈마 도구에 사용될 수 있는 상부 전극 조립체의 실시형태는 도 5 내지 도 8, 도 10을 사용하여 설명될 것이다. 플라즈마 공정 장치의 다른 실시형태는 도 12를 사용하여 설명될 것이다. 도 12의 플라즈마 도구에 사용될 수 있는 상부 전극 조립체의 실시형태는 도 13 및 도 14를 사용하여 설명될 것이다. 주 플라즈마 진공 챔버의 외부에 있는 전자 소스를 갖는 일 실시형태는 도 15를 사용하여 설명될 것이다.
도 1은 DC 바이어스 에지 전극을 포함하는 플라즈마 공정 장치의 일 실시형태의 개략도이다.
이러한 실시형태에서, 플라즈마 공정 장치(100)는, 공정 챔버(105)(예를 들어, 진공 챔버), 가스 투입 시스템(110), 기판 홀더(115), 및 상부 전극 조립체(120), 및 코일(125)을 포함한다. 가스 투입 시스템(110)은 공정 챔버(105) 내로 공정 가스를 제공한다. 가스 투입 시스템(110)은 다수의 투입부를 포함할 수 있으며, 공정 챔버(105) 내로 상이한 가스를 투입할 수 있다. 일 실시형태에서, 무선 주파수(RF) 바이어스가 코일(125)에 인가되어, 공정 챔버(105)의 영역(130)에서 유도성 결합 플라즈마(ICP)를 발생시킨다. 다른 실시형태에서, 플라즈마는 용량성 결합 플라즈마(CCP), 마이크로파 플라즈마로서 발생될 수 있거나, 다른 방법에 의해 발생될 수 있다. 소재(workpiece) 또는 기판(135)(예를 들어, 반도체 웨이퍼)이 기판 홀더(115) 상에 배치될 수 있다. 일 실시형태에서, RF 바이어스는 정합망(137)을 통하여 기판 홀더(115) 및 기판(135)에 인가될 수 있다.
또한, 포커스 링(focus ring)(139)이 기판(135)의 둘레에 배치될 수 있다. 일부 실시형태에서, 플라즈마 공정은 반응성 이온 에칭(RIE) 공정, 원자층 에칭(ALE) 공정 등과 같은 에칭 공정일 수 있다. 다른 실시형태에서, 플라즈마 공정은 플라즈마 강화 물리 기상 증착(PVD) 공정, 플라즈마 강화 화학 기상 증착(CVD) 공정, 원자층 증착(ALD) 공정 등과 같은 증착 공정일 수 있다. 또 다른 실시형태에서, 플라즈마 공정은 기판의 임의의 물리적 또는 화학적 변형을 야기할 수 있다.
일 실시형태에서, 상부 전극 조립체(120)는, 에지 전극(140), 및 선택적으로 중앙 전극(145)을 포함한다. 추가로 설명되는 바와 같이, 에지 전극(140)은 탄도 전자를 위한 전자 소스일 수 있다. 기판(135)이 대체로 원형 형상인 실시형태에서, 에지 전극(140) 및 선택적인 중앙 전극(145)은 각각 환형 및 원형 형상일 수 있다. 기판(135), 상부 전극 조립체(120), 그리고 에지 및 중앙 전극(140 및 145)은 0이 아닌 높이이기 때문에, 원형이라는 용어는 보다 정확하게는 원통형을 의미하는 것으로 의도되며, 환형이라는 용어는 보다 정확하게는 환형 원통의 형상을 의미하는 것으로 의도됨을 본원에서 이해한다.
직류(DC) 공급기(150)는 에지 전극(140)에 DC 바이어스를 제공한다. 다양한 실시형태에서, DC 바이어스는 연속형 또는 펄스형(pulsed)일 수 있다. 일 실시형태에서, 에지 전극(140)에 공급되는 DC 바이어스는 기판(135)의 주변 영역(예를 들어, 극단 에지 영역(165))에 대하여 음(negative)이므로, 극단 에지 영역(165)으로부터 에지 전극(140)으로 전기장을 생성한다. 이러한 전기장의 영향에 따라, 플라즈마 중의 양으로 하전된 이온이 에지 전극(140)을 향해 가속되어 일부가 이와 충돌한다. 일부의 이러한 충돌 시에, 에지 전극(140)으로부터 전자가 방출된다. 이러한 전자는, 가스의 이온화로 인해 비롯되는 플라즈마 전자와 이들을 구별하기 위해, 2차 전자로 지칭된다. 표면으로부터 방출되는 2차 전자의 수 대 이와 충돌하는 양이온의 수의 비율은 2차 전자 방출 계수이다. 2차 전자 방출 계수는 다양한 요인에 따라 좌우된다. 이는 대체로 산화물 표면의 경우 더 높고, 금속 표면의 경우 더 낮다. 규소 표면의 경우, 전형적인 2차 전자 방출 계수는 약 0.1(예를 들어, 일 예시로서 100 V 이온의 경우 0.027)일 수 있으며, 이는 규소 전극 표면과 충돌하는 10개의 이온마다, 하나의 2차 전자가 발생될 수 있음을 의미한다.
에지 전극(140)으로부터 방사되는 2차 전자는, 공정에서의 획득 에너지 및 전기장의 영향에 따라, 기판(135)의 극단 에지 영역(165)을 향해 가속되지만, 진로에서 벗어나서 산란될 수 있으며, 플라즈마에 존재하는 다양한 종과의 충돌 시에 에너지를 잃을 수도 있다. 탄도 전자(160)는 플라즈마에서 충돌을 겪지 않고, 전기장에 의해 이들에 부여된 최대 에너지를 가지면서 극단 에지 영역(165)에 도달한다. 예를 들어, 에지 전극(140)과 극단 에지 영역(165) 사이의 전위차가 300 V인 경우, 탄도 전자(160)는 약 300 eV의 에너지를 가지면서 기판(135)에 도달할 수 있다. 거의 탄도인 다른 전자는, 대부분의 에너지를 유지하면서 적은 수의 거의 탄성 충돌만을 겪을 수 있으며, 그 위에서 화학 반응을 자극하기에 충분한 큰 에너지로 기판에 도달할 수 있다. 또 다른 전자는 많은 충돌을 겪을 수 있으며, 대략적으로 플라즈마에서의 평균 전자 온도에 해당하는 에너지를 가질 수 있다.
DC 전원 공급기로부터 에지 전극(140)으로 인가되는 DC 바이어스의 크기는 에너지에 영향을 줄 뿐만 아니라, 극단 에지 영역(165)에 도달하는 전자의 수에도 영향을 준다. 표면에서 화학 반응을 자극하기 위해 필요한 전자 에너지는, 표면 및 원하는 화학 반응에 따라 좌우된다. 많은 관심 플라즈마 공정에서, 대략 수백 전자볼트의 에너지가 표면에서의 반응 속도를 가속시키거나 감속시킬 수 있는 반면에, 다른 경우에, 대략 수십 전자볼트의 에너지로 충분할 수 있다. 또한, 에지 전극에 인가되는 DC 바이어스의 크기는, 충분한 수의 전자가 충분한 에너지로 극단 에지 영역(165)에 도달하도록 보장하기에 충분해야 할 수 있다. 일부 실시형태에서, 에지 전극(140)에 인가되는 DC 바이어스는, 기판(135) 상의 다른 곳에서 발생하는 최소 전위와 다소 상이할 수 있는, 기판(135)의 극단 에지 영역(165) 상에서 발생하는 최소 전위에 대하여 음이다. RF 바이어스가 기판(135)에 공급되는 경우, 최소 전위는 RF 사이클의 최대 음의 지점에서 발생한다. RF 바이어스가 커패시턴스를 통해 기판(135)에 공급되는 경우, DC 셀프-바이어스(self-bias)도 기판(135) 상에서 발생할 수 있으며, 총 기판 바이어스에 기여할 수 있다. 이러한 기판 셀프-바이어스는 시스템 및 작동 파라미터 둘 모두에 따라 좌우된다. 다양한 실시형태에서, 에지 전극(140)에 인가되는 DC 바이어스는, 50 V 내지 1000 V의 범위, 및 일 실시형태에서 약 500 V 내지 1000 V의 범위이도록 선택된다. 일부 실시형태에서, 에지 전극(140)에 인가되는 DC 바이어스는, 기판 RF 바이어스가 온인 동안에 인가될 수 있다. 다른 실시형태에서, 에지 전극(140)에 인가되는 DC 바이어스, 및 기판 RF 바이어스는 교대로 인가될 수 있다. 예시로서, 기판 RF 바이어스는 턴 오프될 수 있고, 그 다음, DC 펄스가 에지 전극(140)에 인가될 수 있으며, DC 펄스 후에 기판 RF 바이어스가 턴 온될 수 있고, 시퀀스가 반복될 수 있다. 이러한 실시형태는 특히 기판 셀프-바이어스가 큰 경우 유리하다.
2차 전자는 처음에 에지 전극(140)으로부터 다양한 각도로 방출될 수 있으며, 전자가 플라즈마에서의 충돌로 인해 방향을 변경할 수 있지만, 전기장은 에지 전극(140)의 표면에 수직인 방향을 따라 가장 강하고, 그 방향으로 많은 전자를 지향시킬 때 매우 효과적이다. 결과적으로, 에지 전극에 음의 DC 바이어스를 인가함으로써, 탄도 전자 및 거의 탄도 전자의 빔이 발생된다. 적절한 근사치로, 2차 전자 밀도는 환형의 단면이고, 에지 전극(140)의 치수를 반영한다. 이러한 2차 전자는 실질적으로 에지 전극에 수직인 경로로 이동하며, 기판(135)의 주변 영역에 충돌한다. 따라서, 탄도 전자 및 거의 탄도 전자는 높은 레벨의 공간 정밀도로 기판(135)의 주변 영역에 전달된다.
도 1에 도시된 바와 같이, 2차 전자는 기판(135) 상의 극단 에지 영역(165) 상에 충돌한다. 에지 전극(140)은, 기판에 도달하는 전자의 빔이 기판(135)의 극단 에지 영역(165)을 적절한 근사치로 커버하도록 설계된다. 일 실시형태에서, 상부 전극 조립체(120)는 기판에 대하여 중앙에 있도록 플라즈마 공정 시스템에 위치될 수 있으며, 에지 전극(140)의 내부 반경 및 폭은, 기판(135)의 극단 에지 영역(165)의 내부 반경 및 폭과 대략적으로 동일할 수 있다.
다른 실시형태에서, 에지 전극(140)의 폭은 기판(135)의 극단 에지 영역(165)의 폭보다 더 클 수 있으므로, 전자빔이 기판(135)을 커버하는 동시에 기판(135)의 외부로 다소 연장된다. 기판(135)의 에지를 넘어서는 전자빔의 연장은 적어도 두 가지 방식으로 유용할 수 있다. 플라즈마 작업 동안, 이온은 기판(135)과 포커스 링(139) 사이에 통상적으로 존재하는 작은 간극을 통과할 수 있지만, 간극의 내부는 흔히 전자에 의해 차단된다. 따라서, 간극 내의 기판 홀더(115) 상에 양전하가 축적될 수 있다. 결과적으로, 이러한 전하는 기판(135)의 에지 근처의 전위를 변화시킴으로써, 극단 에지(165)와 나머지 기판(135) 간에 원하는 플라즈마 공정의 차이를 야기한다. 전자빔이 간극 영역을 커버하는 경우, 빔 전자가 중성화되므로, 그 곳에서 양전하의 축적을 방지한다. 또한, 기판(135)의 에지를 넘어서는 전자빔의 연장은, 에지 전극(140)에 대한 기판(135)의 배치 시에 임의의 오정렬의 영향을 감소시킨다.
2차 전자를 발생시키는 것과 더불어, 에지 전극(140) 상에 충돌하는 양이온(도시되지 않음)은, 스퍼터링으로 알려진 공정에서, 전극 재료의 원자를 축출할 수도 있다. 이 경우, 이러한 원자는 플라즈마에 진입하여 기판(135)에 도달할 수 있다. 에지 전극(140) 및 선택적인 중앙 전극(145)이 플라즈마에 직접 노출되는 경우, 이들은 의도된 플라즈마 공정에 유해하지 않도록 특별히 선택된 재료로 제조될 수 있다. 대안적으로, 에지 전극(140) 및 선택적인 중앙 전극(145)은, 의도된 플라즈마 공정에 유해하지 않는 재료로 제조된 보호용 층으로 피복될 수 있다. 상부 전극 조립체(120)의 실시형태 및 다른 특성은 아래에 추가로 설명된다.
일부 실시형태에서, 기판(135)의 표면이 플라즈마로부터의 이온에 노출되는 동시에, 전자의 빔이 기판(135) 상으로 지향될 수 있다. 이 경우, 빔 전자가 극단 에지 영역(165)에 존재하면서, 이온이 기판(135)의 표면과 상호 작용한다. 대안적으로, 일부 실시형태에서, 전자의 빔이 극단 에지 영역(165) 상으로 지향될 수 있고, 그 후에 이온 플럭스가 후속됨으로써, 기판(135)의 표면은 이온이 수용되는 시간과 상이한 시간에 전자를 수용할 수 있다.
도 2는 표면에서의 예시적인 전자-자극 화학 반응의 도면이다. 표면(210)은, 규소, 산화규소, 질화규소, 탄화규소, 포토레지스트, 바닥 반사 방지 코팅(BARC), 다양한 평탄화 재료, 하드 마스크 등과 같은, 재료의 상부 표면 또는 측벽을 포함하는 임의의 재료의 임의의 표면일 수 있다. 특히, 표면(210)은, 플라즈마 에칭 공정 동안 에칭 마스크로 사용되는 임의의 층의 표면일 수 있다. 표면(210)은 도 2에서 수소-중단된(hydrogen-terminated) 것으로 도시되지만, 보다 일반적으로는, 이는 히드록실기, 할로겐 원자, 아민기, 불화탄소기 등과 같은, 하나 이상의 다른 원자 또는 원자단에 의해 전체적으로 또는 부분적으로 중단될 수 있다.
전자(220)가 충분한 에너지로 표면(210) 상에 충돌하는 경우, 이는 표면의 결합부를 파열함으로써, 표면에 이전에 결합된 종을 탈착시켜서 단글링 결합부(dangling bond)를 남길 수 있다. 예를 들어, 전자(220)는 수소 원자(223)의 탈착을 자극하여 제1 단글링 결합부(227)를 생성할 수 있다.
이와 같이 생성된 단글링 결합부는 후속 반응에 참여할 수 있다. 예를 들어, 수소 원자(230)가 제2 단글링 결합부(233)의 위치에 도달할 수 있고, 하부 재료의 원자와 결합부를 형성함으로써 표면 상에 흡착될 수 있으므로, 제2 단글링 결합부(233)를 중단시킬 수 있다. 마찬가지로, 반응물 R1(240)이 표면 상에 흡착될 수 있으므로, 제3 단글링 결합부(243)를 중단시킬 수 있다. 다른 경우에, 반응물 R2(250)와 단글링 결합부의 상호 작용으로 인해, 두 가지 종으로서, 표면 상에 흡착되는 반응물 R2'(253), 및 표면에서 나오는 반응 부산물 P(257)을 야기할 수 있다. 일부 플라즈마 공정에서, 반응물 R1 및 R2는 불화탄소일 수 있다.
단글링 결합부의 표면 밀도의 변화, 또는 표면을 커버하는 종의 변화는, 에칭 또는 증착과 같은 상이한 플라즈마 공정에 영향을 줄 수 있다. 예를 들어, 단글링 결합부는 증착을 촉진시킬 수 있다. 마찬가지로, 불화탄소에 의한 규소 표면의 피복은 플라즈마 이온으로부터 이를 보호할 수 있으므로, 수소-중단된 표면보다 에칭에 대한 상대적으로 더 높은 저항성을 갖게 한다. 특히, 추가적인 전자가 도달하여, 흡착된 반응물 상에 추가적인 단글링 결합부를 생성함으로써, 표면(210) 상의 재료의 지속적인 성장을 유발할 수 있다. 예를 들어, 반응물 R1(240) 또는 반응물 R2(250)가 불화탄소인 경우, 불화탄소 코팅이 표면(210) 상에서 계속 성장할 수 있다.
일 실시형태에서, 도 1에서 언급된 기판(135)의 극단 에지 영역(165)은 기판(135)의 폭의 10% 이하를 포함하며, 다른 실시형태에서 2% 이하를 포함하고, 다른 실시형태에서 기판(135)의 외측 에지를 포함한다.
일 실시형태에서, 기판(135)은 원형 반도체 웨이퍼일 수 있다. 도 3은 반도체 웨이퍼 상의 예시적인 극단 에지 영역의 도면이다. 웨이퍼(300) 상에서, 극단 에지 영역(310)은 대체로 환형 형상일 수 있다. 반도체 웨이퍼(300)가 기판(135)의 일 실시예인 것처럼, 반도체 웨이퍼(300)의 극단 에지 영역(310)은 기판(135)의 극단 에지 영역(165)의 일 실시예이다. 다양한 실시형태에서, 반도체 웨이퍼의 경우, 극단 에지 영역(310)의 내부 반경(315) 대 극단 에지 영역(310)의 폭(320)의 비율은 10:1 내지 150:1일 수 있으며, 일 예시로서, 40:1 내지 150:1일 수 있다.
일 예시에서, 극단 에지 영역(310)은 웨이퍼(300)의 외측 에지(330)를 포함한다. 일부 실시형태에서, 극단 에지 영역은, 기판(135)의 반경의 10% 이하, 그리고 바람직하게는 2% 이하인 폭(320)만큼 외측 에지(330)로부터 내향하게 연장되는 환형 영역을 포함한다. 예를 들어, 300 mm 직경을 갖는 웨이퍼의 경우, 극단 에지 영역은, 15 mm 이하, 그리고 바람직하게는 3 mm 이하의 폭(320)만큼 외측 에지(330)로부터 내향하게 연장되는 환형 영역을 포함한다. 일부 적용예에서, 극단 에지 영역(310)은 외측 에지(330)에 도달하지 않을 수 있으며, 대신에, 외측 에지(330)에 의해 한정된 원 내에 완전히 놓일 수 있음을 본원에서 고려한다. 또한, 기판이 원형이 아닌 경우, 극단 에지 영역은 환형 형상이 아닐 수 있음을 본원에서 인식한다. 기판(135)의 극단 에지 영역(165)에서의 플라즈마 공정의 효과의 적어도 하나의 양태는, 웨이퍼의 내부 부분(340)에서의 동일한 양태와 상이할 수 있다. 예를 들어, 플라즈마 공정은 증착 공정일 수 있고, 플라즈마 공정의 효과의 일 양태는 주어진 유형의 형상부의 상부 표면 또는 측벽 상의 성장률일 수 있다. 플라즈마 공정은 라인 형상부의 둘레를 에칭함으로써 라인 형상부를 형성하도록 의도된 에칭 공정일 수 있으며, 플라즈마 공정의 효과의 일 양태는 라인 형상부의 폭일 수 있다. 또는 플라즈마 공정은 기판 상의 층에서 대체로 원통형 개구를 에칭하도록 의도된 에칭 공정일 수 있으며, 플라즈마 공정의 효과의 일 양태는 개구의 직경일 수 있다.
도 4a는 반도체 웨이퍼의 중앙 부분에서 개구를 에칭하는 예시적인 도면이다. 포토레지스트(405)의 패터닝된 층이 하드 마스크(410) 상에 형성되었고, 하드 마스크(410)는 결과적으로 산화물 층(415) 상에 놓인다. 하드 마스크(410)는 규소, 질화규소, 탄화규소 등일 수 있다. 이러한 시나리오에서 통상적으로 2단계 에칭 공정이 사용된다. 제1 단계에서, 포토레지스트(405)를 에칭 마스크로 사용하여, 하드 마스크(410)에서 개구를 에칭하기 위해 에칭 공정이 사용된다. 제2 단계에서, 하드 마스크(410) 및 임의의 잔류 포토레지스트(405)를 에칭 마스크로 사용하여, 산화물 층(415)에서 개구를 에칭하기 위해 제2 에칭 공정이 사용된다. 포토레지스트(405), 하드 마스크(410), 또는 둘 모두의 노출된 표면은, 이들도 어느 정도까지 에칭됨에 따라, 플라즈마 단계 중 어느 하나 또는 둘 모두 동안 침식될 수 있다. 플라즈마 공정의 효과의 일 양태는 예를 들어, 상부에서 측정되는, 산화물 층에서 에칭된 개구의 직경(425)이다. 직경(425)은 부분적으로 이러한 침식에 의해 결정된다.
도 4b는 반도체 웨이퍼의 극단 에지 영역에서 개구를 에칭하는 예시적인 도면이다. 이러한 실시예에서, 포토레지스트(405)의 상부 표면(440) 및 측벽(445) 뿐만 아니라, 하드 마스크(420)의 측벽(450)은, 웨이퍼의 내부 영역의 통상적인 상대 위치(435)에 비해 더 많은 침식을 나타낸다. 따라서, 극단 에지 영역에서의 개구의 직경(455)은 웨이퍼의 내부 영역에서의 직경(425)보다 더 크다. 내부 영역과 비교하여 극단 에지 영역에서의 침식 레벨의 차는, 웨이퍼 및 포커스 링의 전위차, 웨이퍼의 온도차, 또는 웨이퍼 에지 근처의 다양한 플라즈마 종의 에너지 또는 밀도를 포함하는, 다양한 요인으로 인해 비롯될 수 있다. 이러한 밀도의 차는 예를 들어, 에지에서 웨이퍼 상의 형상부의 급작스러운 중단으로 인해 비롯되는 하중 효과로 인해 발생할 수 있다. 웨이퍼 및 포커스 링의 전위차로 인해 비롯되는 효과는, 포커스 링의 적절한 설계 및 작용을 통해 완화될 수 있다. 그러나, 플라즈마 종의 확산 및 열 확산으로 인해, 온도 및 화학적 요인과 관련된 효과는 미세한 공간 분해능으로 영향을 주기가 어렵다. 또한, 이전의 공정 단계로 인해 비롯되는 포토레지스트(405)의 초기 두께 또는 측벽 프로파일의 차이가 있을 수 있음을 본원에서 인식한다.
도 4c는 전자빔이 있는 경우에 반도체 웨이퍼의 극단 에지 부분에서 개구를 에칭하는 예시적인 도면이다. 두 가지 경합 공정으로서, 한편으로는 에칭을 통한 포토레지스트(405) 및 하드 마스크(410)의 침식, 그리고 다른 한편으로는 포토레지스트(405) 및 하드 마스크(410)의 표면 상의 반응물의 전자-자극 성장이 발생할 수 있다. 예를 들어, 초기 침식 기간 후에, 성장이 시작될 수 있다. 포토레지스트 및 하드 마스크의 표면의 유리한 위치(465)에 도달될 수 있고, 그 후에, 두 경합 공정 간의 균형이 유지될 수 있다.
따라서, 전자빔을 사용하여, 웨이퍼의 극단 에지 영역에서, 앞서 설명된 개구 직경(455)보다 더 작고, 이에 따라 내부 개구 직경(425)에 더 가까운 외측 개구 직경(470)이 달성될 수 있다. 에칭되는 개구의 내부 표면에 빔 전자가 도달할 수 있지만, 개구의 에칭을 방해하는 데 미치는 이들의 영향은, 측벽의 간섭 효과(shadowing effect)로 인해, 개구 내부의 불화탄소 반응물의 상대적 비효용에 의해 제한됨을 본원에서 이해한다.
도 5는 에지 전극을 포함하는 상부 전극 조립체의 일 실시형태의 평면도이다. 일 실시형태에서, 상부 전극 조립체(500)는, 유전체 중앙부(510), 에지 전극(140), 및 외측 절연체(530)를 포함한다. 중앙부(510)는 대체로 원통형 형상일 수 있으며, 이의 두께는 이의 직경보다 더 작을 수 있다. 에지 전극(140) 및 외측 절연체(530)는 대체로 환형 원통 형상일 수 있다. 다양한 실시형태에서, 에지 전극(140)은, 의도된 플라즈마 공정에 유해하지 않는 전도성 재료로 제조될 수 있다. 예를 들어, 산화규소 에칭 공정의 경우, 에지 전극(140)은 규소 또는 탄화규소로 제조될 수 있다. 다양한 실시형태에서, 중앙부(510) 및 외측 절연체(530)는, 이트리아(yttria)와 같은 세라믹을 포함하는 하나 이상의 절연 재료로 제조될 수 있다. 에지 전극(140)의 내부 반경(570) 및 폭(580)은, (예를 들어, 전술한) 반도체 웨이퍼의 극단 에지 영역(310)의 내부 반경(315) 및 폭(320)과 대략적으로 동일할 수 있다. 따라서, 다양한 실시형태에서, 에지 전극(140)의 내부 반경(570) 대 에지 전극(140)의 폭(580)의 비율은 10:1 내지 150:1일 수 있다. 다른 실시형태에서, 폭(580)은 반도체 웨이퍼의 극단 에지 영역(310)의 폭(320)보다 더 클 수 있다.
연속형 또는 펄스형 DC 바이어스가 에지 전극(140)에 공급될 수 있다. 에칭 공정의 예시적인 적용예에서, 공정은 약 100 밀리초 내에 에칭되도록 의도된 재료의 하나의 단분자층을 제거할 수 있으며, 에칭 마스크의 표면 상의 표면 위치의 수는, 평방 센티미터당 1015 인수(order of magnitude) 위치일 수 있다. 예를 들어, 규소 (100) 표면 상의 격자 표면 위치의 총 수는 약 1.3 x 1015 cm-2이다. 이러한 에칭 공정에서 에칭 마스크의 표면 상의 화학적 공정에 유리하게 영향을 미치기 위해, 다양한 실시형태는 100 밀리초당 평방 센티미터당 1014 내지 1016 전자의 전자 플럭스를 제공할 수 있다. 예시를 위해, 그 자체가 결합 위치의 총 수보다 더 적을 수 있는 표면 상의 단글링 결합부 또는 반응물의 순간 농도에 비하여 전자의 과포화를 유지하도록, 전자 플럭스가 선택될 수 있다.
에지 전극(140)에 인가되는 DC 바이어스가 연속형인 실시형태의 경우, 통상적으로 이용 가능한 연속형 DC 전원 공급기가 필요한 전류를 충분히 제공할 수 있다.
일부 실시형태에서, 연속형 DC 바이어스는, 에칭 마스크 표면 상의 성장을 자극하기 위해 필요한 경우에만 그리고 필요한 지속시간 동안에 인가될 수 있다. 킬로헤르츠 주파수 범위로 작동되는 통상적으로 이용 가능한 펄스형 DC 전원 공급기는 초당 수천 개의 펄스를 제공한다. 에지 전극(140)에 인가되는 DC 바이어스가 펄스형인 실시형태의 경우, 100 밀리초당 평방 센티미터당 1014 내지 1016 전자의 빔 플럭스를 제공하기 위해 필요한 전류 레벨은, 충분히 이러한 전원 공급기의 용량 내에 있다. 일 실시형태에서, 펄스 폭은, 원하는 빔 플럭스가 공급되도록 보장하기에 충분히 길도록 선택된다. 일부 실시형태에서, DC 펄스는 에칭 마스크 표면 상의 성장을 자극하기 위해 필요한 경우에만 인가될 수 있다.
도 6은 에지 전극 및 중앙 전극을 포함하는 상부 전극 조립체의 일 실시형태의 평면도이다. 도 5의 실시형태와 달리, 이러한 실시형태에서, 상부 전극 조립체는 추가적인 중앙 전극을 포함한다.
따라서, 이러한 실시형태에서, 상부 전극 조립체(120)는, 중앙 전극(145), 내측 절연체(620), 에지 전극(140), 및 외측 절연체(530)를 포함한다. 중앙 전극(145)은 대체로 원통형 형상일 수 있으며, 이의 두께는 이의 직경보다 더 작을 수 있다. 내측 절연체(620), 에지 전극(140), 및 외측 절연체(530)는 대체로 환형 원통 형상일 수 있다. 일 실시형태에서, 중앙 전극(145)은 도핑된 규소로 제조될 수 있다. 내측 절연체(620)는 이트리아와 같은 세라믹을 포함하는 다양한 절연 재료로 제조될 수 있다.
다양한 실시형태에서, 에지 전극(140)과 상이한 바이어스 전압이 중앙 전극(610)에 공급될 수 있다. 중앙 전극(145) 및 에지 전극(140)의 바이어스의 다양한 실시형태는 아래에 추가로 설명될 것이다.
도 7은 에지 전극 및 중앙 전극을 포함하는 상부 전극 조립체의 다른 실시형태의 평면도이다. 도 6에서 설명된 중앙 전극과 더불어, 이러한 실시형태는 에지 전극을 둘러싸는 외측부를 더 포함한다.
이러한 실시형태에서, 상부 전극 조립체(700)는, 중앙 전극(145), 내측 절연체(620), 에지 전극(140), 외측 절연체(740), 및 외측부(750)를 포함한다. 외측 절연체(740) 및 외측부(750)는 대체로 환형 원통 형상일 수 있다. 외측 절연체(740)는 에지 전극(140)과 외측부(750) 사이의 전기 절연을 제공하며, 세라믹 등과 같은 하나 이상의 절연 재료로 제조될 수 있고, 외측 절연체(530)와 폭이 상이할 수 있다. 외측부(750)는 절연성 또는 전도성 재료로 제조될 수 있다.
외측부(750)가 전도성인 실시형태에서, 이는 접지될 수 있거나, 연속형 또는 펄스형 모드로 DC 바이어스 또는 RF 바이어스될 수 있다. 이러한 실시형태에서, 추가적인 절연 링(도시되지 않음)이 외측부(750)를 둘러쌀 수 있다.
도 5 내지 도 7의 실시형태에서, 상부 전극 조립체의 전극은 플라즈마에 노출된다. 결과적으로, 전극 재료가 플라즈마 내로 스퍼터링될 수 있으며, 기판에 도달하여 그 위의 플라즈마 공정을 방해할 수도 있다. 예를 들어, 전극이 도핑된 규소로 제조되는 실시형태에서, 규소의 스퍼터링은 규소 에칭 공정의 효율과 경합하여 효율을 감소시킬 수 있다. 그러한 적용예의 경우, 보호된 마스크 실시형태가 사용될 수 있다. 보호된 마스크 실시형태에서, 전극은 커버 또는 적층 재료에 의해 플라즈마로부터 보호될 수 있다. 커버 재료가 작업 동안 스퍼터링될 수 있기 때문에, 이는 에칭 공정에 유해하지 않도록 선택된다. 에칭 공정에 따라, 커버 재료는, 이트리아, 산화물, 질화물 등을 포함하는 세라믹, 또는 이들의 복합물 또는 조합물과 같은 유전체일 수 있다.
도 8은 에지 전극이 마스크에 의해 보호되는 마스킹된 상부 전극 조립체(800)의 일 실시형태의 개략적인 정면 단면도이다. 이러한 실시형태에서, 에지 전극(140)은 보호용 유전체(820)에 배치된다. 에지 전극(140)은 도핑된 규소, 금속 또는 합금, 또는 이들의 조합물과 같은 전도성 재료로 제조되며, 대체로 환형 원통 형상이다. 에지 전극의 높이는 통상적으로 이의 직경보다 더 작다. 보호용 유전체는, 이트리아와 같은 세라믹을 포함하는 하나 이상의 절연 재료의 하나 이상의 부분을 포함할 수 있다. 다양한 실시형태에서, 에지 전극(140)은 보호용 유전체(820)의 하나 이상의 부분으로 프린팅될 수 있거나, 에지 전극(140) 및 보호용 유전체(820)는 개별 부분으로부터 조립될 수 있다. 에지 전극(140)은, 바이어스를 가능하게 하도록 전기 접속을 위한 에지 접점(825)을 구비한다.
보호용 유전체(820)의 표면 영역(830)은 플라즈마로 향하고, 에지 전극(140)을 커버하며, 대체로 환형 형상이다. 음의 DC 바이어스가 에지 전극에 인가되는 경우, 플라즈마 중의 양이온이 에지 전극(140)을 향해 끌어당겨지고, 표면 영역(830) 상에 충돌하여, 표면 영역(830)으로부터 2차 전자를 발생시킨다. 그러나, 유전체는 전도성이 아니기 때문에, 2차 전자가 발생되어 이에 따른 결과적인 전자빔이 소멸될 때까지, 표면 영역(830) 상에 전하가 점진적으로 축적된다.
도 9는 유전체로 보호된 에지 전극에 대한 전자빔의 예시적인 역학을 도시한다. 트레이스 A, B, 및 C는 에지 전극에 인가된 바이어스, 유전체의 표면에서의 전압, 및 전자빔의 전자 플럭스를 각각 도시한다. 음의 DC 바이어스가 시간 t1에서 에지 전극(140)에 인가된다. 표면 영역(830)에서의 전압은, 인가된 바이어스가 없는 경우의 이의 값으로부터 인가된 바이어스와 대략적으로 동일한 값을 향해, 일부 공정에서, 약 10 V의 작은 음의 값으로 급속하게 감소한다. 상당한 전자빔 플럭스가 시간 t2에서 발생한다. 전하가 표면 영역(830) 상에 축적됨에 따라, 표면 전압은 이의 원래 값을 향해 서서히 다시 상승한다. 시간 t3에서, 표면 전압은 더 이상 상당한 전자빔 플럭스를 발생시키기에 충분하지 않으며, 시간 t4까지, 이의 원래 값으로 거의 회복된다. 지속적으로 기판 상의 플라즈마 공정에 영향을 주기 위해, DC 바이어스를 제거하여, 표면 영역(830) 상에 축적된 전하가 플라즈마 내로 소산될 수 있게 하고, 시간 t5에서 DC 바이어스를 다시 인가하는 것이 유리하다. 따라서, 펄스형 DC 공급기를 사용하여, 마스킹된 상부 전극 조립체(800)의 에지 전극(140)을 바이어스하는 것이 유리하다.
도 10은 에지 전극 및 중앙 전극을 포함하는 보호된 상부 전극 조립체의 일 실시형태의 개략적인 정면 단면도이다. 이러한 실시형태에서, 에지 전극(140) 및 중앙 전극(145)은 절연성 본체(1020)에 배치된다. 또한, 에지 전극(140) 및 중앙 전극(145)을 절연하고, 이들을 플라즈마로부터 보호하기 위해, 보호용 유전체(1030)가 사용된다.
일 실시형태에서, 보호용 유전체(1030)는 이트리아일 수 있다. 이트리아는 플라즈마 시스템에서 코팅으로 통상적으로 사용되며, 일반적으로 현저한 오염을 야기하지 않는다. 다른 실시형태에서, 보호용 유전체(1030)는, 다른 세라믹을 포함하는 하나 이상의 다른 절연 재료의 하나 이상의 부분을 포함할 수 있다. 에지 및 중앙 전극(140 및 145)은 도핑된 규소, 금속 또는 합금, 또는 이들의 조합물과 같은 전도성 재료로 제조된다. 다양한 실시형태에서, 에지 및 중앙 전극(140 및 145)은 보호용 유전체(1030) 또는 본체(1020)의 하나 이상의 부분으로 프린팅될 수 있거나, 이들이 개별 부분으로부터 조립될 수 있다. 에지 및 중앙 전극(140 및 145)은, 독립적인 바이어스를 가능하게 하도록 전기 접속을 위한 에지 접점(825) 및 중앙 접점(1045)을 구비한다.
도 11a는 플라즈마 공정 장치에서의 에지 전극(140), 중앙 전극(145), 및 기판 홀더(115)의 독립적인 바이어스의 개략도이고, 도 11b는 이를 위한 일부 실시형태의 바이어스 구성의 표이다. 에지 전극(140)에 인가되는 펄스형 DC 바이어스 A, 및 중앙 전극(145)에 인가되는 펄스형 DC 바이어스 B는, 전압, 펄스 폭, 펄스 주파수, 펄스 타이밍, 또는 이들의 조합이 상이할 수 있다. 일부 실시형태에서, 펄스형 DC 바이어스 A는 펄스형 DC 바이어스 B보다 더 큰 크기일 수 있으며, 이로 인해, 기판의 내부 부분보다 극단 에지 영역에 더 많은 전자 플럭스가 도달할 수 있다. 다른 실시형태에서, 펄스형 DC 바이어스 B는 펄스형 DC 바이어스 A보다 더 큰 크기일 수 있으며, 이로 인해, 기판의 극단 에지 영역보다 내부 부분에 더 많은 전자 플럭스가 도달할 수 있다. 후자의 실시형태는, 극단 에지 영역보다는 내부 부분에서 화학 반응을 우선적으로 자극하기 위해 전자(electrons)가 필요한 경우 유리하다. 또 다른 실시형태에서, 펄스형 DC 바이어스 A의 펄스가 펄스형 DC 바이어스 B의 펄스와 교번되어, 기판의 극단 에지 및 내부 부분을 전자에 교대로 노출시킬 수 있다.
도 11b의 1 내지 3 행에 언급된 HF(고주파) 및 LF(저주파) 바이어스는, 상부 전극 및 기판 홀더를 위해 플라즈마 시스템에서 통상적으로 사용되는 바이어스를 각각 지칭한다. LF 주파수는 통상적으로 30 KHz 미만이지만, 일부 적용예에서 400 kHz 또는 800 kHz인 반면에, HF 바이어스는 통상적으로 3 내지 300 MHz의 주파수 범위이며, 통상적으로 사용되는 주파수 중에서 13, 27, 40, 60, 100, 120, 및 200 MHz이다. 4 내지 7 행에 열거된 구성은, HF 바이어스가 중앙 전극 대신에 기판 홀더에 인가된다는 점에서, 1 내지 3의 구성과 관련된다.
다른 바이어스 구성도 가능하다. 예를 들어, 펄스형 DC 바이어스 A와 더불어, 구성 1 내지 3에서 중앙 전극(145)에 인가되는 HF 바이어스가 에지 전극(140)에도 인가될 수 있다. 다른 구성예에서, 기판(115)은 접지될 수 있는 반면에, RF 바이어스는 중앙 전극(145) 및 선택적으로 에지 전극(140)에 인가된다. 또한, 정합망 또는 커패시턴스를 통하여 다양한 바이어스가 인가될 수 있으며, 플라즈마를 추가로 지속시키기 위한 코일이 존재할 수 있다.
플라즈마 공정 시스템의 일부 실시형태에서, 유도성 결합 플라즈마는 평면 코일에 의해 지속될 수 있음을 본원에서 인식한다. 그러한 실시형태에서, 전용 전극의 DC 바이어스를 가능하게 하고, 이에 따라 웨이퍼의 극단 에지 영역으로 지향되는 전자빔의 발생을 가능하게 하기 위해, 패러데이 케이지(faraday cage)가 사용될 수 있다.
일부 플라즈마 시스템에서, 상부 전극 조립체를 통하여 공정 가스를 공급하는 것이 통상적이다. 도 12는 상부 전극 조립체를 통하여 가스 공급되고, DC 바이어스 에지 전극을 포함하는 플라즈마 공정 장치의 일 실시형태의 개략도이다. 이러한 실시형태에서, 플라즈마 공정 장치(1200)는, 가스 투입 시스템(1210), 기판 홀더(115), 및 상부 전극 조립체(1220)를 포함한다. 공정 가스는 상부 전극 조립체(1220)의 가스 도관(1240)을 통하여 플라즈마 영역(1230)으로 유입된다. 일 실시형태에서, 상부 전극 조립체는, 에지 전극(1250), 및 선택적으로 중앙 전극(1260)을 포함한다. 또한, DC 공급기(1270)는 에지 전극(1250)에 DC 바이어스를 제공한다. 상부 전극 조립체(1220)의 임의의 실시형태에서 가스 도관(1240)의 배치에 따라, 에지 전극(1250)은 에지 전극(140)과 유사할 수 있다.
도 13은 에지 전극 및 중앙 전극, 그리고 가스 공급을 위한 도관을 포함하는 상부 전극 조립체의 일 실시형태의 평면도이다. 이러한 실시형태에서, 마스킹된 상부 전극 조립체(1300)는, 중앙 전극(1260), 내측 절연체(620), 에지 전극(1250), 외측 절연체(740), 및 외측부(1350)를 포함한다. 이러한 실시형태에서, 가스 도관(1240)이 중앙 전극(1260) 및 외측부(1350)에 배치되어 가스의 통과를 가능하게 한다는 것을 제외하고는, 중앙 전극(1260) 및 외측부(1350)는 도 7의 중앙 전극(145) 및 외측부(750)와 재료, 형태, 및 작용이 유사할 수 있다.
도 14는 에지 전극 및 중앙 전극, 그리고 가스 공급을 위한 도관을 포함하는 보호된 상부 전극 조립체(1400)의 일 실시형태의 개략적인 정면 단면도이다. 이러한 실시형태에서, 에지 전극(1250) 및 중앙 전극(1260)은 절연성 본체(1420)에 배치된다. 또한, 에지 전극(1250) 및 중앙 전극(1260)을 절연하고, 이들을 플라즈마로부터 보호하기 위해, 보호용 유전체(1430)가 사용된다.
일 실시형태에서, 보호용 유전체(1430)는 이트리아일 수 있다. 다른 실시형태에서, 보호용 유전체(1430)는, 다른 세라믹을 포함하는 하나 이상의 다른 절연 재료의 하나 이상의 부분을 포함할 수 있다. 에지 및 중앙 전극(1250 및 1260)은 도핑된 규소, 금속 또는 합금, 또는 이들의 조합물과 같은 전도성 재료로 제조된다. 다양한 실시형태에서, 에지 및 중앙 전극(1250 및 1260)은 보호용 유전체(1430) 또는 본체(1420)의 하나 이상의 부분으로 프린팅될 수 있거나, 이들이 개별 부분으로부터 조립될 수 있다.
에지 전극(1250) 및 중앙 전극(1260)은, 바이어스를 가능하게 하도록 전기 접속을 위한 에지 접점(1440) 및 중앙 접점(1445)을 각각 구비한다. 보호된 상부 전극 조립체(1400)에 가스 도관(1240)이 배치되어, 가스의 통과를 가능하게 한다.
전술한 바와 같이, 다양한 실시형태에서, 연속형이든 펄스형이든 상관없이, 에지 전극 또는 중앙 전극 또는 둘 모두에 인가되는 DC 바이어스는 플라즈마 공정 전에 또는 플라즈마 공정 동안에 선택된 시간에만 인가될 수 있음을 본원에서 고려한다. 예를 들어, DC 바이어스는 플라즈마 공정의 초기 단계에만 인가될 수 있거나, 다단계 공정 중 하나의 단계 동안에만 인가될 수 있거나, 에칭 마스크와 같은 형상부의 침식에 대응하기 위해 비정기적으로만 인가될 수 있거나, 에칭 마스크와 같은 형상부의 침식이 관심 레벨에 도달하는 경우에만 인가될 수 있거나, 주기적 방식 등으로 인가될 수 있다. 마찬가지로, 예를 들어, 플라즈마 공정 전에 또는 플라즈마 공정 동안에 선택된 시간에, 바이어스의 크기를 변경하거나, 펄스형 바이어스를 위한 펄스 폭 및 펄스 주파수를 변경하거나, 전극에 공급되는 전류를 제한함으로써, DC 바이어스가 조절될 수 있다. 또한, 하나 이상의 RF 바이어스가 온되면서, 또는 하나 이상의 RF 바이어스와 교번되면서, DC 바이어스가 에지 전극 또는 중앙 전극에 인가될 수 있다. 예를 들어, 하나 이상의 RF 바이어스가 턴 오프될 수 있고, DC 펄스가 인가될 수 있으며, 상기 RF 바이어스(들)가 턴 온될 수 있고, 시퀀스가 반복될 수 있다.
전술한 바와 같이, 상부 전극 조립체의 일부 실시형태에서, 중앙 전극이 없을 수 있다. 그러한 경우, 상부 전극 조립체는 비활성 중앙 부분의 적어도 일부가 없는 환형 형상일 수 있음을 본원에서 고려한다.
위에 개시된 실시형태에서, 펄스형 또는 연속형 DC 바이어스가 공급되는 에지 전극을 사용하여, 주로 2차 전자로 이루어진 전자빔을 발생시키고, 이를 기판의 극단 에지 영역을 향해 지향시킨다. 다른 실시형태에서, 통상적인 플라즈마 공정 장치의 핵심 요소의 외부에 있을 수 있는 다른 전자 소스가 빔을 형성하기 위해 사용될 수 있다.
도 15는 주 플라즈마 챔버(1515)(예를 들어, 진공 챔버)의 외부에 있는 전자 소스(1510)를 포함하는 플라즈마 시스템(1500)의 일 실시형태의 개략도이다.
이러한 실시형태에서, RF 바이어스가 1차 코일(1520)에 인가되어, 플라즈마 공정을 위한 주 챔버(1515)의 영역(1525)에서 플라즈마를 지속시킨다. 일 실시형태에서, 전자 소스(1510)는 환형 원통일 수 있는 소스 챔버(1550)를 포함한다. 유도성 결합, 전자 사이클로트론 공명(ECR), 중공 캐소드 등을 포함하는 다양한 기술에 의해, 주 플라즈마와 구별되는 전자 소스 플라즈마가 소스 챔버(1550)의 내부 영역(1553)에서 생성될 수 있다.
도 15에 도시된 실시형태에서, RF 공급 소스 코일(1557)은 영역(1553)에서 소스 플라즈마를 지속시킨다. DC 공급기(1559)는 소스 챔버(1550)의 일부 내부 표면에 DC 바이어스를 제공한다. 다양한 실시형태에서, DC 바이어스는 연속형 또는 펄스형일 수 있다. 일 실시형태에서, 배출구(1560)는 접지된다. 소스 플라즈마 중의 이온과 소스 챔버(1550)의 내부 표면의 충돌에 의해 2차 전자가 발생되며, 소스 챔버(1550)의 DC 바이어스 표면과 접지된 배출구(1560) 사이의 전기장의 영향에 따라, 배출구(1560)를 향해 그리고 배출구(1560)를 통하여 추진된다. 배출구(1560)는 환형 단면의 전자빔을 야기하는 환형 형상일 수 있다. 다양한 실시형태에서, 주 플라즈마로 향하는 표면(1565)도 접지된다.
본 발명의 예시적인 실시형태가 여기에 요약된다. 본원에 제출된 청구범위 뿐만 아니라 명세서 전체로부터 다른 실시형태도 이해될 수 있다.
실시예 1. 플라즈마 공정 시스템으로서, 진공 챔버; 처리될 기판을 홀딩하도록 구성되고, 상기 진공 챔버에 배치되는 기판 홀더; 및 상기 기판 홀더의 주변 영역 위에 배치된 전자 소스를 포함하며, 상기 전자 소스는 상기 기판 홀더의 상기 주변 영역을 향해 전자빔을 발생시키도록 구성되는, 플라즈마 공정 시스템.
실시예 2. 실시예 1에 있어서, 상기 전자 소스는 직류(DC) 공급 노드에 결합된 에지 전극을 포함하는, 시스템.
실시예 3. 실시예 2에 있어서, 상기 에지 전극의 내부 반경 대 상기 에지 전극의 폭의 비율은 10:1 내지 150:1의 범위인, 시스템.
실시예 4. 실시예 2 또는 실시예 3에 있어서, 상기 에지 전극은 유전체 재료에 의해 커버되는, 시스템.
실시예 5. 실시예 2 내지 실시예 4 중 어느 하나에 있어서, 상기 기판 홀더의 중앙 영역 위에 배치된 중앙 전극을 더 포함하며, 상기 중앙 전극은 상기 에지 전극 내에 배치되는, 시스템.
실시예 6. 실시예 5에 있어서, 상기 챔버 내로 가스를 제공하기 위해 상기 중앙 전극을 통하는 가스 흡입구를 더 포함하는, 시스템.
실시예 7. 실시예 5 또는 실시예 6에 있어서, 상기 중앙 전극은 도핑된 반도체 재료를 포함하는, 시스템.
실시예 8. 실시예 1 내지 실시예 7 중 어느 하나에 있어서, 상기 시스템은, 유도성 공정 또는 용량성 공정을 사용하여 상기 진공 챔버 내에 플라즈마를 발생시키도록 구성되는, 시스템.
실시예 9. 실시예 1 내지 실시예 8 중 어느 하나에 있어서, 상기 전자 소스는, 외부 전자 소스에 결합되도록 구성된 배출구를 포함하는, 시스템.
실시예 10. 제1항의 시스템을 사용하여 반도체 기판을 처리하는 방법으로서, 상기 방법은, 상기 기판 홀더 위에 상기 반도체 기판을 배치하는 단계; 및 상기 진공 챔버에서 상기 반도체 기판을 처리하는 단계를 포함하는, 제1항의 시스템을 사용하여 반도체 기판을 처리하는 방법.
실시예 11. 공정 방법으로서, 진공 챔버 내에 배치된 기판 홀더 상에 처리될 기판을 배치하는 단계로서, 상기 기판은 주변 영역에 의해 둘러싸인 중앙 영역을 포함하는, 단계; 및 전자 소스로부터, 탄도 전자를 포함하는 전자빔을 상기 주변 영역을 향해 지향시키는 단계를 포함하는, 공정 방법.
실시예 12. 실시예 11에 있어서, 상기 전자빔을 지향시키는 단계는, 상기 주변 영역 위에 배치된 에지 전극 상에 제1 직류 펄스를 인가하는 단계를 포함하는, 방법.
실시예 13. 실시예 11 또는 실시예 12에 있어서, 상기 전자 소스는, 상기 주변 영역 위에 배치된 에지 전극, 및 상기 중앙 영역 위에 배치된 중앙 전극을 포함하는, 방법.
실시예 14. 실시예 13에 있어서, 상기 전자빔을 지향시키는 단계는, 상기 에지 전극 상에 직류의 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 고주파 바이어스를 인가하며, 상기 기판 홀더 상에 저주파 바이어스를 인가하는 단계; 상기 에지 전극 상에 직류의 제1 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 직류의 제2 펄스 시퀀스 및 고주파 바이어스를 인가하며, 상기 기판 홀더 상에 저주파 바이어스를 인가하는 단계; 상기 에지 전극 상에 직류의 제1 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 직류의 제2 펄스 시퀀스 및 고주파 바이어스를 인가하며, 상기 기판 홀더 상에 저주파 바이어스의 제3 펄스 시퀀스를 인가하는 단계; 상기 에지 전극 상에 직류의 제1 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 기준 전위를 인가하며, 상기 기판 홀더 상에 고주파 바이어스 및 저주파 바이어스를 인가하는 단계; 상기 에지 전극 상에 직류의 제1 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 직류의 제2 펄스 시퀀스를 인가하며, 상기 기판 홀더 상에 고주파 바이어스 및 저주파 바이어스를 인가하는 단계; 상기 에지 전극 상에 직류의 제1 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 기준 전위를 인가하며, 상기 기판 홀더 상에 고주파 바이어스 및 펄스형 저주파 바이어스를 인가하는 단계; 또는 상기 에지 전극 상에 직류의 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 직류의 제2 펄스 시퀀스를 인가하며, 상기 기판 홀더 상에 고주파 바이어스 및 펄스형 저주파 바이어스를 인가하는 단계를 포함하는, 방법.
실시예 15. 실시예 13에 있어서, 상기 전자빔을 지향시키는 단계는, 상기 에지 전극 상에 직류의 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 무선 주파수 바이어스를 인가하며, 상기 기판 홀더 상에 기준 전위를 인가하는 단계; 상기 에지 전극 상에 직류의 펄스 시퀀스 및 무선 주파수 바이어스를 인가하고, 상기 중앙 전극 상에 무선 주파수 바이어스를 인가하며, 상기 기판 홀더 상에 기준 전위를 인가하는 단계; 또는 상기 에지 전극 상에 직류의 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 기준 전위를 인가하며, 상기 기판 홀더 상에 무선 주파수 바이어스를 인가하는 단계를 포함하는, 방법.
실시예 16. 실시예 11 내지 실시예 15 중 어느 하나에 있어서, 진공 챔버 내에 플라즈마를 발생시키는 단계; 및 상기 플라즈마로부터의 이온을 상기 기판을 향해 지향시키는 단계; 및 상기 탄도 전자를 포함하는 상기 전자빔 및 상기 이온을 사용하여, 상기 기판의 표면을 처리하는 단계를 더 포함하는, 방법.
실시예 17. 실시예 16에 있어서, 상기 전자빔을 지향시키는 단계 및 상기 이온을 지향시키는 단계는 교번되는, 방법.
실시예 18. 실시예 16에 있어서, 상기 전자빔을 지향시키는 단계 및 상기 이온을 지향시키는 단계는 동시에 수행되는, 방법.
실시예 19. 플라즈마 시스템의 전자 발생 장치로서, 중앙 부분의 둘레에 배치된 에지 전극 부분을 포함하며, 상기 에지 전극 부분은, 상기 중앙 부분의 직경보다 더 큰 내경; 상기 내경 미만의 두께; 상기 내경과 외경 사이에 배치된 제1 전도성 영역; 직류(DC) 전원 공급기를 상기 제1 전도성 영역에 결합하기 위한 제1 전기 결합 구성 요소; 및 상기 플라즈마 시스템의 플라즈마에 노출되도록 구성되고 전자를 발생시키도록 구성되는 외측 표면을 포함하는, 플라즈마 시스템의 전자 발생 장치.
실시예 20. 실시예 19에 있어서, 상기 에지 전극 부분은 유전체 재료에 의해 커버되는, 장치.
실시예 21. 실시예 19 또는 실시예 20에 있어서, 상기 중앙 부분에 배치된 중앙 전극 부분을 더 포함하며, 상기 중앙 전극 부분은, 상기 중앙 전극 부분을 따라 또는 상기 중앙 전극 부분 내에 분포된 제2 전도성 영역; 직류(DC) 소스 또는 교류(AC) 전원을 위한 제2 전기 결합 구성 요소로서, 상기 제2 전기 결합 구성 요소는 상기 제2 전도성 영역에 결합되는, 제2 전기 결합 구성 요소; 및 상기 중앙 전극 부분의 두께보다 더 큰 직경을 포함하고, 상기 제2 전기 결합 구성 요소는 상기 제1 전기 결합 구성 요소와 전기 절연되는, 장치.
실시예 22. 실시예 21에 있어서, 상기 제2 전도성 영역은 도핑된 반도체 재료를 포함하는, 장치.
실시예 23. 실시예 21 또는 실시예 22에 있어서, 상기 중앙 전극 부분은 복수의 가스 도관을 포함하며, 상기 복수의 가스 도관은, 상기 중앙 전극 부분의 표면 상의 가스 흡입구, 및 대향 표면 상의 가스 배출구를 포함하는, 장치.
본 발명은 예시적인 실시형태를 참조하여 설명되었지만, 이러한 설명은 제한적인 의미로 해석되는 것으로 의도되지 않는다. 설명을 참조하면, 본 발명의 다른 실시형태 뿐만 아니라, 예시적인 실시형태의 다양한 변경 및 조합은 당업자에게 명백할 것이다. 예를 들어, 도 5 및 도 6에서와 같은 전술한 상부 전극 조립체의 다른 실시형태는, 도 12의 플라즈마 시스템 실시형태에서 사용 가능하도록 가스 도관을 구비할 수 있다. 따라서, 첨부된 청구범위는 임의의 그러한 변경 또는 실시형태를 포함하는 것으로 의도된다.
Claims (20)
- 플라즈마 공정 시스템으로서,
진공 챔버;
처리될 기판을 홀딩하도록 구성되고, 상기 진공 챔버에 배치되는 기판 홀더; 및
상기 기판 홀더의 주변 영역 위에 배치된 전자 소스를 포함하며,
상기 전자 소스는 상기 기판 홀더의 상기 주변 영역을 향해 전자빔을 발생시키도록 구성되는,
플라즈마 공정 시스템. - 제1항에 있어서,
상기 전자 소스는 직류(DC) 공급 노드에 결합된 에지 전극을 포함하는, 시스템. - 제2항에 있어서,
상기 에지 전극의 내부 반경 대 상기 에지 전극의 폭의 비율은 10:1 내지 150:1의 범위인, 시스템. - 제2항에 있어서,
상기 에지 전극은 유전체 재료에 의해 커버되는, 시스템. - 제2항에 있어서,
상기 기판 홀더의 중앙 영역 위에 배치된 중앙 전극을 더 포함하며,
상기 중앙 전극은 상기 에지 전극 내에 배치되는, 시스템. - 제5항에 있어서,
상기 중앙 전극은 도핑된 반도체 재료를 포함하는, 시스템. - 제1항에 있어서,
상기 시스템은, 유도성 공정 또는 용량성 공정을 사용하여 상기 진공 챔버 내에 플라즈마를 발생시키도록 구성되는, 시스템. - 제1항에 있어서,
상기 전자 소스는 외부 전자 소스에 결합되도록 구성된 배출구를 포함하는, 시스템. - 제1항의 시스템을 사용하여 반도체 기판을 처리하는 방법으로서,
상기 기판 홀더 위에 상기 반도체 기판을 배치하는 단계; 및
상기 진공 챔버에서 상기 반도체 기판을 처리하는 단계를 포함하는,
제1항의 시스템을 사용하여 반도체 기판을 처리하는 방법. - 공정 방법으로서,
진공 챔버 내에 배치된 기판 홀더 상에 처리될 기판을 배치하는 단계로서, 상기 기판은 주변 영역에 의해 둘러싸인 중앙 영역을 포함하는, 단계; 및
전자 소스로부터, 탄도 전자를 포함하는 전자빔을 상기 주변 영역을 향해 지향시키는 단계를 포함하는,
공정 방법. - 제10항에 있어서,
상기 전자빔을 지향시키는 단계는, 상기 주변 영역 위에 배치된 에지 전극 상에 제1 직류 펄스를 인가하는 단계를 포함하는, 방법. - 제10항에 있어서,
상기 전자 소스는, 상기 주변 영역 위에 배치된 에지 전극, 및 상기 중앙 영역 위에 배치된 중앙 전극을 포함하는, 방법. - 제12항에 있어서,
상기 전자빔을 지향시키는 단계는,
상기 에지 전극 상에 직류의 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 고주파 바이어스를 인가하며, 상기 기판 홀더 상에 저주파 바이어스를 인가하는 단계;
상기 에지 전극 상에 직류의 제1 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 직류의 제2 펄스 시퀀스 및 고주파 바이어스를 인가하며, 상기 기판 홀더 상에 저주파 바이어스를 인가하는 단계;
상기 에지 전극 상에 직류의 제1 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 직류의 제2 펄스 시퀀스 및 고주파 바이어스를 인가하며, 상기 기판 홀더 상에 저주파 바이어스의 제3 펄스 시퀀스를 인가하는 단계;
상기 에지 전극 상에 직류의 제1 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 기준 전위를 인가하며, 상기 기판 홀더 상에 고주파 바이어스 및 저주파 바이어스를 인가하는 단계;
상기 에지 전극 상에 직류의 제1 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 직류의 제2 펄스 시퀀스를 인가하며, 상기 기판 홀더 상에 고주파 바이어스 및 저주파 바이어스를 인가하는 단계;
상기 에지 전극 상에 직류의 제1 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 기준 전위를 인가하며, 상기 기판 홀더 상에 고주파 바이어스 및 펄스형 저주파 바이어스를 인가하는 단계; 또는
상기 에지 전극 상에 직류의 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 직류의 제2 펄스 시퀀스를 인가하며, 상기 기판 홀더 상에 고주파 바이어스 및 펄스형 저주파 바이어스를 인가하는 단계를 포함하는, 방법. - 제12항에 있어서,
상기 전자빔을 지향시키는 단계는,
상기 에지 전극 상에 직류의 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 무선 주파수 바이어스를 인가하며, 상기 기판 홀더 상에 기준 전위를 인가하는 단계;
상기 에지 전극 상에 직류의 펄스 시퀀스 및 무선 주파수 바이어스를 인가하고, 상기 중앙 전극 상에 무선 주파수 바이어스를 인가하며, 상기 기판 홀더 상에 기준 전위를 인가하는 단계; 또는
상기 에지 전극 상에 직류의 펄스 시퀀스를 인가하고, 상기 중앙 전극 상에 기준 전위를 인가하며, 상기 기판 홀더 상에 무선 주파수 바이어스를 인가하는 단계를 포함하는, 방법. - 제10항에 있어서,
상기 진공 챔버 내에 플라즈마를 발생시키는 단계; 및
상기 플라즈마로부터의 이온을 상기 기판을 향해 지향시키는 단계; 및
상기 탄도 전자를 포함하는 상기 전자빔 및 상기 이온을 사용하여, 상기 기판의 표면을 처리하는 단계를 더 포함하는, 방법. - 제15항에 있어서,
상기 전자빔을 지향시키는 단계 및 상기 이온을 지향시키는 단계는 교번되는, 방법. - 제15항에 있어서,
상기 전자빔을 지향시키는 단계 및 상기 이온을 지향시키는 단계는 동시에 수행되는, 방법. - 플라즈마 시스템의 전자 발생 장치로서,
중앙 부분의 둘레에 배치된 에지 전극 부분을 포함하며,
상기 에지 전극 부분은,
상기 중앙 부분의 직경보다 더 큰 내경;
상기 내경 미만의 두께;
상기 내경과 외경 사이에 배치된 제1 전도성 영역;
직류(DC) 전원 공급기를 상기 제1 전도성 영역에 결합하기 위한 제1 전기 결합 구성 요소; 및
상기 플라즈마 시스템의 플라즈마에 노출되도록 구성되고 전자를 발생시키도록 구성되는 외측 표면을 포함하고,
상기 에지 전극 부분은 유전체 재료에 의해 커버되는,
플라즈마 시스템의 전자 발생 장치. - 제18항에 있어서,
상기 중앙 부분에 배치된 중앙 전극 부분을 더 포함하며,
상기 중앙 전극 부분은,
상기 중앙 전극 부분을 따라 또는 상기 중앙 전극 부분 내에 분포된 제2 전도성 영역;
직류(DC) 소스 또는 교류(AC) 전원을 위한 제2 전기 결합 구성 요소로서, 상기 제2 전기 결합 구성 요소는 상기 제2 전도성 영역에 결합되는, 제2 전기 결합 구성 요소; 및
상기 중앙 전극 부분의 두께보다 더 큰 직경을 포함하고,
상기 제2 전기 결합 구성 요소는 상기 제1 전기 결합 구성 요소와 전기 절연되는, 장치. - 제19항에 있어서,
상기 제2 전도성 영역은 도핑된 반도체 재료를 포함하는, 장치.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862724865P | 2018-08-30 | 2018-08-30 | |
| US62/724,865 | 2018-08-30 | ||
| US16/221,918 | 2018-12-17 | ||
| US16/221,918 US11688586B2 (en) | 2018-08-30 | 2018-12-17 | Method and apparatus for plasma processing |
| PCT/US2019/046106 WO2020046561A1 (en) | 2018-08-30 | 2019-08-12 | Method and apparatus for plasma processing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210038938A true KR20210038938A (ko) | 2021-04-08 |
Family
ID=69640210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217005912A KR20210038938A (ko) | 2018-08-30 | 2019-08-12 | 플라즈마 공정을 위한 방법 및 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US11688586B2 (ko) |
| JP (1) | JP7408050B2 (ko) |
| KR (1) | KR20210038938A (ko) |
| CN (1) | CN112534545A (ko) |
| WO (1) | WO2020046561A1 (ko) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10555412B2 (en) | 2018-05-10 | 2020-02-04 | Applied Materials, Inc. | Method of controlling ion energy distribution using a pulse generator with a current-return output stage |
| US11476145B2 (en) | 2018-11-20 | 2022-10-18 | Applied Materials, Inc. | Automatic ESC bias compensation when using pulsed DC bias |
| CN113169026B (zh) | 2019-01-22 | 2024-04-26 | 应用材料公司 | 用于控制脉冲电压波形的反馈回路 |
| US11508554B2 (en) | 2019-01-24 | 2022-11-22 | Applied Materials, Inc. | High voltage filter assembly |
| US11043387B2 (en) * | 2019-10-30 | 2021-06-22 | Applied Materials, Inc. | Methods and apparatus for processing a substrate |
| US11462389B2 (en) | 2020-07-31 | 2022-10-04 | Applied Materials, Inc. | Pulsed-voltage hardware assembly for use in a plasma processing system |
| US11901157B2 (en) | 2020-11-16 | 2024-02-13 | Applied Materials, Inc. | Apparatus and methods for controlling ion energy distribution |
| US11798790B2 (en) | 2020-11-16 | 2023-10-24 | Applied Materials, Inc. | Apparatus and methods for controlling ion energy distribution |
| US11495470B1 (en) | 2021-04-16 | 2022-11-08 | Applied Materials, Inc. | Method of enhancing etching selectivity using a pulsed plasma |
| US11791138B2 (en) | 2021-05-12 | 2023-10-17 | Applied Materials, Inc. | Automatic electrostatic chuck bias compensation during plasma processing |
| US11948780B2 (en) | 2021-05-12 | 2024-04-02 | Applied Materials, Inc. | Automatic electrostatic chuck bias compensation during plasma processing |
| US11967483B2 (en) | 2021-06-02 | 2024-04-23 | Applied Materials, Inc. | Plasma excitation with ion energy control |
| US20220399185A1 (en) | 2021-06-09 | 2022-12-15 | Applied Materials, Inc. | Plasma chamber and chamber component cleaning methods |
| US11810760B2 (en) | 2021-06-16 | 2023-11-07 | Applied Materials, Inc. | Apparatus and method of ion current compensation |
| US11569066B2 (en) | 2021-06-23 | 2023-01-31 | Applied Materials, Inc. | Pulsed voltage source for plasma processing applications |
| US11776788B2 (en) | 2021-06-28 | 2023-10-03 | Applied Materials, Inc. | Pulsed voltage boost for substrate processing |
| US11476090B1 (en) | 2021-08-24 | 2022-10-18 | Applied Materials, Inc. | Voltage pulse time-domain multiplexing |
| US11972924B2 (en) | 2022-06-08 | 2024-04-30 | Applied Materials, Inc. | Pulsed voltage source for plasma processing applications |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4190849A (en) * | 1977-09-19 | 1980-02-26 | Motorola, Inc. | Electronic-beam programmable semiconductor device structure |
| JPH10172792A (ja) | 1996-12-05 | 1998-06-26 | Tokyo Electron Ltd | プラズマ処理装置 |
| JP4753276B2 (ja) | 2002-11-26 | 2011-08-24 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| US8083961B2 (en) * | 2006-07-31 | 2011-12-27 | Tokyo Electron Limited | Method and system for controlling the uniformity of a ballistic electron beam by RF modulation |
| JP5168907B2 (ja) | 2007-01-15 | 2013-03-27 | 東京エレクトロン株式会社 | プラズマ処理装置、プラズマ処理方法及び記憶媒体 |
| KR101331213B1 (ko) | 2007-06-05 | 2013-11-20 | 삼성디스플레이 주식회사 | 기판 가공장치 |
| KR100915613B1 (ko) | 2007-06-26 | 2009-09-07 | 삼성전자주식회사 | 펄스 플라즈마 매칭시스템 및 그 방법 |
| US9123509B2 (en) | 2007-06-29 | 2015-09-01 | Varian Semiconductor Equipment Associates, Inc. | Techniques for plasma processing a substrate |
| JP5294669B2 (ja) | 2008-03-25 | 2013-09-18 | 東京エレクトロン株式会社 | プラズマ処理装置 |
| JP2012004160A (ja) | 2010-06-14 | 2012-01-05 | Tokyo Electron Ltd | 基板処理方法及び基板処理装置 |
| US9177756B2 (en) * | 2011-04-11 | 2015-11-03 | Lam Research Corporation | E-beam enhanced decoupled source for semiconductor processing |
| US20130098873A1 (en) * | 2011-10-20 | 2013-04-25 | Applied Materials, Inc. | Overhead electron beam source for plasma ion generation in a workpiece processing region |
| US9396900B2 (en) | 2011-11-16 | 2016-07-19 | Tokyo Electron Limited | Radio frequency (RF) power coupling system utilizing multiple RF power coupling elements for control of plasma properties |
| JP2014139889A (ja) | 2013-01-21 | 2014-07-31 | Sumitomo Heavy Ind Ltd | マイクロ波イオン源及びプラズマ室 |
| US9564297B2 (en) | 2013-05-16 | 2017-02-07 | Applied Materials, Inc. | Electron beam plasma source with remote radical source |
| US9290848B2 (en) | 2014-06-30 | 2016-03-22 | Tokyo Electron Limited | Anisotropic etch of copper using passivation |
| US9799494B2 (en) * | 2015-04-03 | 2017-10-24 | Tokyo Electron Limited | Energetic negative ion impact ionization plasma |
| JP6754890B2 (ja) * | 2017-03-06 | 2020-09-16 | 日本碍子株式会社 | ウエハ支持台 |
-
2018
- 2018-12-17 US US16/221,918 patent/US11688586B2/en active Active
-
2019
- 2019-08-12 CN CN201980052000.7A patent/CN112534545A/zh active Pending
- 2019-08-12 KR KR1020217005912A patent/KR20210038938A/ko active Search and Examination
- 2019-08-12 WO PCT/US2019/046106 patent/WO2020046561A1/en active Application Filing
- 2019-08-12 JP JP2021510398A patent/JP7408050B2/ja active Active
-
2023
- 2023-03-24 US US18/189,519 patent/US20230230814A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020046561A1 (en) | 2020-03-05 |
| TW202025215A (zh) | 2020-07-01 |
| JP2021536667A (ja) | 2021-12-27 |
| JP7408050B2 (ja) | 2024-01-05 |
| US20200075293A1 (en) | 2020-03-05 |
| US11688586B2 (en) | 2023-06-27 |
| US20230230814A1 (en) | 2023-07-20 |
| CN112534545A (zh) | 2021-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7408050B2 (ja) | プラズマ処理の方法及び装置 | |
| JP7385621B2 (ja) | イオン－イオンプラズマ原子層エッチングプロセス及びリアクタ | |
| US11476093B2 (en) | Plasma etching systems and methods with secondary plasma injection | |
| US10224180B2 (en) | Chamber with flow-through source | |
| TWI795589B (zh) | 處理微電子工件的方法、以及處理基板的方法 | |
| US6861642B2 (en) | Neutral particle beam processing apparatus | |
| US7837826B2 (en) | Hybrid RF capacitively and inductively coupled plasma source using multifrequency RF powers and methods of use thereof | |
| US20150170943A1 (en) | Semiconductor system assemblies and methods of operation | |
| JP6982560B2 (ja) | プラズマフィルタリングのためのシステム及び処理 | |
| US9799491B2 (en) | Low electron temperature etch chamber with independent control over plasma density, radical composition and ion energy for atomic precision etching | |
| WO2003044842A1 (en) | Etching method and apparatus | |
| WO2003030240A2 (en) | Etching method and apparatus | |
| US20170186591A1 (en) | Cleaning method of plasma processing apparatus and plasma processing apparatus | |
| US7060931B2 (en) | Neutral beam source having electromagnet used for etching semiconductor device | |
| TWI840398B (zh) | 電漿處理用方法及設備 | |
| Pu | Plasma Etch Equipment | |
| US20210183620A1 (en) | Chamber with inductive power source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |