KR101278013B1 - 플라즈마 점화 압력 감소 방법 - Google Patents

플라즈마 점화 압력 감소 방법 Download PDF

Info

Publication number
KR101278013B1
KR101278013B1 KR1020067027920A KR20067027920A KR101278013B1 KR 101278013 B1 KR101278013 B1 KR 101278013B1 KR 1020067027920 A KR1020067027920 A KR 1020067027920A KR 20067027920 A KR20067027920 A KR 20067027920A KR 101278013 B1 KR101278013 B1 KR 101278013B1
Authority
KR
South Korea
Prior art keywords
plasma
substrate
mtorr
bias compensation
igniting
Prior art date
Application number
KR1020067027920A
Other languages
English (en)
Other versions
KR20070030247A (ko
Inventor
마크 윕킹
브래드포드 제이 린다커
안드라스 쿠티
안드레아스 피셔
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20070030247A publication Critical patent/KR20070030247A/ko
Application granted granted Critical
Publication of KR101278013B1 publication Critical patent/KR101278013B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K9/00—Arc welding or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

반도체 기판을 프로세싱하기 위한 플라즈마 프로세싱 시스템에서 방법이 개시된다. 플라즈마 프로세싱 시스템은 플라즈마 프로세싱 챔버 및 바이어스 보상 회로에 커플링된 정전 척을 포함한다. 방법은 플라즈마 점화 단계에서 플라즈마를 점화하는 단계를 포함한다. 바이어스 보상 회로에 의해 척에 제공된 제 1 바이어스 보상 전압이 실질적으로 0 인 동안과 플라즈마 프로세싱 챔버 내의 제 1 챔버 압력이 약 90 mTorr 미만인 동안 플라즈마 점화 단계가 수행된다. 방법은 또한 플라즈마가 점화된 후에 기판-프로세싱 단계에서 기판을 프로세싱하는 단계를 포함한다. 기판-프로세싱 단계는 바이어스 보상 회로에 의해 제공된 제 1 바이어스 보상 전압보다 높은 제 2 바이어스 보상 전압과 제 1 챔버 압력과 실질적으로 동일한 제 2 챔버 압력을 이용한다.
Figure R1020067027920
플라즈마 점화, 바이어스 보상 전압, 챔버 압력

Description

플라즈마 점화 압력 감소 방법{REDUCING PLASMA IGNITION PRESSURE}
발명의 배경
플라즈마는 기판 (예를 들어, 반도체 기판, 플랫 패널 (flat panel) 기판, 나노-머신류 기판 등) 을 유용한 디바이스 (예를 들어, 집적 회로, 플랫 패널, 나노-머신류 등) 로 프로세싱하기 위한 플라즈마 프로세싱 장비에서 이용되었다. 현재까지, 플라즈마 점화는 비교적 높은 챔버 압력, 예를 들어, 캘리포니아, 프레몬트의 램 리서치 코포레이션으로부터 입수 가능한 2300 Exelan
Figure 112011000730264-pct00001
-시리즈 플라즈마 프로세싱 시스템의 경우에, 120 mTorr 에서 발생하였다.
플라즈마 점화에 높은 챔버 압력을 요구하는 이유 중 하나는 플라즈마 점화가 더 낮은 압력에서는 신뢰할 수 없었다는 것이다. 이것은 낮은 리액터 갭 (reactor gap), 플라즈마 생성에 대한 상대적으로 낮은 RF 주파수의 사용, 및 RF 에너지가 플라즈마로 용량성 커플링되고 있다는 사실 때문이다. 그러나, 종래 기술에서 플라즈마가 점화되는 고 챔버 압력은 어떤 프로세싱 문제를 발생시킨다. 예를 들어, 높은 챔버 압력은 에칭 방향성을 감소시킬 수도 있고 기판 표면에서 더 높은 레벨의 폴리머 (polymer) 형성에 기여할 수도 있으며, 이는 에칭 정지 및 불규칙한 RF 플라즈마 형성과 같은 에칭 불일치를 초래한다.
기술이 발전하고 에칭 요건이 더 정확해짐에 따라, 감소된 에칭 방향성 및 더 높은 레벨의 폴리머 형성은 상당한 단점이 된다. 이 진술은 플라즈마 단계 동안 낮은 프로세스 압력, 예를 들어 몇몇 경우에는 50 mTorr 미만을 요구하는 프로세스에 관해 특히 사실이다. 이 압력은 프로세싱 단계 동안 (예를 들어, 약 60 mTorr 까지) 낮춰질 수 있지만, 높은 압력 점화 단계의 요건은 전체적인 에칭 프로세스에 추가적인 단계를 여전히 추가하고, 이는 바람직하지 못하게 전체 에칭 시간을 증가시킨다. 또한, 더 높은 압력 점화 단계는 프로세스 압력이 그것의 목표 크기로 감소되어야만 할 까다로운 전이 페이즈를 요구할 수도 있다. 또한, 웨이퍼 상의 에칭 정지 또는 불규칙한 플라즈마 형성과 같은 문제를 초래하는 높은 압력 페이즈 동안 표면상에 과도한 폴리머가 형성될 수도 있다.
발명의 요약
본 발명은, 일 실시형태에 있어서, 반도체 기판을 프로세싱하기 위한 플라즈마 프로세싱 시스템에서의 방법에 관한 것이다. 플라즈마 프로세싱 시스템은 플라즈마 프로세싱 챔버 및 바이어스 보상 회로에 커플링된 정전 척 (electrostatic chuck) 을 포함한다. 이 방법은 플라즈마 점화 단계에서 플라즈마를 점화하는 단계를 포함한다. 플라즈마 점화 단계는 바이어스 보상 회로에 의해 척에 제공된 제 1 바이어스 보상 전압이 실질적으로 0 일 때와 플라즈마 프로세싱 챔버 내의 제 1 챔버 압력이 약 90 mTorr 미만일 때 수행된다. 이 방법은 플라즈마가 점화된 후에 기판-프로세싱 단계에서 기판을 프로세싱하는 단계를 더 포함한다. 기판-프로세싱 단계는 바이어스 보상 회로에 의해 제공된 제 1 바이어스 보상 전압보다 높은 제 2 바이어스 보상 전압 및 제 1 챔버 압력과 실질적으로 동일한 제 2 챔버 압력을 이용한다.
다른 실시형태에서, 본 발명은 플라즈마 프로세싱 챔버 및 바이어스 보상 회로에 커플링된 정전 척을 갖는 플라즈마 프로세싱 시스템에서 기판을 프로세싱하기 위한 방법에 관한 것이다. 이 방법은 바이어스 보상 회로에 의해 척에 제공된 제 1 바이어스 보상 전압이 실질적으로 0 일 때 플라즈마를 점화하는 단계를 포함한다. 이 방법은 또한, 플라즈마가 점화된 후에, 바이어스 보상 회로에 의해 제공된 제 1 바이어스 보상 전압보다 높은 제 2 바이어스 보상 전압을 사용하여, 기판을 프로세싱하는 단계를 포함한다.
이하, 본 발명의 이러한 및 다른 특성을 다음의 도면과 관련하여 발명의 상세한 설명에서 더 상세히 설명할 것이다.
도면의 간단한 설명
본 발명은 첨부한 도면에서 제한이 아닌 예로서 예시되고 유사한 참조 부호는 유사한 요소를 지칭한다.
도 1은 기판이 그 위에 배치되는 척 및 플라즈마 프로세싱 챔버를 포함하는 전형적인 종래 기술의 플라즈마 프로세싱 시스템을 도시한다.
도 2a는 높은 압력 점화 단계가 요구될 때 기판을 프로세싱하기 위해 요구되는 더 관련된 단계를 도시하는 개략도가다.
도 2b는 본 발명의 실시형태에 따라, 플라즈마가 더 낮은 압력에서 점화될 수 있을 때 기판을 프로세싱하기 위해 요구되는 관련 단계를 예시하는 개략도가다.
도 3은 본 발명의 실시형태에 따라, 높은 압력 점화 단계를 요구하지 않는 플라즈마 프로세싱 시스템에서 에칭을 위한 단계를 단순화된 흐름도 형식으로 도시한다.
바람직한 실시형태의 상세한 설명
본 발명을 이제 첨부된 도면에 예시된 바와 같이 몇 개의 바람직한 실시형태를 참조하여 상세히 설명할 것이다. 다음 설명에서, 다수의 구체적인 세부사항이 본 발명의 완전한 이해를 제공하기 위해 예시된다. 그러나, 본 발명이 이러한 구체적 세부사항의 일부 또는 전부가 없어도 실시될 수도 있다는 것이 당업자에게 명백할 것이다. 다른 예에서, 널리 공지된 프로세스 단계 및/또는 구조는 불필요하게 본 발명을 불명료하게 하지 않기 위해 상세히 설명하지 않았다. 본 발명의 특성 및 이점은 다음의 도면 및 논의를 참조로 더 양호하게 이해될 수도 있다.
본 발명의 일 양태에 따라, 플라즈마 점화 단계 동안, 바이어스 보상 전압이 0 으로, 또는 0 에 가깝게 ("실질적으로 0") 유지된다면, 플라즈마 점화는 더 낮은 챔버 압력에서 용이하게 달성될 수 있다는 것이 발견되었다. 이와 같이, 본 발명은 바이어스 보상 회로에 커플링된 임의의 다중-극 (multi-pole) 정전 척과 함께 작동한다. 본 발명은 또한 단-극 (mono polar) 정전 척과 함께 작동할 수도 있다. 점화가 발생하면, 바이어스 보상 전압은 구체적인 플라즈마 컨디션에 독립적인 값으로 변경할 수 있고 0과 상당히 다를 수도 있다. 플라즈마 점화가 낮은 압력 및 심지어 에칭 단계 동안에 요구되는 동일한 압력 설정점에서 발생할 수 있기 때문에, 높은 점화 압력에서 더 낮은 에칭 압력으로 챔버 압력을 낮추는데 시간을 소비할 필요가 없다. 따라서, 전체적인 에칭 시간은 실질적으로 감소될 수도 있다. 불분명한 방식에서, 바이어스 보상 전압을 0으로 또는 실질적으로 0으로 유지하며 더 낮은 압력 설정점에서 플라즈마를 점화하는 것은 또한 플라즈마를 점화하기 위해 요구되는 시간을 감소시키고, 이는 심지어 더 짧은 전체 에칭 시간을 초래한다.
본 발명의 이점 및 특성은 다음의 형상과 논의를 참조하여 더 양호하게 이해될 수도 있다. 도 1은 전형적인 종래 기술 플라즈마 프로세싱 시스템 (100) 을 도시하고, 이는 플라즈마 프로세싱 챔버 (102) 및 기판 (106) 이 그 위에 배치되는 척 (104) 을 포함한다. 챔버 내부 (110) 에 에칭 가스를 제공하기 위한 샤워 헤드 (108) 가 존재한다. RF 전력 공급 시스템 (112) (통상적으로 RF 생성기 및 대응하는 매치 (match) 네트워크를 포함) 은 RF 전력을 척 (104) 에 제공한다. 점화된 플라즈마는 제한 링 (confinement ring; 114) 의 세트에 의해 제한된다.
도 1은 전류원 및 바이어스 보상 회로를 포함하는, 정전 척에 대한 전원 (120) 을 또한 도시한다. 도 1의 경우에, 척 (104) 은 양극과 음극을 가진 양극 (bipolar) 정전 척 (ESC) 이다. 정전 척과 함께 널리 공지된 바와 같이, 이러한 극에 공급된 양 및 음의 전압 (예를 들어, +300V 및 -300V) 은, 기판 (106) 을 척 (104) 에 클램핑하는 정전 클램핑 힘 (clamping force) 을 제공한다. 컨덕터 (130) 는 양의 전압을 정전 척의 한 극에 제공하고, 한편 제 2 컨덕터 (132) 는 음의 전압을 정전 척의 나머지 극에 제공한다. 바이어스 보상 회로는 바이어스 보상 전압을 제공함으로써 플라즈마 프로세싱 동안 기판에 걸쳐 일관된 클램핑 힘을 유지하는 것을 돕는다. 자세히 설명하자면, 상이한 프로세스는 기판 상의 바이어스 전압에 상이하게 영향을 준다. 예를 들어, 어떤 프로세스는 기판 상의 바이어스 전압이 더 양이 되도록 야기할 수도 있고, 한편 다른 프로세스는 기판 상의 바이어스 전압이 더 음이 되도록 야기할 수도 있다. ESC 척의 극 및 오버라잉 (overlying) 기판 영역 사이의 클램핑 힘이 그들 각각의 전압 값에서의 차이에 따르기 때문에, 기판 상의 바이어스에서 다양성이 고려되지 않는다면, ESC 의 양극과 기판 사이의 클램핑 힘은 ESC 의 음극과 기판 사이의 클램핑 포스보다 더 낮거나 더 높을 수도 있다. ESC 척의 상이한 극을 가로지른 클램핑 힘의 차이는 기판이 불균일하게 클램핑되도록 야기할 수도 있다. 이것은 기판이 불균일하게 냉각되도록 할 수도 있고, 그 때문에 프로세싱 결과가 기판의 영역에 따라 차이가 나도록 야기한다. 바이어스 보상 전압을 제공함으로써, 바이어스 보상 회로는 반드시 기판을 가로지른 클램핑 포스가 동일하도록 강제한다. 바이어스 보상 회로는 종래 기술 및, 예를 들어 미국 특허 제 5,793,192 호를 포함하여, 특허 문헌에 공지되어 있다.
도 2a 는 높은 압력 점화 단계가 요구될 때 기판을 프로세싱하기 위해 요구되는 더 관련되는 단계를 도시하는 개략도이다. 에칭은 에칭 소스 가스가 도입되고 신뢰할만한 플라즈마 점화에 요구되는 더 높은 압력 설정점 (예를 들어, 120 mTorr) 에서 안정화하도록 허용되는 동안인 안정화 단계 (202) (시간 T0A 와 T1A 사이) 로 시작한다. 이 안정화 단계는 통상적으로 10 에서 13 초의 정도이고, 이는 가스를 종래 기술에서 점화에 대해 요구되는 높은 압력 설정점으로 안정화하기 위한 압력 컨트롤 메카니즘에 대해 요구되는 시간의 양이다.
단계 (204) (시간 T1A 및 T2A 사이) 에서 플라즈마는 점화된다. 이 높은-압력 점화 단계는 통상적으로 약 5 초 정도 걸린다. 그 때부터, 압력은 이 예에서의 70 mTorr 와 같이, 프로세스 레서피 (recipe) 에 의해 요구되는 더 낮은 챔버 압력으로 감소된다. 이 압력 감소 단계 (206) (시간 T2A 및 T3A 사이) 는, 예를 들어, 가스 플로우와 압력 변경의 크기에 따라서 5 내지 8초 사이가 걸릴 수도 있다. 압력 감소 단계 후에, (시간 T3A 로부터 시작하는) 에칭 단계 (208)는 프로세스 레서피에 의해 특정된 낮은 챔버 압력에서 진행하도록 허용된다.
도 2b는, 본 발명의 실시형태에 따라, 플라즈마가 더 낮은 압력에서 점화될 수 있을 때, 기판을 프로세싱하기 위해 요구되는 관련 단계를 설명하는 개략도이다. 단계 (252) (시간 T0B 및 T1B 사이) 는 압력 안정화 단계이고, 이는 에칭 가스를 플라즈마 프로세싱 챔버로 도입한다. 압력 안정화 단계는 이제 더 낮은 압력 설정점을 포함하고 어떤 경우에 달성하는데 더 적은 시간이 걸릴 수도 있다.
단계 (254) (시간 T1B 및 T2B 사이) 에서, 플라즈마는 더 낮은 챔버 압력에서 점화된다. 이 플라즈마 점화 단계 (254) 동안에, ESC 척의 극에 제공된 바이어스 보상 전압은 0이거나, 실질적으로 0이다. 다수의 경우에, 또한, 플라즈마를 점화하는데 요구되는 시간은, 종래 기술에서 행해진 바와 같이 기판에서 높은-바이어스 컨디션 하에서 플라즈마를 점화하는데 요구되는 시간에 비교하여, 더 적다 (예를 들어, 일 예에서 약 5초에 대해 약 2 초 이다.)
대부분의 경우에서, 플라즈마가 점화되는 압력은 실질적으로 에칭 단계에 대하여 요구되는 챔버 압력과 동일하고, 그 때문에 어떤 이어지는 압력 감소 단계도 제거한다. 심지어 더 낮은 플라즈마 점화 압력이 에칭 단계에서 요구되는 챔버 압력과 상이하여도, 플라즈마 점화가 더 낮은 챔버 압력에서 발생한다는 사실은 에칭 단계에 대하여 요구되는 압력 설정점으로 압력을 감소시키기 위해 요구되는 시간의 양을 감소시킨다.
단계 (256) (시간 T2B 이후) 에서, 에칭이 수행된다. 에칭 단계는 도 2a의 에칭 단계 (208) 와 유사하다. 0 또는 실질적으로 0인 바이어스 전압은 오직 초기의 점화단계까지만 제공된다. 플라즈마가 점화되자마자 전력 공급의 바이어스 보상 회로는 바이어스 전압을 플라즈마 덮개 (sheath) 의 생성으로부터 웨이퍼에 의해 감지되는 실제 바이어스 전압에 가까운 값에 이르게 한다. 따라서, 프로세스 레서피에는 아무 변경이 없고, 바이어스는 여전히 에칭 단계 동안에 보상된다. 또한, 높은 압력 점화 단계의 제거는 프로세스 윈도우를 확장시키고, 이는 요구되는 에칭에 대한 적절한 프로세스 레서피를 설계하기 위한 폭 넓은 영역을 프로세스 엔지니어에게 허용해 준다.
도 3은, 본 발명의 실시형태에 따라, 높은 압력 점화 단계를 요구하지 않는 플라즈마 프로세싱 시스템에서 에칭을 위한 단계를 단순화된 플로우차트 형식으로 도시한다. 단계 (302) 에서, 안정화 단계가 수행된다. 이 안정화 단계는 도 2b의 참조 부호 252 와 관련하여 논의된 것과 유사하다. 안정화 후에, 바이어스 보상 전압이 0으로 또는 실질적으로 0으로 유지되는 동안 플라즈마는 더 낮은 압력 설정점으로 점화 단계 (304) 에서 점화된다. 일 실시형태에서, 점화 압력은 약 40 mTorr 내지 약 90 mTorr 사이이다. 다른 실시형태에서, 점화 압력은 약 50 mTorr 내지 약 80 mTorr 사이이다. 또한 다른 실시형태에서, 점화 압력은 60 mTorr 내지 약 70 mTorr 사이이다.
단계 (306) 에서, 에칭 단계는 정전 척 전력 공급의 바이어스 보상 회로에 의해 0과는 상당히 상이할 수도 있는 값으로 콘트롤되는 바이어스 보상 전압으로 시작된다. 점화 압력이 에칭 단계에 대하여 요구되는 챔버 압력보다 약간 더 높다면, 짧은 압력 감소 단계는 이전에 언급된 바와 같이, 또한 선택적으로 에칭 단계 이전에 수행될 수도 있다.
선행한 것에 의해 이해될 수 있는 바와 같이, 본 발명의 실시형태는, 과도한 폴리머 형성 및 낮은 에칭 방향성과 같은 그것의 공존하는 단점과 함께, 높은 압력 점화 단계를 제거한다. ESC 의 바이어스 보상 회로의 바이어스 보상 전압을 0으로 또는 0에 가깝게 세팅하고 동시에 웨이퍼를 또한 0 볼트에 가깝게 함으로써, 플라즈마는 확실하게 낮은 압력에서 점화될 수 있다. 높은 점화 압력으로부터 더 낮은 에칭 압력으로 챔버 압력을 감소시킬 필요가 없기 때문에, 전체 에칭 프로세스에 대해 더 짧은 시간이 요구된다. 또한, 0 또는 실질적으로 0 인 바이어스 보상 전압 및 더 낮은 점화 압력과 함께, 점화 단계에 더 짧은 시간이 요구된다는 것이 발견되었다. 이러한 것이 더 넓은 프로세스 윈도우 및 감소된 전체 에칭 시간이 가능한 에칭 프로세스에 기여하고, 이 모두는 산업에서 매우 유익하다.
본 발명이 몇 개의 바람직한 실시형태에 의하여 예시되는 한편, 본 발명의 범위에 속하는 변경, 치환, 및 균등물이 존재한다. 예를 들어, 구체적인 구현이 기판-프로세싱 단계로서 에칭과 관련하여 논의되었지만, 본 발명은 또한 플라즈마 점화가 요구되는 다른 기판-프로세싱 기법 (예를 들어, 증착, 세정, 중합, 또는 임의의 다른 프로세싱) 에 적용된다. 또한, 구체적인 예가 2300 Exelan
Figure 112011000730264-pct00002
-시리즈 플라즈마 프로세싱 시스템의 콘텍스트에서 설명되지만, 본 발명은 또한 유도-결합된 플라즈마, 용량성-결합된 플라즈마, ECR-생성된 (전자-사이클로트론 공진) 플라즈마, 및/또는 다른 유형의 플라즈마 생성 기술을 이용하는 것을 포함하여, 다른 플라즈마 프로세싱 시스템에서 이용될 수도 있다. 또한, 본 발명의 장치를 구현하는 다수의 대안적인 방법이 존재한다. 따라서, 다음의 첨부된 청구항은 본 발명의 실제 사상 및 범위 내에 해당하는 이러한 모든 변경, 치환, 및 균등물을 포함하여 해석되도록 의도되었다.

Claims (39)

  1. 플라즈마 프로세싱 챔버 및 바이어스 보상 회로에 커플링된 정전 척을 갖는 플라즈마 프로세싱 시스템에서 반도체 기판을 프로세싱하는 방법으로서,
    플라즈마 점화 단계에서 플라즈마를 점화하는 단계로서, 상기 바이어스 보상 회로에 의해 상기 척에 제공된 제 1 바이어스 보상 전압이 실질적으로 0 인 동안과 상기 플라즈마 프로세싱 챔버 내의 제 1 챔버 압력이 90 mTorr 미만인 동안 수행되는, 상기 플라즈마 점화 단계;
    상기 플라즈마가 점화된 후에, 상기 바이어스 보상 회로에 의해 제공된, 상기 제 1 바이어스 보상 전압보다 높은 제 2 바이어스 보상 전압과 상기 제 1 챔버 압력과 실질적으로 동일한 제 2 챔버 압력을 이용하는 기판-프로세싱 단계에서 상기 기판을 프로세싱하는 단계를 포함하는, 반도체 기판 프로세싱 방법.
  2. 제 1 항에 있어서,
    상기 제 1 바이어스 보상 전압은 상기 기판을 프로세싱하는 단계에 대하여 상기 플라즈마를 준비하기에 충분히 긴 정도로만 이용되는, 반도체 기판 프로세싱 방법.
  3. 제 2 항에 있어서,
    상기 플라즈마 점화 단계의 지속기간은 10 초 미만인, 반도체 기판 프로세싱 방법.
  4. 제 2 항에 있어서,
    상기 플라즈마 점화 단계의 지속기간은 5 초 미만인, 반도체 기판 프로세싱 방법.
  5. 제 1 항에 있어서,
    상기 제 1 바이어스 보상 전압이 0 인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 반도체 기판 프로세싱 방법.
  6. 제 1 항에 있어서,
    상기 제 1 챔버 압력이 40 mTorr 내지 90 mTorr 사이인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 반도체 기판 프로세싱 방법.
  7. 제 1 항에 있어서,
    상기 제 1 챔버 압력이 50 mTorr 내지 80 mTorr 사이인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 반도체 기판 프로세싱 방법.
  8. 제 1 항에 있어서,
    상기 제 1 챔버 압력이 60 mTorr 내지 70 mTorr 사이인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 반도체 기판 프로세싱 방법.
  9. 제 1 항에 있어서,
    상기 제 1 챔버 압력이 60 mTorr 미만인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 반도체 기판 프로세싱 방법.
  10. 제 1 항에 있어서,
    상기 제 1 챔버 압력이 50 mTorr 미만인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 반도체 기판 프로세싱 방법.
  11. 제 1 항에 있어서,
    상기 플라즈마 프로세싱 시스템은 유도 결합된 플라즈마 프로세싱 시스템을 나타내는, 반도체 기판 프로세싱 방법.
  12. 제 1 항에 있어서,
    상기 플라즈마 프로세싱 시스템은 용량성 결합된 플라즈마 프로세싱 시스템을 나타내는, 반도체 기판 프로세싱 방법.
  13. 제 1 항에 있어서,
    상기 플라즈마 프로세싱 시스템은 ECR 플라즈마 프로세싱 시스템을 나타내는, 반도체 기판 프로세싱 방법.
  14. 제 1 항에 있어서,
    상기 정전 척은 다중-극 (multi-polar) 정전 척인, 반도체 기판 프로세싱 방법.
  15. 제 1 항에 있어서,
    상기 정전 척은 양-극 (bi-polar) 정전 척인, 반도체 기판 프로세싱 방법.
  16. 제 1 항에 있어서,
    상기 정전 척은 단-극 (mono-polar) 정전 척인, 반도체 기판 프로세싱 방법.
  17. 제 1 항에 있어서,
    상기 프로세싱은 에칭 애플리케이션을 나타내는, 반도체 기판 프로세싱 방법.
  18. 제 1 항에 있어서,
    상기 기판은 집적 회로를 제조하기 위한 반도체 웨이퍼를 나타내는, 반도체 기판 프로세싱 방법.
  19. 제 1 항에 있어서,
    상기 기판은 하나 이상의 플랫 패널 디스플레이 제품을 제조하기 위한 플랫 패널 기판을 나타내는, 반도체 기판 프로세싱 방법.
  20. 제 1 항에 있어서,
    상기 기판은 나노-머신을 제조하기 위한 나노-머신 기판을 나타내는, 반도체 기판 프로세싱 방법.
  21. 플라즈마 프로세싱 챔버 및 바이어스 보상 회로에 커플링된 정전 척을 갖는 플라즈마 프로세싱 시스템에서 기판을 프로세싱하는 방법으로서,
    상기 바이어스 보상 회로에 의해 상기 정전 척에 제공되는 제 1 바이어스 보상 전압이 실질적으로 0 인 동안 플라즈마를 점화하는 단계; 및
    상기 플라즈마가 점화된 후에, 상기 제 1 바이어스 보상 전압보다 더 높은 제 2 바이어스 보상 전압을 사용하여 상기 기판을 프로세싱하는 단계를 포함하는, 기판 프로세싱 방법.
  22. 제 21 항에 있어서,
    상기 제 1 바이어스 보상 전압은 상기 플라즈마를 점화하기에 충분히 긴 정도로만 이용되는, 기판 프로세싱 방법.
  23. 제 21 항에 있어서,
    상기 제 1 바이어스 보상 전압이 0 인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 기판 프로세싱 방법.
  24. 제 21 항에 있어서,
    상기 플라즈마 프로세싱 챔버 내의 챔버 압력이 40 mTorr 내지 90 mTorr 사이인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 기판 프로세싱 방법.
  25. 제 21 항에 있어서,
    상기 플라즈마 프로세싱 챔버 내의 챔버 압력이 50 mTorr 내지 80 mTorr 사이인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 기판 프로세싱 방법.
  26. 제 21 항에 있어서,
    상기 플라즈마 프로세싱 챔버 내의 챔버 압력이 60 mTorr 내지 70 mTorr 사이인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 기판 프로세싱 방법.
  27. 제 21 항에 있어서,
    상기 플라즈마 프로세싱 챔버 내의 챔버 압력이 60 mTorr 미만인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 기판 프로세싱 방법.
  28. 제 21 항에 있어서,
    상기 플라즈마 프로세싱 챔버 내의 챔버 압력이 50 mTorr 미만인 동안 상기 플라즈마를 점화하는 단계가 수행되는, 기판 프로세싱 방법.
  29. 제 21 항에 있어서,
    상기 플라즈마를 점화하는 단계 동안 존재하는 챔버 압력과 실질적으로 동일한 챔버 압력에서 상기 기판을 프로세싱하는 단계가 수행되는, 기판 프로세싱 방법.
  30. 제 21 항에 있어서,
    상기 플라즈마 프로세싱 시스템은 유도 결합된 플라즈마 프로세싱 시스템을 나타내는, 기판 프로세싱 방법.
  31. 제 21 항에 있어서,
    상기 플라즈마 프로세싱 시스템은 용량성 결합된 플라즈마 프로세싱 시스템을 나타내는, 기판 프로세싱 방법.
  32. 제 21 항에 있어서,
    상기 플라즈마 프로세싱 시스템은 ECR 플라즈마 프로세싱 시스템을 나타내는, 기판 프로세싱 방법.
  33. 제 21 항에 있어서,
    상기 정전 척은 다중-극 (multi-pole) 정전 척인, 기판 프로세싱 방법.
  34. 제 21 항에 있어서,
    상기 정전 척은 양-극 (bi-polar) 정전 척인, 기판 프로세싱 방법.
  35. 제 21 항에 있어서,
    상기 정전 척은 단-극 (mono-polar) 정전 척인, 기판 프로세싱 방법.
  36. 제 21 항에 있어서,
    상기 프로세싱은 에칭 애플리케이션을 나타내는, 기판 프로세싱 방법.
  37. 제 21 항에 있어서,
    상기 기판은 집적 회로를 제조하기 위한 반도체 웨이퍼를 나타내는, 기판 프로세싱 방법.
  38. 제 21 항에 있어서,
    상기 기판은 하나 이상의 플랫 패널 디스플레이 제품을 제조하기 위한 플랫 패널 기판을 나타내는, 기판 프로세싱 방법.
  39. 제 21 항에 있어서,
    상기 기판은 나노-머신을 제조하기 위한 나노-머신 기판을 나타내는, 기판 프로세싱 방법.
KR1020067027920A 2004-06-30 2005-06-14 플라즈마 점화 압력 감소 방법 KR101278013B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/883,583 US7193173B2 (en) 2004-06-30 2004-06-30 Reducing plasma ignition pressure
US10/883,583 2004-06-30
PCT/US2005/021098 WO2006012003A2 (en) 2004-06-30 2005-06-14 Reducing plasma ignition pressure

Publications (2)

Publication Number Publication Date
KR20070030247A KR20070030247A (ko) 2007-03-15
KR101278013B1 true KR101278013B1 (ko) 2013-06-27

Family

ID=35598355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067027920A KR101278013B1 (ko) 2004-06-30 2005-06-14 플라즈마 점화 압력 감소 방법

Country Status (8)

Country Link
US (1) US7193173B2 (ko)
EP (1) EP1765541A4 (ko)
JP (1) JP4866347B2 (ko)
KR (1) KR101278013B1 (ko)
CN (1) CN100553848C (ko)
IL (1) IL180388A (ko)
TW (1) TWI437632B (ko)
WO (1) WO2006012003A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7422664B2 (en) * 2006-02-03 2008-09-09 Applied Materials, Inc. Method for plasma ignition
CN109166782B (zh) * 2013-11-06 2020-08-07 应用材料公司 通过dc偏压调制的颗粒产生抑制器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120898A (ja) * 1995-07-26 1997-05-06 Applied Materials Inc 電子的に可変な密度プロファイルを有するプラズマ源
JP2002527887A (ja) * 1998-10-08 2002-08-27 ラム リサーチ コーポレーション プラズマ処理室におけるウェハバイアス補償方法及び装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3582163B2 (ja) * 1995-08-18 2004-10-27 株式会社日立製作所 プラズマ処理方法
US5847918A (en) * 1995-09-29 1998-12-08 Lam Research Corporation Electrostatic clamping method and apparatus for dielectric workpieces in vacuum processors
US5793192A (en) * 1996-06-28 1998-08-11 Lam Research Corporation Methods and apparatuses for clamping and declamping a semiconductor wafer in a wafer processing system
US5865978A (en) * 1997-05-09 1999-02-02 Cohen; Adam E. Near-field photolithographic masks and photolithography; nanoscale patterning techniques; apparatus and method therefor
US6057244A (en) * 1998-07-31 2000-05-02 Applied Materials, Inc. Method for improved sputter etch processing
US6562190B1 (en) * 2000-10-06 2003-05-13 Lam Research Corporation System, apparatus, and method for processing wafer using single frequency RF power in plasma processing chamber
US6800173B2 (en) * 2000-12-15 2004-10-05 Novellus Systems, Inc. Variable gas conductance control for a process chamber
JP2003243361A (ja) * 2002-02-14 2003-08-29 Tokyo Electron Ltd プラズマエッチング方法
US20040025791A1 (en) * 2002-08-09 2004-02-12 Applied Materials, Inc. Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
US7026174B2 (en) * 2002-09-30 2006-04-11 Lam Research Corporation Method for reducing wafer arcing
US6884329B2 (en) * 2003-01-10 2005-04-26 Applied Materials, Inc. Diffusion enhanced ion plating for copper fill

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09120898A (ja) * 1995-07-26 1997-05-06 Applied Materials Inc 電子的に可変な密度プロファイルを有するプラズマ源
JP2002527887A (ja) * 1998-10-08 2002-08-27 ラム リサーチ コーポレーション プラズマ処理室におけるウェハバイアス補償方法及び装置

Also Published As

Publication number Publication date
EP1765541A2 (en) 2007-03-28
WO2006012003A2 (en) 2006-02-02
WO2006012003A3 (en) 2006-07-06
US7193173B2 (en) 2007-03-20
TWI437632B (zh) 2014-05-11
JP2008505491A (ja) 2008-02-21
TW200616077A (en) 2006-05-16
JP4866347B2 (ja) 2012-02-01
IL180388A0 (en) 2007-06-03
KR20070030247A (ko) 2007-03-15
EP1765541A4 (en) 2010-03-31
IL180388A (en) 2010-05-31
US20060011590A1 (en) 2006-01-19
CN100553848C (zh) 2009-10-28
CN1980765A (zh) 2007-06-13

Similar Documents

Publication Publication Date Title
KR102167957B1 (ko) 물질 개질 및 rf 펄싱을 사용한 선택적 식각
US8962488B2 (en) Synchronized radio frequency pulsing for plasma etching
US20220084787A1 (en) Plasma processing apparatus and plasma processing method
US8222157B2 (en) Hybrid RF capacitively and inductively coupled plasma source using multifrequency RF powers and methods of use thereof
TW201334063A (zh) 具有增加的遮罩選擇性之蝕刻
KR20150024277A (ko) 반도체 장치의 제조 방법
US20220301825A1 (en) Plasma processing method and plasma processing apparatus
JP2003502831A (ja) 半導体ウエハ処理中に半導体ウエハのアークを最小にする装置及びその方法
US20220399193A1 (en) Plasma uniformity control in pulsed dc plasma chamber
KR101278013B1 (ko) 플라즈마 점화 압력 감소 방법
US10062576B2 (en) Method for plasma etching a workpiece
JPH06122983A (ja) プラズマ処理方法およびプラズマ装置
KR20020029978A (ko) 반도체 제조용 플라즈마 식각장치
Pu Plasma Etch Equipment
KR100501821B1 (ko) 플라즈마 발생 방법 및 그 장치
CN110752135A (zh) 射频偏压调节方法、装置及等离子体刻蚀设备
KR100501823B1 (ko) 플라즈마 발생 방법 및 그 장치
US11984306B2 (en) Plasma chamber and chamber component cleaning methods
US20230086580A1 (en) Etching method and plasma processing apparatus
JPH11135483A (ja) 半導体装置の製造装置
JP2002217168A (ja) プラズマ処理方法
KR100390210B1 (ko) 반도체 소자의 에칭 공정 제어 방법
KR100286333B1 (ko) 플라즈마식각장치
KR20050008066A (ko) 반도체 소자 제조용 플라즈마 반응기
KR19980065674A (ko) 플라즈마 장비의 가스 안전화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190611

Year of fee payment: 7