KR100286333B1 - 플라즈마식각장치 - Google Patents

플라즈마식각장치 Download PDF

Info

Publication number
KR100286333B1
KR100286333B1 KR1019980007455A KR19980007455A KR100286333B1 KR 100286333 B1 KR100286333 B1 KR 100286333B1 KR 1019980007455 A KR1019980007455 A KR 1019980007455A KR 19980007455 A KR19980007455 A KR 19980007455A KR 100286333 B1 KR100286333 B1 KR 100286333B1
Authority
KR
South Korea
Prior art keywords
etching apparatus
plasma etching
substrate
electrostatic chuck
supply voltage
Prior art date
Application number
KR1019980007455A
Other languages
English (en)
Other versions
KR19990074080A (ko
Inventor
김승호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980007455A priority Critical patent/KR100286333B1/ko
Publication of KR19990074080A publication Critical patent/KR19990074080A/ko
Application granted granted Critical
Publication of KR100286333B1 publication Critical patent/KR100286333B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 플라즈마 식각장치에 관한 것으로, 종래 플라즈마 식각장치는 전원전압을 이용하는 제전과정을 통해 정전처크와 기판사이에 형성된 정전력을 제거함으로써, 완벽한 제전이 이루어지지 않아 반도체 기판을 정전처크로부터 분리하는 과정에서 기판의 깨짐이 발생하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 제전과정에서 상기 정전처크와 접지사이에 위치하는 캐패시터를 더 포함하여, 제전과정을 캐패시터와 전원전압을 이용하는 2단계로 실시하여 상기 정전처크와 기판사이의 정전력을 완전히 제거함으로써, 정전처크로 부터 기판을 분리하는 과정에서 일어날 수 있는 기판의 깨짐을 방지하는 효과가 있다.

Description

플라즈마 식각장치{PLASMA ETCHING APPARATUS}
본 발명은 플라즈마 식각장치에 관한 것으로, 특히 캐패시터를 이용하여 정전처크에 대전된 전하를 모두 제거하여 식각공정이 완료된 반도체 웨이퍼를 정전처크로 부터 용이하게 분리하는데 적당하도록 한 플라즈마 식각장치에 관한 것이다.
일반적으로, 플라즈마 식각장치에서는 식각의 대상인 특정 막이 증착된 반도체 기판을 고정시키고, 고온의 플라즈마로 부터 그 반도체 기판을 보호하기 위해 정전력을 이용하여 반도체 기판을 고정시키는 정전처크(ESC)를 사용하고 있으며, 이와 같은 종래 플라즈마 식각장치를 첨부한 도면을 참조하여 상세히 설명한다.
도1은 종래 플라즈마 식각장치의 구성도로서, 이에 도시한 바와 같이 전원전압(SDC)을 인가받아 대전되어 반도체 기판(1)을 고정시켜 이후에 생성되는 플라즈마(PLASMA)를 이용하여 그 반도체 기판(1) 상에 증착된 특정 막을 식각하는 정전처크(ESC)를 포함하여 구성되며, 상기 정전처크(ESC)는 전원전압(SDC)을 인가받는 전도성 스테이지(2)와; 상기 스테이지(2)의 상부 전면에 부착되어 정전력을 일으키는 실체인 절연층(3)으로 구성된다.
이하, 상기와 같이 구성된 종래 플라즈마 식각장치의 동작을 설명하면 다음과 같다.
먼저, 음의 전원전압(SDC)가 상기 스테이지(2)에 인가되면, 상기 절연층(3)과 스테이지(2)의 접합부는 음의 전하로 대전된다.
이와 같은 상태에서 기판(1)이 장착되면, 그 기판(1)과 상기 절연층(3)이 맞닿는 부분은 양의 전하가 유도되며, 상기 절연층(3) 상부와 하부의 정전력에 의해 상기 기판(1)은 고정된다.
이후의 공정에서, 소스 가스를 상기 기판(1)이 정전처크(ESC)에 의해 고정되어 있는 챔버내부에 주입되고, 알에프(RF)전력의 인가로 그 소스 가스를 이온화하여 고온의 플라즈마(PLASMA)를 생성하고, 그 플라즈마를 이용하여 상기 기판(1) 또는 그 기판(1)에 증착된 특정 막을 식각하게 된다.
그 다음, 상기 식각공정이 완료된 후에, 상기 기판(1)을 정전처크(ESC)로 부터 분리하기 위해서 상기 스테이지(2)에 양의 전원전압을 인가하여 상기 음의 전원전압(SDC)의 인가로 인해 대전된 음전하를 제전시키게 된다.
이와 같은 과정을 통해 상기 기판(1)의 하부에 대전된 양전하 역시 제전되며, 이에 따라 반도체 기판(1)을 정전처크(ESC)로부터 분리할 수 있게 된다.
그러나, 상기한 바와 같이 종래 플라즈마 식각장치는 제전의 수단으로 양의 전원전압을 인가하는 것에만 의존하여 완벽한 제전이 이루어지지 않게 되어, 기판을 정전처크로부터 분리하는 과정에서 정전력이 남아있는 관계로 기판의 깨짐 및 위치 이탈에 의한 오류가 발생하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 정전처크와 기판 사이에 정전력을 완벽하게 제거할 수 있는 플라즈마 식각장치를 제공함에 그 목적이 있다.
도1은 종래 플라즈마 식각장치의 구성도.
도2는 본 발명 플라즈마 식각장치의 구성도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:스테이지
3:절연층 ESC:정전처크
상기와 같은 목적은 정전처크와 기판 사이의 정전력을 이용하여 기판을 고정시키고, 전원전압을 이용하는 제전과정을 통해 식각이 완료된 기판을 정전처크로부터 분리하는 플라즈마 식각장치에 있어서, 제전과정에서 상기 정전처크와 접지사이에 접속되는 캐패시터를 더 포함하여 제전과정을 캐패시터와 전원전압에 의한 2단계로 수행함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 플라즈마 식각장치의 구성도로서, 이에 도시한 바와 같이 상기 도1에 도시한 종래 플라즈마 식각장치에 전원전압(SDC)을 스테이지(2)로 인가제어하는 스위치(S1)와; 제전시 스위치(S2)에 의해 상기 스테이지(2)와 접지사이에 접속되는 캐패시터(C1)를 더 포함하여 구성된다.
이하, 상기와 같은 본 발명 플라즈마 식각장치의 동작을 설명한다.
먼저, 음의 전원전압(SDC)가 상기 스테이지(2)에 인가되면, 상기 절연층(3)과 스테이지(2)의 접합부는 음의 전하로 대전된다.
이와 같은 상태에서 기판(1)이 장착되면, 그 기판(1)과 상기 절연층(3)이 맞닿는 부분은 양의 전하가 유도되며, 상기 절연층(3) 상부와 하부의 정전력에 의해 상기 기판(1)은 고정된다.
이후의 공정에서, 소스 가스를 상기 기판(1)이 정전처크(ESC)에 의해 고정되어 있는 챔버내부에 주입되고, 알에프(RF)전력의 인가로 그 소스 가스를 이온화하여 고온의 플라즈마(PLASMA)를 생성하고, 그 플라즈마를 이용하여 상기 기판(1) 또는 그 기판(1)에 증착된 특정 막을 식각하게 된다.
그 다음, 상기 식각공정이 완료된 후에, 상기 스위치(S1)를 열고, 스위치(S2)를 닫아 상기 스테이지(2)의 상부에 대전된 음전하를 캐패시터(C1)에 충전하게 된다.
그 다음, 상기 스위치(S2)를 열고, 종래와 동일한 방법으로 양의 전원전압을 상기 스테이지(2)에 인가하여 대전된 음전하를 제전시키게 된다.
즉, 캐패시터에 의한 제전과정을 거친다음, 양의 전원전압에 의한 제전과정을 실시하여 제전의 효과를 향상시키게 된다.
이와 같은 과정을 통해 상기 기판(1)의 하부에 대전된 양전하 역시 제전되며, 이에 따라 반도체 기판(1)을 정전처크(ESC)로부터 분리할 수 있게 된다.
상기한 바와 같이 본 발명은 정전처크를 제전시키는 과정을 캐패시터에 의한 제전과 양의 전원전압을 이용한 제전을 순차적으로 실시하여 완벽한 제전이 이루어지도록 함으로써, 상기 정전처크와 기판사이의 정전력을 완전히 제거하여 용이하게 기판을 분리하여 기판의 깨짐 및 오류의 발생을 방지하는 효과가 있다.

Claims (1)

  1. 전원전압을 인가받아 대전되어 반도체 웨이퍼를 고정시키는 정전처크를 포함하는 플라즈마 식각장치에 있어서, 전원전압을 정전처크로 인가제어하는 제1스위치와, 제전시 제2스위치에 의해 상기 정전처크와 접지사이에 연결되는 캐패시터를 더 포함하여 된 것을 특징으로 하는 플라즈마 식각장치.
KR1019980007455A 1998-03-06 1998-03-06 플라즈마식각장치 KR100286333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980007455A KR100286333B1 (ko) 1998-03-06 1998-03-06 플라즈마식각장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007455A KR100286333B1 (ko) 1998-03-06 1998-03-06 플라즈마식각장치

Publications (2)

Publication Number Publication Date
KR19990074080A KR19990074080A (ko) 1999-10-05
KR100286333B1 true KR100286333B1 (ko) 2001-06-01

Family

ID=37514718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007455A KR100286333B1 (ko) 1998-03-06 1998-03-06 플라즈마식각장치

Country Status (1)

Country Link
KR (1) KR100286333B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102655209B1 (ko) 2021-12-20 2024-04-05 세메스 주식회사 홈 포트 및 이를 이용한 기판 처리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179735A (ja) * 1989-12-07 1991-08-05 Tokyo Electron Ltd プラズマ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179735A (ja) * 1989-12-07 1991-08-05 Tokyo Electron Ltd プラズマ処理装置

Also Published As

Publication number Publication date
KR19990074080A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
US5221450A (en) Electrostatic chucking method
US5779807A (en) Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
JPH03211753A (ja) 半導体製造装置
JPH0730468B2 (ja) ドライエッチング装置
KR0184296B1 (ko) 기판이탈방법 및 인가전압의 제어장치
US6665168B2 (en) Electrostatic chuck apparatus and method for efficiently dechucking a substrate therefrom
KR20050058464A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JPH05291194A (ja) プラズマ処理方法および装置
KR100384789B1 (ko) 반도체 제조용 플라즈마 식각장치
KR100286333B1 (ko) 플라즈마식각장치
JPH1027780A (ja) プラズマ処理方法
JPH104085A (ja) ドライエッチング方法および装置
US5330615A (en) Symmetric double water plasma etching system
JPH04132219A (ja) プラズマ処理装置とそれを用いる半導体装置の製造方法
CN115206766A (zh) 等离子体生成装置、半导体工艺设备及晶圆处理方法
JPH0513556A (ja) 静電チヤツク
KR101278013B1 (ko) 플라즈마 점화 압력 감소 방법
JPH02130915A (ja) プラズマ処理装置
KR100214501B1 (ko) 유니포울러 정전척
CN110459458B (zh) 等离子体刻蚀工艺
JPH0653192A (ja) ドライエッチング方法
TWI725406B (zh) 電漿蝕刻方法及裝置
KR20040105356A (ko) 정전척 및 기판 사이의 잔여 전하 제거 장치와 그 제거방법
KR100596769B1 (ko) 플라즈마 식각장치
Marx et al. Plasma and processing effects of electrode spacing for tungsten etchback using a bipolar electrostatic wafer clamp

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee