JP2003502831A - 半導体ウエハ処理中に半導体ウエハのアークを最小にする装置及びその方法 - Google Patents

半導体ウエハ処理中に半導体ウエハのアークを最小にする装置及びその方法

Info

Publication number
JP2003502831A
JP2003502831A JP2000565405A JP2000565405A JP2003502831A JP 2003502831 A JP2003502831 A JP 2003502831A JP 2000565405 A JP2000565405 A JP 2000565405A JP 2000565405 A JP2000565405 A JP 2000565405A JP 2003502831 A JP2003502831 A JP 2003502831A
Authority
JP
Japan
Prior art keywords
wafer
voltage
chuck
plasma
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000565405A
Other languages
English (en)
Inventor
サティッシュ ディ アサヴェイル
レスリー ジー ジャード
ジョン エイ メイヤー
Original Assignee
ティーガル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティーガル コーポレイション filed Critical ティーガル コーポレイション
Publication of JP2003502831A publication Critical patent/JP2003502831A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 半導体ウエハ処理工程の際、ウエハ（２６）を横断するアーク又は絶縁破壊を除去又は最小化する方法及び装置を提供する。 【解決手段】 本発明の方法及び装置は、アーク又は絶縁破壊が生じないようにウエハ（２６）を横断する電圧を制御することを含む。本発明の静電クランプ（５０）を使用することにより、そして特別なクランプ電圧を制御することにより、ウエハを横断する電圧はしきい値以下に維持されて、このためアーク及び／又は絶縁体破壊が減少又は除去される。

Description

【発明の詳細な説明】
【０００１】 発明の属する技術分野 本発明は、半導体ウエハを処理する装置及び方法に関する。
【０００２】 発明の背景 半導体ウエハ処理工程の際、ウエハから使用可能ダイの産出量を減少する現象
は、マイクロアークとしても知られているアークの発生である。一般に、ウエハ
処理の際、アークは半導体ウエハ全体にわたって発生し、特に、クラックなどの
重大な欠陥、又は、例えば、ピラーなどのウエハ中に処理されたウエハの顕著な
特徴において集中する。このようなアークが発生すると、ウエハの全体又は一部
は修復できない程度に損傷を受ける。
【０００３】 発明の概要 本発明は、半導体ウエハ処理中に半導体ウエハを横断するアークを除去又は最
小化することを目的とする。
【０００４】 本発明は、半導体ウエハ又は基板上に発生するかもしれない絶縁破壊又はアー
クを実質的に減少及び／又は除去するのに使用される装置及び方法を開示する。
本発明は、アーク又は絶縁破壊が実質的に減少又は除去されるように、ウエハに
印加される静電クランプ電圧を適当な範囲内にコントロールするためにチャック
、好ましくは静電チャックを使用することを含む。このような制御は処理工程中
に処理値が変化する時にダイナミック（動的）に発生できる。さらに、例示では
あるが、本発明は強誘電体材料の薄膜を含むウエハ又は高い誘電率を有する薄膜
を含むウエハにおいて特別に価値がある。しかし、本発明はアークが問題となる
標準又は通常の薄膜の全てのタイプのエッチングに有用である。
【０００５】 本発明の装置及び方法は、プラズマ処理装置内でのエッチングの際の絶縁破壊
又はアークを除去又は減少するのに特に有用である。
【０００６】 さらに、本発明は、処理のためにウエハを収納できる処理室とチャック、好ま
しくは、静電チャック、を含む半導体ウエハを処理するための処理装置を含む。
処理装置は、処理室と関連した電力源を有する。この電力源は、ウエハの処理の
際にプラズマに近いウエハの表面上に第１電圧を発生することが可能である。本
発明はさらに、ウエハ処理中にウエハをチャックに保持するために静電チャツク
がウエハに印加する第２電圧を制御できる制御機構を含む。制御機構は、第１電
圧と第２電圧の差、換言すれば、ウエハを横断する電位、をウエハを横断するア
ークを最小にするためにしきい値以下に維持するように第２電圧を調節すること
ができる。このような調節はもしウエハの製造工程中に所望ならばダイナミック
（動的）に行うことができる。
【０００７】 従って、本発明の１つの観点は、印加されたクランプ電圧と例えばエッチング
処理装置内で発生されたプラズマと接触するウエハの他の面に蓄積される電圧と
の間の差を最小にするように、静電チャックと接触するウエハの表面に印加され
る電圧を制御する装置を含む。
【０００８】 本発明の方法は、半導体ウエハを処理室内に入れて静電チヤック上に置き、そ
して処理室内にプラズマを発生するステップを含む。方法はさらに、アークを最
小にするためにウエハを横断する電圧を制御することを含む。
【０００９】 本発明の１つの観点において、制御ステップはプラズマに接触するウエハの第
１表面における電圧とチャックと接触するウエハの第２表面における電圧との間
の差を制御することを含む。
【００１０】 本発明の別の観点において、プラズマが高周波数電力源及び低周波数電力源の
少なくとも１つにより発生される。
【００１１】 本発明のさらに別の観点において、高周波数電力源及び低周波数電力源の両方
がチャックに印加される。
【００１２】 本発明のさらに別の観点において、方法は、半導体処理ステップを基板上の強
誘電体薄膜及び基板上の高誘電率薄膜の内の１つに適用することを含む。
【００１３】 従って、本発明はウエハ、特に高誘電率及び／又は強誘電体フイルムを有する
ウエハ、を横断するアークを有効に除去する又は減少することが理解できる。本
発明はダイの生産量を増加する点において効果を有する。
【００１４】 発明の好適な実施の形態 本発明の方法は、図１に示される本発明のエッチング処理装置などのような処
理装置内において、図２に示される静電チャックのようなチャック構成を使用し
て実行される。当業者には知られているように、静電チャックはウエハをチャッ
ク上にクランプするために静電気力を印加する。他のエッチング処理装置も限定
的ではなく含むその他の処理装置及び他のチャック構成も使用することができ、
そしてそれらも本発明の範囲内であることが理解できる。例示的な目的のみで、
ウエハに電位を印加できるように修正された機械的クランプチャックも本発明の
範囲内である。
【００１５】 図１のエッチング処理装置は番号２０により識別される、そして、３電極処理
装置として構成される。エッチング装置２０はハウジング２２及びエッチング室
２４を含む。ウエハ２６は、底電極２８上に置かれる。室２４はさらに周囲電極
３０及び上側電極３２を含む。好適な実施の形態において、周囲電極３０は接地
でき、又は、室２４内に発達されたプラズマの結果として浮動電位を設定するこ
とができる。上側電極３２は一般に接地される。典型的な動作において、周囲電
極３０及び上側電極３２は共に図１に示されるように接地される。
【００１６】 好ましくは、２つのＡ．Ｃ．電力源、第１電力源３４及び第２電力源３６、が
整合ネットワークと結合器を含む適当な回路３８を介して底電極２８に接続され
る。さらに、制御装置４０は第１及び第２ＡＣ電力源３４、３６の順番を制御す
る。典型的に、第１電力源３４はキロヘルツの範囲で動作し、そして最適には約
４５０ＫＨｚにおいて提供され、そして典型的には５００ＫＨｚ以下の範囲であ
る。第２電力源３６はメガヘルツの範囲で動作し、そして典型的には約１３．５
６ＭＨｚで動作する。しかし本発明においては、約１ＭＨｚ上の他の周波数及び
１３．５６ＭＨｚの倍数も使用することができる。この例においては、電力源３
４は好ましくは２００ワットのパワーを有し、第２電力源３６は好ましくは５０
０ワットのパワーを有する。エッチング工程中、低周波数ＫＨｚ電力源は所望な
らば約５００ワットまでサイクル・アップでき、高周波数ＭＨｚ電力源は所望な
らば約１１５０ワットまでサイクル・アップできる。イオン・エネルギーはイオ
ン密度がメガヘルツ範囲の方向に増加する間にキロヘルツ範囲の方向に増加する
。追加的に、処理装置２０は、気体入口ヘッド４２及び気体出口ポート４４を含
む。
【００１７】 底電極２８内に組込まれたチャック４８は静電チャックである。静電チャック
は業界には良く知られている。この静電チャックは、電圧源５２から好ましくは
ＤＣ電圧が印加される静電クランプ電極５０を含む。制御装置４０は好ましい実
施の形態において、源５２により静電クランプ電極５０に印可される電圧をダイ
ナミック（電極へのパワー入力を変化するなどの処理条件の変化に従う時間中）
に制御できる。例えば、このような制御は１つ又は複数の他の電源をサイクリン
グ及びランプすることに依存する。
【００１８】 この特定の実施の形態において、ウエハ２６は強誘電体材料又は高誘電率材料
の１つから構成される薄膜５４を含む。しかし、本発明はどんな薄膜でもそして
アークが問題となるどんな状況でも十分に作用する。
【００１９】 上記発明の構成は、所望ならば、電極２８に印加するに加えて、１つ又は複数
の電力源を電極３０及び／又は３２に印加できるようにした変更が可能なことが
理解される。さらに、本発明は下側電極２８に印加される単一の電力源のみを含
むことができることが理解される。電極は、容量結合処理装置及び誘導結合処理
装置の両方を構成するのに使用されるものであることができる。
【００２０】 基板がプラズマ内でエッチングされる時、ウエハの前表面５６（図２）の電位
はプラズマ電位に関して時間平均負電位を帯びる。時間平均負電位又はＤＣ電位
（共通に「ＤＣバイアス」、Ｖdc、と呼ぶ）は一般にプラズマ状態及びウエハに
印加される高周波数パワーに依存する。この特定の状態において、基板上の高誘
電率及び／又は強誘電体材料層の存在に起因して、ウエハ２６の後表面５８はウ
エハの前表面５６から絶縁される。ウエハの後表面５８のＤＣ電位は主としてチ
ャック４８からのクランプ電圧により決定される。例えば、静電クランプを使用
する場合、ウエハの後側５８のＤＣ電位はクランプ電圧（ＶESC）により非常に
影響を受ける。例示目的の説明において、代表的なエッチングプロセスにおいて
は、Ｖdcは例えば−１０００ボルトであり、ＶESCは例えば−７００ボルトであ
る。差は、（−１０００ボルト）−（−７００ボルト）又は−３００ボルトとな
るであろう。負電位が小さければ、差がアークを発生することはより少ないであ
ろう。換言すれば、Ｖdc−ＶESCの絶対値が低ければ、アークを発生することは
より少ないであろう。アークは−２００ボルトの電位又はより小さな負電位値に
おいて発生できる。しかし、一般的には−３００ボルトの電位及びより大きい負
電位値において確実に発生する。
【００２１】 純粋に機械的なクランプを持ったシステムについては、ウエハの後表面の電位
は一般に良くは制御できず、ゼロとウエハの前表面の電位の間のいずれかの値を
帯びる。従って、ウエハの前及び後表面の間の高誘電率及び／又は強誘電体層の
存在に起因して、２つの表面間に電位差が存在する。ウエハの前及び後表面との
間の電位差（高誘電率及び／又は強誘電体層を横断して）は、特に、ストロンチ
ウムビスマスタンタレート（Ｙ−１）などの高誘電率材料が使用される時、高く
（数百ボルト）なることができる。
【００２２】 本発明の効果を得ることのできる高誘電率薄膜材料は、ジルコン酸チタン酸鉛
（ＰＺＴ）である。
【００２３】 ウエハの前及び後ろ表面の間のＤＣ電位差は、特により薄い誘電体層又は重大
欠陥を横断すると、非常に高い電界を生ずる。この電界の値は絶縁破壊強度をは
るかに超えて、電気的破壊を生ずる。
【００２４】 Ｙ１薄膜はＹ１薄膜形成中に発生する重大欠陥を有し、誘電体層中に誘電体層
が非常に薄くなる「クラック」からなる欠陥を有する。絶縁体の電気破壊は「ク
ラック」領域で発生し、そしてウエハの表側にアークを生ずる。
【００２５】 ＥＳＣ電位、ＶESC、がウエハの前表面の電位に近い値に設定される時、電位
差、従って、誘電体層及び／又は強誘電体層内の電界は実質的に減少される。こ
れは、エッチングされているウエハ上のアーク点の物理的大きさ及び数を実質的
に減少し及び／又は防ぐ。
【００２６】 従って、静電クランプ電圧は、例えば高誘電率及び／又は強誘電体材料の層を
含む基板がプラズマ中でエッチングされている時に発生するかもしれないアーク
又は絶縁破壊を除去し及び／又は実質的に減少するために調節される。
【００２７】 本発明は、このように高誘電率及び／又は強誘電体材料の層を含んだ基板をプ
ラズマ中でエッチングしている時に発生するかもしれない絶縁破壊又はアークを
除去し及び／又は実質的に減少する新しい応用のために静電クランプを使用する
。静電クランプは、いかなる前側接点も必要とせずに基板を実際にクランプする
ために広く使用されているが、静電クランプ電位は絶縁破壊及び／又はアークの
発生を制御するための「ノブ」として使用されることは今までなかった。
【００２８】 図３は、ＭＨｚ電源３６から約９００ワット以下の本質的にほとんどない又は
全く無いアーク又はマイクロアークから約９００ワット上の損傷的アークへの劇
的な段階的機能ジャンプを示している。従って、アークはＭＨｚパワーの増加及
びＶdc−ＶESCの増加と共に増加する。さらに、ＫＨｚパワーの増加はアークの
発生を生ずる。従って、本発明は、電源３４及び３６の動作状態がどんなもので
あっても、アークのしきい値以下の所望の範囲内にエッチング操作中に差Ｖdc−
ＶESCをダイナミックに維持するために、ＶESCを適当に設定することを保証する
ように制御装置４０をプログラミングすることを含む。このように、電源がラン
プ及びサイクルされる時、制御装置４０はＶESC及び差Ｖｄｃ−ＶESCをアークを
防ぐ又は最小にするための適当なしきい値以下に維持できる。
【００２９】 産業上の利用可能性 本発明は、高誘電率又は強誘電体薄膜などの新たな薄膜を上手にエッチングす
るのに有用である。本発明は、ウエハの一部又は全部を破壊することのできるア
ークを除去又は最小にすることにより産出量を改良することを可能にすることが
理解できる。
【００３０】 本発明の他の特徴、観点、又は目的は図及び特許請求の範囲を参照することに
より理解できる。 本発明の別の実施の形態も可能で、本発明の特許請求の範囲内にあることが理
解できる。
【図面の簡単な説明】
【図１】 本発明の方法を実行するのに使用できる本発明の処理装置の実施の形態を示す
概略図。
【図２】 図１の本発明の静電チヤックの実施の形態の上に置かれたウエハの拡大図。
【図３】 本発明の実施の形態の制御装置のステップ機能を示すグラフ。
【符号の説明】
２０ 処理装置 ２６ ウエハ ４０ 制御装置 ４８ 静電チャック ５０ 静電クランプ電極 ５４ 薄膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 メイヤー ジョン エイ アメリカ合衆国 カリフォルニア州 94928 ローナート パーク ラ クロス コート 545 Ｆターム(参考） 5F004 AA06 BA00 BB18 BB22 CA03

Claims (27)

    【特許請求の範囲】
  1. 【請求項１】 プラズマ中の半導体ウエハを横断するアークを減少するため
    の方法であって、 半導体ウエハを処理装置内に入れてチャック上に置き、 処理装置内にプラズマを発生し、そして アークを最小にするためにウエハを横断する電位差を制御する 各ステップを有する方法。
  2. 【請求項２】 前記制御するステップがプラズマを発生するステップの前に
    生ずる請求項１に記載の方法。
  3. 【請求項３】 前記制御するステップが処理装置内にプラズマが存在する時
    に何時でも生ずる請求項１に記載の方法。
  4. 【請求項４】 前記チャックは静電チャックであり、そして プラズマと接触するウエハの第１表面において電圧Ｖdcを生成し、 チャックと接触するウエハの第２表面において電圧ＶESCを生成し、そして 制御するステップが、ＶdcとＶESCの間の差をアークを最小にするように制御
    する、 各ステップを有する請求項１に記載の方法。
  5. 【請求項５】 制御するステップが、ＶdcとＶESCの間の差を最小にするこ
    とを含む請求項４に記載の方法。
  6. 【請求項６】 プラズマ中の半導体ウエハを横断するアークを減少する方法
    であって、 半導体ウエハを処理装置内に入れて静電チャック上に置き、 処理装置内にプラズマを発生し、そして アークを最小にするために静電チャックによりウエハに印加される電圧を制御
    する 各ステップを有する方法。
  7. 【請求項７】 前記制御するステップが、プラズマを発生するステップの前
    に生ずる請求項６に記載の方法。
  8. 【請求項８】 前記制御するステップが、処理装置内にプラズマが存在する
    時に何時でも生ずる請求項６に記載の方法。
  9. 【請求項９】 プラズマと接触するウエハの第１表面において電圧Ｖdcを生
    成し、 制御するステップが、チャックと接触するウエハの下側表面において電圧ＶES C を生成し、そして 制御するステップがさらに、ＶdcとＶESCの間の差をアークを最小にするよう
    に制御する、 各ステップを有する請求項６に記載の方法。
  10. 【請求項１０】 制御するステップが、ＶdcとＶESCの間の差を最小にする
    ことを含む請求項９に記載の方法。
  11. 【請求項１１】 プラズマを発生するステップが、高周波数電源及び低周波
    数電源の内の１つをチャックに印加することを含む請求項１に記載の方法。
  12. 【請求項１２】 プラズマを発生するステップが、高周波数電源及び低周波
    数電源の両方をチャックに印加することを含む請求項１に記載の方法。
  13. 【請求項１３】 プラズマを発生するステップが、高周波数電源及び低周波
    数電源の内の１つをチャックに印加することを含む請求項６に記載の方法。
  14. 【請求項１４】 プラズマを発生するステップが、高周波数電源及び低周波
    数電源の両方をチャックに印加することを含む請求項６に記載の方法。
  15. 【請求項１５】 前記制御するステップが、ウエハのエッチングのステップ
    前及びウエハのエッチングのステップ中の内の少なくとも一方の際に発生する請
    求項１に記載の方法。
  16. 【請求項１６】 前記制御するステップが、ウエハのエッチングのステップ
    前及びウエハのエッチングのステップ中の内の少なくとも一方の際に発生する請
    求項６に記載の方法。
  17. 【請求項１７】 半導体ウエハを処理するための処理装置であって、 処理室と、 処理のためにウエハを受ける静電チャックと、 処理室と関連付けられた電源と、 前記電源が処理装置内でウエハを処理する際にウエハの表面に第１電圧を発生
    することが可能であり、 ウエハの処理の際にウエハをチャックに保持するために静電チャックがウエハ
    に印加する第２電圧を制御可能な制御機構であって、前記制御機構はウエハを横
    断するアークを最小にするために第１電圧と第２電圧との間の差をしきい値以下
    に維持するように第２電圧を調節可能である前記制御機構と、 を有する処理装置。
  18. 【請求項１８】 前記電源が、高周波パワー源と低周波パワー源とを含む請
    求項１７に記載の処理装置。
  19. 【請求項１９】 前記高周波パワー源と前記低周波パワー源がチャックに関
    連した電極に印加される請求項１８に記載の処理装置。
  20. 【請求項２０】 前記電源が処理室内にプラズマを発生するために使用され
    、 前記パワー源が処理室内でプラズマと接触するウエハの第１表面に前記第１電
    圧Ｖdcを発生し、 静電チャックの前記制御機構が、静電チャックに接触する位置のウエハの第２
    表面に前記第２電圧ＶESCを発生し、そして 前記制御機構が、ウエハを横断するアークを最小にするために第１及び第２電
    圧の間の差をしきい値以下に維持するように第２電圧を動的に制御する ことを特徴とする請求項１７に記載の処理装置。
  21. 【請求項２１】 前記ウエハが高誘電率材料の層を含む請求項１に記載の方
    法。
  22. 【請求項２２】 前記ウエハが強誘電体材料の層を含む請求項１に記載の方
    法。
  23. 【請求項２３】 前記ウエハが高誘電率材料の層を含む請求項６に記載の方
    法。
  24. 【請求項２４】 前記ウエハが強誘電体材料の層を含む請求項６に記載の方
    法。
  25. 【請求項２５】 前記制御機構が、異なる処理状態に関して第２電圧を動的
    に調節することができる請求項１７に記載の処理装置。
  26. 【請求項２６】 処理するために半導体ウエハを受けるチャックと、チャッ
    クに関連した電源とを有し、前記電源が処理装置内でウエハを処理する際にウエ
    ハの表面に第１電圧を発生することができる、半導体ウエハを処理するための処
    理装置の制御において、 ウエハ処理の際、ウエハをチャックに保持するためにチャックがウエハに印可
    する第２電圧を制御可能な機構であって、前記機構はウエハを横断するアークを
    最小にするために第１電圧と第２電圧の差をしきい値以下に維持するように第２
    電圧を調節可能である機構を有することを特徴とする制御。
  27. 【請求項２７】 前記機構が、異なる処理状態に関して第２電圧を動的に調
    節できる請求項２６に記載の処理装置。
JP2000565405A 1998-08-17 1999-07-06 半導体ウエハ処理中に半導体ウエハのアークを最小にする装置及びその方法 Pending JP2003502831A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/135,210 1998-08-17
US09/135,210 US6346428B1 (en) 1998-08-17 1998-08-17 Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing
PCT/US1999/015183 WO2000010019A1 (en) 1998-08-17 1999-07-06 Method and apparatus for minimizing semiconductor wafer arcing during semiconductor wafer processing

Publications (1)

Publication Number Publication Date
JP2003502831A true JP2003502831A (ja) 2003-01-21

Family

ID=22467041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000565405A Pending JP2003502831A (ja) 1998-08-17 1999-07-06 半導体ウエハ処理中に半導体ウエハのアークを最小にする装置及びその方法

Country Status (7)

Country Link
US (2) US6346428B1 (ja)
EP (1) EP1129362A4 (ja)
JP (1) JP2003502831A (ja)
KR (1) KR20010079658A (ja)
CN (1) CN1201158C (ja)
CA (1) CA2340718A1 (ja)
WO (1) WO2000010019A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373887A (ja) * 2001-06-15 2002-12-26 Ulvac Japan Ltd 高誘電体のエッチング装置
JP2010010236A (ja) * 2008-06-25 2010-01-14 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
JP2010010214A (ja) * 2008-06-24 2010-01-14 Oki Semiconductor Co Ltd 半導体装置の製造方法、半導体製造装置、及び記憶媒体
US9831260B2 (en) 2016-03-02 2017-11-28 Samsung Electronics Co., Ltd. Semiconductor memory devices

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7467598B2 (en) * 2001-04-09 2008-12-23 Tegal Corporation System for, and method of, etching a surface on a wafer
US6960263B2 (en) * 2002-04-25 2005-11-01 Applied Materials, Inc. Shadow frame with cross beam for semiconductor equipment
US20040031699A1 (en) * 2002-08-19 2004-02-19 Applied Materials, Inc. Method for performing real time arcing detection
JP2004095663A (ja) * 2002-08-29 2004-03-25 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法
US7026174B2 (en) * 2002-09-30 2006-04-11 Lam Research Corporation Method for reducing wafer arcing
US7501161B2 (en) * 2004-06-01 2009-03-10 Applied Materials, Inc. Methods and apparatus for reducing arcing during plasma processing
US20070042131A1 (en) * 2005-08-22 2007-02-22 Applied Materials, Inc., A Delaware Corporation Non-intrusive plasma monitoring system for arc detection and prevention for blanket CVD films
JP4068127B2 (ja) 2006-11-01 2008-03-26 東京エレクトロン株式会社 除電装置及び除電方法並びにプログラム記録媒体
US8336891B2 (en) * 2008-03-11 2012-12-25 Ngk Insulators, Ltd. Electrostatic chuck
US8158017B2 (en) * 2008-05-12 2012-04-17 Lam Research Corporation Detection of arcing events in wafer plasma processing through monitoring of trace gas concentrations
CN101901749B (zh) * 2009-05-27 2012-08-08 中芯国际集成电路制造(上海)有限公司 减少晶片处理过程中电弧产生的方法
JP6408903B2 (ja) * 2014-12-25 2018-10-17 東京エレクトロン株式会社 エッチング処理方法及びエッチング処理装置
JP6518505B2 (ja) 2015-05-12 2019-05-22 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
CN106609355B (zh) * 2015-10-27 2019-02-19 北京北方华创微电子装备有限公司 反应腔室及半导体加工设备
CN106405372B (zh) * 2016-08-22 2020-01-10 上海华力微电子有限公司 一种避免电子束扫描过程中产生电弧放电的缺陷检测方法
GB201615114D0 (en) * 2016-09-06 2016-10-19 Spts Technologies Ltd A Method and system of monitoring and controlling deformation of a wafer substrate
CN111257714B (zh) * 2020-01-17 2022-11-29 上海华力集成电路制造有限公司 静电测量设备及静电测量方法
CN113948359B (zh) * 2020-07-17 2024-04-19 中国科学院微电子研究所 静电吸盘及半导体工艺设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889588A (en) * 1989-05-01 1989-12-26 Tegal Corporation Plasma etch isotropy control
US5812361A (en) * 1996-03-29 1998-09-22 Lam Research Corporation Dynamic feedback electrostatic wafer chuck
US5737177A (en) * 1996-10-17 1998-04-07 Applied Materials, Inc. Apparatus and method for actively controlling the DC potential of a cathode pedestal
US5800878A (en) * 1996-10-24 1998-09-01 Applied Materials, Inc. Reducing hydrogen concentration in pecvd amorphous silicon carbide films
US5835335A (en) * 1997-03-26 1998-11-10 Lam Research Corporation Unbalanced bipolar electrostatic chuck power supplies and methods thereof
US5894400A (en) * 1997-05-29 1999-04-13 Wj Semiconductor Equipment Group, Inc. Method and apparatus for clamping a substrate
US5933314A (en) * 1997-06-27 1999-08-03 Lam Research Corp. Method and an apparatus for offsetting plasma bias voltage in bi-polar electro-static chucks

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373887A (ja) * 2001-06-15 2002-12-26 Ulvac Japan Ltd 高誘電体のエッチング装置
JP4666817B2 (ja) * 2001-06-15 2011-04-06 株式会社アルバック 高誘電体のエッチング装置
JP2010010214A (ja) * 2008-06-24 2010-01-14 Oki Semiconductor Co Ltd 半導体装置の製造方法、半導体製造装置、及び記憶媒体
JP2010010236A (ja) * 2008-06-25 2010-01-14 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
US9831260B2 (en) 2016-03-02 2017-11-28 Samsung Electronics Co., Ltd. Semiconductor memory devices
US10224339B2 (en) 2016-03-02 2019-03-05 Samsung Electronics Co., Ltd. Semiconductor memory devices

Also Published As

Publication number Publication date
WO2000010019A1 (en) 2000-02-24
EP1129362A1 (en) 2001-09-05
KR20010079658A (ko) 2001-08-22
US6346428B1 (en) 2002-02-12
US6406925B1 (en) 2002-06-18
CN1359471A (zh) 2002-07-17
CN1201158C (zh) 2005-05-11
EP1129362A4 (en) 2006-05-24
CA2340718A1 (en) 2000-02-24

Similar Documents

Publication Publication Date Title
JP2003502831A (ja) 半導体ウエハ処理中に半導体ウエハのアークを最小にする装置及びその方法
JP4657473B2 (ja) プラズマ処理装置
JP5372419B2 (ja) プラズマ処理装置及びプラズマ処理方法
TW201810422A (zh) 使用材料變性及rf脈衝的選擇性蝕刻
US20060037704A1 (en) Plasma Processing apparatus and method
JP2002521841A (ja) 半導体基板を処理する方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
KR100782621B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20080216957A1 (en) Plasma processing apparatus, cleaning method thereof, control program and computer storage medium
JP4642809B2 (ja) プラズマ処理方法及びプラズマ処理装置
US6628500B1 (en) Method and apparatus for dechucking a substrate from an electrostatic chuck
JPH05291194A (ja) プラズマ処理方法および装置
JP6273188B2 (ja) プラズマ処理方法
JP2006100485A (ja) 高周波電力用分岐スイッチ及びエッチング装置
JPH1027780A (ja) プラズマ処理方法
KR100603099B1 (ko) 플라즈마 처리 방법 및 장치
KR20020029978A (ko) 반도체 제조용 플라즈마 식각장치
KR102427971B1 (ko) 플라즈마 처리 방법
JPH0945672A (ja) エッチング方法及びエッチング装置
KR101278013B1 (ko) 플라즈마 점화 압력 감소 방법
JP2002217168A (ja) プラズマ処理方法
JPH11135483A (ja) 半導体装置の製造装置
US11495439B2 (en) Plasma processing apparatus
US20230377844A1 (en) Plasma processing apparatus and plasma processing method
KR100390210B1 (ko) 반도체 소자의 에칭 공정 제어 방법