KR100782621B1 - 플라즈마 처리 방법 및 플라즈마 처리 장치 - Google Patents

플라즈마 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR100782621B1
KR100782621B1 KR1020057003051A KR20057003051A KR100782621B1 KR 100782621 B1 KR100782621 B1 KR 100782621B1 KR 1020057003051 A KR1020057003051 A KR 1020057003051A KR 20057003051 A KR20057003051 A KR 20057003051A KR 100782621 B1 KR100782621 B1 KR 100782621B1
Authority
KR
South Korea
Prior art keywords
plasma
substrate
processed
high frequency
applying
Prior art date
Application number
KR1020057003051A
Other languages
English (en)
Other versions
KR20050058464A (ko
Inventor
도시히코 신도
신 오카모토
기미히로 히구치
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20050058464A publication Critical patent/KR20050058464A/ko
Application granted granted Critical
Publication of KR100782621B1 publication Critical patent/KR100782621B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/004—Charge control of objects or beams
    • H01J2237/0041—Neutralising arrangements
    • H01J2237/0044—Neutralising arrangements of objects being observed or treated

Abstract

진공 챔버(1)내에 Ar 가스를 공급하고, 이 상태에서, 우선 고주파 전원(11)으로부터 탑재대(2)(하부 전극)에, 예컨대 300 W 등의 비교적 낮은 고주파 전력을 공급하여, 약한 플라즈마를 발생시키고, 반도체 웨이퍼(W)에 작용시켜 반도체 웨이퍼(W)의 내부에 축적된 전하의 상태를 조정한다. 이 때, 전하가 이동하기 쉽게 하기 위해, 정전척(4)에의 직류 전압(HV)의 인가를 행하지 않는다. 이 후, 정전척(4)에의 직류 전압의 인가를 개시하고, 그 후 2000 W 등의 통상의 처리용의 높은 고주파 전력을 공급하여, 강한 플라즈마를 발생시키고, 통상의 플라즈마 처리를 행한다. 이에 의해, 피처리 기판에 발생하는 표면 아킹의 발생을 방지하여, 종래와 비교하여 생산성의 향상을 도모할 수 있다.

Description

플라즈마 처리 방법 및 플라즈마 처리 장치{PLASMA PROCESSING METHOD AND PLASMA PROCESSING DEVICE}
본 발명은 플라즈마 처리 방법 및 플라즈마 처리 장치에 관한 것으로, 특히 반도체 웨이퍼나 LCD용 기판 등의 피처리 기판에 플라즈마 에칭 처리 등을 실시하는 플라즈마 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
종래부터, 플라즈마에 의해, 반도체 웨이퍼나 LCD용 기판 등의 피처리 기판의 처리를 행하는 플라즈마 처리 방법이 다용되고 있다. 예컨대, 반도체 장치의 제조 공정에 있어서는, 피처리 기판, 예컨대 반도체 웨이퍼에, 미세한 전기 회로를 형성하기 위한 기술로서, 반도체 웨이퍼상에 형성된 박막 등을, 플라즈마를 이용하여 에칭하여 제거하는 플라즈마 에칭 처리가 다용되고 있다.
이러한 플라즈마 에칭 처리를 행하는 에칭 장치에서는, 예컨대 내부를 기밀하게 폐색 가능하게 구성된 처리 챔버(에칭 챔버)내에서 플라즈마를 발생시키도록 되어 있다. 그리고, 이 에칭 챔버내에 마련한 서셉터상에 반도체 웨이퍼를 탑재하여, 에칭을 행한다.
또한, 상기 플라즈마를 발생시키는 수단에 대해서는, 여러 가지의 타입이 알려져 있다. 그 중, 상하로 대향하도록 마련된 한 쌍의 평행평판 전극에 고주파 전력을 공급하여 플라즈마를 발생시키는 타입의 장치에서는, 평행평판 전극중의 한쪽, 예컨대 하부 전극이 서셉터를 겸하고 있다. 그리고, 이 하부 전극상에 반도체 웨이퍼를 배치하고, 평행평판 전극간에 고주파 전압을 인가하여 플라즈마를 발생시켜, 에칭을 행한다.
그러나, 이와 같은 에칭 장치에서는, 에칭중에, 반도체 웨이퍼의 표면에서, 천둥형상의 이상 방전이 발생하는 소위 표면 아킹이 발생하는 경우가 있다.
상기 표면 아킹은, 예컨대 도체층 위에 절연체층이 형성되고, 이러한 절연체층을 에칭하는 것과 같은 경우에 발생하는 경우가 많다. 예컨대, 실리콘 산화막으로 이루어지는 절연체층을 에칭하여, 하층의 메탈층으로 이루어지는 도체층으로 통하는 콘택트 홀을 형성하는 경우 등에, 에칭에 의해 막두께가 감소한 실리콘 산화막을 파괴하도록 발생하는 경우가 많다.
그리고, 이러한 이상 방전이 발생하면, 반도체 웨이퍼중의 실리콘 산화막의 대부분의 부분이 파괴되어 버리기 때문에, 그 반도체 웨이퍼의 대부분의 소자가 불량으로 되어 버린다. 또한, 이와 더불어, 에칭 챔버내에 금속 오염이 발생하고, 그대로 계속하여 에칭 처리를 행할 수 없어, 에칭 챔버내의 클리닝이 필요하게 된다. 이 때문에, 생산성이 현저히 저하해 버린다고 하는 문제가 있었다.
따라서, 본 발명의 목적은, 피처리 기판에 발생하는 표면 아킹의 발생을 방지하여, 종래와 비교하여 생산성의 향상을 도모할 수 있는 플라즈마 처리 방법 및 플라즈마 처리 장치를 제공하고자 하는 것이다.
본 발명의 플라즈마 처리 방법은, 피처리 기판에 플라즈마를 작용시켜 플라즈마 처리를 행하는 플라즈마 처리 방법에 있어서, 상기 플라즈마 처리를 행하기 전에, 해당 플라즈마 처리에 사용하는 플라즈마보다 약한 플라즈마를 상기 피처리 기판에 작용시키는 공정과, 상기 약한 플라즈마를 상기 피처리기판에 작용시키면서, 상기 피처리 기판을 흡착 유지하는 정전척에 직류 전압을 인가하는 공정과, 상기 약한 플라즈마를 제거하는 공정과, 상기 플라즈마 처리를 행하는 공정을 이 순으로 갖는다.
삭제
삭제
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 약한 플라즈마가, Ar 가스, 또는 O2 가스, 또는 CF4 가스, 또는 N2 가스에 의해 형성된 플라즈마인 것을 특징으로 한다.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 약한 플라즈마가, 0.15∼1.0W/㎠의 고주파 전력에 의해 형성되는 것을 특징으로 한다.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 약한 플라즈마를, 5∼20초 동안 상기 피처리 기판에 작용시키는 것을 특징으로 하는 플라즈마 처리 방법.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 플라즈마 처리의 종료시에, 상기 정전척에 대한 직류 전압의 인가를 정지한 후, 상기 플라즈마를 제거하는 것을 특징으로 한다.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 피처리 기판을 상기 정전척의 위쪽에 도체로 접지된 지지 막대에 의해 지지한 상태로, 상기 정전척에 대한 직류 전압의 인가를 개시하고, 이 후, 상기 피처리 기판을 하강시켜 상기 정전척 위에 탑재하는 것을 특징으로 한다.
또한, 본 발명의 플라즈마 처리 방법은, 상기 플라즈마 처리 방법에 있어서, 상기 플라즈마 처리가 에칭 처리이고, 해당 에칭 처리를 행하는 처리 챔버내에서, 상기 피처리 기판에 상기 약한 플라즈마를 작용시키는 것을 특징으로 한다.
또한, 본 발명의 플라즈마 처리 장치는, 피처리 기판에 플라즈마 처리를 실시하는 플라즈마 처리 기구를 구비한 플라즈마 처리 장치에 있어서, 상기 플라즈마 처리 기구를 제어하고, 상기 플라즈마 처리 방법을 행하는 제어부를 구비한 것을 특징으로 한다.
도 1은 본 발명의 일 실시예에 사용하는 장치의 개략 구성을 모식적으로 도시하는 도면.
도 2는 본 발명의 일 실시예에 관한 플라즈마 처리 방법을 설명하기 위한 도면.
도 3은 본 발명의 다른 실시예에 사용하는 장치의 개략 구성을 모식적으로 도시하는 도면.
도 4는 본 발명의 다른 실시예에 관한 플라즈마 처리 방법을 설명하기 위한 도면.
도 5는 도 2에 나타내는 실시예의 변형예에 관한 플라즈마 처리 방법을 설명하기 위한 도면.
도 6은 정전척에 의한 척 방법을 설명하기 위한 도면.
도 7은 도 6의 척 방법에 있어서의 각 부의 전위의 변화를 설명하기 위한 도면.
도 8은 다른 척 방법에 있어서의 각 부의 전위의 변화를 설명하기 위한 도면.
도 9는 정전척에 의한 척 방법의 비교예를 설명하기 위한 도면.
도 10은 도 9의 척 방법에 있어서의 각 부의 전위의 변화를 설명하기 위한 도면.
도 11은 정전척의 인가 전압과 파티클의 수와의 관계를 나타내는 도면.
도 12는 시퀀스의 상위에 의한 파티클 수의 상위를 도시하는 도면.
이하, 본 발명의 상세를 도면을 참조하여 실시예에 대하여 설명한다.
도 1은 본 발명의 실시예에 사용하는 플라즈마 처리 장치(에칭 장치) 전체의 개략 구성을 모식적으로 도시하는 것이다. 동 도면에 있어서, 부호(1)는 재질이 예컨대 알루미늄 등으로 이루어지고, 내부를 기밀하게 폐색 가능하게 구성되고, 처리 챔버를 구성하는 원통형의 진공 챔버를 도시하고 있다.
상기 진공 챔버(1)는 접지 전위에 접속되어 있다. 진공 챔버(1)의 내부에는 도전성재료, 예컨대 알루미늄 등으로 블럭형상으로 구성되고, 하부 전극을 겸한 탑재대(2)가 설치되어 있다.
이 탑재대(2)는 세라믹 등의 절연판(3)을 거쳐서 진공 챔버(1)내에 지지되어 있다. 탑재대(2)의 반도체 웨이퍼(W) 탑재면에는 정전척(4)이 설치되어 있다. 이 정전척(4)은, 정전척용 전극(4a)을, 절연성재료로 이루어지는 절연막(4b)중에 개재시킨 구성으로 되어 있고, 정전척용 전극(4a)에는 직류 전원(5)이 접속되어 있다. 정전척용 전극(4a)은, 예컨대 동 등으로 구성되어 있고, 절연막(4b)은 폴리이미드 등으로 구성되어 있다.
또한, 탑재대(2)의 내부에는, 온도 제어를 위한 열매체로서의 절연성 유체를 순환시키기 위한 열매체 유로(6)와, 헬륨 가스 등의 온도 제어용 가스를 반도체 웨이퍼(W)의 이면에 공급하기 위한 가스 유로(7)가 마련되어 있다.
그리고, 열매체 유로(6)내에 소정 온도로 제어된 절연성 유체를 순환시킴으로써, 탑재대(2)를 소정 온도로 제어하고, 또한 이 탑재대(2)와 반도체 웨이퍼(W)의 이면과의 사이에 가스 유로(7)를 거쳐서 온도 제어용 가스를 공급하여 이들간의 열교환을 촉진하고, 반도체 웨이퍼(W)를 정밀도 양호하게 그리고 효율적으로 소정 온도로 제어할 수 있도록 되어 있다.
또한, 탑재대(2) 위쪽의 외주에는 도전성재료 또는 절연성재료로 형성된 포커스 링(8)이 마련되어 있고, 또한 탑재대(2)의 거의 중앙에는, 고주파 전력을 공급하기 위한 급전선(9)이 접속되어 있다. 이 급전선(9)에는 정합기(10)를 거쳐서 고주파 전원(RF 전원)(11)이 접속되고, 고주파 전원(11)으로부터는 소정의 주파수의 고주파 전력이 공급되도록 되어 있다.
또한, 전술한 포커스 링(8)의 외측에는, 환상으로 구성되고, 다수의 배기 구멍이 형성된 배기 링(12)이 마련되어 있고, 이 배기 링(12)을 거쳐서, 배기 포트(13)에 접속된 배기계(14)의 진공 펌프 등에 의해, 진공 챔버(1)내의 처리 공간의 진공 배기가 행해지도록 구성되어 있다.
한편, 탑재대(2) 위쪽의 진공 챔버(1)의 천벽(天壁) 부분에는, 샤워헤드(15)가 탑재대(2)와 평행하게 대향하도록 마련되어 있고, 이 샤워헤드(15)는 접지되어 있다. 따라서, 이들 샤워헤드(15)와 탑재대(2)는 한쌍의 전극(상부 전극과 하부 전극)으로서 기능하도록 되어 있다.
상기 샤워헤드(15)는 그 하면에 다수의 가스 토출 구멍(16)이 마련되어 있고, 또한 그 상부에 가스 도입부(17)를 갖고 있다. 그리고, 샤워헤드(15)의 내부에는 가스 확산용 공간(18)이 형성되어 있다. 가스 도입부(17)에는 가스 공급 배관(19)이 접속되어 있고, 이 가스 공급 배관(19)의 타 단부에는 가스 공급계(20)가 접속되어 있다. 이 가스 공급계(20)는, 가스 유량을 제어하기 위한 매스 플로우 컨트롤러(MFC)(21)와, 예컨대 에칭용 처리 가스 등을 공급하기 위한 처리 가스 공급원(22), 및 Ar 가스를 공급하기 위한 Ar 가스 공급원(23) 등으로 구성되어 있다.
한편, 진공 챔버(1)의 외측 주위에는 진공 챔버(1)와 동심형상으로 환상의 자장 형성기구(링 자석)(24)가 배치되어 있고, 탑재대(2)와 샤워헤드(15)와의 사이의 처리 공간에 자장을 형성하도록 되어 있다. 이 자장 형성기구(24)는, 회전기구(25)에 의해, 그 전체가, 진공 챔버(1)의 주위를 소정의 회전 속도로 회전 가능하게 되어 있다.
또한, 반도체 웨이퍼(W)에 플라즈마 처리를 실시하기 위한 상기 직류 전원(5), 고주파 전원(11), 가스 공급계(20) 등의 플라즈마 처리기구는 제어부(40)에 의해 제어되도록 구성되어 있다.
다음에, 상기한 바와 같이 구성된 에칭 장치에 의한 에칭 처리의 순서에 대하여 설명한다.
<제 1 실시예>
우선, 진공 챔버(1)에 마련된 도시하지 않은 게이트 밸브를 개방하고, 이 게이트 밸브에 인접하여 배치된 로드록실(도시하지 않음)을 거쳐서, 반송기구(도시하지 않음)에 의해 반도체 웨이퍼(W)를 진공 챔버(1)내에 반입하고, 탑재대(2)상에 탑재한다. 그리고, 반송기구를 진공 챔버(1) 외부로 후퇴시킨 후, 게이트 밸브를 닫는다. 또, 이 시점에서는, 정전척(4)의 정전척용 전극(4a)에의 직류 전원(5)으로부터의 직류 전압(HV)의 인가는 행해지지 않는다.
이 후, 배기계(14)의 진공 펌프에 의해 배기 포트(13)를 통하여 진공 챔버(1)내를 소정의 진공도로 배기하면서, 우선 Ar 가스 공급원(23)으로부터 진공 챔버(1)내에 Ar 가스를 공급한다. 그리고, 이 상태에서, 도 2에 도시하는 바와 같이, 우선 고주파 전원(11)으로부터 하부 전극으로서의 탑재대(2)에, 예컨대 300 W 등의 비교적 파워가 낮은 고주파 전력(주파수 예컨대 13.56 MHz)을 공급하여, 약한 플라즈마를 발생시키고, 이 약한 플라즈마를 반도체 웨이퍼(W)에 작용시킨다.
이와 같이, 약한 플라즈마를 반도체 웨이퍼(W)에 작용시키는 것은, 이하와 같은 이유에 의한다.
즉, 처리를 행하는 반도체 웨이퍼(W)는, 이전 공정(예컨대 CVD 등의 성막공정)에 있어서의 처리의 상태 등에 의해, 그 상태가 한결같지 않고, 예컨대 반도체 웨이퍼(W)의 내부에 전하가 축적되어 있는 경우가 있다. 그리고, 이와 같이 반도체 웨이퍼(W)의 내부에 전하가 축적된 상태에서, 강한 플라즈마를 작용시키면, 표면 아킹 등을 발생시킬 가능성이 높기 때문에, 이러한 강한 플라즈마를 작용시키기 전에, 약한 플라즈마를 작용시켜, 반도체 웨이퍼(W)의 내부에 축적된 전하의 상태 등을 한결같이 조정하기(초기화하기) 위함이다.
그리고, 이러한 반도체 웨이퍼(W)의 내부에 축적된 전하의 상태를 조정함에 있어서, 반도체 웨이퍼(W)의 내부로부터 전하가 이동하기 쉽게 하기 위해, 정전척(4)의 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 행하지 않는 상태로, 이러한 약한 플라즈마에 의해 반도체 웨이퍼의 조정(초기화)을 행한다.
또, 이러한 약한 플라즈마를 발생시키기 위한 고주파 인가 전력은 0.15 W/㎠∼1.0 W/㎠ 정도, 예컨대 100∼500 W 정도이고, 약한 플라즈마를 반도체 웨이퍼(W)에 작용시키는 시간은, 예컨대 5∼20 초 정도이다.
또한, 상기에서는 Ar 가스를 이용하고, Ar 가스의 플라즈마를 작용시키는 경우에 대하여 설명하고 있지만, 가스종은 이것에 한정하는 것은 아니고, 예컨대 O2 가스, CF4 가스, N2 가스 등의 가스도 사용할 수 있다. 단지, 이 가스종의 선택에 있어서는, 발생시키는 가스의 플라즈마가, 반도체 웨이퍼(W)에 대하여 및 진공 챔버(1)의 내벽에 대하여, 에칭 등의 소망하지 않는 작용을 일으킬 정도가 적은 것을 선택해야 하고, 또한 플라즈마가 착화하기 쉬운 것을 선택할 필요가 있다. 또한, 처리를 행하는 반도체 웨이퍼(W)가, 이전 공정에서 어떠한 처리가 실시되었던 것인가에 의해서도, 최적의 가스종이 변하는 경우가 있고, 이들을 고려하여 적절히 선택하는 것이 바람직하다.
그리고, 상기한 바와 같이 하여 반도체 웨이퍼(W)에 약한 플라즈마를 작용시 킨 후, 도 2에 도시하는 바와 같이, 정전척용 전극(4a)에의 직류 전원(5)으로부터의 직류 전압(HV)의 인가를 행한다. 이 후, 처리 가스 공급원(22)으로부터 진공 챔버(1)내에 소정의 처리 가스(에칭 가스)를 공급하고, 고주파 전원(11)으로부터 하부 전극으로서의 탑재대(2)에, 예컨대 2000 W 등의 통상의 처리용의 파워가 높은 고주파 전력(주파수 예컨대 13.56MHz)을 공급하여, 강한 플라즈마를 발생시키고, 통상의 플라즈마 처리(에칭 처리)를 행한다. 또, 도 2에 있어서, 가로축은 시간을 나타내고, 세로축은 정전척 HV의 경우에는 전압값, RF 출력의 경우에는 전력값을 나타낸다.
이 때, 하부 전극인 탑재대(2)에 고주파 전력이 인가됨으로써, 상부 전극인 샤워헤드(15)와 하부 전극인 탑재대(2)와의 사이의 처리 공간에는 고주파 전계가 형성됨과 더불어, 자장 형성기구(24)에 의한 자장이 형성되고, 이 상태에서 플라즈마에 의한 에칭이 행해진다.
그리고, 소정의 에칭 처리가 실행되면, 고주파 전원(11)으로부터의 고주파 전력의 공급을 정지함으로써, 에칭 처리를 정지하고, 전술한 순서와는 반대 순서로, 반도체 웨이퍼(W)를 진공 챔버(1) 밖으로 반출한다.
상기한 바와 같이 하여, 우선 반도체 웨이퍼(W)에 약한 플라즈마를 작용시키고, 이 후, 반도체 웨이퍼(W)의 에칭 처리를 행한 바, 반도체 웨이퍼(W)에 표면 아킹이 발생하는 비율을, 로트에 상관없이, 대략 제로(1% 이하)로 할 수 있었다. 한편, 상기한 바와 같은 약한 플라즈마를 작용시키지 않고서 처리를 개시한 경우에는, 반도체 웨이퍼(W)에 표면 아킹이 발생하는 비율이 로트에 따라서는, 80% 정도 로 되는 경우가 있었다. 에칭보다 이전의 공정에 있어서, 반도체 웨이퍼(W)가 대전해 버린 것이 원인이며, 이러한 표면 아킹은, 이전 공정이, CVD에 의해 소위 Low-K막을 형성하는 공정의 경우에, 특히 발생할 확률이 높았다.
따라서, 통상의 처리를 개시하기 전에, 상기한 바와 같이 반도체 웨이퍼(W)에 약한 플라즈마를 작용시킴으로써, 반도체 웨이퍼(W)에 표면 아킹이 발생하는 비율을 대폭으로 저하할 수 있는 것을 확인할 수 있었다.
그런데, 상기의 실시예에서는, 도 1에 도시하는 바와 같이, 하부 전극인 탑재대(2)에만 고주파 전력이 인가되는 구성의 장치를 사용한 경우에 대하여 설명했지만, 예컨대 도 3에 도시하는 바와 같이, 상부 전극으로서의 샤워헤드(15)에도, 정합기(30)를 거쳐서 고주파 전원(31)으로부터 고주파 전력을 인가하도록 구성된 소위 상하부 인가형 플라즈마 처리 장치에 대해서도 적용할 수 있다.
이 경우, 예컨대 도 4에 도시하는 바와 같이, 우선 하부 전극인 탑재대(2)에, 낮은 파워의 고주파 전력의 인가를 개시하고, 그 후에 상부 전극인 샤워헤드(15)에 낮은 파워의 고주파 전력의 인가를 개시하며, 여기서 일단 하부 전극인 탑재대(2)에 대한 고주파 전력의 인가를 정지한다. 그리고, 이 상태에서 소정 기간 반도체 웨이퍼(W)에 약한 플라즈마를 작용시킨 후, 상부 전극인 샤워헤드(15)에 대한 고주파 전력의 인가도 정지하여, 일단 플라즈마를 제거한다.
그 후, 정전척(4)의 정전척용 전극(4a)에의 직류 전압(HV)의 인가, 하부 전극인 탑재대(2)에 대한 처리용의 통상의 고주파 전력(고파워의 고주파 전력)의 인가, 상부 전극인 샤워헤드(15)에 대한 처리용의 통상의 고주파 전력(고파워의 고주 파 전력)의 인가를, 이 순서로 개시하고, 반도체 웨이퍼(W)의 통상의 처리를 개시한다.
이와 같이 하여, 상하부 인가형 플라즈마 처리 장치에 대해서도, 본 발명은 적용할 수 있다.
또, 상기한 바와 같이 약한 플라즈마를 작용시키는 것에 부가하여, 또는 단독으로, 처리를 개시하기 전에, 반도체 웨이퍼(W)에 예컨대, 이오나이저(ionizer)를 작용시켜, 그 내부의 전하를 저감시키는 것도 바람직하다. 이와 같은 이오나이저의 작용에 의해, 표면 아킹의 발생을 억제할 수도 있다. 이 이오나이저는 챔버내에 설치하여도 무방하고, 또는 챔버 외부의 별도의 장소에 설치하여도 무방하다.
그런데, 도 2에 나타낸 플라즈마 처리 방법에서는, 하부 전극인 탑재대(2)에 약한 고주파 전력을 인가하여 약한 플라즈마를 일으킨 후의 고주파 전력이 인가되지 않은 상태에서, 정전척(4)의 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 개시하고 있다. 이와 같이, 약한 고주파 전력을 인가하여 약한 플라즈마를 일으킨 후의 고주파 전력이 인가되지 않은 상태에서, 척용 전극(4a)에의 직류 전압(HV)의 인가를 개시하면, 이 직류 전압(HV)의 인가를 개시했을 때에, 천둥형상의 방전을 발생시키고 기판에 손상을 줄 가능성이 있다. 이와 같은 경우에는, 도 5에 도시하는 바와 같이, 탑재대(2)에 고주파 전력이 인가된 상태(약한 플라즈마가 발생된 상태)에서, 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 개시하면, 방전의 발생을 억제할 수 있다.
이상, 제 1 실시예에 있어서, 에칭 등의 플라즈마 처리전에 Ar 가스를 이용 하여 약한 플라즈마를 일으키는 방법, 및 그 때의 정전척용 전극(4a)에의 직류 전압 인가의 타이밍에 대하여 설명했다.
<제 2 실시예>
다음에 에칭 처리 등의 플라즈마 처리를 행할 때의 고주파 전력 인가의 타이밍 및 정전척용 전극(4a)에의 직류 전압 인가의 타이밍과의 관계에 대하여, 바람직한 예를 설명한다.
또, 상기의 정전척(4)에는 쌍극형과 단극형이 있고, 또한 이들의 타입에 각각 쿨롬(Coulomb)형과 죤슨라베크(Johnson-Rahbek)형이 있다. 이 중, 단극형이고 쿨롬형인 정전척(4)을 사용한 경우, 다음과 같은 시퀀스로 반도체 웨이퍼(W)의 흡착을 행하는 것이 바람직하다. 도 6에 그 시퀀스를 나타낸다. 가로축은 시간, 세로축은 점선은 인가 고주파 전력값(W), 실선은 인가 직류 전압값(V)을 표시하고 있다.
즉, 반도체 웨이퍼(W)를 탑재대(2)(정전척(4))상에 탑재한 후, 진공 챔버(1)내에 가스의 도입을 개시한다. 그리고, 이 후, 도 6에 점선으로 도시하는 바와 같이, 우선 탑재대(2)에 고주파 전력의 인가를 개시하여 플라즈마를 발생시키고, 이 후, 동 도면에 실선으로 도시하는 바와 같이, 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 행한다.
또, 정전척용 전극(4a)에의 직류 전압(HV)의 인가 개시 전에는, 반도체 웨이퍼(W)가 정전척(4)에 흡착되어 있지 않기 때문에, 그 온도 제어가 충분히 행해지지 는 않는다. 이 때문에, 최초로 플라즈마를 발생시킬 때에 탑재대(2)에 인가하는 고주파 전력은, 처리를 행할 때에 비해서 낮은 파워의 고주파 전력(예컨대 500W 정도)으로 하고, 플라즈마의 작용에 의해, 반도체 웨이퍼(W)의 온도가 상승하지 않도록 하는 것이 바람직하다.
그리고, 반도체 웨이퍼(W)를 정전척(4)으로부터 분리할 때에도, 동 도면에 도시하는 바와 같이, 플라즈마 처리가 종료된 후, 우선 인가 고주파 전력값을, 처리를 행할 때에 비해서 낮은 파워의 전력값(0W가 아님)으로 내린다. 이 후, 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 정지하고, 그 후, 고주파 전력의 인가를 정지하여 플라즈마를 제거한다. 또, 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 정지할 때에, 일단 흡착시와는 역극성의 전압(예컨대 -2000V 정도)을 정전척용 전극(4a)에 인가하여, 전하를 제거하고, 반도체 웨이퍼(W)를 분리하기 쉽게 한다. 이와 같은 역극성의 전압의 인가는, 필요에 따라서 행해지고, 이와 같은 역극성의 전압의 인가를 행하지 않더라도 반도체 웨이퍼(W)를 정전척(4)으로부터 간단히 분리할 수 있는 경우에는, 역극성의 전압의 인가는 행하지 않는다.
도 7은, 상기한 바와 같은 정전척(4)에 의한 반도체 웨이퍼(W)의 흡착의 시퀀스시의, 정전척(ESC)의 동제의 전극부(Cu) 및 폴리이미드제의 절연막부(PI)와, 다층 반도체 웨이퍼(Multi Layer Wafer)의 이면 산화막부(B.S. Ox) 및 실리콘 기판부(Si sub) 및 산화막부(Ox)와, 진공 챔버내의 처리 공간부(Space) 및 상부 전극부(Wall)의 각 부의 전위의 변화를 나타내는 것이다.
동 도면에 도시하는 바와 같이, 우선 탑재대(2)에 마련된 웨이퍼 지지용 핀 을 강하시켜 반도체 웨이퍼(W)를 탑재대(2)상에 탑재하면, 도면에서 ①로 나타내는 바와 같이, 각 부의 전위는 제로의 상태이고, 이 후, 진공 챔버(1)내에 가스의 도입을 개시했을 때에도 도면에서 ②로 나타내는 바와 같이, 각 부의 전위는 제로의 상태이다.
이 후, 고주파 전력의 인가를 개시하여 플라즈마를 발생시키면, 도면에서 ③으로 나타내는 바와 같이, 반도체 웨이퍼(W)의 전위가, 플라즈마의 상태에서 결정되는 마이너스 수100V 정도의 전위로 된다.
그리고, 이 상태에서, 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 개시하면, 도면에서 ④로 나타내는 바와 같이, 정전척용 전극(4a)의 전위가, 인가한 직류 전압(HV)의 전위(예컨대, 1.5KV 정도)로 되고, 절연막부(PI)에 전위차가 발생하여 반도체 웨이퍼(W)의 흡착이 행해진다.
이와 같이, 상기한 바와 같은 정전척(4)에 의한 반도체 웨이퍼(W)의 흡착의 시퀀스에 의하면, 반도체 웨이퍼(W)의 표면에, 정전척용 전극(4a)에의 직류 전압(HV)의 인가에 수반하는 높은 전압이 인가되지 않기 때문에, 반도체 웨이퍼(W)의 표면에 소망하지 않는 이상 방전이 발생하는 것을 방지할 수 있다.
또, 제 2 실시예에 있어서 설명한, 고주파 전력을 인가한 후에 직류 전압을 인가하는 시퀀스에 대하여, 이하에 설명하는 것과 같은 효과가 있다.
도 9에 도시하는 바와 같은 시퀀스, 즉 플라즈마 처리 개시시에 있어서의 정전척용 전극(4a)에의 직류 전압 인가후의 하부 전극(또는 상부 전극)에의 고주파 전력 인가, 및 플라즈마 처리 종료후에 있어서의 고주파 전력 OFF 후의 직류 전압 OFF를 행하면, 반도체 웨이퍼(W)를 흡착 또는 이탈시킬 때에, 도 10에 도시하는 바와 같이 반도체 웨이퍼(W)에 큰 전압이 인가된다. 그것에 의해, 반도체 웨이퍼(W) 표면에 손상, 구체적으로는 직경 수십 ㎛ 정도의 흠이 발생할 가능성이 있고, 그 흠이 발생하는 장소에 따라서는 에칭중에 아킹을 야기하여, 제품 불량을 일으키게 되어 버린다. 또한, 흠진 것이 파티클로 되고, 반도체 웨이퍼(W) 표면에 부착해 버리는 경우도 있다.
그러나, 본 실시예에 있어서 설명한, 처리 개시시에 RF ON → HV ON, 처리 종료시에 HV OFF → RF OFF라고 하는 시퀀스의 경우에는, 반도체 웨이퍼(W)에 고전압이 인가되지 않기 때문에, 반도체 웨이퍼(W)에의 손상이 없어짐과 더불어, 반도체 웨이퍼(W) 표면의 파티클을 막을 수 있다.
또한, 도 9와 같은 시퀀스로, 반도체 웨이퍼(W) 표면에 손상이 일어나지 않는 경우에도, 정전척용 전극(4a)에의 직류 전압의 인가에 의해 반도체 웨이퍼(W)가 대전해 버리기 때문에, 그 정전기력에 의해 처리실내에 통상 부유하고 있는 대전 파티클이 반도체 웨이퍼(W)에 부착해 버릴 가능성이 있다.
그러나, 처리 개시시에 RF ON → HV ON, 처리 종료시에 HV OFF → RF OFF라고 하는 시퀀스의 경우에는, 정전척에의 직류 전압의 인가전에 고주파 방전이 유지되고 있기 때문에, 부유하고 있는 대전 파티클은 이온 시스중에 트랩되게 되고, 결과적으로 파티클의 반도체 웨이퍼(W) 표면에의 부착을 감소시키는 효과도 있다.
이하에, 이온 시스중 트랩의 효과를 검증한 결과를 나타낸다.
도 11은, 반도체 웨이퍼(W)를 흡착하기 위한 정전척의 직류 인가 전압의 크 기의 상위에 의한 부착 파티클수의 상위를 조사한 결과를 나타내는 것이다.
즉, 우선 플라즈마 처리 장치의 처리 챔버내에 파티클 발생원으로 되는 CF계의 반응물을 부착시키고(시즈닝), 이 후, 처리 챔버내에 반도체 웨이퍼(W)를 반입하여 정전척상에 탑재하여 일정 시간 처리 가스를 유통시키고, 그 후, 반도체 웨이퍼(W)의 제전(除電)을 행하여 처리 챔버내로부터 반출하고, 반도체 웨이퍼(W)에 부착한 파티클 수를, 파티클의 크기를 3종류로 나누어, 이 3종류의 크기마다 카운트한 것이며, 정전척의 직류 전압을 0V, 1.5kV, 2.0kV, 2.5kV로 하여, 각각의 경우에 대하여 조사한 결과를 나타내는 것이다.
동 도면에 나타내는 바와 같이, 정전척의 직류 인가 전압을 높이면, 반도체 웨이퍼(W)에 부착하는 파티클의 수가 증가하는 것을 알 수 있다. 즉, 정전척에의 직류 전압의 인가가 반도체 웨이퍼(W)에 대한 파티클의 부착에 영향을 주는 것을 알 수 있다.
또, 상기 시즈닝 공정의 처리 조건은, 압력: 6.65 Pa, 고주파 전력: 3500 W, 사용 가스: C4F8/Ar/CH2F2 = 13/600/5sccm, 웨이퍼 이면 압력(중앙/주연): 1330/3990 Pa, 온도(천장/측벽/바닥부): 60/60/60 ℃, 고주파 인가 시간: 3분이다.
또한, 반도체 웨이퍼(W)를 정전척상에 배치하여 가스를 유통시킬 때의 압력, 사용 가스, 웨이퍼 이면 압력, 온도의 조건은 상기와 동일하고, 고주파 전력= 0, 가스 유통 시간은 60 초이다.
또한, 상기 제전 공정은, 반도체 웨이퍼(W)의 제전을, 압력: 26.6 Pa, 인가 전력: -1.5 kV, 전압 인가 시간: 1초, 및 압력: 53.2 Pa, N2: 1000 sccm, 시간: 15초의 조건으로 실행하고, 정전척의 제전을, 인가 전압: -2.0 kV, 전압 인가 시간: 1초로 행하였다. 또, 이와 같이 제전을 행하는 것은, 프로세스 종료후의 반도체 웨이퍼(W)를 반송할 때에 반도체 웨이퍼(W)가 튀어 버리면 불필요한 파티클의 재부착을 초래할 우려가 있기 때문에, 즉 제전에 의해, 이와 같은 반도체 웨이퍼(W)의 튐이 일어나지 않도록 하기 위함이다.
또한, 도 12는, 상기의 시즈닝 공정후, 반도체 웨이퍼(W)를 처리 챔버내에 배치하고, 이 상태에서 O2 드라이 클리닝을 행하여 시즈닝 공정에서 부착한 반응물로부터 다수의 파티클을 발생시키고, 반도체 웨이퍼(W)에 부착한 파티클의 수를, 처리 개시시에 RF ON → HV ON, 처리 종료시에 HV OFF → RF OFF라고 하는 시퀀스의 경우와, 처리 개시시에 HV ON → RF ON, 처리 종료시에 RF OFF → HV OFF라고 하는 시퀀스의 경우에 대하여 측정한 결과를 나타내는 것이다. 또, 이러한 측정에 있어서, 시즈닝 공정 및 제전 공정은, 전술한 경우와 마찬가지이고, O2 드라이 클리닝 공정은, 압력: 13.3 Pa, 고주파 전력: 1000 W, 사용 가스: O2=1000 sccm, 웨이퍼 이면 압력(중앙/주연): 1330/3990Pa, 온도(천장/측벽/바닥부): 60/60/60℃, 고주파 인가 시간: 30초이다.
동 도면에 나타내는 바와 같이, 처리 개시시에 RF ON → HV ON, 처리 종료시에 HV OFF → RF OFF라고 하는 시퀀스를 채용함으로써, 부착하는 파티클의 수를 대폭으로 감소시킬 수 있다.
또, 도 8에 나타내는 시퀀스와 같이, 반도체 웨이퍼(W)를 탑재대(2)에 마련된 웨이퍼 지지용 핀(지지 막대)으로 지지한 상태(①)로 정전척용 전극(4a)에의 직류 전압(HV)의 인가를 개시하고(②), 이 후, 웨이퍼 지지용 핀을 하강시켜 반도체 웨이퍼(W)를 탑재대(2)상에 탑재하고(③, ④), 반도체 웨이퍼(W)를 흡착시키는 경우에도, 반도체 웨이퍼(W)의 표면이 인가한 직류 전압(HV)의 전위로 되는 경우는 없다. 따라서, 이와 같은 흡착 시퀀스에 의해서도, 반도체 웨이퍼(W)의 표면에 소망하지 않는 이상 방전이 발생하는 것을 방지할 수 있다. 단지, 이와 같은 시퀀스는, 웨이퍼 지지용 핀이 도전성이고, 이 핀으로부터 반도체 웨이퍼(W)에 전하가 공급되는 구성으로 되어 있지 않으면 실행할 수 없다.
또한, 상기한 바와 같은 정전척에 의한 흡착시에 발생하는 이상 방전은, 동일한 쿨롬형 정전척이어도, 쌍극형의 정전척을 사용하면, 방지할 수 있다.
또, 이상의 예에서는, 평행평판형의 에칭 장치를 사용한 에칭 처리의 실시예에 대하여 설명했지만, 본 발명은 이러한 실시예에 한정되는 것은 아니고, 모든 플라즈마 처리에 사용할 수 있는 것은 물론이다. 또한, 상기의 실시예에서는, 에칭 처리를 행하는 에칭 장치의 진공 챔버내에서 약한 플라즈마를 작용시키는 경우에 대하여 설명했지만, 처리를 행하는 장치란 별도의 장소에서 약한 플라즈마를 작용시키고, 반도체 웨이퍼(W)를 초기화할 수도 있다.
이상 상세히 설명한 바와 같이, 본 발명에 의하면, 피처리 기판에 발생하는 표면 아킹의 발생을 방지하여, 종래와 비교하여 생산성의 향상을 도모할 수 있다.
본 발명에 관한 플라즈마 처리 방법 및 플라즈마 처리 장치는, 반도체 장치의 제조를 행하는 반도체 제조 산업 등에 있어서 사용하는 것이 가능하다.
따라서, 산업상의 이용 가능성을 갖는다.

Claims (22)

  1. 피처리 기판에 플라즈마를 작용시켜 플라즈마 처리를 행하는 플라즈마 처리 방법에 있어서,
    상기 플라즈마 처리에 사용하는 플라즈마보다도 약한 플라즈마를 상기 피처리 기판에 작용시키는 공정,
    상기 약한 플라즈마를 상기 피처리 기판에 작용시키면서, 상기 피처리 기판을 흡착 유지하는 정전 척에 직류 전압을 인가하는 공정,
    상기 약한 플라즈마를 제거하는 공정,
    상기 플라즈마 처리를 행하는 공정을 이 순으로 갖는 플라즈마 처리 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 약한 플라즈마가 Ar 가스, 또는 O2 가스, 또는 CF4 가스, 또는 N2 가스에 의해 형성된 플라즈마인 것을 특징으로 하는 플라즈마 처리 방법.
  5. 제 1 항에 있어서,
    상기 약한 플라즈마가, 0.15∼1.0W/㎠의 고주파 전력에 의해 형성되는 것을 특징으로 하는 플라즈마 처리 방법.
  6. 제 1 항에 있어서,
    상기 약한 플라즈마를, 5∼20초 동안 상기 피처리 기판에 작용시키는 것을 특징으로 하는 플라즈마 처리 방법.
  7. 제 1 항에 있어서,
    상기 플라즈마 처리의 종료시에, 상기 정전척에 대한 직류 전압의 인가를 정지한 후, 상기 플라즈마를 제거하는 것을 특징으로 하는 플라즈마 처리 방법.
  8. 제 1 항에 있어서,
    상기 피처리 기판을 상기 정전척의 위쪽에 도체로 접지된 지지 막대에 의해 지지한 상태로, 상기 정전척에 대한 직류 전압의 인가를 개시하고, 이 후, 상기 피처리 기판을 하강시켜 상기 정전척 위에 탑재하는 것을 특징으로 하는 플라즈마 처리 방법.
  9. 제 1 항에 있어서,
    상기 플라즈마 처리가 에칭 처리이고, 해당 에칭 처리를 행하는 처리 챔버내에서, 상기 피처리 기판에 상기 약한 플라즈마를 작용시키는 것을 특징으로 하는 플라즈마 처리 방법.
  10. 삭제
  11. 피처리 기판에 플라즈마를 작용시켜 플라즈마 처리를 행하는 플라즈마 처리 방법에 있어서,
    상기 피처리 기판에 상기 플라즈마 처리를 행하는 공정,
    상기 플라즈마 처리에 사용하는 플라즈마보다도 약한 플라즈마를 상기 피처리 기판에 작용시키는 공정,
    상기 약한 플라즈마를 상기 피처리 기판에 작용시키면서, 상기 피처리 기판을 흡착 유지하는 정전척에 그때까지 인가하고 있었던 직류 전압과는 역극성의 직류 전압을 인가하는 공정,
    상기 역극성의 직류 전압의 인가를 정지하는 공정,
    상기 약한 플라즈마를 제거하는 공정을 이 순으로 갖는 플라즈마 처리 방법.
  12. 제 11 항에 있어서,
    상기 피처리 기판에 플라즈마 처리를 행하는 공정 전에,
    상기 플라즈마 처리에 사용하는 플라즈마보다도 약한 플라즈마를 상기 피처리 기판에 작용시키는 공정과,
    상기 약한 플라즈마를 상기 피처리 기판에 작용시키면서, 상기 정전척에 직류 전압을 인가하는 공정을 더 갖는 플라즈마 처리 방법.
  13. 제 11 항에 있어서,
    상기 약한 플라즈마가, Ar 가스, 또는 O2 가스, 또는 CF4 가스, 또는 N2 가스에 의해 형성된 플라즈마인 것을 특징으로 하는 플라즈마 처리 방법.
  14. 제 11 항에 있어서,
    상기 약한 플라즈마가 0.15∼1.0W/㎠의 고주파 전력에 의해 형성되는 것을 특징으로 하는 플라즈마 처리 방법.
  15. 제 11 항에 있어서,
    상기 약한 플라즈마를, 5∼20초 동안 상기 피처리 기판에 작용시키는 것을 특징으로 하는 플라즈마 처리 방법.
  16. 제 11 항에 있어서,
    상기 피처리 기판을 상기 정전척 위쪽에 도체로 접지된 지지 막대에 의해 지지한 상태로, 상기 정전척에 대한 직류 전압의 인가를 개시하고, 이 후, 상기 피처리 기판을 하강시켜 상기 정전척 위에 탑재하는 것을 특징으로 하는 플라즈마 처리 방법.
  17. 피처리 기판에 플라즈마를 작용시켜 플라즈마 처리를 행하는 플라즈마 처리 방법에 있어서,
    상기 피처리 기판을 탑재하는 하부 전극에 제1 파워의 고주파 전력을 인가하는 공정,
    상기 하부 전극에 대향하여 마련된 상부 전극에 제2 파워의 고주파 전력을 인가하는 공정,
    상기 피처리 기판을 흡착 유지하기 위한 정전척에 직류 전압을 인가하는 공정,
    상기 하부 전극에 상기 제1 파워의 고주파 전력보다 높은 파워의 고주파 전력을 인가하는 공정,
    상기 상부 전극에 상기 제2 파워의 고주파 전력보다 높은 파워의 고주파 전력을 인가하여, 상기 피처리 기판에 플라즈마 처리를 행하는 공정을 이 순으로 갖는 플라즈마 처리 방법.
  18. 제 17 항에 있어서,
    상기 상부 전극에 제2 파워의 고주파 전력을 인가하는 공정과, 상기 정전척에 직류 전압을 인가하는 공정과의 사이에,
    상기 하부 전극에의 상기 제1 파워의 고주파 전력의 인가를 정지하는 공정과, 상기 상부 전극에의 상기 제2 파워의 고주파 전력의 인가를 정지하는 공정을 갖는 플라즈마 처리 방법.
  19. 피처리 기판에 플라즈마를 작용시켜 플라즈마 처리를 행하는 플라즈마 처리 방법에 있어서,
    상기 피처리 기판을 탑재하는 하부 전극에 제1 파워의 고주파 전력을 인가하는 공정,
    상기 피처리 기판을 흡착 유지하기 위한 정전척에 직류 전압을 인가하는 공정,
    상기 하부 전극에의 상기 제1 파워의 고주파 전력의 인가를 정지하는 공정,
    상기 하부 전극에 상기 제1 파워의 고주파 전력보다 높은 파워의 고주파 전력을 인가하여, 상기 피처리 기판에 플라즈마 처리를 행하는 공정을 이 순으로 갖는 플라즈마 처리 방법.
  20. 피처리 기판에 플라즈마를 작용시켜 플라즈마 처리를 행하는 플라즈마 처리 방법에 있어서,
    상기 피처리 기판에 상기 플라즈마 처리를 행하는 공정,
    상기 피처리 기판을 탑재하는 하부 전극에 인가되는 고주파 전력을, 상기 플라즈마 처리를 행하는 공정에서 하부 전극에 인가했던 고주파 전력보다 낮은 파워의 고주파 전력으로 바꾸는 공정,
    상기 피처리 기판을 흡착 유지하는 정전척에 그때까지 인가하고 있었던 직류 전압과는 역극성의 직류 전압을 인가하는 공정,
    상기 역극성의 직류 전압의 인가를 정지하는 공정,
    상기 하부 전극에의 고주파 전력의 인가를 정지하는 공정을 이 순으로 갖는 플라즈마 처리 방법.
  21. 제 20 항에 있어서,
    상기 피처리 기판에 플라즈마 처리를 행하는 공정 전에,
    상기 피처리 기판을 탑재하는 하부 전극에 고주파 전력을 인가하는 공정,
    상기 정전척에 직류 전압을 인가하는 공정을 더 갖는 플라즈마 처리 방법.
  22. 피처리 기판에 플라즈마 처리를 실시하는 플라즈마 처리기구를 구비한 플라즈마 처리 장치에 있어서,
    상기 플라즈마 처리기구를 제어하여, 청구항 1, 4∼9, 11∼21 중 어느 한 항에 기재된 플라즈마 처리 방법을 행하는 제어부를 구비한 것을 특징으로 하는 플라즈마 처리 장치.
KR1020057003051A 2002-08-30 2003-08-28 플라즈마 처리 방법 및 플라즈마 처리 장치 KR100782621B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00256096 2002-08-30
JP2002256096A JP4322484B2 (ja) 2002-08-30 2002-08-30 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20050058464A KR20050058464A (ko) 2005-06-16
KR100782621B1 true KR100782621B1 (ko) 2007-12-06

Family

ID=31972935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003051A KR100782621B1 (ko) 2002-08-30 2003-08-28 플라즈마 처리 방법 및 플라즈마 처리 장치

Country Status (6)

Country Link
JP (1) JP4322484B2 (ko)
KR (1) KR100782621B1 (ko)
CN (1) CN100414672C (ko)
AU (1) AU2003261790A1 (ko)
TW (1) TW200410332A (ko)
WO (1) WO2004021427A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205250B2 (en) * 2003-03-18 2007-04-17 Matsushita Electric Industrial Co., Ltd. Plasma processing method and apparatus
US7316785B2 (en) * 2004-06-30 2008-01-08 Lam Research Corporation Methods and apparatus for the optimization of etch resistance in a plasma processing system
JP4704087B2 (ja) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
CN100416758C (zh) * 2005-12-09 2008-09-03 北京北方微电子基地设备工艺研究中心有限责任公司 一种在晶片刻蚀设备中彻底释放静电卡盘静电的方法
CN101740340B (zh) * 2008-11-25 2011-12-21 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室及半导体加工设备
JP2010199310A (ja) * 2009-02-25 2010-09-09 Sharp Corp プラズマエッチング方法
JP5835985B2 (ja) * 2010-09-16 2015-12-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US20120154974A1 (en) * 2010-12-16 2012-06-21 Applied Materials, Inc. High efficiency electrostatic chuck assembly for semiconductor wafer processing
WO2014049915A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 基板処理装置および基板処理方法、半導体装置の製造方法
WO2015129719A1 (ja) * 2014-02-28 2015-09-03 株式会社 アルバック プラズマエッチング方法、プラズマエッチング装置、プラズマ処理方法、およびプラズマ処理装置
JP6558901B2 (ja) * 2015-01-06 2019-08-14 東京エレクトロン株式会社 プラズマ処理方法
JP6595334B2 (ja) * 2015-12-28 2019-10-23 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
US10078266B2 (en) * 2016-02-26 2018-09-18 Mattson Technology, Inc. Implanted photoresist stripping process
US10535505B2 (en) * 2016-11-11 2020-01-14 Lam Research Corporation Plasma light up suppression
US20190119815A1 (en) * 2017-10-24 2019-04-25 Applied Materials, Inc. Systems and processes for plasma filtering
KR20220150373A (ko) * 2020-03-17 2022-11-10 도쿄엘렉트론가부시키가이샤 클리닝 방법 및 반도체 장치의 제조 방법
CN113154610A (zh) * 2021-05-31 2021-07-23 北京十三和科技发展有限公司 一种具有温度调节功能的空气净化器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082162A (ko) * 2000-02-14 2001-08-29 히가시 데쓰로 플라즈마 처리 장치 및 플라즈마 처리 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318552A (ja) * 1993-05-10 1994-11-15 Nissin Electric Co Ltd プラズマ処理方法及び装置
JPH1027780A (ja) * 1996-07-10 1998-01-27 Nec Corp プラズマ処理方法
JP3907256B2 (ja) * 1997-01-10 2007-04-18 芝浦メカトロニクス株式会社 真空処理装置の静電チャック装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010082162A (ko) * 2000-02-14 2001-08-29 히가시 데쓰로 플라즈마 처리 장치 및 플라즈마 처리 방법

Also Published As

Publication number Publication date
CN100414672C (zh) 2008-08-27
CN1679148A (zh) 2005-10-05
AU2003261790A1 (en) 2004-03-19
JP4322484B2 (ja) 2009-09-02
JP2004095909A (ja) 2004-03-25
TW200410332A (en) 2004-06-16
WO2004021427A1 (ja) 2004-03-11
TWI324361B (ko) 2010-05-01
KR20050058464A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
KR100782621B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US7541283B2 (en) Plasma processing method and plasma processing apparatus
JP4992389B2 (ja) 載置装置、プラズマ処理装置及びプラズマ処理方法
US20150170879A1 (en) Semiconductor system assemblies and methods of operation
JP4642809B2 (ja) プラズマ処理方法及びプラズマ処理装置
TWI567862B (zh) A particle adhesion control method and a processing device for the substrate to be processed
US20050241770A1 (en) Substrate cleaning apparatus and method
US9011635B2 (en) Plasma processing apparatus
US7335601B2 (en) Method of processing an object and method of controlling processing apparatus to prevent contamination of the object
JP2879887B2 (ja) プラズマ処理方法
TW201001530A (en) Electrode structure and substrate processing apparatus
US20090301516A1 (en) Substrate transfer device and cleaning method thereof and substrate processing system and cleaning method thereof
TW201448031A (zh) 電漿蝕刻方法及電漿蝕刻裝置
TW201534762A (zh) 電漿處理方法及電漿處理裝置
TWI698928B (zh) 電漿處理方法
JPH06124998A (ja) プラズマ処理装置
US20070221332A1 (en) Plasma processing apparatus
KR100319468B1 (ko) 플라즈마 처리 방법
TWI431681B (zh) 洗淨方法及真空處理裝置
JPH11111830A (ja) 静電吸着装置および静電吸着方法、ならびにそれを用いた処理装置および処理方法
JPH10284471A (ja) ドライエッチング装置
JPH0855902A (ja) 半導体ウエハの処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 13