CN100414672C - 等离子体处理方法及等离子体处理装置 - Google Patents

等离子体处理方法及等离子体处理装置 Download PDF

Info

Publication number
CN100414672C
CN100414672C CNB038206455A CN03820645A CN100414672C CN 100414672 C CN100414672 C CN 100414672C CN B038206455 A CNB038206455 A CN B038206455A CN 03820645 A CN03820645 A CN 03820645A CN 100414672 C CN100414672 C CN 100414672C
Authority
CN
China
Prior art keywords
plasma
processed substrate
electrostatic chuck
high frequency
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038206455A
Other languages
English (en)
Other versions
CN1679148A (zh
Inventor
进藤俊彦
冈本晋
樋口公博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1679148A publication Critical patent/CN1679148A/zh
Application granted granted Critical
Publication of CN100414672C publication Critical patent/CN100414672C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/004—Charge control of objects or beams
    • H01J2237/0041—Neutralising arrangements
    • H01J2237/0044—Neutralising arrangements of objects being observed or treated

Abstract

本发明涉及一种等离子体处理方法，所述方法向真空室(1)内供给Ar气，并在该情况下，首先从高频电源(11)向载置台(2)(下部电极)供给诸如300W等的较低的高频电力，从而产生弱等离子体，并作用在半导体晶片(W)上，调整积蓄在半导体晶片内部的电荷状态。此时，为了使电荷容易移动，不在静电卡盘(4)上加载直流电压(HV)。此后，开始对静电卡盘(4)上加载直流电压，然后供给2000W等通常处理用的高频电力，进而产生强的等离子体，并进行通常的等离子体处理。因此，能够防止发生在被处理基片上生成的表面电弧，并且与目前技术相比，可以谋求提高生产性的提高。

Description

等离子体处理方法及等离子体处理装置
技术领域
本发明涉及一种等离子体处理方法及等离子体处理装置，特别地涉及一种在半导体晶片或LCD基板等被处理基板上实施等离子体蚀刻处理等的等离子体处理方法及等离子体处理装置。
背景技术
目前，通过等离子体对半导体晶片及LCD用基片等被处理基片实施处理的等离子体处理方法用得很多。例如，在半导体装置的制造工序中，作为用于在被处理基片、例如半导体晶片上形成微细的电路的技术，多使用通过等离子体进行蚀刻除去在半导体晶片上形成的薄膜等的等离子体蚀刻处理。
在进行某种等离子体蚀刻处理的蚀刻装置中，例如，在可以使内部气密地封闭起来的结构的处理室(蚀刻室)内产生等离子体。此外，将半导体晶片载置于设置在该蚀刻室内的支持器上，然后进行蚀刻。
此外，关于产生上述等离子体的方法，我们已经知道了种种类型。其中，有一种装置，该装置在以上下对置的方式设置的一对平行平板电极上供给高频电力来产生等离子体，在该装置中，平行平板电极中的一方、例如下部电极兼用作支持器。而且，在该下部电极上配置半导体晶片，并在平行平板电极之间加上高频电压，从而产生等离子体，进行蚀刻。
但是，在这种蚀刻装置中，在蚀刻过程中，在半导体晶片的表面上，会产生雷状的异常放电、即产生所谓的表面电弧。
上述表面电弧多会出现在，诸如在导体层上形成绝缘体层并对所述绝缘体层进行蚀刻的情形下。例如，在对由硅氧化膜构成的绝缘体层进行蚀刻，形成通到下层的由金属层构成的导体层的接触孔的情况下，多会发生因蚀刻使减少膜厚的硅氧化膜破损的情况。
而且，因为当产生这种异常放电时，使半导体晶片中的硅氧化膜的许多部分破坏，所以对该半导体晶片的大部分元件产生不良影响。此外，与此同时，在蚀刻室内产生金属污染，不能够保持原状地继续进行蚀刻处理，需要进行蚀刻室内部的清洗。因此，存在使生产性显著地降低的问题。
发明内容
因此，本发明的目的在于，提供一种能够防止在被处理基板上产生表面电弧，且与现有技术相比更能够提高生产性的等离子体处理方法及等离子体处理装置。
本发明的等离子体处理方法为使等离子体作用于被处理基板来进行等离子体处理的等离子体处理方法，该方法具有：使比所述等离子处理中使用的等离子体弱的等离子体作用于所述被处理基板的工序；一面使上述弱等离子体作用于上述被处理基板，一面对吸附保持上述被处理基板的静电卡盘加载直流电压的工序；去除上述弱等离子体的工序；和进行上述等离体处理的工序。
此外，本发明的等离子体处理方法，在上述等离子体处理方法中，上述弱等离子体是由Ar气、O2气、CF4气或N2气形成的等离子体。
此外，本发明的等离子体处理方法，在上述等离子体处理方法中，上述弱等离子体是由0.15～1.0W/cm2的高频电力形成的。
此外，本发明的等离子体处理方法，在上述等离子体处理方法中，使上述弱等离子体作用在上述被处理基板上的时间为5～20秒。
此外，本发明的等离子体处理方法，在上述等离子体处理方法中，在所述等离子体处理结束时，在停止对上述静电卡盘加载直流电压后，消除上述等离子体。
此外，本发明的等离子体处理方法，在上述等离子体处理方法中，在通过用导体接地的支持棒将上述被处理基板支持在上述静电卡盘上方的状态下，开始对上述静电卡盘加载直流电压，此后，使上述被处理基板下降被载置在上述静电卡盘上。
此外，本发明的等离子体处理方法，在上述等离子体处理方法中，上述等离子体处理是蚀刻处理，在进行该蚀刻处理的处理室内，在上述被处理基板上作用上述弱等离子体。
此外，本发明的等离子体处理装置是具备在被处理基板上实施等离子体处理的等离子体处理机构的等离子体处理装置，并且具备控制上述等离子体处理机构来进行上述等离子体处理方法的控制部。
附图说明
图1是模式地表示本发明的一个实施方式中使用的装置的概略结构的图。
图2是用于说明与本发明的一个实施方式有关的等离子体处理方法的图。
图3是模式地表示本发明的其它实施方式中使用的装置的概略结构的图。
图4是用于说明与本发明的其它实施方式有关的等离子体处理方法的图。
图5是用于说明与图2所示的实施方式的变形例有关的等离子体处理方法的图。
图6是用于说明使用静电卡盘的吸附方法的图。
图7是用于说明图6的吸附方法中的各部分的电位变化的图。
图8是用于说明其它吸附方法中的各部分的电位变化的图。
图9是用于说明使用静电卡盘的吸附方法的比较例的图。
图10是用于说明图9的吸附方法中的各部分的电位变化的图。
图11是表示静电卡盘的加载电压和粒子数的关系的图。
图12是表示由顺序不同所引起的粒子数不同的图。
具体实施方式
下面，参照附图对于本发明的实施方式进行详细说明。
图1是模式地表示本发明的实施方式中使用的等离子处理装置(蚀刻装置)整体的概略结构的图。在图1中，标号1表示材料是由诸如铝等的材料形成，可以气密地封闭其内部，构成了处理室的圆筒状的真空室。
上述真空室1与接地电位连接。在真空室1的内部，设置由诸如铝等的导电材料构成块状的、兼用作下部电极的载置台2。
该载置台2经过陶瓷等的绝缘板3支持在真空室1内。在载置台2的半导体晶片载置面上设置有静电卡盘4。该静电卡盘4具有将静电卡盘用电极4a夹在由绝缘材料构成的绝缘膜4b中间的构成，直流电源5与静电卡盘用电极4a连接。静电卡盘用电极4a由铜等构成，绝缘膜4b由聚酰亚胺等构成。
此外，在载置台2的内部，设置有用于使作为用于温度控制的热媒体的绝缘性流体循环的热媒体流路6、和用于将氦气等的温度控制用气体供给到半导体晶片W的里面的气体流路7。
而且，通过使被控制在给定温度的绝缘性流体在热媒体流路6内循环，将载置台2控制在给定温度，而且，经过气体流路7，将温度控制用气体供给该载置台2和半导体晶片W里面之间，促进它们之间的热交换，能够高精度且高效率地将半导体晶片W控制在给定温度上。
此外，在载置台2的上方的外周设置由导电材料或绝缘材料形成的聚焦环8，进而，在载置台2的大致中央连接着用于供给高频电力的供电线9。经过整合器10在该供电线9连接高频电源(RF电源)11，使得从高频电源11供给给定频率的高频电力。
此外，在上述聚焦环8的外侧，设置被构成环状的、形成多个排气孔的排气环12，经过该排气环12，通过被连接在排气口13的排气系统14的真空泵等，进行真空室1内的处理空间的真空排气。
另一方面，在载置台2上方的真空室1的顶部部分上，像与载置台2平行相对地设置有喷射头15，并使该喷射头15接地。因此，这些喷射头15和载置台2起到一对电极(上部电极和下部电极)的作用。
上述喷射头15的下面设置有多个气体喷出孔16，并在其上部具有气体导入单元17。而且，在喷射头15的内部形成气体扩散用空隙18。气体供给配管19被连接在气体导入单元17，并在该气体供给配管19的另一端连接气体供给系统20。该气体供给系统20由用于控制气体流量的质量流控制器(MFC)21、用于供给例如蚀刻用的处理气体等的处理气体供给源22和用于供给Ar气的Ar气供给源23等构成。
另一方面，在真空室1的外侧周围，与真空室1同心状地配置环状的磁场形成机构(环形磁铁)24，使得在载置台2和喷射头15之间的处理空间形成磁场。通过旋转机构25，可以使该磁场形成机构24整体以给定的旋转速度围绕真空室1的周围旋转。
此外，用于对半导体晶片W实施等离子体处理的上述直流电源5、高频电源11、气体供给系统20等的等离子体处理机构具有由控制单元40进行控制的结构。
接下来，对通过如上结构的蚀刻装置进行的蚀刻处理的顺序进行说明。
(第一实施方式)
首先，打开设置在真空室1中的为图示的闸式阀，经过与该闸式阀相邻配置的负载锁定室(为图示)，并通过运送机构(为图示)将半导体晶片W运入到真空室1内，载置在载置台2上。而且，在使运送机构退出到真空室1的外面后，关闭闸式阀。另外，此时，并不进行供给至静电卡盘4的静电卡盘用电极4a上的来自直流电源5的直流电压(HV)的加载。
此后，通过排气系统14的真空泵经过排气口13将真空室1内排气到给定的真空度，与此同时，首先，从Ar气供给源23将Ar气供给到真空室1内。此外，在这种状态中，如图2所示，首先从高频电源11向作为下部电极的载置台2供给300W等的比较低的高频电力(频率例如为13.56MHz)，从而产生弱等离子体，并使该弱等离子体作用在半导体晶片W上。
这样使弱等离子体作用在半导体晶片W上的原因如下。
换言之，根据前面工序(例如CVD等的成膜工序)中的处理状态等，进行处理的半导体晶片W的状态并不一样，例如，存在有在半导体晶片W的内部积累电荷的情况。而且，当在这样在半导体晶片W内部积累电荷的状态中，如果作用强等离子体，则因为产生表面电弧等的可能性很高，所以在使所涉及的等离子体起作用之前，使弱等离子体起作用，从而一样地调整(进行初始化)在半导体晶片W内部积累的电荷的状态等。
而且，每当调整这种半导体晶片W内部积累的电荷状态时，为了易于从半导体晶片W内部移动电荷，在不进行供给至静电卡盘4的静电卡盘用电极4a的直流电压(HV)的状态中，通过所述弱离子体对半导体晶片进行调整(初始化)。
另外，用于产生这种弱离子体的高频电力约为0.15～1.0W/cm2，例如约为100～500W，使弱离子体作用在半导体晶片W的上的时间例如约为5～20秒。
此外，如上所述，虽然对使用Ar气，使Ar气的等离子体起作用的情况加以说明，但是气体的种类不限于此，例如，也能够使用O2气、CF4气、N2气等气体。但是，所选择的每种气体种类，需要所选择气体产生的气体等离子体对半导体晶片W以及真空室1的内壁很少起到蚀刻等不希望的作用，并且，需要选择容易触发产生等离子体的气体。此外，考虑到即使根据前面工序中半导体晶片W被实施的任何处理，最佳气体种类也存在变数的情形，优选进行适当选择。
此外，如上所述，在半导体晶片W上使弱等离子体产生作用后，如图2所示，进行供给至静电卡盘用电极4a上的来自直流电源5的直流电压(HV)的加载。此后，从处理气体供给源22将给定的处理气体(蚀刻气体)供给到真空室1内，并从高频电源11向作为下部电极的载置台2供给诸如2000W等的通常处理用的高功率的高频电力(频率例如为13.56MHz)，产生强的等离子体，并进行通常的等离子体处理(蚀刻处理)。另外，在图2中，横轴表示时间，纵轴表示静电卡盘加载HV时的电压值和RF输出时的电力值。
此时，通过在作为下部电极的载置台2上加载高频电力，在作为上部电极的喷射头15和作为下部电极的载置台2之间的处理空间中形成高频电场，同时由磁场形成机构24形成磁场，并在该状态中进行等离子体蚀刻。
此外，当实施给定的蚀刻处理时，通过停止来自高频电源11的高频电力的供给，停止蚀刻处理，并按照与上述顺序相反的顺序，将半导体晶片W运出到真空室1外面。
如上所述，首先，使弱等离子体作用在半导体晶片W上，此后，当进行半导体晶片W的蚀刻处理时，能够使在半导体晶片W上产生表面电弧的比例与负载无关，大致为零(1％以下)。另一方面，当不使上述的弱等离子体其作用并开始处理时，存在着在半导体晶片W上产生表面电弧的比例与负载有关，约为80％的情况。其原因在于，在蚀刻前的工序中，半导体晶片W已经带电，故在前一工序为通过CVD形成所谓的Low-K膜的工序的情况下，发生如上所述的表面电弧的概率特别高。
因此，可以确认在开始通常的处理前，通过如上所述地使弱等离子体作用在半导体晶片W上，能够大幅度降低在半导体晶片W上产生表面电弧的比例。
可是，在上述实施方式中，如图1所示，虽然对于使用仅在作为下部电极的载置台2上加载高频电力的结构的装置的情况加以说明，但是，如图3所示，即使对于经过整合器30在作为上部电极的喷射头15上加载来自高频电源31的高频电力的结构的所谓上下部加载型等离子体处理装置也很适用。
此时，如图4所示，首先，开始对作为下部电极的载置台2的低功率的高频电力加载，此后，开始将低功率的高频电力加到作为上部电极的喷射头15上，这里暂时停止将高频电力加到作为下部电极的载置台2上。而且，在这种状态中使弱等离子体作用在半导体晶片W上给定时间后，也停止将高频电力加到作为上部电极的喷射头15上，暂时使等离子体消失。
然后，顺次地开始在静电卡盘4的静电卡盘用电极4a上加载直流电压(HV)，在作为下部电极的载置台2上加载处理用的通常的高频电力(高功率的高频电力)，在作为上部电极的喷射头15上加载处理用的通常的高频电力(高功率的高频电力)，并开始半导体晶片W的通常的处理。
这样一来，本发明也能够适用于上下单元加电压型的等离子体处理装置。
另外，除了上述那样地使弱等离子体作用外，或者，也可以优选单独在开始处理前，使电离器作用在半导体晶片W上来减少它内部的电荷。通过这种电离器的作用，也能够抑制表面电弧的发生。该电离器既可以设置在真空室内，也可以设置在真空室外的别的地方。
可是，在图2所示的等离子体处理方法中，在将弱高频电力加载于作为下部电极的载置台2上来产生弱等离子体后不进行高频电力加载的状态下，开始向静电卡盘4的静电卡盘用电极4a的直流电压(HV)的加载。这样一来，如果在加载弱高频电力来产生弱等离子体后不进行高频电力的加载的状态下，开始向静电卡盘用电极4a的直流电压(HV)的加载，则当开始加载该直流电压(HV)时，存在着发生雷状放电并使基板受到损伤的可能性。在这种情形中，如图5所示，在将高频电力加到载置台2的状态(产生弱等离子体的状态)中，如果开始向静电卡盘用电极4a的直流电压(HV)的加载，则能够抑制放电的发生。
如上，在第一实施方式中，我们说明了在蚀刻等的等离子体处理前使用Ar气体来产生弱等离子体的方法以及此时向静电卡盘用电极4a的直流电压的加载的定时。
(第二实施方式)
接下来，我们说明当进行蚀刻处理等的等离子体处理时的高频电力加载的定时以及对静电卡盘用电极4a的直流电压加载的定时的关系的优选例。
另外，上述的静电卡盘4具有双极型和单极型，而且，这些类型分别具有库仑型(夫夫ク一口ン型)和约翰逊反馈型(ジヨンソンラ一ベツク型)。其中，当在单极型中使用库仑型的静电卡盘4时，优选以如下的顺序进行半导体晶片W的吸附。在图6中表示了该顺序。横轴表示时间，纵轴虚线表示所加高频电力(W)，实线表示所加直流电压值(V)。
换言之，在将半导体晶片W载置在载置台2(静电卡盘4)上后，开始将气体导入到真空室1内。此后，如图6的虚线所示，首先，开始在载置台2上加载高频电力来产生等离子体，此后，如同一图中实线所示，在静电卡盘用电极4a上加载直流电压(HV)。
另外，由于在开始对静电卡盘用电极4a加载直流电压(HV)之前，没有将半导体晶片W吸附在静电卡盘4上，所以不能对它进行充分的温度控制。因此，优选使当最初发生等离子体时加载在载置台2上的高频电力为功率低于进行处理时的高频电力(例如500W左右)，并且通过等离子体作用，使半导体晶片W的温度不产生上升。
此外，当从静电卡盘4取出半导体晶片W时，如同一图中所示，在等离子体处理结束后，首先，将加载的高频电力值降低到功率低于进行处理时的电力值(不是0W)。此后，停止在静电卡盘用电极4a上加载直流电压(HV)，然后，停止加载高频电力，使等离子体消失。另外，当停止在静电卡盘用电极4a上加载直流电压(HV)时，临时将与吸附时的极性相反的电压(例如-2000V左右)加到静电卡盘用电极4a上，从而除去电荷，容易将半导体晶片W运出到外面。根据需要进行如上的极性相反的电压加载，并在不进行所述极性相反的电压加载的同时也可以简单地从静电卡盘4取出半导体晶片W的情况下，不进行这种极性相反的电压的加载。
图7表示通过如上所述的静电卡盘4进行半导体晶片W的吸附的顺序时的、静电卡盘(ESC)的铜制电极部(Cu)以及聚酰亚胺制的绝缘膜部(PI)、多层半导体晶片(Multi Layer Wafer)的背面氧化膜单元(B.S.Ox)与硅基板单元(Si sub)以及氧化膜单元(Ox)、和真空室内的处理空间单元(Space)以及上部电极单元(Wall)的各单元的电位变化。
如图7所示，首先，如果降低设置在载置台2上的晶片支持用的支杆，将半导体基板W载置在载置台2上，则如图中①所示，各单元的电位处于零的状态，此后，当开始将气体导入到真空室1内时，如图中②所示，各单元的电位处于零的状态。
此后，如果开始加载高频电力来产生等离子体，则如图中③所示，半导体基板W的电位成为在等离子体状态中所决定的负100V左右。
而且，在该状态中，如果开始在静电卡盘用电极4a上加载直流电压(HV)，则如图中④所示，静电卡盘用电极4a的电位成为所加的直流电压(HV)的电位(例如，约1.5kV)，并在绝缘膜单元(PI)上产生电位差来吸附半导体晶片W。
这样一来，根据通过所述的静电卡盘4吸附半导体晶片W的顺序，因为在半导体晶片W的表面上，伴随着在静电卡盘用电极4a上加载直流电压(HV)并不会加载高的电压，所以能够防止在半导体晶片W的表面上产生不希望的异常放电。
另外，在第二实施例中所说明的在加载高频电力后加载直流电压的顺序，具有如下说明的效果。
如果在如图9所示的顺序，即当开始等离子体处理时在对静电卡盘用电极4a加载直流电压后在下部电极(或上部电极)上加载高频电力、以及在结束等离子体处理后切断高频电力后切断直流电压，则使半导体晶片W吸附或脱离时，如图10所示，在半导体晶片W上加载大电压。因此，存在着在半导体晶片W的表面上发生损伤，具体地说存在发生直径约数十μm的缺损的可能性，并通过在发生该缺损的地方，在蚀刻中引起电弧，引起制品不良。此外，也存在着缺损的部分成为粒子，附着在半导体晶片W的表面上的情形。
但是，在本实施例中说明的、当进行所谓处理开始时的RF ON(接通)→HV ON、当处理结束时的HV OFF(断开)→RF OFF的顺序的情形中，因为并不在半导体晶片W上加载高电压，所以不会对半导体晶片W造成损伤，并且能够防止粒子附着在半导体晶片W的表面上。
此外，在图9所示的顺序中，即便在半导体晶片W的表面上不引起损伤的情况下，由于在静电卡盘用电极4a上加载直流电压使半导体晶片W带电，所以存在着由其静电力使在处理室内通常浮游的带电粒子附着在半导体晶片W上的可能性。
但是，在进行处理开始时的RF ON→HV ON、处理结束时的HVOFF→RF OFF的顺序的情况下，因为在向静电卡盘加载直流电压前维持高频放电，所以将浮游的带电粒子被俘获在离子鞘中，结果能够减少粒子到半导体晶片W表面上的附着。也存在这样的效果。
接下来，表示检证离子鞘中俘获效果的结果。
图11是表示调查通过用于吸附半导体晶片W的静电卡盘的直流加载电压大小的不同产生附着粒子数不同的结果的图。
换言之，首先，使成为粒子发生源的CF系的反应物附着在等离子体处理装置的处理室内(干燥处理)，此后，将半导体晶片运入处理室内，载置在静电卡盘上，并使处理气体流动一定时间，然后，进行半导体晶片W的除电并从处理室内运出，由于按照粒子的大小将粒子分成3类，并根据这3类中每一类的大小，计算附着在半导体晶片W上的粒子数，因此，令静电卡盘的直流电压为0V、1.5kV、2.0kV、2.5kV，，并将各个情况下的调查结果表示在图11中。
如图11所示，可以得知当提高加在静电卡盘上的直流电压时，附着在半导体晶片W上的粒子数增加。换言之，可以得知在静电卡盘上加载直流电压对粒子附着在半导体晶片W上产生影响。
另外，上述干燥工序的处理条件为压力：6.65Pa、高频电力：3500W、使用气体：C4F8/Ar/CH2F2＝13/600/5sccm、晶片里面压力(中央/周边)：1330/3990Pa、温度(顶棚/侧壁/底部)：60/60/60℃、高频加载时间：3分钟。
此外，将半导体晶片W配置在静电卡盘上，从而使气体流通时的压力、使用气体、晶片里面压力、温度条件与上述的相同，高频电力＝0，气体流通时间为60秒。
另外，上述除电工序，在压力：26.6Pa、加载电压：-1.5kV、电压加载时间：1秒、以及压力：53.2pA、N2：1000sccm、时间：15秒的条件下进行半导体晶片W的除电，在所加电压：-2.0kV、电压加载时间：1秒的条件下进行静电卡盘的除电。另外，如上地进行除电，其原因在于存在在处理结束后运送半导体晶片W时半导体晶片W跳起并导致再附着多余的粒子的可能性，换言之，如上地进行除电就不会发生这种半导体晶片W的跳起。
此外，图12表示在上述干燥工序后，将半导体晶片W配置在处理室内，并在该状态中进行O2干燥清洁，而在干燥工序中从附着的反应物产生许多粒子，在所谓处理开始时的RF ON→HV ON、处理结束时的HV OFF→RF OFF的顺序的情况下和在处理开始时的HVON→RF ON、处理结束时的RF OFF→HV OFF的顺序的情况下，测定附着在半导体晶片W上的粒子数的结果。另外，在这种测定中，干燥工序以及除电工序与上述情形的相同，O2干燥清洁工序中压力：13.3Pa、高频电力：1000W、使用气体：O2＝1000sccm、晶片里面压力(中央/周边)：1330/3990Pa、温度(顶棚/侧壁/底部)：60/60/60℃、高频所加时间：30秒钟。
如图12所示，通过采用在处理开始时的RF ON→HV ON、处理结束时的HV OFF→RF OFF的顺序，能够大幅度地减少附着粒子数。
另外，如图8所示的顺序，在使用设置在载置台2上的晶片支持用的支杆(支持棒)支持半导体晶片W的状态(①)中，开始在静电卡盘用电极4a上加载直流电压(HV)(②)，此后，降低晶片支持用的支杆，将半导体基板W载置在载置台2上(③、④)，在吸附半导体基板W的情形中，半导体基板W的表面没有成为加载的直流电压(HV)的电位。因此，即便根据这种吸附顺序，也能够防止在半导体基板W的表面上产生不希望的异常放电。但是，这种顺序，晶片支持用的支杆具有导电性，可以不必是从该支杆向半导体基板W供给电荷的结构。
此外，如果使用同一库仑型的静电卡盘或双极型的静电卡盘，也能够防止在通过上述静电卡盘进行吸附时产生的异常放电。
另外，在以上的例子中，虽然说明了使用平行平板型的蚀刻装置的蚀刻处理的实施方式，但是本发明不限定于该种实施方式，只要可以在所有等离子体处理中可以使用的就可以。此外，在上述实施方式中，虽然说明了在进行蚀刻处理的蚀刻装置的真空室内作用弱等离子体的情况，但是也能够在与进行处理的装置不同的地方作用弱等离子体，也可以对半导体晶片W进行初始化。
如以上详细所说明了的，根据本发明，可以防止发生在被处理基板上生成的表面电弧，与目前技术相比较，能够达到提高生产性的目的。
本发明所涉及的等离子体处理方法以及等离子体处理装置可以用于进行半导体制造的半导体制造产业等。
因此，本发明具有在产业上利用的可能性。

Claims (19)

1. 一种将等离子体作用在被处理基板上来进行等离子体处理的等离子体处理方法，其特征在于，
具有如下顺序的工序：
将比所述等离子体处理中使用的等离子体弱的等离子体作用在所述被处理基板上的工序；
一面使所述弱等离子体作用于所述被处理基板上，一面对吸附保持所述被处理基板的静电卡盘加载直流电压的工序；
消除所述弱等离子体的工序；和
进行所述等离子体处理的工序。
2. 如权利要求1所述的等离子体处理方法，其特征在于，
所述弱等离子体是由Ar气、O2气、CF4气或N2气形成的等离子体。
3. 如权利要求1所述的等离子体处理方法，其特征在于，
由0.15～1.0W/cm2的高频电力形成所述弱等离子体。
4. 如权利要求1所述的等离子体处理方法，其特征在于，
使所述弱等离子体作用在所述被处理基板上5～20秒。
5. 如权利要求1所述的等离子体处理方法，其特征在于，
当所述等离子体处理结束时，在停止对所述静电卡盘加载直流电压后，消除所述等离子体。
6. 如权利要求1所述的等离子体处理方法，其特征在于，
在通过以导体接地的支持棒将所述被处理基板支持在所述静电卡盘上方的情况下，开始对所述静电卡盘上加载直流电压，此后，使所述被处理基板下降，载置在所述静电卡盘上。
7. 如权利要求1所述的等离子体处理方法，其特征在于，
所述等离子体处理是蚀刻处理，在进行该蚀刻处理的处理室内，使所述弱等离子体作用在所述被处理基板上。
8. 一种使等离子体作用在被处理基板上来进行等离子体处理的等离子体处理方法，其特征在于，
具有如下顺序的工序：
在所述被处理基板上进行所述等离子体处理的工序；
将比所述等离子体处理中使用的等离子体弱的等离子体作用在所述被处理基板上的工序；
一面使所述弱等离子体作用于所述被处理基板上，一面对吸附保持所述被处理基板的静电卡盘加载与至此为止所加载的直流电压极性相反的直流电压的工序；
停止加载所述极性相反的直流电压的工序；和
消除所述弱等离子体的工序。
9. 如权利要求8所述的等离子体处理方法，其特征在于，
对所述被处理基板上进行等离子体处理的工序之前还具有：
将比所述等离子体处理中使用的等离子体弱的等离子体作用于所述被处理基板的工序；和
一面使所述弱等离子体作用于所述被处理基板，一面在所述静电卡盘上加载直流电压的工序。
10. 如权利要求8所述的等离子体处理方法，其特征在于，
所述弱等离子体是由Ar气、O2气、CF4气或N2气形成的等离子体。
11. 如权利要求8所述的等离子体处理方法，其特征在于，
由0.15～1.0W/cm2的高频电力形成所述弱等离子体。
12. 如权利要求8所述的等离子体处理方法，其特征在于，
使所述弱等离子体作用在所述被处理基板上5～20秒。
13. 如权利要求8所述的等离子体处理方法，其特征在于，
在通过以导体接地的支持棒将所述被处理基板支持在所述静电卡盘上方的情况下，开始对所述静电卡盘上加载直流电压，此后，使所述被处理基板下降，载置在所述静电卡盘上。
14. 一种将等离子体作用在被处理基板上来进行等离子体处理的等离子体处理方法，其特征在于，
具有如下顺序的工序：
对载置所述被处理基板的下部电极加载低功率的高频电力的工序；
对与所述下部电极相对设置的上部电极加载低功率的高频电力的工序；
对用于吸附保持所述被处理基板的静电卡盘加载直流电压的工序；
对所述下部电极加载高功率的高频电力的工序；和
对所述上部电极加载高功率的高频电力，进而对所述被处理基板进行等离子体处理的工序。
15. 如权利要求14所述的等离子体处理方法，其特征在于，
在对所述上部电极加载低功率高频电力的工序和对所述静电卡盘加载直流电压的工序间具有：
停止对所述下部电极加载低功率高频电力的工序；和
停止对所述上部电极加载低功率高频电力的工序。
16. 一种将等离子体作用在被处理基板上来进行等离子体处理的等离子体处理方法，其特征在于，
具有如下顺序的工序：
对载置所述处理基板的下部电极加载低功率高频电力的工序；
对用于吸附保持所述被处理基板的静电卡盘加载直流电压的工序；
停止对所述下部电极加载低功率高频电力的工序；和
对所述下部电极加载高功率高频电力，进而对所述被处理基板进行等离子体处理的工序。
17. 一种将等离子体作用在被处理基板上来进行等离子体处理的等离子体处理方法，其特征在于，
具有如下顺序的工序：
对所述被处理基板进行所述等离子体处理的工序，
将对载置所述被处理基板的下部电极加载的高频电力转变为低功率的高频电力的工序；
对吸附保持所述被处理基板的静电卡盘加载与至此为止加载的直流电压极性相反的直流电压的工序；
停止加载所述极性相反的直流电压的工序；和
停止对所述下部电极加载低功率高频电力的工序。
18. 如权利要求17所述的等离子体处理方法，其特征在于，
在对所述被处理基板进行等离子体处理的工序之前，还具有：
对载置所述被处理基板的下部电极加载低功率的高频电力的工序；和
对所述静电卡盘加载直流电压的工序。
19. 一种具备对被处理基板实施等离子体处理的等离子体处理机构的等离子体处理装置，其特征在于，
所述等离子体处理装置具备控制部，该控制部控制所述等离子体处理机构，对吸附保持所述被处理基板的静电卡盘加载直流电压，而进行如权利要求1～18的任意一项所述的等离子体处理方法。
CNB038206455A 2002-08-30 2003-08-28 等离子体处理方法及等离子体处理装置 Expired - Lifetime CN100414672C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002256096A JP4322484B2 (ja) 2002-08-30 2002-08-30 プラズマ処理方法及びプラズマ処理装置
JP256096/2002 2002-08-30

Publications (2)

Publication Number Publication Date
CN1679148A CN1679148A (zh) 2005-10-05
CN100414672C true CN100414672C (zh) 2008-08-27

Family

ID=31972935

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038206455A Expired - Lifetime CN100414672C (zh) 2002-08-30 2003-08-28 等离子体处理方法及等离子体处理装置

Country Status (6)

Country Link
JP (1) JP4322484B2 (zh)
KR (1) KR100782621B1 (zh)
CN (1) CN100414672C (zh)
AU (1) AU2003261790A1 (zh)
TW (1) TW200410332A (zh)
WO (1) WO2004021427A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205250B2 (en) * 2003-03-18 2007-04-17 Matsushita Electric Industrial Co., Ltd. Plasma processing method and apparatus
US7316785B2 (en) * 2004-06-30 2008-01-08 Lam Research Corporation Methods and apparatus for the optimization of etch resistance in a plasma processing system
JP4704087B2 (ja) * 2005-03-31 2011-06-15 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
CN100416758C (zh) * 2005-12-09 2008-09-03 北京北方微电子基地设备工艺研究中心有限责任公司 一种在晶片刻蚀设备中彻底释放静电卡盘静电的方法
CN101740340B (zh) * 2008-11-25 2011-12-21 北京北方微电子基地设备工艺研究中心有限责任公司 反应腔室及半导体加工设备
JP2010199310A (ja) * 2009-02-25 2010-09-09 Sharp Corp プラズマエッチング方法
JP5835985B2 (ja) * 2010-09-16 2015-12-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US20120154974A1 (en) * 2010-12-16 2012-06-21 Applied Materials, Inc. High efficiency electrostatic chuck assembly for semiconductor wafer processing
WO2014049915A1 (ja) * 2012-09-26 2014-04-03 シャープ株式会社 基板処理装置および基板処理方法、半導体装置の製造方法
WO2015129719A1 (ja) * 2014-02-28 2015-09-03 株式会社 アルバック プラズマエッチング方法、プラズマエッチング装置、プラズマ処理方法、およびプラズマ処理装置
JP6558901B2 (ja) 2015-01-06 2019-08-14 東京エレクトロン株式会社 プラズマ処理方法
JP6595334B2 (ja) * 2015-12-28 2019-10-23 株式会社日立ハイテクノロジーズ プラズマ処理装置及びプラズマ処理方法
TWI697940B (zh) * 2016-02-26 2020-07-01 美商得昇科技股份有限公司 使用ｉｃｐ剝離劑的分層植入型光阻剝離製程
US10535505B2 (en) * 2016-11-11 2020-01-14 Lam Research Corporation Plasma light up suppression
US20190119815A1 (en) * 2017-10-24 2019-04-25 Applied Materials, Inc. Systems and processes for plasma filtering
US20230173557A1 (en) * 2020-03-17 2023-06-08 Tokyo Electron Limited Cleaning method and method of manufacturing semiconductor device
CN113154610A (zh) * 2021-05-31 2021-07-23 北京十三和科技发展有限公司 一种具有温度调节功能的空气净化器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318552A (ja) * 1993-05-10 1994-11-15 Nissin Electric Co Ltd プラズマ処理方法及び装置
JPH1027780A (ja) * 1996-07-10 1998-01-27 Nec Corp プラズマ処理方法
JPH10199965A (ja) * 1997-01-10 1998-07-31 Shibaura Eng Works Co Ltd 真空処理装置の静電チャック装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW484187B (en) * 2000-02-14 2002-04-21 Tokyo Electron Ltd Apparatus and method for plasma treatment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318552A (ja) * 1993-05-10 1994-11-15 Nissin Electric Co Ltd プラズマ処理方法及び装置
JPH1027780A (ja) * 1996-07-10 1998-01-27 Nec Corp プラズマ処理方法
JPH10199965A (ja) * 1997-01-10 1998-07-31 Shibaura Eng Works Co Ltd 真空処理装置の静電チャック装置

Also Published As

Publication number Publication date
CN1679148A (zh) 2005-10-05
KR100782621B1 (ko) 2007-12-06
TWI324361B (zh) 2010-05-01
KR20050058464A (ko) 2005-06-16
JP4322484B2 (ja) 2009-09-02
WO2004021427A1 (ja) 2004-03-11
JP2004095909A (ja) 2004-03-25
AU2003261790A1 (en) 2004-03-19
TW200410332A (en) 2004-06-16

Similar Documents

Publication Publication Date Title
CN100414672C (zh) 等离子体处理方法及等离子体处理装置
US8287750B2 (en) Plasma processing method and plasma processing apparatus
CN100591190C (zh) 等离子体蚀刻装置和等离子体蚀刻方法
JP6071514B2 (ja) 静電チャックの改質方法及びプラズマ処理装置
US20150170879A1 (en) Semiconductor system assemblies and methods of operation
TW201324613A (zh) 用於蝕刻低ｋ及其它介電質膜的製程腔室
CN101800161A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
US9011635B2 (en) Plasma processing apparatus
JP4642809B2 (ja) プラズマ処理方法及びプラズマ処理装置
TW201001530A (en) Electrode structure and substrate processing apparatus
TW201703074A (zh) 蝕刻磁性層之方法
JP2009239062A (ja) プラズマ処理装置および方法
US9953862B2 (en) Plasma processing method and plasma processing apparatus
JP4123428B2 (ja) エッチング方法
JPH06124998A (ja) プラズマ処理装置
JP4381694B2 (ja) 試料の表面処理方法
JPH11111830A (ja) 静電吸着装置および静電吸着方法、ならびにそれを用いた処理装置および処理方法
JP2003007674A (ja) 半導体装置の製造方法
JP5335421B2 (ja) 真空処理装置
JP4780202B2 (ja) プラズマ処理装置
US20240087910A1 (en) Methods of highly selective silicon oxide removal
JPH02270320A (ja) 表面処理方法および装置
TW202331918A (zh) 電漿處理裝置及電漿處理方法
JP2021118353A (ja) 基板処理方法及び基板処理システム
KR100798043B1 (ko) 플라즈마 처리 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080827

CX01 Expiry of patent term