TW201742148A - 以電漿蝕刻工作件之方法 - Google Patents

以電漿蝕刻工作件之方法 Download PDF

Info

Publication number
TW201742148A
TW201742148A TW106113917A TW106113917A TW201742148A TW 201742148 A TW201742148 A TW 201742148A TW 106113917 A TW106113917 A TW 106113917A TW 106113917 A TW106113917 A TW 106113917A TW 201742148 A TW201742148 A TW 201742148A
Authority
TW
Taiwan
Prior art keywords
etching
type
substrate
steps
plasma
Prior art date
Application number
TW106113917A
Other languages
English (en)
Other versions
TWI713110B (zh
Inventor
尼可拉斯 勞那依
麥斯梅 瓦爾瓦拉
Original Assignee
Ｓｐｔｓ科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｓｐｔｓ科技公司 filed Critical Ｓｐｔｓ科技公司
Publication of TW201742148A publication Critical patent/TW201742148A/zh
Application granted granted Critical
Publication of TWI713110B publication Critical patent/TWI713110B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32403—Treating multiple sides of workpieces, e.g. 3D workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

根據本發明，提供有一種在一矽基材中電漿蝕刻一或多個形貌特徵(features)之方法，該方法包含以下步驟： 使用一循環式蝕刻製程進行一主要蝕刻，其中一沉積步驟和一蝕刻步驟係交替地重複；以及 進行一過度蝕刻，以完成該形貌特徵的電漿蝕刻； 其中： 該過度蝕刻包含一或多個第一類蝕刻步驟和一或多個第二類蝕刻步驟，該第一和第二類蝕刻步驟之各者包含藉由離子轟擊蝕刻該矽基材；以及 該一或多個第二類蝕刻步驟期間的離子轟擊具有相對於該一或多個第一類蝕刻步驟期間的離子轟擊的一向內傾斜。

Description

以電漿蝕刻工作件之方法
根據本發明，提供有以電漿蝕刻工作件之方法和裝置。
矽晶圓的蝕刻是工業製造電子組件中的重要製程。蝕刻輪廓較佳在晶圓的整個表面上是均勻的。理想地，此類均勻和高品質的蝕刻應該在晶圓邊緣的3mm以內實現，以避免晶圓材料的不必要浪費。
用於蝕刻矽晶圓的當前方法包括使用普遍已知為「博世製程(Bosch process)」的循環技術的電漿蝕刻。在此技術中，交替的沉積步驟和蝕刻步驟係循環地進行。博世方法在本領域中是眾所周知的，並且說明，舉例來說，於US5501893中。然而，由於朝向晶片邊緣的許多不連續性，例如氣流、溫度和電漿密度的變化所致，可能難以保持此電漿蝕刻製程的均勻性。控制電漿均勻性並使該等邊緣效應最小化的方法包括使用靜電夾頭(ESCs)、氣流管理和大於晶圓的平台總成。可為陶瓷或矽環形圈的聚焦環亦可用來控制電漿均勻性。然而，隨著例如RF功率和腔室壓力的製程條件波動，在電漿蝕刻製程期間的電漿均勻性可能偏離。這可能導致電漿蝕刻製程中的不對稱，尤其是朝向晶片邊緣，其中離子轟擊的入射角可能更難以控制和再現。在矽中蝕刻的一通孔底部的此類不對稱的SEM影像係顯示於圖1。此類不對稱將導致缺陷晶粒。
在矽晶圓的電漿蝕刻中，通常實現晶圓表面的負極化，俾使來自電漿的正離子被吸引到晶圓的表面。已被提取正離子的電漿區域係已知為電漿鞘。正離子係以在大致上垂直於電漿鞘的方向轟擊晶圓表面。因此，電漿鞘的厚度或傾斜的變形將導致蝕刻表面的不均勻性。電漿鞘的傾斜係對應於離子轟擊基材表面的入射角。傾角係於離子的入射路徑和晶圓表面的法線之間測量。在晶圓邊緣的離子轟擊的入射角可相對於晶圓中央的離子轟擊的入射角傾斜。電漿鞘的厚度和傾斜係取決於晶圓的電漿密度、局部電位和拓撲結構。該等參數在整個處理腔室中是不同的，並導致跨晶圓表面的電漿鞘厚度的變化。此電漿鞘變形在出現材料和機械不連續性的晶圓邊緣是最顯著的。舉例來說，在基材表面上經常有朝向晶圓邊緣的局部電壓變化。此產生電漿鞘厚度的變形，並可導致不對稱蝕刻或帶有錐形輪廓的蝕刻。圖2例示了在電漿的存在下，放置在RF驅動靜電夾頭(ESC)22 上的基材20 邊緣的截面圖，其中電漿鞘34 具有在基材20 邊緣的向外傾斜。基材20 位於ESC22 上並暴露於使用適宜蝕刻劑來源氣體生成的電漿32 。在此例中，電漿鞘34 具有在基材20 邊緣的向外傾斜，俾使轟擊該基材表面的離子的入射角具有徑向向外的分量。
電漿蝕刻製程可涉及主要蝕刻，隨後是過度蝕刻，其通常在一旦偵測到終點條件時開始。主要蝕刻循環亦已知為主體蝕刻。主要蝕刻可利用循環式沉積和蝕刻博世製程。主要蝕刻可用於形成溝槽或通孔，進行過度蝕刻循環，以確保蝕刻輪廓在晶圓表面上是均勻的和完整的，並從主要蝕刻製程沉積的通孔中移除任何其他殘留材料。亦可進行初始的「穿透(breakthrough)」蝕刻步驟。一般而言，在穿透蝕刻、博世主要蝕刻和過度蝕刻系列期間，使用不同的蝕刻配方和製程參數。
電漿鞘的傾斜可在過度蝕刻循環期間最佳化，俾使過度蝕刻盡可能與主要蝕刻對準。一般而言，這涉及調整製程參數，以使主要蝕刻循環和過度蝕刻循環之間的電漿變形最小化，這往往是複雜的。儘管製程參數最佳化，但在主要蝕刻和過度蝕刻之間，電漿鞘通常有微小的變化。然而，即便主要蝕刻和過度蝕刻之間的傾斜的微小的變化，也可能導致過度蝕刻的錐形或不對稱輪廓。此類不對稱在形貌特徵的底部，例如帶有高縱橫比的通孔的底部將變得更加顯著。該等不對稱可能會導致缺陷晶粒。
將暸解到的是，除了上述特定問題之外，對於改善電漿蝕刻製程，尤其是在晶圓周邊的均勻性並減少過度蝕刻製程之後出現的不對稱數量有著普遍的想望和需求。本發明─在本發明的至少若干具體例中─解決了至少若干的該等問題、想望和需求。
根據本發明的第一態樣，提供有一種在矽基材中電漿蝕刻一或多個形貌特徵之方法，該方法包含以下步驟： 使用一循環式蝕刻製程進行一主要蝕刻，其中一沉積步驟和一蝕刻步驟係交替地重複；以及 進行一過度蝕刻，以完成該形貌特徵的電漿蝕刻； 其中： 該過度蝕刻包含一或多個第一類蝕刻步驟和一或多個第二類蝕刻步驟，該第一和第二類蝕刻步驟之各者包含藉由離子轟擊蝕刻該矽基材；以及 該一或多個第二類蝕刻步驟期間的離子轟擊具有相對於該一或多個第一類蝕刻步驟期間的離子轟擊的一向內傾斜。
在主要蝕刻之前可為穿透蝕刻步驟。進行主要蝕刻，以蝕刻矽基材中的一或多個形貌特徵的主要部分。過度蝕刻完成了形貌特徵的電漿蝕刻，並從該等形貌特徵中移除可能是主要蝕刻殘留的殘餘物。顯而易見的是，一或多個第一類蝕刻步驟期間的離子轟擊具有相對於一或多個第二類蝕刻步驟期間的離子轟擊的向外傾斜。該一或多個第一和第二類蝕刻步驟可以任何順序進行。向內傾斜係對應於帶有徑向向內分量的離子轟擊。亦即，徑向地朝向矽基材的中央。向外傾斜係對應於帶有徑向向外分量的離子轟擊。亦即，徑向地遠離矽基材的中央。
過度蝕刻更可包含一或多個第三類蝕刻步驟，該一或多個第三類蝕刻步驟包含藉由離子轟擊蝕刻矽基材。該一或多個第三類蝕刻步驟期間的離子轟擊具有相對於一或多個第一類蝕刻步驟期間的離子轟擊的向外傾斜。在該等具體例中，一或多個第一類蝕刻步驟期間的離子轟擊具有就第二和第三類蝕刻步驟期間的離子轟擊的傾斜而言的中等傾斜。該一或多個第一類蝕刻步驟可構成對主要蝕刻的最佳化或最優擬合，俾使，假如過度蝕刻僅由第一類蝕刻步驟所組成，則所得形貌特徵的下端將具有最優、或接近最優的可能對稱度。隨後可進行第二和第三類蝕刻步驟，以校正由一或多個第一類蝕刻步驟引入的不對稱。
本發明尤其可提供朝向矽基材周邊蝕刻的形貌特徵，尤其是位於靠近矽基材邊緣的形貌特徵的對稱性改良。
該一或多個第一、第二和第三類步驟可以任何順序進行。
過度蝕刻期間的離子轟擊的傾斜可使用施加至該基材以產生一電偏壓的一電偏壓功率來控制。該電偏壓功率可為一RF功率。不希望受限於任何特定理論或猜想，據信該離子轟擊的傾斜係藉由改變作為電漿蝕刻的一部分所生成的電漿鞘的傾斜來控制。
電偏壓功率可於該第一、第二和任擇地，第三類蝕刻步驟之一或多者期間被脈衝。
電偏壓功率可於該第一、第二和，任擇地，第三類蝕刻步驟之一或多者期間，以10至50%範圍內的負載循環(duty cycle)被脈衝。
電偏壓功率可於該第一、第二和，任擇地，第三類蝕刻步驟之一或多者期間連續地施加至該基材。
相較於該一或多個第一類蝕刻步驟期間所施加的電偏壓功率，在該一或多個第二類蝕刻步驟期間的離子轟擊的向內傾斜可藉由降低電偏壓功率的強度來控制。
相較於該一或多個第一類蝕刻步驟期間所施加的電偏壓功率，在該一或多個第三類蝕刻步驟期間的離子轟擊的向外傾斜可藉由增加電偏壓功率的強度來控制。
在過度蝕刻期間的離子轟擊的傾斜可以其他方式控制，例如藉由施加一電信號至圍繞矽基材的一聚焦環。
該形貌特徵可為通孔。該形貌特徵可為貫穿矽通孔(TSVs)。
該形貌特徵具有至少5:1的縱橫比。
矽基材可包括外部保護層，其中外部保護層可為氧化物層，舉例來說，二氧化矽。可進行穿透蝕刻，以去除該外部保護層。
過度蝕刻可包含複數個第一類蝕刻步驟、複數個第二類蝕刻步驟和複數個第三類蝕刻步驟。
過度蝕刻可包含以下步驟： 進行包含一沉積步驟和一第一類蝕刻步驟的一蝕刻循環，藉其該沉積步驟和該第一類蝕刻步驟係交替地重複； 進行包含一沉積步驟和一第二類蝕刻步驟的一蝕刻循環，藉其該沉積步驟和該第二類蝕刻步驟係交替地重複；以及 進行包含一沉積步驟和一第三類蝕刻步驟的一蝕刻循環，藉其該沉積步驟和該第三類蝕刻步驟係交替地重複。
過度蝕刻可包含以下步驟： 進行包含至少一沉積步驟、一第一類蝕刻步驟、一第二類蝕刻步驟和一第三類蝕刻步驟的一蝕刻循環；以及重複該蝕刻循環。該第一、第二和第三類蝕刻步驟可以任何順序進行。
在蝕刻循環中的各個第一、第二和第三類蝕刻步驟之前可為相應的沉積步驟。
蝕刻循環包含一單一沉積步驟，隨後是第一、第二和第三類蝕刻步驟。該第一、第二和第三類蝕刻步驟可以任何順序進行。
第一、第二和第三類蝕刻步驟可使用了使用含氟氣體形成的一電漿進行。該含氟氣體可為SF6 。
過度蝕刻可包含至少一沉積步驟，該步驟係使用了使用氟碳化合物形成的一電漿進行。該氟碳化合物可為C4 F8 。
根據本發明的第二態樣，提供有一種根據本發明的第一態樣蝕刻一矽基材之裝置，該裝置包含： 一腔室； 位於該腔室內的一基材支撐件，其用來支撐該矽基材； 一電漿生產元件，其用來生產用於蝕刻該矽基材的至少一電漿； 一控制元件，其被構形成控制該過度蝕刻期間的離子轟擊的傾斜； 其中該控制元件包含一電偏壓電源，其係用於供應施加至該基材的一電偏壓功率以產生電偏壓且藉由此控制該過度蝕刻期間的離子轟擊的傾斜。
電偏壓功率可經由該基材支撐件施加至該基材。
基材支撐件可包含一靜電夾頭(ESC)。基材支撐件可包含延伸超出該基材邊緣的一電極，其中該電偏壓功率係施加至該電極。
電偏壓功率可包含一RF電源，其係用於供應施加至該基材的一RF電偏壓功率。該RF電偏壓功率可經由該基材支撐件施加至該基材。
儘管上文已說明本發明，但本發明係延伸至以上或在以下說明、圖式或申請專利範圍中提出的形貌特徵的任何發明性組合。舉例來說，關於本發明第一態樣所說明的任何形貌特徵被認為是亦關於本發明第二態樣而揭露的。
圖3繪示根據本發明適用於電漿蝕刻一矽基材20 的一裝置10 。初級氣體進料12 進入初級腔室14 ，其具有相連的初級離子源16 。名義上為13.56 MHz的RF天線18 係作用為電感耦合電漿(ICP)源。法拉第屏蔽21 可設置在DC線圈120 和初級腔室14 的壁之間，以減少電容耦合。來自該初級源的電漿進入主要腔室122 ，其中基材20 係位於基材支撐件或平台22 的頂部，其可為靜電夾頭(ESC)。在電漿蝕刻製程期間，該ESC有助於將基材夾緊到平台22 ，並幫助冷卻基材。該ESC包含延伸超出基材20 邊緣的RF驅動電極23 。主要腔室122 具有二級離子源130 ，其具有放置在主要腔室122 周圍的二級RF線圈132 ，以提供靠近主要腔室壁的二級電漿。環形氣體分佈系統134 可併入主要腔室122 ，以提供用於二級電漿的獨立氣體源。氣體係以徑向方式經由閘閥39 流至泵浦38 。基材20 可位在聚焦環26 中。平台22 可包含HF/LF電極。平台22 ，以及因此基材20 可藉由施加電位至HF/LF電極而被極化。在蝕刻製程期間，負極化被施加至平台22 ，以吸引來自電漿32 的正離子。從電漿32 提取的正離子導致電漿鞘34 的形成。正離子係以垂直於電漿鞘34 的方向轟擊了基材20 並蝕刻基材20 的表面。正離子轟擊基材表面的入射角被定義為電漿鞘的傾斜。本案提到的向內傾斜係對應於離子以向內傾斜或徑向向內分量轟擊基材表面。亦即，朝向基材20 的中央。本案提到的向外傾斜係對應於離子以向外傾斜或徑向向外分量轟擊基材表面。亦即，遠離基材20 的中央。將暸解到的是，圖3顯示的裝置僅是適宜裝置的例子，其他具體例是可能的。舉例來說，可使用具有單一腔室或單一離子源的裝置。
在第一具體例中，有一種以電漿蝕刻基材20 的方法係藉由圖4的流程圖顯示。首先使基材20 經受主要蝕刻循環40 。主要蝕刻循環40 包含沉積步驟42 和電漿蝕刻步驟44 ，該等係重複m 次，直到形貌特徵，例如溝槽或通孔45 已形成在基材20 中。各個沉積步驟42 和電漿蝕刻步驟44 可進行介於0.5至10秒範圍以內的時間。沉積42 和蝕刻44 步驟可交替地重複至少十次，然而，循環次數可為適用於實現所需製程終點的任何數量。尤其，循環次數沒有特定的上限。本具體例和另外具體例中的沉積步驟42 和後續沉積步驟可使用由適宜來源氣體，例如氟碳化合物，舉例來說C4 F8 形成的電漿來進行。本具體例和另外具體例中的蝕刻步驟44 和後續蝕刻步驟可使用由適宜蝕刻氣體或氣體混合物，例如含氟氣體，舉例來說，SF6 形成的電漿來進行。該基材可包含用於防止繼續蝕刻太過的蝕刻終止物。僅為舉例，該蝕刻終止物可由氮化矽(SiN)組成，以確保嚴格控制蝕刻深度。
在主要蝕刻循環40 完成並且已形成，例如通孔45 的形貌特徵之後，使基材20 經受第一過度蝕刻循環50 。第一過度蝕刻循環50 包含沉積步驟52 和電漿蝕刻步驟54 ，該等係交替地重複n 次。各個沉積步驟52 或電漿蝕刻步驟54 可進行介於0.5至10秒範圍以內的時間。沉積52 和蝕刻54 步驟可交替地重複至少十次，然而，循環次數可為適用於實現所需製程終點的任何數量。在第一過度蝕刻循環期間的蝕刻方向被最佳化為盡可能地與主要蝕刻循環40 對準。為了實現這一點，在第一過度蝕刻循環50 期間的電漿鞘34 的幾何形狀或傾斜必須盡可能地匹配主要蝕刻週期40 期間的電漿鞘34 的傾斜，如圖5A和5B所示。電漿鞘34 的幾何形狀或傾斜可藉由改變平台功率、電漿密度、負載循環(DC)、或藉由其他方式控制，例如利用由電磁鐵生成的磁場或藉由使用輔助RF源。聚焦環26 可用作電極或可容納電極，以改變電漿鞘34 的幾何形狀或傾斜。電漿鞘的傾斜係對應於從轟擊基材表面20 的電漿中提取離子的角度。在整個基材表面20 上的傾斜可能不均勻，其中尤其是在基材20 邊緣可能觀察到傾斜的變化。本案提到的向內傾斜係對應於離子以向內傾斜或徑向向內分量轟擊基材表面。亦即，徑向地朝向基材20 的中央。本案提到的向外傾斜係對應於離子以向外傾斜或徑向向外分量轟擊基材表面。亦即，徑向地遠離基材20 的中央。圖6顯示針對所施加平台功率從200 mm直徑基材的基材邊緣3 mm測量的電漿傾角的圖式。在此例中，＜120 W的平台功率係對應於向內傾斜，而＞ 120 W的平台功率則對應於向外傾斜。電漿功率可經脈衝，其中負載循環亦可被修改，以控制電漿傾斜。在第一過度蝕刻循環50 中，施加至平台22 的功率係經調節，俾使電漿鞘的傾斜與主要蝕刻循環40 期間使用的傾斜對準。儘管盡可能地最佳化傾斜，但在第一過度蝕刻循環50 完成之後，不對稱48 將仍餘留在通孔45 中，如圖5B所圖解顯示。
在第一過度蝕刻循環50 完成之後，使基材經受第二過度蝕刻循環60 。第二過度蝕刻循環60 包含沉積步驟62 和電漿蝕刻步驟64 ，該等係交替地重複p 次。電漿蝕刻步驟64 係使用引致向外電漿傾斜66 的參數來進行。舉例來說，可使用適當高的平台功率來使電漿鞘變形，俾使其具有在基材20 邊緣的向外傾斜。各個沉積步驟62 或電漿蝕刻步驟64 可進行介於0.5至10秒範圍以內的時間。沉積62 和蝕刻64 步驟可交替地重複至少十次，然而，循環次數可為適用於實現所需製程終點的任何數量。第二過度蝕刻循環60 ─其中離子轟擊的方向具有相對於第一過度蝕刻循環50 期間的離子轟擊方向的向外傾斜度(或向外傾斜)─移除了通孔46 底部的最外側上的不對稱。通孔46 的最外側(即最靠近基材邊緣的通孔45 的側面)仍暴露於離子轟擊。然而，憑藉通孔45 的縱橫比，通孔47 的最內側(即距基材邊緣最遠的通孔45 的側面)係至少部分地屏蔽於離子轟擊。作為向外傾斜的結果，蝕刻過程更有利地發生在通孔46 底部的最外側上且此最外側46 上的不對稱被移除，如圖5C所示。
在第二過度蝕刻循環60 完成之後，使基材經受第三過度蝕刻循環70 。第三過度蝕刻循環70 包含沉積步驟72 和電漿蝕刻步驟74 ，該等係交替地重複q 次。電漿蝕刻步驟74 係使用引致向內電漿傾斜76 的參數來進行。舉例來說，沒有功率或適當低的功率可施加至平台以使電漿鞘變形，俾使其具有向內的傾斜。各個沉積步驟72 或電漿蝕刻步驟74 可進行介於0.5至10秒範圍以內的時間。沉積72 和蝕刻74 步驟可交替地重複至少十次，然而，循環次數可為適用於實現所需製程終點的任何數量。第三過度蝕刻循環70 ─其中離子轟擊的方向具有相對於第一過度蝕刻循環50 期間的離子轟擊方向的向內傾斜度(或向內傾斜)─移除了通孔46 底部的最內側上的不對稱。通孔46 的最內側(即距基材邊緣最遠的通孔的側面)仍暴露於離子轟擊。然而，憑藉通孔45 的縱橫比，通孔47 的最外側(即最靠近基材邊緣的通孔45 的側面)係至少部分地屏蔽於離子轟擊。結果，蝕刻製程更有利地發生在通孔46 底部的最內側上且此最內側46 上的不對稱被移除，如圖5D所示。
藉由進行多個蝕刻循環並藉由迫使電漿鞘傾斜或幾何形狀呈複數個方向，離子轟擊的方向係選擇性地受到控制。因此，即使在帶有高縱橫比，舉例來說，5:1或更高的形貌特徵中，有可能消除通孔45 底部的人造物(artefacts)或不對稱。
在另一個具體例中，電漿鞘具有向內傾斜的過度蝕刻循環70 係在電漿鞘具有向外傾斜的過度蝕刻循環60 之前。本發明不限於過度蝕刻步驟50 、60 、和70 進行的順序。
在第二具體例中，有一種以電漿蝕刻基材20 的方法係藉由圖7的流程圖顯示。在相同的元件符號用於不同例示具體例時，該元件符號係對應於一致的形貌特徵。首先使基材20 經受主要蝕刻循環40 。主要蝕刻循環40 係如先前在本發明第一具體例所述般進行。
在主要蝕刻循環40 完成之後，使基材20 經受過度蝕刻循環250 。過度蝕刻循環250 包含以下的依次步驟：第一沉積步驟250a 、第一電漿蝕刻步驟250b 、第二沉積步驟250c 、第二電漿蝕刻步驟250d 、第三沉積步驟250e 和第三電漿蝕刻步驟250f 。六個步驟250a 至250f 依次地重複n 次。各個沉積步驟250a 、250c 、250e 或電漿蝕刻步驟250b 、250d 、250f 可進行介於0.5至10秒範圍以內的時間。沉積250a 、250c 、250e 和蝕刻250b 、250d 、250f 步驟可依次地重複至少十次，然而，循環次數可為適用於實現所需製程終點的任何數量。在第一電漿蝕刻步驟250b 期間的電漿鞘傾斜被最佳化，俾使其盡可能與主要蝕刻40 的傾斜對準。在第二電漿蝕刻步驟250d 期間使用的參數係俾使電漿鞘具有向外傾斜。此移除了通孔46 底部的最外側上的不對稱。亦即，最靠近基材20 邊緣的通孔側面。在第三電漿蝕刻步驟250f 期間使用的參數係俾使電漿鞘具有向內傾斜。此移除了通孔47 底部的最內側上的不對稱。亦即，距基材20 邊緣最遠的通孔側面。本發明不限於電漿蝕刻步驟250b 、250d 、250e 的順序。藉由迫使電漿鞘傾斜或幾何形狀呈複數個方向，離子轟擊的方向係選擇性地受到控制。因此，有可能消除通孔45 底部的人造物或不對稱。總體而言，通孔中的人造物或不對稱被移除了。
在第三具體例中，有一種以電漿蝕刻基材20 的方法係藉由圖8的流程圖顯示。在相同的元件符號用於不同例示具體例時，該元件符號係對應於一致的形貌特徵。首先使基材20 經受主要蝕刻循環40 。主要蝕刻循環40 係如先前在本發明第一具體例所述般進行。
在主要蝕刻週期40 完成之後，使基材20 經受過度蝕刻循環350 。過度蝕刻循環350 包含以下的依次步驟：第一沉積步驟350a 、第一電漿蝕刻步驟350b 、第二電漿蝕刻步驟350c 、和第三電漿蝕刻步驟350d 。四個步驟350a 至350d 依次地重複n 次。各個沉積步驟350a 或電漿蝕刻步驟350b 、350c 、350d 可進行介於0.5至10秒範圍以內的時間。沉積350a 和蝕刻350b 、350c 、350d 步驟可依次地重複至少十次，然而，循環次數可為適用於實現所需製程終點的任何數量。在第一電漿蝕刻步驟350b 期間的電漿鞘傾斜被最佳化，俾使其盡可能與主要蝕刻40 的傾斜對準。在第二電漿蝕刻步驟350c 期間使用的參數係俾使電漿鞘具有向外傾斜。此移除了通孔46 底部的最外側上的不對稱。亦即，最靠近基材20 邊緣的通孔側面。在第三電漿蝕刻步驟350d 期間使用的參數係俾使電漿鞘具有向內傾斜。此移除了通孔47 底部的最內側上的不對稱。亦即，距基材20 邊緣最遠的通孔側面。本發明不限於電漿蝕刻步驟350b 、350c 、350d 的順序。藉由迫使電漿鞘傾斜或幾何形狀呈複數個方向，離子轟擊的方向係選擇性地受到控制。因此，有可能消除通孔45 底部的人造物或不對稱。總體而言，通孔中的人造物或不對稱被移除了。
熟習此藝者將暸解的是，可對所述具體例進行各式修改和變化。舉例來說，可使用不同的蝕刻和沉積配方。另外的步驟，例如鈍化步驟可連同蝕刻步驟的任一者使用。有可能省略過度蝕刻的蝕刻步驟之一，而在過度蝕刻中利用兩個蝕刻步驟，以產生高度對稱的形貌特徵。
10‧‧‧裝置
12‧‧‧初級氣體進料
14‧‧‧初級腔室
16‧‧‧初級離子源
18‧‧‧RF天線
20‧‧‧基材
21‧‧‧法拉第屏蔽
22‧‧‧平台/RF驅動靜電夾頭(ESC)
23‧‧‧RF驅動電極
26‧‧‧聚焦環
32‧‧‧電漿
34‧‧‧電漿鞘
38‧‧‧泵浦
39‧‧‧閘閥
40‧‧‧主要蝕刻循環
42‧‧‧沉積步驟
44‧‧‧電漿蝕刻步驟
45‧‧‧通孔
46‧‧‧通孔
47‧‧‧通孔
48‧‧‧不對稱
50‧‧‧過度蝕刻循環
52‧‧‧沉積步驟
54‧‧‧電漿蝕刻步驟
60‧‧‧過度蝕刻循環
62‧‧‧沉積步驟
64‧‧‧電漿蝕刻步驟
66‧‧‧向外電漿傾斜
70‧‧‧過度蝕刻循環
72‧‧‧沉積步驟
74‧‧‧電漿蝕刻步驟
76‧‧‧向內電漿傾斜
120‧‧‧DC線圈
122‧‧‧主要腔室
130‧‧‧二級離子源
132‧‧‧二級RF線圈
134‧‧‧環形氣體分佈系統
250‧‧‧過度蝕刻循環
250a‧‧‧沉積步驟
250b‧‧‧電漿蝕刻步驟
250c‧‧‧沉積步驟
250d‧‧‧電漿蝕刻步驟
250e‧‧‧沉積步驟
250f‧‧‧電漿蝕刻步驟
350‧‧‧過度蝕刻循環
350a‧‧‧沉積步驟
350b‧‧‧電漿蝕刻步驟
350c‧‧‧電漿蝕刻步驟
350d‧‧‧電漿蝕刻步驟
現在將以僅為舉例之方式並參照附圖來說明根據本發明之方法和裝置的具體例，其中： 圖1是顯示一通孔中的不對稱缺陷的SEM影像； 圖2是電漿蝕刻步驟的示意截面圖，其中電漿鞘具有在基材邊緣的向外傾斜； 圖3是適用於電漿蝕刻一基材的裝置的示意截面圖； 圖4是顯示根據本發明之電漿蝕刻基材的第一方法的流程圖； 圖5A是使用電漿的主要或主體蝕刻製程的示意圖； 圖5B是使用帶有最佳化傾斜之電漿鞘的過度蝕刻製程的示意圖； 圖5C是過度蝕刻製程的示意圖，其中電漿鞘具有向外傾斜； 圖5D是過度蝕刻製程的示意圖，其中電漿鞘具有向內傾斜； 圖6是電漿鞘傾角作為平台功率的函數的圖示； 圖7是顯示根據本發明的電漿蝕刻一基材的第二方法的流程圖；以及 圖8是顯示根據本發明的電漿蝕刻一基材的第三方法的流程圖。
10‧‧‧裝置
12‧‧‧初級氣體進料
14‧‧‧初級腔室
16‧‧‧初級離子源
18‧‧‧RF天線
21‧‧‧法拉第屏蔽
22‧‧‧平台
23‧‧‧RF驅動電極
26‧‧‧聚焦環
38‧‧‧泵浦
39‧‧‧閘閥
120‧‧‧DC線圈
122‧‧‧主要腔室
130‧‧‧二級離子源
132‧‧‧二級RF線圈
134‧‧‧環形氣體分佈系統

Claims (23)

  1. 一種在一矽基材中電漿蝕刻一或多個形貌特徵(features)之方法，該方法包含以下步驟： 使用一循環式蝕刻製程進行一主要蝕刻，其中一沉積步驟和一蝕刻步驟係交替地重複；以及 進行一過度蝕刻，以完成該形貌特徵的電漿蝕刻； 其中： 該過度蝕刻包含一或多個第一類蝕刻步驟和一或多個第二類蝕刻步驟，該第一和第二類蝕刻步驟之各者包含藉由離子轟擊蝕刻該矽基材；以及 在該一或多個第二類蝕刻步驟期間的離子轟擊具有相對於該一或多個第一類蝕刻步驟期間的離子轟擊的一向內傾斜。
  2. 如請求項1之方法，其中該過度蝕刻更包含一或多個第三類蝕刻步驟，該一或多個第三類蝕刻步驟包含藉由離子轟擊蝕刻該矽基材；以及其中該一或多個第三類蝕刻步驟期間的離子轟擊具有相對於該一或多個第一類蝕刻步驟期間的離子轟擊的一向外傾斜。
  3. 如請求項1或請求項2之方法，其中在該過度蝕刻期間的離子轟擊的傾斜係使用施加至該基材以產生一電偏壓的一電偏壓功率來控制。
  4. 如請求項3之方法，其中該電偏壓功率為一RF功率。
  5. 如請求項3或請求項4之方法，其中該電偏壓功率係於該第一、第二和第三類蝕刻步驟之一或多者期間被脈衝。
  6. 如請求項5之方法，其中該電偏壓功率係於該第一、第二和第三類蝕刻步驟之一或多者期間，以介於10至50%範圍內的負載循環(duty cycle)被脈衝。
  7. 如請求項3或請求項4之方法，其中該電偏壓功率係於該第一、第二和第三類蝕刻步驟之一或多者期間連續地施加至該基材。
  8. 如請求項3至7中任一項之方法，其中相較於該一或多個第一類蝕刻步驟期間所施加的電偏壓功率，在該一或多個第二類蝕刻步驟期間的離子轟擊的向內傾斜係藉由降低電偏壓功率的強度來控制。
  9. 如請求項3至8中任一項之方法，其中相較於該一或多個第一類蝕刻步驟期間所施加的電偏壓功率，在該一或多個第三類蝕刻步驟期間的離子轟擊的向外傾斜係藉由增加電偏壓功率的強度來控制。
  10. 如請求項1至9中任一項之方法，其中該形貌特徵為通孔。
  11. 如請求項10之方法，其中該形貌特徵為貫穿矽通孔(TSVs)。
  12. 如請求項1至11中任一項之方法，其中該形貌特徵具有至少5:1的縱橫比(aspect ratio)。
  13. 如請求項2至12中任一項之方法，其中，該過度蝕刻包含複數個第一類蝕刻步驟、複數個第二類蝕刻步驟和複數個第三類蝕刻步驟。
  14. 如請求項13之方法，其中該過度蝕刻包含以下步驟： 藉由該沉積步驟和該第一類蝕刻步驟交替地重複，進行包含一沉積步驟和一第一類蝕刻步驟的一蝕刻循環； 藉由該沉積步驟和該第二類蝕刻步驟交替地重複，進行包含一沉積步驟和一第二類蝕刻步驟的一蝕刻循環；以及 藉由該沉積步驟和該第三類蝕刻步驟係交替地重複，進行包含一沉積步驟和一第三類蝕刻步驟的一蝕刻循環。
  15. 如請求項13之方法，其中該過度蝕刻包含以下步驟： 進行包含至少一沉積步驟、一第一類蝕刻步驟、一第二類蝕刻步驟和一第三類蝕刻步驟的一蝕刻循環；以及 重複該蝕刻循環。
  16. 如請求項15之方法，其中在該蝕刻循環中的第一、第二和第三類蝕刻步驟各者之前是相應的沉積步驟。
  17. 如請求項15之方法，其中該蝕刻循環包含一單一沉積步驟，隨後是第一、第二和第三類蝕刻步驟。
  18. 如請求項1至17中任一項之方法，其中該第一、第二和第三類蝕刻步驟係使用了使用含氟氣體所形成的一電漿來進行。
  19. 如請求項1至18中任一項之方法，其中該過度蝕刻包含至少一沉積步驟，該步驟係使用了使用氟碳化合物所形成的一電漿來進行。
  20. 一種用來蝕刻一矽基材之裝置，其係根據請求項1之方法，該裝置包含： 一腔室； 位於該腔室內的一基材支撐件，其用來支撐該矽基材； 一電漿生產元件，其用來生產用於蝕刻該矽基材的至少一電漿； 一控制元件，其被配置成控制該過度蝕刻期間的離子轟擊的傾斜； 其中該控制元件包含一電偏壓電源，其係用於供應施加至該基材的一電偏壓功率以產生電偏壓且藉此控制該過度蝕刻期間的離子轟擊的傾斜。
  21. 如請求項20之裝置，其中該電偏壓功率係經由該基材支撐件施加至該基材。
  22. 如請求項20或請求項21之裝置，其中該基材支撐件包含一靜電夾頭(ESC)和延伸超出該基材邊緣的一電極，其中該電偏壓功率係施加至該電極。
  23. 如請求項20至22中任一項之裝置，其中該電偏壓功率包含一RF電源，其係用於供應施加至該基材的一RF電偏壓功率。
TW106113917A 2016-05-20 2017-04-26 以電漿蝕刻工作件之方法 TWI713110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1608926.0 2016-05-20
GBGB1608926.0A GB201608926D0 (en) 2016-05-20 2016-05-20 Method for plasma etching a workpiece

Publications (2)

Publication Number Publication Date
TW201742148A true TW201742148A (zh) 2017-12-01
TWI713110B TWI713110B (zh) 2020-12-11

Family

ID=56369713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106113917A TWI713110B (zh) 2016-05-20 2017-04-26 以電漿蝕刻工作件之方法

Country Status (7)

Country Link
US (1) US10062576B2 (zh)
EP (1) EP3285284B1 (zh)
JP (1) JP6898149B2 (zh)
KR (1) KR102241900B1 (zh)
CN (1) CN107452611B (zh)
GB (1) GB201608926D0 (zh)
TW (1) TWI713110B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270893B2 (en) 2019-04-08 2022-03-08 International Business Machines Corporation Layer-by-layer etching of poly-granular metal-based materials for semiconductor structures
JP7474651B2 (ja) * 2019-09-09 2024-04-25 東京エレクトロン株式会社 プラズマ処理装置
US20220399205A1 (en) * 2019-12-23 2022-12-15 Applied Materials, Inc. Methods for etching a material layer for semiconductor applications

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989003899A1 (en) 1987-10-23 1989-05-05 Unisearch Limited Etching process using metal compounds
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
JPH06120174A (ja) * 1992-10-05 1994-04-28 Seiko Epson Corp 半導体装置の製造方法
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
TW506234B (en) 2000-09-18 2002-10-11 Tokyo Electron Ltd Tunable focus ring for plasma processing
US20030153195A1 (en) 2002-02-13 2003-08-14 Applied Materials, Inc. Method and apparatus for providing modulated bias power to a plasma etch reactor
US6846747B2 (en) * 2002-04-09 2005-01-25 Unaxis Usa Inc. Method for etching vias
US6759339B1 (en) 2002-12-13 2004-07-06 Silicon Magnetic Systems Method for plasma etching a microelectronic topography using a pulse bias power
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7141505B2 (en) * 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch
US7838430B2 (en) 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
KR20070003021A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체소자의 제조 방법
GB0516054D0 (en) * 2005-08-04 2005-09-14 Trikon Technologies Ltd A method of processing substrates
JP5174319B2 (ja) 2005-11-11 2013-04-03 株式会社日立ハイテクノロジーズ エッチング処理装置およびエッチング処理方法
US7985688B2 (en) * 2005-12-16 2011-07-26 Lam Research Corporation Notch stop pulsing process for plasma processing system
US7713430B2 (en) * 2006-02-23 2010-05-11 Micron Technology, Inc. Using positive DC offset of bias RF to neutralize charge build-up of etch features
US7351664B2 (en) * 2006-05-30 2008-04-01 Lam Research Corporation Methods for minimizing mask undercuts and notches for plasma processing system
JP4833890B2 (ja) 2007-03-12 2011-12-07 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ分布補正方法
JP5097632B2 (ja) 2008-07-11 2012-12-12 株式会社日立ハイテクノロジーズ プラズマエッチング処理装置
US9039908B2 (en) * 2008-08-27 2015-05-26 Applied Materials, Inc. Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US8691702B2 (en) 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
JP5937385B2 (ja) 2012-03-16 2016-06-22 東京エレクトロン株式会社 半導体製造装置のガス供給方法、ガス供給システム及び半導体製造装置
US8728951B2 (en) * 2012-07-31 2014-05-20 Varian Semiconductor Equipment Associates, Inc. Method and system for ion-assisted processing
US9396960B2 (en) * 2012-11-01 2016-07-19 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
US9017526B2 (en) * 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
GB201406135D0 (en) * 2014-04-04 2014-05-21 Spts Technologies Ltd Method of etching
US9287123B2 (en) * 2014-04-28 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films

Also Published As

Publication number Publication date
US20170338124A1 (en) 2017-11-23
JP6898149B2 (ja) 2021-07-07
JP2017208548A (ja) 2017-11-24
KR20170131279A (ko) 2017-11-29
KR102241900B1 (ko) 2021-04-16
GB201608926D0 (en) 2016-07-06
TWI713110B (zh) 2020-12-11
US10062576B2 (en) 2018-08-28
CN107452611A (zh) 2017-12-08
EP3285284A1 (en) 2018-02-21
CN107452611B (zh) 2023-02-28
EP3285284B1 (en) 2021-11-24

Similar Documents

Publication Publication Date Title
KR101983866B1 (ko) 이중 챔버 구성의 펄스형 플라즈마 챔버
US20080020574A1 (en) Hybrid RF capacitively and inductively coupled plasma source using multifrequency RF powers and methods of use thereof
US7351664B2 (en) Methods for minimizing mask undercuts and notches for plasma processing system
JP6277004B2 (ja) ドライエッチング方法
US20120270404A1 (en) Methods for etching through-silicon vias with tunable profile angles
JP2010027860A (ja) フォーカスリング及び基板載置台、並びにそれらを備えたプラズマ処理装置
TWI713110B (zh) 以電漿蝕刻工作件之方法
KR20130136992A (ko) 베벨 보호 필름을 퇴적하는 방법들
US9793136B2 (en) Plasma etching method
US20170186591A1 (en) Cleaning method of plasma processing apparatus and plasma processing apparatus
KR100593826B1 (ko) 드라이 에칭 방법
US20220399194A1 (en) Plasma chamber and chamber component cleaning methods
US20220044938A1 (en) Silicon dry etching method
TWI317151B (en) Landing uniformity ring for etch chamber
JP2004304029A (ja) プラズマ処理方法
KR102169565B1 (ko) 플라즈마 에칭 방법
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
JP4550710B2 (ja) プラズマ処理方法および装置
KR101278013B1 (ko) 플라즈마 점화 압력 감소 방법
US20040261714A1 (en) Plasma processing apparatus
KR102077976B1 (ko) 어댑터 및 이를 포함하는 플라즈마 처리 장치
TW202404425A (zh) 電漿處置系統
JP5918886B2 (ja) プラズマ処理方法
KR20220097191A (ko) 화합물 반도체 웨이퍼에서 트렌치 피처를 icp 에칭하는 방법 및 장치
KR20060072200A (ko) 반도체 소자 제조용 건식 식각 방법