KR102241900B1 - 워크피스를 플라즈마 에칭하기 위한 방법 - Google Patents

워크피스를 플라즈마 에칭하기 위한 방법 Download PDF

Info

Publication number
KR102241900B1
KR102241900B1 KR1020170063008A KR20170063008A KR102241900B1 KR 102241900 B1 KR102241900 B1 KR 102241900B1 KR 1020170063008 A KR1020170063008 A KR 1020170063008A KR 20170063008 A KR20170063008 A KR 20170063008A KR 102241900 B1 KR102241900 B1 KR 102241900B1
Authority
KR
South Korea
Prior art keywords
etching
plasma
steps
substrate
cycle
Prior art date
Application number
KR1020170063008A
Other languages
English (en)
Other versions
KR20170131279A (ko
Inventor
로내니 니콜라스
바르바라 맥시메
Original Assignee
에스피티에스 테크놀러지스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피티에스 테크놀러지스 리미티드 filed Critical 에스피티에스 테크놀러지스 리미티드
Publication of KR20170131279A publication Critical patent/KR20170131279A/ko
Application granted granted Critical
Publication of KR102241900B1 publication Critical patent/KR102241900B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
    • H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32403—Treating multiple sides of workpieces, e.g. 3D workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 발명에 따르면 실리콘 기판 내의 하나 이상의 요소를 플라즈마 에칭하는 방법이 제공되는데, 상기 방법은
증착 단계와 에칭 단계가 교대로 반복되는 사이클릭 에칭 공정을 이용하여 메인 에칭을 수행하는 단계; 및
상기 요소의 플라즈마 에칭을 완료하기 위해 오버 에칭을 수행하는 단계를 포함하고,
상기 오버 에칭은 하나 이상의 제1 종류의 에칭 단계 및 하나 이상의 제2 종류의 에칭 단계를 포함하고, 상기 제1 및 제2 종류의 에칭 단계들 각각은 상기 실리콘 기판의 이온 충격에 의한 에칭을 포함하며;
상기 하나 이상의 제2 종류의 에칭 단계동안의 이온 충격은 상기 하나 이상의 제1 종류의 에칭 단계동안의 이온 충격에 대하여 내측경사를 갖는, 방법.

Description

워크피스를 플라즈마 에칭하기 위한 방법 {Method for plasma etching a workpiece}
본 발명에 따르면 워크피스를 플라즈마 에칭하기 위한 방법 및 장치가 제공된다.
실리콘 웨이퍼의 에칭은 전자 부품의 산업적 제조에 있어 중요한 공정이다. 에칭 프로파일이 웨이퍼의 표면 전체적으로 균일하도록 하는 것이 바람직하다. 이상적으로, 이러한 균일하고 고품질의 에칭은 웨이퍼 물질의 불필요한 낭비를 방지하기 위해 웨이퍼 가장자리의 3 mm 이내에서 달성되어야 한다.
실리콘 웨이퍼를 에칭하는데 사용되는 현재의 방법들은 "보쉬 프로세스(Bosch process)"로 일반적으로 알려진 사이클릭 기술을 이용한 플라즈마 에칭을 포함한다. 이 기술에서, 교대의 증착 단계들과 에칭 단계들이 사이클적으로 수행된다. 이 보쉬 프로세스는 본 기술 분야에 잘 알려져 있고, 예를 들어, US5501893에 개시되어 있다. 그러나, 가스 흐름, 온도 및 플라즈마 밀도에 있어서의 변화와 같은 웨이퍼 가장자리를 향한 다수의 불연속에 기인하여, 이 플라즈마 에칭 공정의 균일도를 유지하기 어려울 수 있다. 플라즈마 균일도를 제어하고 이러한 가장자리 효과들을 최소화하기 위한 방법들은 정전 척들(electrostatic chuck; ESCs), 가스 흐름 관리 및 웨이퍼보다 넓은 플래턴 조립체들을 사용하는 것을 포함한다. 또한 플라즈마 균일도를 제어하기 위해 세라믹 또는 실리콘 환형 링이 될 수 있는 포커스 링들이 사용될 수 있다. 그러나, 플라즈마 균일도는 RF 파워 및 챔버 압력과 같은 공정 조건들이 변동됨에 따라, 플라즈마 에칭 공정동안 벗어날 수 있다. 이는 플라즈마 에칭 공정에 있어, 특히 이온 충돌의 입사각이 제어 및 재생성하기 보다 어려울 수 있는 웨이퍼 가장자리를 향하여, 비대칭으로 이어질 수 있다. 실리콘에서 에칭된 비아의 베이스에서 이러한 비대칭의 SEM 이미지가 도 1에 도시되어 있다. 이러한 비대칭은 결함성 다이(defective die)로 이어질 것이다.
실리콘 웨이퍼들의 플라즈마 에칭에 있어서, 플라즈마로부터의 양이온들이 웨이퍼의 표면으로 이끌리도록 웨이퍼 표면의 음분극(negative polarisation)이 일반적으로 달성된다. 양이온들이 추출되는 플라즈마에 있는 영역은 플라즈마 시스(plasma sheath)로 알려져 있다. 양이온들은 플라즈마 시스로부터 대체로 수직하는 방향으로 웨이퍼 표면에 충돌한다. 따라서, 플라즈마 시스의 틸트 또는 두께의 변형은 에칭된 표면에서 비균일로 이어질 것이다. 플라즈마 시스의 틸트는 이온들이 기판의 표면에 충돌하는 입사각에 대응한다. 틸트 각은 이온들의 입사 경로와 웨이퍼 표면에 대한 수직선 간에 측정된다. 웨이퍼 가장자리에서의 이온 충돌의 입사각은 웨이퍼의 중앙에서의 이온 충돌의 입사각에 대하여 틸트될 수 있다. 플라즈마 시스의 두께 및 틸트는 플라즈마 밀도, 국부적인 포텐설 및 웨이퍼의 토폴로지에 의존한다. 이러한 변수들은 공정 챔버마다 다르고, 웨이퍼 표면 전체적으로 플라즈마 시스 두께 변화로 이어진다. 이 플라즈마 시스 변형은 물질적 및 기계적 비연속성이 존재하는 웨이퍼 가장자리에서 가장 두드러진다. 예를 들어, 웨이퍼 가장자리를 향하여 기판의 표면 상의 국부적인 전압 변화가 종종 있다. 이는 플라즈마 시스 두께의 변형을 발생시키고 비대칭 에칭 또는 테이퍼진 프로파일을 갖는 에칭으로 이어질 수 있다. 도 2는 플라즈마 존재 하에서 RF 구동되는 정전 척(ESC)(22) 상에 배치된 기판(20)의 가장자리의 단면을 나타낸 것으로, 플라즈마 시스(34)는 기판(20)의 가장자리에서 외측방향 틸트(outward tilt)를 갖는다. 기판(20)은 정전척(ESC)(22) 상에 배치되고 적절한 에천트 소스 가스를 이용하여 생성되는 플라즈마(32)에 노출된다. 이 예에서, 플라즈마 시스(34)는 기판 표면에 충돌하는 이온들의 입사각이 반지름방향으로 외측방향 요소를 갖도록 기판(20)의 가장자리에서 외측방향 틸트를 갖는다.
플라즈마 에칭 공정은 오버 에칭이 이어지는 메인 에칭을 수반할 수 있는데, 이는 일반적으로 종료점 조건이 감지되었을 때 시작된다. 메인 에칭 사이클은 또한 벌크 에칭으로 알려져 있다. 메인 에칭은 사이클릭 증착 및 에칭 보쉬 프로세스를 이용할 수 있다. 메인 에칭은 트렌치들 또는 비아들을 형성하기 위해 사용될 수 있고, 오버 에칭 사이클은 에칭 프로파일이 웨이퍼 표면 전체적으로 균일하고 완전한 것을 확실히 하기 위해, 또한 메인 에칭 공정으로부터 증착된 비아들로부터 임의의 다른 잔류 물질을 제거하기 위해 수행된다. 초기, "브레이크스루(breakthrough)" 에칭 단계가 또한 수행될 수 있다. 일반적으로, 브레이크스루 에칭, 보쉬 메인 에칭 및 오버 에칭 순서들동안 서로 다른 에칭 레시피 및 공정 변수들이 사용된다.
오버 에칭이 가능한 한 메인 에칭과 얼라인되도록 플라즈마 시스의 틸트가 오버 에칭 사이클 동안 최적화될 수 있다. 일반적으로, 이것은, 메인 에칭 사이클과 오버 에칭 사이클 간의 플라즈마 변형을 최소화하기 위해, 공정 변수를 조정하는 것을 수반하며, 이는 종종 복잡해질 수 있다. 공정 변수 최적화에도 불구하고, 메인 에칭과 오버 에칭 간의 플라즈마 시스에 있어 작은 변화가 보통 있다. 그러나, 메인 에칭과 오버 에칭 간의 틸트에 있어 약간의 변화라도 오버 에칭에 대한 테이퍼지거나 비대칭적인 프로파일로 이어질 수 있다. 이러한 비대칭은 고 종횡비를 갖는 비아들과 같은 요소들의 베이스에서 더욱 두드러지게 될 것이다. 이러한 비대칭은 결함성 다이로 이어질 수 있다.
위에서 설명된 구체적인 문제점들에 추가하여, 플라즈마 에칭 공정의 균일도, 특히 웨이퍼의 주변부에서 균일도를 향상시키고 오버 에칭 공정 후 존재하는 비대칭의 수를 감소시키고자 하는 일반적인 바램 및 필요성이 있다는 것이 이해될 것이다. 본 발명은, 실시예들 중 적어도 일부에서, 이러한 문제점, 바램들 및 요구들 중 적어도 일부를 다룬다.
본 발명의 제1 양태에 따르면 실리콘 기판에서 하나 이상의 요소를 플라즈마 에칭하는 방법이 제공되는데, 상기 방법은:
증착 단계와 에칭 단계가 교대로 반복되는 사이클릭 에칭 공정을 이용한 메인 에칭을 수행하는 단계; 및
상기 요소의 플라즈마 에칭을 완료하기 위해 오버 에칭을 수행하는 단계를 포함하고,
상기 오버 에칭은 하나 이상의 제1 종류의 에칭 단계들 및 하나 이상의 제2 종류의 에칭 단계들을 포함하고, 제1 및 제2 종류의 에칭 단계들 각각은 실리콘 기판의 이온 충돌에 의한 에칭을 포함하고;
하나 이상의 제2 종류의 에칭 단계들 동안 이온 충돌은 하나 이상의 제1 종류의 에칭 단계 동안의 이온 충돌에 대하여 내측방향 경사(inward inclination)를 갖는다.
상기 메인 에칭은 브레이크스루 에칭 단계에 후행할 수 있다. 상기 메인 에칭은 실리콘 기판에서 하나 이상의 요소의 주요 부분을 에칭하도록 수행된다. 상기 오버 에칭은 상기 요소들의 플라즈마 에칭을 완료시키고 메인 에칭으로부터 남겨질 수 있는 이들 요소들로부터의 잔류물들을 제거한다. 하나 이상의 제1 종류의 에칭 단계 동안의 이온 충돌이 하나 이상의 제2 종류의 에칭 단계 동안의 이온 충돌에 대하여 외측방향 경사(outward inclination)를 갖는다는 것이 명백하다. 하나 이상의 제1 및 제2 종류의 에칭 단계들은 어떠한 순서로도 수행될 수 있다. 내측방향 경사는 반지름방향으로 내측을 향하는 요소를 갖는 이온 충돌에 대응한다. 즉, 반지름방향으로 실리콘 기판의 중앙을 향한다. 외측방향 경사는 반지름방향으로 외측으로 향하는 요소를 갖는 이온 충돌에 대응한다. 즉, 반지름방향으로 실리콘 기판의 중앙으로부터 멀어진다.
상기 오버 에칭은 하나 이상의 제3 종류의 에칭 단계를 추가로 포함할 수 있고, 하나 이상의 제3 종류의 에칭 단계는 실리콘 기판의 이온 충돌에 의한 에칭을 포함한다. 하나 이상의 제3 종류의 에칭 단계 동안의 이온 충돌은 하나 이상의 제1 종류의 에칭 단계 동안의 이온 충돌에 대하여 외측방향 경사를 가질 수 있다. 이 실시예들에서, 하나 이상의 제1 종류의 에칭 단계 동안의 이온 충돌은 제2 및 제3 종류의 에칭 단계들 동안의 이온 충돌의 경사들에 중간인 경사를 갖는다. 하나 이상의 제1 종류의 에칭단계는 메인 에칭에 최적화 또는 최고의 조화를 구성할 수 있어, 만약 오버 에칭이 제1 종류의 에칭 단계들 단독으로 구성된다면, 결과적인 요소의 하부 끝은 최고의 또는 최고에 가까운, 가능한 대칭도를 가질 것이다. 제2 및 제3 종류의 에칭 단계들은 이후 하나 이상의 제1 종류의 에칭 단계들에 의해 도입되는 비대칭성을 수정하도록 수행될 수 있다.
본 발명은 실리콘 기판의 주변부를 향하여 에칭된 요소들, 특별히 실리콘 기판의 가장자리에 근접하게 위치하는 요소들의 대칭성에 있어 특별한 향상을 제공할 수 있다.
하나 이상의 제1, 제2 및 제3 종류의 단계들는 임의의 순서로 수행될 수 있다.
오버 에칭 동안의 이온 충돌의 경사는 전기적 바이어스를 생성하기 위해 기판에 인가되는 전기적 바이어스 파워를 이용하여 제어될 수 있다. 상기 전기적 바이어스 파워는 RF 파워가 될 수 있다. 특정한 이론이나 추측에 제한되는 것을 기대할 것도 없이, 이온 충돌의 경사가 플라즈마 에칭의 일부로서 발생되는 플라즈마 시스의 틸트를 변화시키는 것에 의해 제어된다는 것이 믿어진다.
상기 전기적 바이어스 파워는 제1, 제2 및 선택적으로 제3 종류의 에칭 단계들 중 하나 이상 동안에 펄스될 수 있다.
상기 전기적 바이어스 파워는 제1, 제2 및 선택적으로 제3 종류의 에칭 단계들 중 하나 이상 동안에 10 내지 50 % 범위의 듀티 사이클을 가지고 펄스될 수 있다.
상기 전기적 바이어스 파워는 제1, 제2 및 선택적으로 제3 종류의 에칭 단계들 중 하나 이상 동안에 지속적으로 기판에 인가될 수 있다.
하나 이상의 제2 종류의 에칭 단계 동안의 이온 충돌의 내측방향 경사는 전기적 바이어스 파워의 크기를 하나 이상의 제1 종류의 에칭 단계 동안에 인가되는 전기적 바이어스 파워에 비해 감소시킴으로써 제어될 수 있다.
하나 이상의 제3 종류의 에칭 단계 동안의 이온 충돌의 외측방향 경사는 전기적 바이어스 파워의 크기를 하나 이상의 제1 종류의 에칭 단계 동안에 인가되는 전기적 바이어스 파워에 비해 증가시킴으로써 제어될 수 있다.
오버 에칭 동안의 이온 충돌의 경사는 다른 방식으로, 예를 들어 실리콘 기판을 둘러싸는 포커스 링에 전기적 신호를 인가함으로써 제어될 수 있다.
상기 요소들은 비아들이 될 수 있다. 상기 요소들은 실리콘 관통 전극들(Through Silicon Vias; TSVs)이 될 수 있다.
상기 요소들은 적어도 5:1의 종횡비를 가질 수 있다.
상기 실리콘 기판은 외부 보호층을 포함할 수 있고, 상기 외부 보호층은 예를 들어 이산화실리콘과 같은 산화물 층이 될 수 있다. 외부 보호층을 제거하기 위해 브레이크스루 에칭이 수행될 수 있다.
상기 오버 에칭은 복수의 제1 종류의 에칭 단계, 복수의 제2 종류의 에칭 단계 및 복수의 제3 종류의 에칭 단계를 포함할 수 있다.
상기 오버 에칭은:
증착 단계 및 제1 종류의 에칭 단계를 포함하되 상기 증착 단계와 상기 제1 종류의 에칭 단계가 교대로 반복되는 에칭 사이클을 수행하는 단계;
증착 단계 및 제2 종류의 에칭 단계를 포함하되 상기 증착 단계와 상기 제2 종류의 에칭 단계가 교대로 반복되는 에칭 사이클을 수행하는 단계; 및
증착 단계 및 제3 종류의 에칭 단계를 포함하되 상기 증착 단계와 상기 제3 종류의 에칭 단계가 교대로 반복되는 에칭 사이클을 수행하는 단계를 포함할 수 있다.
상기 오버 에칭은:
적어도 하나의 증착 단계, 제1 종류의 에칭 단계, 제2 종류의 에칭 단계 및 제3 종류의 에칭 단계를 포함하는 에칭 사이클을 수행하는 단계; 및 상기 에칭 사이클을 반복하는 단계를 포함할 수 있다. 상기 제1, 제2 및 제3 종류의 에칭 단계들은 임의의 순서로 수행될 수 있다.
상기 에칭 사이클에서 제1, 제2 및 제3 종류의 에칭 단계 각각은 대응 증착 단계에 후행할 수 있다.
상기 에칭 사이클은 상기 제1, 제2 및 제3 종류의 에칭 단계들이 이어지는 단일 증착 단계를 포함할 수 있다. 상기 제1, 제2 및 제3 종류의 에칭 단계들은 임의의 순서로 수행될 수 있다.
상기 제1, 제2 및 제3 종류의 에칭 단계들은 불소 함유 가스를 이용하여 형성되는 플라즈마를 이용하여 수행될 수 있다. 상기 불소 함유 가스는 SF6일 수 있다..
상기 오버 에칭은 플루오로카본을 이용하여 형성되는 플라즈마를 이용하여 수행되는 적어도 하나의 증착 단계를 포함할 수 있다. 상기 플루오로카본은 C4F8일 수 있다.
본 발명의 제2 양태에 따르면, 본 발명의 제1 양태에 따라 실리콘 기판을 에칭하기 위한 장치가 제공되는데, 상기 장치는:
챔버;
실리콘 기판을 지지하도록 상기 챔버 내에 배치되는 기판 서포트;
상기 실리콘 기판을 에칭하는데 사용하기 위한 적어도 하나의 플라즈마를 생성하기 위한 플라즈마 생성 기구;
오버 에칭 동안에 이온 충돌의 경사를 제어하도록 구성되는 제어 기구를 포함하고,
상기 제어 기구는 전기적 바이어스를 생성하고 이에 의해 오버 에칭 동안의 이온 충돌의 경사를 제어하기 위하여 상기 기판에 인가되는 전기적 바이어스 파워를 공급하기 위한 전기적 바이어스 파워 서플라이를 포함한다.
상기 전기적 바이어스 파워는 상기 기판 서포트를 통하여 상기 기판에 인가될 수 있다.
상기 기판 서포트는 정전 척(ESC)을 포함할 수 있다. 상기 기판 서포트는 상기 기판의 가장자리를 넘어 연장되는 전극을 포함할 수 있고, 상기 전기적 바이어스 파워는 상기 전극에 인가된다.
상기 전기적 바이어스 파워 서플라이는 상기 기판에 인가되는 RF 전기적 바이어스 파워를 공급하기 위한 RF 파워 서플라이를 포함할 수 있다. 상기 RF 전기적 바이어스 파워는 상기 기판 서포트를 통하여 상기 기판에 인가될 수 있다.
본 발명이 위에 설명되었지만, 이는 위에서 또는 후술하는 설명, 도면 또는 청구항들에 설정된 특징들의 임의의 발명적 조합으로 확장될 수 있다. 예를 들어, 본 발명의 제1 양태에 관련하여 설명된 임의의 특징은 본 발명의 제2 양태에 관하여 또한 개시된 것으로 고려된다.
이제 본 발명에 따른 방법 및 장치의 실시예들이 첨부된 도면을 참조로, 단지 예시적으로, 설명될 것이다.
도 1은 비아에 있는 비대칭 결함을 보여주는 SEM 이미지이다.
도 2는 플라즈마 시스가 기판의 가장자리에서 외측방향 틸트를 갖는 경우의 플라즈마 에칭 단계의 개략적인 단면도이다.
도 3은 기판을 플라즈마 에칭하기에 적합한 장치의 개략적인 단면도이다.
도 4는 본 발명에 따른 기판을 플라즈마 에칭하는 제1 방법을 나타내는 순서도이다.
도 5a는 플라즈마를 이용한 메인 또는 벌크 에칭 공정의 개략적인 도면이다.
도 5b는 최적화된 틸트를 갖는 플라즈마 시스를 이용한 오버 에칭 공정의 개략적인 도면이다.
도 5c는 플라즈마 시스가 외측방향 틸트를 갖는 경우에 오버 에칭 공정의 개략적 도면이다.
도 5d는 플라즈마 시스가 내측방향 틸트를 갖는 경우에 오버 에칭 공정의 개략적인 도면이다.
도 6은 플래턴 파워에 따른 플라즈마 시스 틸트 각의 도표이다.
도 7은 본 발명에 따른 기판을 플라즈마 에칭하는 제2 방법을 나타내는 순서도이다.
도 8은 본 발명에 따른 기판을 플라즈마 에칭하는 제3 방법을 나타내는 순서도이다.
도 3은 본 발명에 따른 실리콘 기판(20)을 플라즈마 에칭하기에 적합한 장치(10)를 도시한 것이다. 1차 가스 피드(12)는 관련된 1차 이온화 소스(16)를 갖는 1차 챔버(14)에 유입된다. RF 안테나(18), 명목상 13.56 MHz는 유도성 결합 플라즈마(inductively coupled plasma; ICP) 소스로 작용한다. 용량성 결합을 감소시키기 위해 DC 코일(120)과 1차 챔버(14)의 벽 사이에 패러데이 쉴드(21)가 구비될 수 있다. 1차 소스로부터 플라즈마는, 정전 척(ESC)이 될 수 있는 기판 서포트 또는 플래턴(22)의 정상부 상에 기판(20)이 배치되는 메인 챔버(122)로 유입된다. 정전 척(ESC)은 플래턴(22)에 기판을 클램핑하는 것을 도와주고 플라즈마 에칭 공정동안 기판을 냉각하는 것을 도와준다. 정전 척(ESC)은 기판(20)의 가장자리를 넘어 연장되는 RF 종동(driven) 전극(23)을 포함한다. 메인 챔버(122)는, 메인 챔버 벽에 인접하여 2차 플라즈마를 제공하기 위해 메인 챔버(122) 주위에 배치되는 2차 RF 코일(132)을 갖는 2차 이온화 소스(130)를 갖는다. 2차 플라즈마용 독립 가스 소스를 제공하기 위해 환형의 가스 분배 시스템(134)이 메인 챔버(122) 내에 포함될 수 있다. 가스는 방사 방식으로 게이트 밸브(39)를 통해 펌프(38)로 흐른다. 기판(20)은 포커스 링(26) 내에 배치될 수 있다. 플래턴(22)은 HF/LF 전극을 포함할 수 있다. 플래턴(22), 및 이에 따라 기판(20)은 HF/LF 전극에 포텐셜을 인가함으로써 분극될 수 있다. 에칭 공정 동안, 플라즈마(32)로부터 양이온들을 끌어들이기 위해 음분극이 플래턴(22)에 적용된다. 플라즈마(32)로부터 추출된 양이온들은 플라즈마 시스(34)의 형성으로 이어진다. 양이온들은 플라즈마 시스(34)로부터 수직 방향으로 기판(20)의 표면에 충돌하고 기판(20)의 표면을 에칭한다. 양이온들이 기판의 표면에 충돌하는 입사각은 플라즈마 시스의 틸트로 정의된다. 여기서 내측방향 틸트에 대한 언급은 이온들이 내측방향 경사 또는 반지름방향으로 내측으로 향하는 요소를 가지고 기판 표면에 충돌하는 것에 대응한다. 즉, 기판(20)의 중앙을 향한다. 여기서 외측방향 틸트에 대한 언급은 이온들이 외측방향 경사 또는 반지름방향으로 외측으로 향하는 요소를 가지고 기판 표면에 충돌하는 것에 대응한다. 즉, 기판(20)의 중앙으로부터 멀어진다. 도 3에 도시된 장치는 적절한 장치의 단지 하나의 예이고 다른 실시예들이 가능하다는 것이 이해될 것이다. 예를 들어, 단일 챔버 또는 단일 이온화 소스를 갖는 장치가 이용될 수 있다.
제1 실시예에서, 도 4의 순서도에 도시된 바와 같은 기판(20)을 플라즈마 에칭하는 방법이 있다. 기판(20)은 우선 메인 에칭 사이클(40)을 받는다. 메인 에칭 사이클(40)은 증착 단계(42) 및 플라즈마 에칭 단계(44)를 포함하고, 이들은 트렌치나 비아(45)와 같은 요소들이 기판(20)에 형성될 때까지 m회 반복된다. 각각의 증착 단계(42) 및 플라즈마 에칭 단계(44)는 0.5 내지 10초 범위의 시간동안 수행될 수 있다. 증착(42) 및 에칭(44) 단계들은 적어도 10회 교대로 반복될 수 있지만, 사이클의 수는 요구되는 공정 종료점을 달성하기에 적합한 어떠한 수도 될 수 있다. 특히, 사이클의 수에 특별한 상한은 없다. 본 실시예 및 추가의 실시예들에서 증착 단계(42) 및 후속 증착 단계들은 플루오로카본, 예를 들어 C4F8과 같은 적절한 소스 가스로부터 형성되는 플라즈마를 이용하여 수행될 수 있다. 본 실시예 및 추가의 실시예에서 에칭 단계(44) 및 후속 에칭 단계들은 불소 함유 가스, 예를 들어 SF6와 같은 에칭 가스 또는 가스 혼합물로부터 형성되는 플라즈마를 이용하여 수행될 수 있다. 기판은 에칭이 너무 멀리 계속되는 것을 방지하기 위해 에치 스탑(etch stop)을 포함할 수 있다. 단지 예시적 방식으로, 상기 에치 스탑은 에칭 깊이의 엄격한 제어를 보장하기 위해 실리콘 질화물(SiN)로 구성될 수 있다.
메인 에칭 사이클(40)이 완료되고 비아들(45)과 같은 요소들이 형성된 후, 기판은 제1 오버 에칭 사이클(50)을 받는다. 제1 오버 에칭 사이클(50)은 증착 단계(52) 및 플라즈마 에칭 단계(54)를 포함하고, 이들은 n회 교대로 반복된다. 각각의 증착 단계(52) 또는 플라즈마 에칭 단계(54)는 0.5 내지 10초 범위의 시간동안 수행될 수 있다. 증착(52) 및 에칭(54) 단계들은 적어도 10회 교대로 반복될 수 있지만, 사이클 수는 요구되는 공정 종료점을 달성하기에 적절한 어떠한 수도 될 수 있다. 제1 오버 에칭 사이클 동안의 에칭의 방향은 메인 에칭 사이클(40)과 최대한 얼라인되도록 최적화된다. 이를 달성하기 위해, 도 5a 및 도 5b에 도시된 바와 같이, 제1 오버 에칭 사이클(50) 동안의 플라즈마 시스(34)의 기하 구조 또는 틸트는 메인 에칭 사이클(40) 동안의 플라즈마 시스(34)의 틸트와 가능한 한 매치되어야 한다. 플라즈마 시스(34)의 기하구조 또는 틸트는 플래턴 파워, 플라즈마 밀도, 듀티 사이클(duty cycle; DC) 또는, 전자석에 의해 보조 RF 소스를 이용하여 생성되는 자기장을 활용하는 것과 같은 다른 수단들을 변화시킴으로써 제어될 수 있다. 포커스 링(26)은 전극으로 이용될 수 있거나 플라즈마 시스(34)의 기하구조 또는 틸트를 변화시키기 위해 전극을 수용할 수 있다. 플라즈마 시스의 틸트는 플라즈마로부터 추출된 이온들이 기판 표면(20)에 충돌하는 각에 대응한다. 이 틸트는, 틸트 변화가, 특히 기판(20)의 가장자리에서 관찰될 수 있는 경우에, 기판 표면 전체적으로 균일하지 않을 수 있다. 여기서 내측방향 틸트에 대한 언급은 이온들이 내측방향 경사 또는 반지름방향으로 내측을 향하는 요소를 가지고 기판 표면에 충돌하는 것에 대응한다. 즉, 반지름방향으로 기판(20)의 중앙을 향한다. 여기서 외측방향 틸트에 대한 언급은 이온들이 외측방향 경사 또는 반지름방향으로 외측을 향하는 요소를 가지고 기판 표면에 충돌하는 것에 대응한다. 즉, 반지름방향으로 기판(20)의 중앙으로부터 멀어진다. 도 6은 인가되는 플래턴 파워에 대하여 200 mm 직경의 기판에 대한 기판 가장자리로부터 3 mm에서 측정된 플라즈마 틸트 각의 도표이다. 이 예에서, 120 W보다 작은(<120 W) 플래턴 파워는 내측방향 틸트에 대응하는 반면, 120 W보다 큰(>120 W) 플래턴 파워는 외측방향 틸트에 대응한다. 플라즈마 파워는 펄스될 수 있고 듀티 사이클 또한 플라즈마 틸트를 제어하도록 수정될 수 있다. 제1 오버 에칭 사이클(50)에서, 플래턴(22)에 인가된 파워는 플라즈마 시스의 틸트가 메인 에칭 사이클(40)동안 사용되는 틸트와 얼라인되도록 조정된다. 틸트를 가능한 한 최적화하는 것에도 불구하고, 도 5b에 개략적으로 도시된 바와 같이, 오버 에칭 사이클(50)이 완료된 후 비아들(45) 내에 비대칭성(48)이 여전히 남아 있다.
제1 오버 에칭 사이클(50)이 완료된 후, 기판은 제2 오버 에칭 사이클(60)을 받는다. 제2 오버 에칭 사이클(60)은 증착 단계(62) 및 플라즈마 에칭 단계(64)를 포함하고, 이들은 p회 교대로 반복된다. 플라즈마 에칭 단계(64)는 외측방향 플라즈마 틸트(66)를 발생시키는 변수들을 이용하여 수행된다. 예를 들어, 적당히 높은 플래턴 파워가 기판(20)의 가장자리에서 외측방향 틸트를 갖도록 플라즈마 시스를 변형하는데 이용될 수 있다. 각각의 증착 단계(62) 또는 플라즈마 에칭 단계(64)는 0.5 내지 10초 범위의 시간동안 수행될 수 있다. 증착(62) 및 에칭(64) 단계들은 적어도 10회 교대로 반복될 수 있지만, 사이클 수는 요구되는 공정 종료점이 달성되기에 적합한 어떠한 수도 될 수 있다. 이온 충돌의 방향이 제1 오버 에칭 사이클(50) 동안의 이온 충돌의 방향에 대하여 외측방향 경사(또는 외측방향 틸트)를 갖는 제2 오버 에칭 사이클(60)은 비아의 베이스의 최외측 측면(46)의 비대칭을 제거한다. 비아의 최외측 측면(46)(즉, 기판 가장자리에 가장 인접한 비아(45)의 측면)은 이온 충돌에 노출된 상태로 남아 있다. 그러나 비아의 최내측 측면(47)(즉, 기판 가장자리로부터 가장 먼 비아(45)의 측면)은 비아(45)의 종횡비에 의해 이온 충돌로부터 적어도 부분적으로 차폐된다. 외측방향 틸트의 결과, 에칭 공정은 비아의 베이스의 최외측 측면(46) 상에서 보다 유리하게 발생하며 도 5c에 도시된 바와 같이 이 최외측 측면(46) 상의 비대칭이 제거된다.
제2 오버 에칭 사이클(60)이 완료된 후, 기판은 제3 오버 에칭 사이클(70)을 받는다. 제3 오버 에칭 사이클(70)은 증착 단계(72) 및 플라즈마 에칭 단계(74)를 포함하고, 이들은 q회 교대로 반복된다. 플라즈마 에칭 단계(74)는 내측방향 플라즈마 틸트(76)를 가져오는 변수들을 이용하여 수행된다. 내측방향 틸트를 갖도록 플라즈마 시스를 변형하기 위해 예를 들어 파워가 없거나 적당히 낮은 파워가 플래턴에 인가될 수 있다. 각각의 증착 단계(72) 또는 플라즈마 에칭 단계(74)는 0.5 내지 10초 범위의 시간동안 수행될 수 있다. 증착(72) 및 에칭(74) 단계들은 적어도 10회 교대로 반복될 수 있으나, 사이클 수는 요구되는 공정 종료점을 달성하기에 적합한 어떠한 수도 될 수 있다. 이온 충돌의 방향이 제1 오버 에칭 사이클(50) 동안의 이온 충돌의 방향에 대하여 내측방향 경사(또는 내측방향 틸트)를 갖는 제3 오버 에칭 사이클(70)은 비아의 베이스의 최내측 측면(46)의 비대칭을 제거한다. 비아의 최내측 측면(46)(즉, 기판 가장자리로부터 가장 먼 비아의 측면)은 이온 충돌에 노출된 상태로 남아 있다. 그러나, 비아의 최외측 측면(47)(즉, 기판 가장자리에 가장 가까운 비아(45)의 측면)은 비아(45)의 종횡비에 의해 이온 충돌로부터 부분적으로 차폐된다. 그 결과, 에칭 공정은 비아의 베이스의 최내측 측면(46) 상에서 보다 유리하게 발생하며 도 5d에 도시된 바와 같이 이 최내측 측면(46) 상의 비대칭이 제거된다.
다수의 에칭 사이클을 수행하고 복수의 방향으로 플라즈마 시스 틸트 또는 기하구조를 만들어 줌으로써, 이온 충돌의 방향이 선택적으로 제어된다. 결과적으로, 예를 들어 5:1 또는 그 이상의 고 종횡비를 갖는 요소들에 있어서도 비아들(45)의 베이스에서 아티팩트(artefact) 또는 비대칭성을 제거하는 것이 가능하다.
다른 실시예에서, 플라즈마 시스가 내측방향 틸트를 갖는 오버 에칭 사이클(70)은 플라즈마 시스가 외측방향 틸트를 갖는 오버 에칭 사이클(60)에 선행한다. 본 발명은 오버 에칭 단계들(50, 60 및 70)이 수행되는 순서에 제한되지 않는다.
제2 실시예에서는, 도 7의 순서도에 도시된 바와 같은 기판(20)을 플라즈마 에칭하는 방법이 제시되어 있다. 서로 다른 예시적 실시예들에서 동일한 참조부호가 사용된 경우, 이 참조 부호들은 동일한 특징에 대응한다. 기판(20)은 우선 메인 에칭 사이클(40)을 받는다. 메인 에칭 사이클(40)은 본 발명의 제1 실시예에서 앞서 설명된 바와 같이 수행된다.
메인 에칭 사이클(40)이 완료된 후, 기판(20)은 오버 에칭 사이클(250)을 받는다. 오버 에칭 사이클(250)은 다음의 순차적인 단계들을 포함한다: 제1 증착 단계(250a), 제1 플라즈마 에칭 단계(250b), 제2 증착 단계(250c), 제2 플라즈마 에칭 단계(250d), 제3 증착 단계(250e) 및 제3 플라즈마 에칭 단계(250f). 6개 단계들(250a 내지 250f)은 순차적으로 n회 반복된다. 각각의 증착 단계(250a, 250c, 250e) 또는 플라즈마 에칭 단계(250b, 250d, 250f)는 0.5 내지 10초 범위의 시간동안 수행될 수 있다. 증착(250a, 250c, 250e) 및 에칭(250b, 250d, 250f) 단계들은 적어도 10회 순차적으로 반복될 수 있지만, 사이클 수는 요구되는 공정 종료점을 달성하기에 적절한 임의의 수가 될 수 있다. 제1 플라즈마 에칭 단계(250b) 동안의 플라즈마 시스의 틸트는 메인 에칭(40)의 틸트와 가능한 한 얼라인되도록 최적화된다. 제2 플라즈마 에칭 단계(250d)동안 이용되는 변수들은 플라즈마 시스가 외측방향 틸트를 갖도록 한다. 이는 비아들(46)의 베이스의 최외측 측면 상의 비대칭성을 제거한다. 즉, 기판(20)의 가장자리에 가장 가까운 비아들의 측면이다. 제3 플라즈마 에칭 단계(250f) 동안 이용되는 변수들은 플라즈마 시스가 내측방향 틸트를 갖도록 한다. 이는 비아들(47)의 베이스의 최내측 측면 상의 비대칭성을 제거한다. 즉, 기판(20)의 가장자리로부터 가장 먼 비아들의 측면이다. 본 발명은 플라즈마 에칭 단계들(250b, 250d, 250e)의 순서에 제한되지 않는다. 플라즈마 시스의 틸트 또는 기하구조를 복수의 방향으로 만들어 줌으로써, 이온 충돌의 방향이 선택적으로 제어된다. 그 결과, 비아들(45)의 베이스에서 아티팩트 또는 비대칭을 제거하는 것이 가능하다. 비아들 내 전반적인 아티팩트들 및 비대칭들이 제거된다.
제3 실시예에서, 도 8의 순서도에 도시된 바와 같은 기판(20)을 플라즈마 에칭하는 방법이 있다. 동일한 참조 부호들이 서로 다른 예시적인 실시예들에서 사용되는 경우, 이 참조 부호들은 동일한 특징에 대응한다. 기판(20)은 우선 메인 에칭 사이클(40)을 받는다. 메인 에칭 사이클(40)은 본 발명의 제1 실시예에서 앞서 설명된 바와 같이 수행된다.
메인 에칭 사이클(40)이 완료된 후, 기판(20)은 오버 에칭 사이클(350)을 받는다. 오버 에칭 사이클(350)은 다음의 순차적인 단계들을 포함한다: 제1 증착 단계(350a), 제1 플라즈마 에칭 단계(350b), 제2 플라즈마 에칭 단계(350c) 및 제3 플라즈마 에칭 단계(350d). 네 단계들(350a 내지 350d)은 n회 순차적으로 반복된다. 각각의 증착 단계(350a) 또는 플라즈마 에칭 단계들(350b, 350c, 350d)은 0.5 내지 10초 범위의 시간동안 수행될 수 있다. 증착 단계(350a) 및 에칭 단계들(350b, 350c, 350d)은 적어도 10회 순차적으로 반복될 수 있지만, 사이클 수는 요구되는 공정 종료점을 달성하기에 적합한 어떠한 수도 될 수 있다. 제1 플라즈마 에칭 단계(350b) 동안의 플라즈마 시스의 틸트는 그것이 메인 에칭(40)의 틸트와, 가능한 한 얼라인되도록 최적화된다. 제2 플라즈마 에칭 단계(350c) 동안 사용된 변수들은 플라즈마 시스가 외측방향 틸트를 갖도록 한다. 이것은 비아들(46)의 베이스의 최외측 측면 상의 비대칭을 제거한다. 즉, 기판(20)의 가장자리에 가장 가까운 비아들의 측면이다. 제3 플라즈마 에칭 단계(350d) 동안에 사용된 변수들은 플라즈마 시스가 내측방향 경사를 갖도록 한다. 이는 비아들(47)의 베이스의 최내측 측면 상의 비대칭을 제거한다. 즉, 기판(20)의 가장자리로부터 가장 멀리 떨어진 비아들의 측면이다. 본 발명은 플라즈마 에칭 단계들(350b, 350c, 350d)의 순서에 제한되는 것은 아니다. 플라즈마 시스 틸트 또는 기하 구조를 복수의 방향으로 만들어 줌으로써, 이온 충돌의 방향은 선택적으로 제어된다. 그 결과, 비아들(45)의 베이스에서 아티팩트 또는 비대칭을 제거하는 것이 가능하다. 비아들 내 전반적인 아티팩트들 및 비대칭들이 제거된다.
상술한 실시예들에 다양한 수정 및 변형이 만들어 질 수 있다는 것이 능숙한 기술자에게 이해될 것이다. 예를 들어, 상이한 에칭 및 증착 레시피들이 사용될 수 있다. 패시베이션 단계와 같은 추가의 단계가 에칭 단계들 중 하나와 함께 사용될 수 있다. 매우 대칭적인 요소를 생성하기 위해 오버 에칭에서 에칭 단계들 중 하나를 생략하고 대신 오버 에칭에서 2개의 에칭 단계들을 활용하는 것이 가능할 수 있다.

Claims (23)

  1. 실리콘 기판(20) 내의 하나 이상의 요소(feature)(45)를 플라즈마 에칭하는 방법에 있어서,
    증착 단계(42)와 에칭 단계(44)가 교대로 반복되는 사이클릭 에칭 공정을 이용하여 메인 에칭(40)을 수행하는 단계; 및
    상기 요소(45)의 플라즈마 에칭을 완료하기 위해 오버 에칭을 수행하는 단계를 포함하고,
    상기 오버 에칭은 하나 이상의 제1 종류(54)의 에칭 단계, 하나 이상의 제2 종류(64)의 에칭 단계 및 하나 이상의 제3 종류(74)의 에칭 단계를 포함하고, 상기 제1, 제2 및 제3 종류(54, 64, 74)의 에칭 단계의 각각은 상기 실리콘 기판(20)의 이온 충돌에 의한 에칭을 포함하고;
    상기 하나 이상의 제2 종류(64)의 에칭 단계 동안의 이온 충돌은 상기 하나 이상의 제1 종류(54)의 에칭 단계 동안의 이온 충돌에 대하여 내측방향 경사(inward inclination)를 가지고,
    상기 하나 이상의 제3 종류(74)의 에칭 단계 동안의 이온 충돌은 상기 하나 이상의 제1 종류(54)의 에칭 단계 동안의 이온 충돌에 대하여 외측방향 경사(outward inclination)를 가지고,
    상기 제2 및 제3 종류(64, 74)의 에칭 단계는 상기 하나 이상의 제1 종류(54)의 에칭 단계에 의해 도입되는 비대칭성을 수정하도록 수행되고,
    상기 오버 에칭동안 이온 충돌의 경사는 전기적 바이어스를 생성하기 위해 상기 기판(20)에 인가되는 전기적 바이어스 파워를 이용하여 제어되고, 상기 전기적 바이어스 파워는 RF 파워인 것인, 플라즈마 에칭 방법.
  2. 제1항에 있어서,
    상기 전기적 바이어스 파워는 상기 제1, 제2 및 제3 종류(54, 64, 74)의 에칭 단계 중의 하나 이상의 에칭 단계 동안 펄스되는 것인, 플라즈마 에칭 방법.
  3. 제2항에 있어서,
    상기 전기적 바이어스 파워는 상기 제1, 제2 및 제3 종류(54, 64, 74)의 에칭 단계 중의 하나 이상의 에칭 단계 동안 10 내지 50 % 범위의 듀티 사이클로 펄스되는 것인, 플라즈마 에칭 방법.
  4. 제1항에 있어서,
    상기 전기적 바이어스 파워는 상기 제1, 제2 및 제3 종류(54, 64, 74)의 에칭 단계 중의 하나 이상의 에칭 단계 동안 연속적으로 상기 기판(20)에 인가되는 것인, 플라즈마 에칭 방법.
  5. 제1항에 있어서,
    상기 하나 이상의 제2 종류(64)의 에칭 단계 동안의 상기 이온 충돌의 내측방향 경사는, 상기 하나 이상의 제1 종류(54)의 에칭 단계 동안 인가되는 전기적 바이어스 파워에 비해 전기적 바이어스 파워의 크기를 감소시킴으로써 제어되는 것인, 플라즈마 에칭 방법.
  6. 제1항에 있어서,
    상기 하나 이상의 제3 종류(74)의 에칭 단계 동안의 상기 이온 충돌의 외측방향 경사는, 상기 하나 이상의 제1 종류(54)의 에칭 단계 동안 인가되는 전기적 바이어스 파워에 비해 전기적 바이어스 파워의 크기를 증가시킴으로써 제어되는 것인, 플라즈마 에칭 방법.
  7. 제1항에 있어서,
    상기 요소(45)는 비아(via)인 것인, 플라즈마 에칭 방법.
  8. 제7항에 있어서,
    상기 요소는 관통 실리콘 비아(Through Silicon Via; TSV)인 것인, 플라즈마 에칭 방법.
  9. 제1항에 있어서,
    상기 요소는 적어도 5:1의 종횡비를 갖는 것인, 플라즈마 에칭 방법.
  10. 제1항에 있어서,
    상기 오버 에칭은 복수의 제1 종류(54)의 에칭 단계, 복수의 제2 종류(64)의 에칭 단계 및 복수의 제3 종류(74)의 에칭 단계를 포함하는 것인, 플라즈마 에칭 방법.
  11. 제10항에 있어서,
    상기 오버 에칭은:
    증착 단계(52) 및 제1 종류(54)의 에칭 단계를 포함하는 에칭 사이클(50)을 수행하되, 상기 증착 단계(52)와 상기 제1 종류(54)의 에칭 단계가 교대로 반복되는 단계;
    증착 단계(62) 및 제2 종류(64)의 에칭 단계를 포함하는 에칭 사이클(60)을 수행하되, 상기 증착 단계(62)와 상기 제2 종류(64)의 에칭 단계가 교대로 반복되는 단계; 및
    증착 단계(72) 및 제3 종류(74)의 에칭 단계를 포함하는 에칭 사이클(70)을 수행하되, 상기 증착 단계(72)와 상기 제3 종류(74)의 에칭 단계가 교대로 반복되는 단계
    를 포함하는 것인, 플라즈마 에칭 방법.
  12. 제10항에 있어서,
    상기 오버 에칭은:
    적어도 하나의 증착 단계, 제1 종류의 에칭 단계, 제2 종류의 에칭 단계 및 제3 종류의 에칭 단계를 포함하는 에칭 사이클을 수행하는 단계; 및
    상기 에칭 사이클을 반복하는 단계
    를 포함하는 것인, 플라즈마 에칭 방법.
  13. 제11항에 있어서,
    (i) 상기 에칭 사이클에서 상기 제1, 제2 및 제3 종류의 에칭 단계 각각은 대응하는 증착 단계가 선행하거나, (ii) 상기 에칭 사이클은 단일 증착 단계 및 그에 뒤따르는 상기 제1, 제2 및 제3 종류의 에칭 단계를 포함하는 것인, 플라즈마 에칭 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020170063008A 2016-05-20 2017-05-22 워크피스를 플라즈마 에칭하기 위한 방법 KR102241900B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB1608926.0A GB201608926D0 (en) 2016-05-20 2016-05-20 Method for plasma etching a workpiece
GB1608926.0 2016-05-20

Publications (2)

Publication Number Publication Date
KR20170131279A KR20170131279A (ko) 2017-11-29
KR102241900B1 true KR102241900B1 (ko) 2021-04-16

Family

ID=56369713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170063008A KR102241900B1 (ko) 2016-05-20 2017-05-22 워크피스를 플라즈마 에칭하기 위한 방법

Country Status (7)

Country Link
US (1) US10062576B2 (ko)
EP (1) EP3285284B1 (ko)
JP (1) JP6898149B2 (ko)
KR (1) KR102241900B1 (ko)
CN (1) CN107452611B (ko)
GB (1) GB201608926D0 (ko)
TW (1) TWI713110B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11270893B2 (en) 2019-04-08 2022-03-08 International Business Machines Corporation Layer-by-layer etching of poly-granular metal-based materials for semiconductor structures
JP7474651B2 (ja) 2019-09-09 2024-04-25 東京エレクトロン株式会社 プラズマ処理装置
US20220399205A1 (en) * 2019-12-23 2022-12-15 Applied Materials, Inc. Methods for etching a material layer for semiconductor applications

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989003899A1 (en) 1987-10-23 1989-05-05 Unisearch Limited Etching process using metal compounds
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
JPH06120174A (ja) * 1992-10-05 1994-04-28 Seiko Epson Corp 半導体装置の製造方法
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
TW506234B (en) 2000-09-18 2002-10-11 Tokyo Electron Ltd Tunable focus ring for plasma processing
US20030153195A1 (en) * 2002-02-13 2003-08-14 Applied Materials, Inc. Method and apparatus for providing modulated bias power to a plasma etch reactor
US6846747B2 (en) * 2002-04-09 2005-01-25 Unaxis Usa Inc. Method for etching vias
US6759339B1 (en) 2002-12-13 2004-07-06 Silicon Magnetic Systems Method for plasma etching a microelectronic topography using a pulse bias power
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7141505B2 (en) * 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch
US7838430B2 (en) 2003-10-28 2010-11-23 Applied Materials, Inc. Plasma control using dual cathode frequency mixing
KR20070003021A (ko) * 2005-06-30 2007-01-05 주식회사 하이닉스반도체 반도체소자의 제조 방법
GB0516054D0 (en) * 2005-08-04 2005-09-14 Trikon Technologies Ltd A method of processing substrates
JP5174319B2 (ja) 2005-11-11 2013-04-03 株式会社日立ハイテクノロジーズ エッチング処理装置およびエッチング処理方法
US7985688B2 (en) * 2005-12-16 2011-07-26 Lam Research Corporation Notch stop pulsing process for plasma processing system
US7713430B2 (en) * 2006-02-23 2010-05-11 Micron Technology, Inc. Using positive DC offset of bias RF to neutralize charge build-up of etch features
US7351664B2 (en) * 2006-05-30 2008-04-01 Lam Research Corporation Methods for minimizing mask undercuts and notches for plasma processing system
JP4833890B2 (ja) 2007-03-12 2011-12-07 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ分布補正方法
JP5097632B2 (ja) 2008-07-11 2012-12-12 株式会社日立ハイテクノロジーズ プラズマエッチング処理装置
US9039908B2 (en) * 2008-08-27 2015-05-26 Applied Materials, Inc. Post etch reactive plasma milling to smooth through substrate via sidewalls and other deeply etched features
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US8691702B2 (en) 2011-03-14 2014-04-08 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
JP5937385B2 (ja) 2012-03-16 2016-06-22 東京エレクトロン株式会社 半導体製造装置のガス供給方法、ガス供給システム及び半導体製造装置
US8728951B2 (en) * 2012-07-31 2014-05-20 Varian Semiconductor Equipment Associates, Inc. Method and system for ion-assisted processing
KR102149718B1 (ko) * 2012-11-01 2020-08-31 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
US9017526B2 (en) * 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
GB201406135D0 (en) * 2014-04-04 2014-05-21 Spts Technologies Ltd Method of etching
US9287123B2 (en) * 2014-04-28 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films

Also Published As

Publication number Publication date
GB201608926D0 (en) 2016-07-06
JP2017208548A (ja) 2017-11-24
US10062576B2 (en) 2018-08-28
JP6898149B2 (ja) 2021-07-07
TWI713110B (zh) 2020-12-11
US20170338124A1 (en) 2017-11-23
KR20170131279A (ko) 2017-11-29
EP3285284B1 (en) 2021-11-24
CN107452611A (zh) 2017-12-08
TW201742148A (zh) 2017-12-01
EP3285284A1 (en) 2018-02-21
CN107452611B (zh) 2023-02-28

Similar Documents

Publication Publication Date Title
KR20210038938A (ko) 플라즈마 공정을 위한 방법 및 장치
JP2018523922A (ja) 方向性プラズマ及び反応性ガスを用いて基板を処理する装置及び技術
KR102241900B1 (ko) 워크피스를 플라즈마 에칭하기 위한 방법
TW201703116A (zh) 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法
US20120270404A1 (en) Methods for etching through-silicon vias with tunable profile angles
US7351664B2 (en) Methods for minimizing mask undercuts and notches for plasma processing system
US20150126033A1 (en) Method for deep silicon etching using gas pulsing
US9741579B2 (en) Plasma processing apparatus and plasma processing method
US20150243485A1 (en) Device for Treating an Object with Plasma
JP6553391B2 (ja) エッチング方法
JP2019501489A (ja) 傾斜イオンビームを用いて空洞を満たすための装置及び技術
KR20180012697A (ko) 복잡한 3-d 구조체들을 에칭하기 위한 압력 퍼지 에칭 방법
US20170186591A1 (en) Cleaning method of plasma processing apparatus and plasma processing apparatus
US11195718B2 (en) Spacer open process by dual plasma
WO2008049024A1 (en) Methods and apparatus for tuning a set of plasma processing steps
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
CN113078178A (zh) 蚀刻方法及cmos图像传感器的制造方法
KR101278013B1 (ko) 플라즈마 점화 압력 감소 방법
US10490425B2 (en) Plasma systems and methods of processing using thereof
KR101585945B1 (ko) 플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법
TWI588939B (zh) A silicon through hole etching method
JP2020155583A (ja) 半導体装置の製造方法
JP5918886B2 (ja) プラズマ処理方法
Sardo et al. Effect of Inductively Coupled Electromagnetic Field on Bottom Oxide Etch in a High Aspect Ratio Trench

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right