JP6553391B2 - エッチング方法 - Google Patents
エッチング方法 Download PDFInfo
- Publication number
- JP6553391B2 JP6553391B2 JP2015076920A JP2015076920A JP6553391B2 JP 6553391 B2 JP6553391 B2 JP 6553391B2 JP 2015076920 A JP2015076920 A JP 2015076920A JP 2015076920 A JP2015076920 A JP 2015076920A JP 6553391 B2 JP6553391 B2 JP 6553391B2
- Authority
- JP
- Japan
- Prior art keywords
- bias power
- etching
- etching step
- semiconductor substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims description 110
- 238000000034 method Methods 0.000 title claims description 86
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 230000003746 surface roughness Effects 0.000 claims description 12
- 238000004630 atomic force microscopy Methods 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 241000724291 Tobacco streak virus Species 0.000 claims 1
- 210000002381 plasma Anatomy 0.000 description 18
- 235000012431 wafers Nutrition 0.000 description 17
- 239000007789 gas Substances 0.000 description 9
- 125000004122 cyclic group Chemical group 0.000 description 8
- 238000001878 scanning electron micrograph Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000010924 continuous production Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 241001596784 Pegasus Species 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32697—Electrostatic control
- H01J37/32706—Polarising the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32715—Workpiece holder
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、半導体基板をエッチングする方法に関し、特に、排他的なものとしてではなく、半導体基板をエッチングして、その基板中に埋設されたビアのような一つ以上の特徴部を出現させる方法に関する。
シリコン貫通ビア（ＴＳＶ）は、シリコン・ウェハを垂直に貫通して延びる電気接続部であって、典型的には銅で満たされた垂直な電気接続部である。ＴＳＶは、３Ｄパッケージ及び３Ｄ集積回路の作成における重要な構成要素である。製造プロセス中に、導電性のビア材料は、酸化シリコンのような適切な保護材料から形成された外側ライナにより保護されることが典型的である。製造プロセスにおいては、最初に、保護層を含むＴＳＶがシリコン基板内に埋設される。ビア出現エッチングは、ＴＳＶの上側先端を出現させるためにシリコン基板をエッチングする工程を伴う。ビア出現エッチングにより最適な結果を達成するためには、３つの判定基準を満足する必要があると思われる。第１に、エッチングは、良好な均一性で高いエッチング速度を達成せねばならない。第２に、ＴＳＶ上の酸化物の保護ライナを維持するために、シリコン対酸化物の高いエッチング選択性を達成することが必要である。これは、エッチングを達成するために至る所で使用されるプロセスガス及びプラズマに対して、内部の（銅のような）導電性材料が露出されることを防止する。この目的に対して、１００：１より大きく、好適には１５０：１より大きいシリコン対酸化物の選択性が望ましいと考えられる。第３に、エッチングプロセスの最後で得られる最終的なシリコン表面はできるだけ円滑でなければならない。たとえば、許容できない反射特性を有するウェハ、アライメントの問題、及びレーザ・ダイシングに伴う問題に起因する光学的検査の不首尾などの、製造プロセスの次に続く工程における問題が起こらないようにするためには、円滑な表面を実現する必要がある。実施に際しては、表面粗さとエッチング選択性との間に、微妙なバランスが在る。より詳しくは、良好な選択性という結果を招き得るプロセス及びプロセス・パラメータは、高レベルの表面粗さという結果も招き得る。その逆も真である。たとえば、プラズマ・エッチング中に大きなバイアス電力を使用すると、小さなシリコン粗さレベルを達成できることは知られているが、これは不十分な酸化物選択性という結果になる。これらの異なる判定基準を、連続的なプロセスにおいてバランスさせることは、特に困難である。しかし、効率に関しては、連続的プロセスが望ましい。更なる問題は、除去されるシリコンの深さに伴い、表面粗さが大きくなることである。
本発明は、少なくともその実施例の幾つかにおいて、上述の問題及び必要性に対処する。本発明は特に、ＴＳＶ出現エッチングにおいて有用であるが、本発明は、より一般的には半導体エッチングプロセスに有用性を有する。
疑問の回避のために、本明細書中で比率として表現される“Ａ対Ｂの選択性”という用語は、Ｂのエッチング速度に対するＡのエッチング速度の比率を指すものと理解される。たとえば、１５０：１より大きいシリコン対二酸化シリコンの選択性とは、シリコンのエッチング速度が、二酸化シリコンのエッチング速度の１５０倍より大きいことを意味している。
本発明の第１の様態に依れば、
半導体基板に埋設された一つ以上の特徴部を出現させるために前記基板をエッチングする方法であって、
電気的バイアスを生成するために前記基板に対してバイアス電力が印加されるプラズマを用いて第１エッチング工程を実施する段階と、
バイアス電力なしで、又は第１エッチング工程の間に印加されるバイアス電力よりも低いバイアス電力で第２エッチング工程を実施する段階と、
第１及び第２エッチング工程を交互に反復する段階と、
を含む、方法が提供される。
半導体基板に埋設された一つ以上の特徴部を出現させるために前記基板をエッチングする方法であって、
電気的バイアスを生成するために前記基板に対してバイアス電力が印加されるプラズマを用いて第１エッチング工程を実施する段階と、
バイアス電力なしで、又は第１エッチング工程の間に印加されるバイアス電力よりも低いバイアス電力で第２エッチング工程を実施する段階と、
第１及び第２エッチング工程を交互に反復する段階と、
を含む、方法が提供される。
該方法は、高エッチング速度プロセス及び連続作動を両立し得る。該方法は、一つのプロセス・パラメータもしくは特性を別のプロセス・パラメータ又は特性とバランスさせることが望ましいときに有用であり得る。該方法は、半導体基板及び特徴部に対するエッチング選択性を、たとえば表面粗さなどのエッチング後の表面状態に対してバランスさせることが望ましいときに特に効力がある。
前記バイアス電力は、第１エッチング工程中にパルス化され得る。前記バイアス電力は、１０〜５０％の範囲内のデューティ・サイクルでパルス化され得る。前記バイアス電力がパルス化されるときには、２５０Ｗ以上のバイアス電力が使用され得る。
代替的に、前記バイアス電力は、第１エッチング工程中に前記基板に対して連続的に印加され得る。前記バイアス電力が連続的に印加されるときには、７５Ｗ以上のバイアス電力が使用され得る。
第２エッチング工程は、プラズマ・エッチング工程であり得る。代替的に、第２エッチング工程は、湿式エッチングのような非プラズマ式のエッチング工程を採用し得る。但し、商業的な観点からは、第２エッチング工程を実施すべくプラズマを使用することが、最も満足できる可能性が高いと思われる。
通常は、前記バイアス電力又はパワーはＲＦ電力である。通常は、前記半導体基板は基板支持体上に位置決めされ、また電気的バイアスを生み出すために基板支持体に対してＲＦ信号が印加される。
前記特徴部は外側保護層を含み得る。外側保護層は酸化物層であり得る。
前記特徴部はビアであり得る。前記特徴部はＴＳＶであり得る。前記ビアは酸化物層のような外側保護層を含み得る。前記酸化物層は、ＳｉＯ２であり得る。二酸化シリコンは、ＬＰＣＶＤ（低圧ＣＶＤ）又はＰＥＣＶＤ（プラズマ強化ＣＶＤ）のようなＣＶＤ（化学蒸着）により蒸着され得る。低ｋのＳｉＯＣ又はＳｉＯＦのような他の材料が使用されてよい。
前記ＴＳＶは各々、二酸化シリコンからなる外側保護層を含み得る。前記半導体基板はシリコンであり得る。第２エッチング工程は、１００：１より大きく、好適には１５０：１より大きいシリコン対二酸化シリコンの選択性を生み出すように、バイアス電力なしで、又は第１エッチング工程の間に印加されるバイアス電力よりも低いバイアス電力で実施され得る。
原子間力顕微鏡法により測定された２ｎｍ以下、好適には１ｎｍ以下の表面粗さＲａを生み出すために、第１及び第２エッチング工程は交互に反復され得る。
前記半導体基板はシリコンであり得る。但し、本発明は、他の半導体材料に対して適用され得る。
第１及び第２工程は、少なくとも１０回だけ交互に反復され得る。熟練した読者であれば、第１及び第２工程が交互に反復される回数（サイクル数）は、必要なプロセス終点を達成するのに適した任意の回数であることを理解するだろう。特に、前記サイクル数に対する特別な上限値は無い。
第１及び第２エッチング工程は、各々、０.５〜１０秒の範囲内の時間で実施され得る。各工程のために比較的短い時間を使用することが有利であるかもしれない。たとえば、表面粗さが相当に低減されると共に、エッチング選択性が高められるかもしれない。
第１エッチング工程、及び任意選択的には第２エッチング工程は、フッ素含有ガスを用いて生成されたプラズマを用いて実施され得る。前記フッ素含有ガスは、ＳＦ６であり得るか、又はＳＦ６を含有する複数種のエッチング用ガスの混合物であり得る。
第１エッチング工程は、許容可能に小さな表面粗さの程度を達成するのに十分に高いバイアス電力で実施され得る。
第２エッチング工程は、前記特徴部のエッチングに関する前記半導体基板のエッチングに対して改善された選択性を提供するために、第１エッチング工程において使用されたバイアス電力よりも低いバイアス電力で実施され得る。これらの実施例において、前記バイアス電力は５０Ｖ以下であり得る。但し、改善されたエッチング選択性を達成するためには、バイアス電力が印加されないことが好適である。
通常、第１及び第２エッチング工程に対して、複数のプロセス・パラメータが関連付けられる。プロセス・パラメータはエッチングの過程で変更され得る。プロセス・パラメータは、あるプロセス状態が検出されたときに変更され得る。検出されたプロセス状態は特徴部の出現であり得る。検出されたプロセス条件は一つ以上のＴＳＶの単一もしくは複数の上部の出現であり得る。
本方法が、第１エッチング工程から始まるのか、又は第２エッチング工程から始まるのかに関し、第１及び第２工程の順序は重要ではない。
バイアス電力は、第１及び第２エッチング工程の両方の工程中に印加され得る。幾つかの実施例では、バイアス電力は、一方のエッチング工程中にパルス化され、他方のエッチング工程中に連続的に印加され得る。これらの実施例において、どちらのバイアス電力が他方よりも低いかを判断するために、一つのパルス中のピーク電力ではなく、各エッチング工程中に時間的に平均化された電力が使用され得る。
本発明の第２の様態に依れば、
マスクされない半導体基板をエッチングする方法であって、
電気的バイアスを生成するために前記基板に対してバイアス電力が印加されるプラズマを用いて第１エッチング工程を実施する段階と、
バイアス電力なしで、又は第１エッチング工程の間に印加されるバイアス電力よりも低いバイアス電力で第２エッチング工程を実施する段階と、
第１及び第２エッチング工程を交互に反復する段階と、
を含む方法が提供される。
マスクされない半導体基板をエッチングする方法であって、
電気的バイアスを生成するために前記基板に対してバイアス電力が印加されるプラズマを用いて第１エッチング工程を実施する段階と、
バイアス電力なしで、又は第１エッチング工程の間に印加されるバイアス電力よりも低いバイアス電力で第２エッチング工程を実施する段階と、
第１及び第２エッチング工程を交互に反復する段階と、
を含む方法が提供される。
本発明の第３の様態に依れば、
半導体基板をエッチングする装置であって、
チャンバと、
半導体基板を支持するために前記チャンバ内に配置された基板支持体と、
前記半導体基板のエッチング中に使用する少なくとも一種類のプラズマを生成する少なくとも一つのプラズマ生成デバイスと、
電気的バイアスを生成するために前記基板に対して印加され得るバイアス電力を供給するためのバイアス電力供給源と、
第１及び第２エッチング工程を該装置が使用中に交互に反復する様に、前記プラズマ生成デバイス、前記バイアス電力供給源、及び任意選択的には更なるエッチング・デバイスを制御すべく構成された少なくとも一つの制御デバイスと、を含んでおり、
前記第１エッチング工程は、前記半導体基板をエッチングするために、前記プラズマ生成デバイスにより生成されたプラズマを使用し、前記バイアス電力供給源は前記第１エッチング工程中にパルス化バイアス電力を供給し、前記第２エッチング工程は、バイアス電力なしで、又は前記バイアス電力供給源が、前記第１エッチング工程の間に供給されるバイアス電力よりも低いバイアス電力を供給し乍ら実施される、半導体基板をエッチングする装置が提供される。
半導体基板をエッチングする装置であって、
チャンバと、
半導体基板を支持するために前記チャンバ内に配置された基板支持体と、
前記半導体基板のエッチング中に使用する少なくとも一種類のプラズマを生成する少なくとも一つのプラズマ生成デバイスと、
電気的バイアスを生成するために前記基板に対して印加され得るバイアス電力を供給するためのバイアス電力供給源と、
第１及び第２エッチング工程を該装置が使用中に交互に反復する様に、前記プラズマ生成デバイス、前記バイアス電力供給源、及び任意選択的には更なるエッチング・デバイスを制御すべく構成された少なくとも一つの制御デバイスと、を含んでおり、
前記第１エッチング工程は、前記半導体基板をエッチングするために、前記プラズマ生成デバイスにより生成されたプラズマを使用し、前記バイアス電力供給源は前記第１エッチング工程中にパルス化バイアス電力を供給し、前記第２エッチング工程は、バイアス電力なしで、又は前記バイアス電力供給源が、前記第１エッチング工程の間に供給されるバイアス電力よりも低いバイアス電力を供給し乍ら実施される、半導体基板をエッチングする装置が提供される。
典型的には、第２エッチング工程もプラズマ・エッチング工程であり、また第１及び第２エッチング工程の両方において、単一もしくは複数の同一のプラズマ生成デバイスが使用される。
本発明は前述したように説明されてきたが、本発明は、上で示された特徴、又は以下の説明、図面及び各請求項中に示された特徴の任意の発明的な組み合わせへ広がる。たとえば、本発明の第１の様態に関して記述された任意の特徴は、本発明の第２又は第３の様態に関して利用され得る。
本発明に係る方法及び装置の実施例が添付図面を参照してここで説明される。
本発明は、循環的なプロセスにおいて半導体をエッチングする方法を提供する。該エッチング方法は、プラズマ・エッチングがバイアス電力を用いて実施される段階と、バイアス電力が無いか、あるいは、更に低いバイアス電力が使用される第２エッチング工程との間で交互に切り替わる。此処で、本発明は、ＴＳＶ出現エッチングに関して例証される。但し、本発明は、他のエッチング用途において活用され得る。
図１は、ＴＳＶ出現シリコンエッチングプロセスを示している。図１（ａ）は、エッチングに先立ちシリコン・ウェハ１２内に埋設されたＴＳＶ１０を示している。シリコン・ウェハ１２は、担体ウェハ１４に対して接着層１６により接合される。担体ウェハ１４は、シリコンもしくはガラスのような任意の適切な材料であり得る。エッチングは、図１（ｂ）に示された如く各ＴＳＶ１０を出現すべく実施される。各ＴＳＶ１０は、保護用酸化物ライナ１０ｂにより被覆された導電材料１０ａを具備することが注目される。前記導電材料は通常は、銅のような金属である。プラズマの苛酷な状態に対する、内部の導電材料１０ａの露出は無いことが重要である。これは、次には、エッチングがシリコン対酸化物の高い選択性を続けるというプロセスの必要条件を提出する。
図２は、本発明のエッチング方法を実施すべく使用される全体的に２０で表されたエッチング装置を示している。結び付けられた一次イオン化用電源２６を有する一次チャンバ２４に一次ガス送給管２２が入る。ＲＦアンテナ２８は、ＩＣＰ用電源として機能する。これは、生成されるプラズマの閉じ込めを変更するために、ＤＣコイル３０により支援され得る。容量的結合を低減するために、ＤＣコイル３０と一次チャンバ２４の壁部との間に、ファラデー・シールド３８が配備され得る。前記一次電源からのプラズマは主要チャンバ３２に進入し、そこで処理されるべきウェハ３４がウェハ支持プラテン３６上に載置され、ウェハ支持プラテン３６は、この実施例においては静電チャックである。前記静電チャックの下側面に対して、冷却目的で所定圧力のヘリウムが当てられる。主要チャンバ３２は、該主要チャンバ３２の回りに載置されてチャンバ壁部の近傍に二次プラズマを提供する二次ＲＦコイル４２を有する二次イオン化用電源４０を有している。ＲＦコイル３０は、典型的には１３.５６ＭＨｚである任意の好適な周波数にて動作する。ＲＦコイル４２もまた、１３.５６ＭＨｚにて、又は１〜２ＭＨｚのような更に低い周波数にて動作し得る。独立的なガス供給源を二次プラズマに提供するために、環状ガス配給システム４４が主要チャンバ３２内に組み入れられる。ウェハ３４の縁部は、ウェハ縁部保護（ＷＥＰ）デバイス４６により保護され得る。装置は、ゲート・バルブ４８を介してターボ・ポンプ５０によりポンプ排気される。ウェハ支持体３６にＲＦ信号を供給するために、バイアスＲＦ電源５２が使用される。この様にして、前記ウェハ支持プラテンに対して、従って、ウェハ３４に対して、バイアス電力が印加され得る。２通りのプラズマを生成すべく２つのＲＦコイルを有するこの形式のエッチング装置は、ペガサス（ＲＴＭ）という商標名で本出願人により商業的に製造されている。但し、熟練した読者であれば、本発明は決して、この形式の二重ＲＦコイル装置に限定されないことを理解し得よう。実際、本発明は、広範囲なプラズマ・エッチング装置に対して実現され得る。
本発明は、第１及び第２エッチング工程が交互に反復される循環的エッチング方法を提供する。第１エッチング工程においては、ウェハ支持体３６に対して、ＲＦ電源５２によりバイアス電力が印加される。バイアス電力は、第１エッチング工程中に連続的に印加されることができ、その場合、約１００Ｗの実例の電力が適切であると確認されている。但し、前記バイアス電力が第１エッチング工程中にパルス化されることが好適である。パルス化バイアス電力に関しては、２０％のデューティ・サイクルでパルス化された５００Ｗの電力が適切であることが確認されている。第２エッチング工程においては、ＲＦバイアス電力が何も印加されないことが好適である。第１及び第２エッチング工程の各々の長さは、想定される特定の用途に従って選択され得る。通常は、第１及び第２エッチング工程の各々は、０.５〜１０秒の範囲の時間で実施される。典型的な時間間隔は、少なくともプロセスの開始時において、第１エッチング工程の各々に対しては３秒であり、また第２エッチング工程の各々に対しては６秒である。合計サイクル数は、エッチング速度及び目標深さに依存する。必要な合計サイクル数は、予め決定されるか、又はエッチングプロセスの進行に従って制御され得る。
表１ｃは、利用されるプロセス条件の例を示している。表１ａ及び表１ｂは、比較データを生み出すために用いられたプロセス条件を示している。
表１ｃに示された例において、電源、ガス流量、及び圧力は全て、サイクル間で同一のままである。但し、これらのパラメータは、第１エッチング工程と第２エッチング工程との間で異なり得るものであり、及び／又はそれらはエッチングプロセスの合計時間に亙り変化し得るものである。同様に、第１エッチング及び／又は第２エッチング工程の時間の長さは、エッチングプロセスが進行するにつれて変更され得る。前記バイアス電力もまた、エッチングプロセスが進行するにつれて変更され得る。表１に示されたプロセス条件は、（８.５ミクロン／分より大きい）速いエッチング速度という結果になる。本発明は、この種の高エッチング速度プロセスに適用され得るが、本発明はまた、より低い電力及びガス流量を使用するエッチングプロセスに対しても適用され得る。
図３は、本発明の循環的なプロセスが表面粗さを如何に改善するかを示すＳＥＭ画像を示している。シリコン・ウェハは、１８０秒間に亙り約９ミクロン／分にてエッチングされ、約２７ミクロンのシリコンが除去された。プロセス１ａ及び１ｂにおいては、バルクエッチングに先立つ短時間３０秒の“ブレークスルー”ＢＴ１工程が在る。これは、プロセス１ｃにおいては必要とされない。この短時間の工程は、ウェハ表面における不連続性を排除すると共に、薄膜をプラズマ・エッチングするときに広く使用される。図３（ａ）は、Ｓｉ及びＳｉＯ２のエッチング速度間の選択性を最大化すべく低バイアスプロセス（表１ａ）の条件でエッチングされたシリコンのＳＥＭ画像を示している。図３（ｂ）は、エッチングの間中１００Ｗの連続的なバイアスを使用してエッチングされたシリコンのＳＥＭ画像を示している。予期された如く、相当に改善された表面粗さの程度が観察される。このウェハに対するプロセス条件は、表１ｂに見ることができる。但し、以下において更に詳細に説明される如く、このエッチングプロセスを使用すると、許容できないほどに不十分なシリコン対酸化物の選択性という結果になる。図３（ｃ）は、表１ｃに記載されたプロセス条件を用いる本発明の循環的なプロセスに従いエッチングされたシリコンのＳＥＭ画像を示している。小さな粗度を有する優れた表面が獲得されたことが視認され得る。視認可能なアーチファクトは何ら観察され得ない。このことは、図４に示されたＡＦＭデータにより確認される。図４（ａ）は、典型的な先行技術のプロセスの後で獲得されたＡＦＭデータを示している。表１ａに記載された高選択性プロセスを用いることにより、５.９ｎｍの表面粗さ値Ｒａが観測された。図４（ｂ）は、表１ｃのプロセス条件を用いてエッチングされたシリコンを分析したときに得られたＡＦＭデータを示している。測定された０.９７ｎｍの粗さＲａの円滑な表面輪郭が観測される。
表２には、表１ａ〜１ｃに記載された３つのプロセスに関係するものとして、エッチングの選択性、速度及び粗さの結果が示される。
表２に示されたデータは、循環的なプロセス（１ｃ）が、１００Ｗの高ＲＦバイアスを利用する連続的なプロセスと比較して、選択性の相当な増進を提供することを明確に例証している。連続的な１００ＷのＲＦバイアスにより獲得された（シリコン対二酸化シリコンの）選択性（７０：１）は、ＴＳＶ出現エッチングにおける使用のためには許容できないが、循環的なプロセスにより獲得された１７０：１というシリコン対二酸化シリコンの改善された選択性は、ＴＳＶ出現エッチングにおける使用のためには許容可能である。シリコン対二酸化シリコンの高選択性が、０Ｗバイアスのプロセスで観察されるが、これは許容できないほどに不十分な表面粗さを生み出す。
本発明は、ビアの先端が出現された時点を検出する終点検出システムと組み合わされ得る。この形式の終点検出システムは、本出願人の先の欧州特許出願第１２１９２３６４.３号に開示されており、その全体的内容は言及することにより本明細書に組み入れられる。この終点検出システムは、本発明と組み合わされ得る。本発明に対する比較的に単純な組み合わせにおいて、前記終点検出システムはビア先端出現の時間を記録する。更に洗練された組み合わせにおいて、ビア先端出現の検出は、プロセス・パラメータの調節を引き起こすべく使用される。更に又は代替的に、先端が出現された後に、半導体の最終的な表面の上方におけるビアの所望の露出高さを達成するために、所定回数のサイクルが実施され得る。これらの変更例の全ては、本発明の有効範囲内にある。
Claims (17)
- 半導体基板に埋設された一つ以上の特徴部を出現させるために前記基板をエッチングする方法であって、
電気的バイアスを生成するために前記基板に対してバイアス電力が印加されるプラズマを用いて第１エッチング工程を実施する段階と、
バイアス電力なしで、又は前記第１エッチング工程の間に印加されるバイアス電力よりも低いバイアス電力で第２エッチング工程を実施する段階と、
前記第１及び第２エッチング工程を交互に反復する段階と、
を含み、
前記半導体基板はシリコン半導体基板であり、
前記特徴部は、外側保護層を含み、
前記外側保護層は、シリコン酸化物層である、方法。 - 前記バイアス電力は前記第１エッチング工程中にパルス化される、請求項１に記載の方法。
- 前記バイアス電力は、１０〜５０％の範囲内のデューティ・サイクルでパルス化される、請求項２に記載の方法。
- 前記バイアス電力は、前記第１エッチング工程中に前記基板に対して連続的に印加される、請求項１に記載の方法。
- 前記第２エッチング工程はプラズマ・エッチング工程である、請求項１〜４のいずれか一項に記載の方法。
- 前記バイアス電力又はパワーはＲＦ電力である、請求項１〜５のいずれか一項に記載の方法。
- 前記特徴部はビアである、請求項１〜６のいずれか一項に記載の方法。
- 前記特徴部はシリコン貫通ビア（ＴＳＶ）である、請求項７に記載の方法。
- 前記ＴＳＶは各々、二酸化シリコンからなる外側保護層を含み、
前記半導体基板はシリコンであり、且つ、
前記第２エッチング工程は、１００：１より大きく、好適には１５０：１より大きいシリコン対二酸化シリコンの選択性を生み出すように、バイアス電力なしで、又は前記第１エッチング工程の間に印加されるバイアス電力よりも低いバイアス電力で実施される、請求項８に記載の方法。 - 原子間力顕微鏡法により測定された２ｎｍ以下、好適には１ｎｍ以下の前記半導体基板上の表面粗さＲａを生み出すために、前記第１及び第２エッチング工程は交互に反復される、請求項８又は９に記載の方法。
- 前記第１及び第２エッチング工程は、少なくとも１０回だけ交互に反復される、請求項１〜１０のいずれか一項に記載の方法。
- 前記第１及び第２エッチング工程は、各々、０.５〜１０秒の範囲内の時間で実施される、請求項１〜１１のいずれか一項に記載の方法。
- 前記第１エッチング工程、及び任意選択的には前記第２エッチング工程は、フッ素含有ガスを用いて生成されたプラズマを用いて実施される、請求項１〜１２のいずれか一項に記載の方法。
- 前記第２エッチング工程は、前記特徴部のエッチングに関する前記半導体基板のエッチングに対して改善された選択性を提供するために、前記第１エッチング工程において使用されたバイアス電力よりも低いバイアス電力で実施される、請求項１〜１３のいずれか一項に記載の方法。
- 前記第２エッチング工程は、１００：１より大きく、好適には１５０：１より大きい半導体基板対特徴部の選択性を提供すべく実施される、請求項１４に記載の方法。
- マスクされないシリコン半導体基板をエッチングする方法であって、
電気的バイアスを生成するために前記基板に対してバイアス電力が印加されるプラズマを用いて第１エッチング工程を実施する段階と、
バイアス電力なしで、又は前記第１エッチング工程中に印加されるバイアス電力よりも低いバイアス電力で第２エッチング工程を実施する段階と、
前記第１及び第２エッチング工程を交互に反復する段階と、
を含む、方法。 - シリコン半導体基板をエッチングする装置であって、
チャンバと、
前記シリコン半導体基板を支持するために前記チャンバ内に配置された基板支持体と、
前記半導体基板のエッチングの間に使用する少なくとも一種類のプラズマを生成する少なくとも一つのプラズマ生成デバイスと、
前記シリコン半導体基板に対して印加されて電気的バイアスを生成し得るバイアス電力を供給するためのバイアス電力供給源と、
第１及び第２エッチング工程を該装置が使用中に交互に反復する様に、前記プラズマ生成デバイス、前記バイアス電力供給源、及び任意選択的には更なるエッチング・デバイスを制御すべく構成された少なくとも一つの制御デバイスと、
を含んでおり、
前記第１エッチング工程は、前記シリコン半導体基板をエッチングするために、前記プラズマ生成デバイスにより生成されたプラズマを使用し、前記バイアス電力供給源は前記第１エッチング工程中にパルス化バイアス電力を供給し、前記第２エッチング工程は、バイアス電力なしで、又は前記バイアス電力供給源が、前記第１エッチング工程の間に供給されるバイアス電力よりも低いバイアス電力を供給し乍ら実施される、
シリコン半導体基板をエッチングする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB1406135.2 | 2014-04-04 | ||
| GB201406135A GB201406135D0 (en) | 2014-04-04 | 2014-04-04 | Method of etching |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015201643A JP2015201643A (ja) | 2015-11-12 |
| JP6553391B2 true JP6553391B2 (ja) | 2019-07-31 |
Family
ID=50776862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015076920A Active JP6553391B2 (ja) | 2014-04-04 | 2015-04-03 | エッチング方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9842772B2 (ja) |
| EP (1) | EP2927938B1 (ja) |
| JP (1) | JP6553391B2 (ja) |
| KR (1) | KR102267521B1 (ja) |
| CN (1) | CN104979153B (ja) |
| GB (1) | GB201406135D0 (ja) |
| TW (1) | TWI654651B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB201608926D0 (en) * | 2016-05-20 | 2016-07-06 | Spts Technologies Ltd | Method for plasma etching a workpiece |
| GB201620680D0 (en) * | 2016-12-05 | 2017-01-18 | Spts Technologies Ltd | Method of smoothing a surface |
| CN108538765B (zh) * | 2018-05-08 | 2020-10-16 | 国家纳米科学中心 | 刻蚀装置以及图形的转移方法 |
| CN110890277B (zh) * | 2018-09-07 | 2022-05-10 | 无锡华润上华科技有限公司 | 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法 |
| US11355394B2 (en) * | 2018-09-13 | 2022-06-07 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment |
| CN112522672B (zh) * | 2020-11-18 | 2022-05-17 | 东莞市华升真空镀膜科技有限公司 | 一种非平衡磁场的高能脉冲磁控镀膜机及其制作加工工艺 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330059A (ja) | 1998-03-19 | 1999-11-30 | Hitachi Ltd | ドライエッチング装置 |
| JP2000294539A (ja) * | 1999-04-05 | 2000-10-20 | Hitachi Ltd | 表面処理方法 |
| KR100292412B1 (ko) | 1999-07-14 | 2001-06-01 | 윤종용 | 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법 |
| KR100594209B1 (ko) * | 1999-12-23 | 2006-07-03 | 삼성전자주식회사 | 트렌치형 소자분리를 위한 트렌치 식각방법 |
| US20040097077A1 (en) * | 2002-11-15 | 2004-05-20 | Applied Materials, Inc. | Method and apparatus for etching a deep trench |
| GB0516054D0 (en) * | 2005-08-04 | 2005-09-14 | Trikon Technologies Ltd | A method of processing substrates |
| US7718538B2 (en) | 2007-02-21 | 2010-05-18 | Applied Materials, Inc. | Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates |
| EP2151509A1 (en) * | 2008-08-04 | 2010-02-10 | Applied Materials, Inc. | Reactive gas distributor, reactive gas treatment system, and reactive gas treatment method |
| JP2011100760A (ja) * | 2009-11-04 | 2011-05-19 | Ulvac Japan Ltd | エッチング方法 |
| JP5558224B2 (ja) | 2010-06-23 | 2014-07-23 | 東京エレクトロン株式会社 | 基板処理方法 |
| JP5845754B2 (ja) | 2010-09-15 | 2016-01-20 | 東京エレクトロン株式会社 | プラズマエッチング処理方法 |
| US8735291B2 (en) | 2011-08-25 | 2014-05-27 | Tokyo Electron Limited | Method for etching high-k dielectric using pulsed bias power |
| US8709268B2 (en) | 2011-11-14 | 2014-04-29 | Spts Technologies Limited | Etching apparatus and methods |
| JP2013131652A (ja) * | 2011-12-21 | 2013-07-04 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法、半導体ウェハの加工方法、半導体ウェハ |
-
2014
- 2014-04-04 GB GB201406135A patent/GB201406135D0/en not_active Ceased
-
2015
- 2015-04-01 TW TW104110720A patent/TWI654651B/zh active
- 2015-04-02 EP EP15162490.5A patent/EP2927938B1/en active Active
- 2015-04-03 US US14/678,048 patent/US9842772B2/en active Active
- 2015-04-03 JP JP2015076920A patent/JP6553391B2/ja active Active
- 2015-04-03 CN CN201510158770.3A patent/CN104979153B/zh active Active
- 2015-04-06 KR KR1020150048244A patent/KR102267521B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150115683A (ko) | 2015-10-14 |
| GB201406135D0 (en) | 2014-05-21 |
| EP2927938B1 (en) | 2020-08-19 |
| EP2927938A1 (en) | 2015-10-07 |
| KR102267521B1 (ko) | 2021-06-18 |
| CN104979153A (zh) | 2015-10-14 |
| US20150287637A1 (en) | 2015-10-08 |
| US9842772B2 (en) | 2017-12-12 |
| JP2015201643A (ja) | 2015-11-12 |
| TWI654651B (zh) | 2019-03-21 |
| TW201601190A (zh) | 2016-01-01 |
| CN104979153B (zh) | 2018-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6553391B2 (ja) | エッチング方法 | |
| JP7008474B2 (ja) | プラズマエッチング方法 | |
| JP5674663B2 (ja) | スルー基板ビアの側壁及び他の深堀りエッチングされた構造を平滑化するためのポストエッチング反応性プラズマミーリング | |
| US8741166B2 (en) | Plasma etching method | |
| US8987140B2 (en) | Methods for etching through-silicon vias with tunable profile angles | |
| JP6602370B2 (ja) | 均一なプラズマ処理のためのノズル | |
| TW529105B (en) | Etching method of organic based insulating film and dual damascene process | |
| KR102039759B1 (ko) | 반도체 제조 장치의 가스 공급 방법, 가스 공급 시스템 및 반도체 제조 장치 | |
| US9390935B2 (en) | Etching method | |
| KR20140016900A (ko) | 질화규소막에 피처를 에칭하는 방법 | |
| KR101835683B1 (ko) | 다층막을 에칭하는 방법 | |
| JP6709293B2 (ja) | 成膜装置及び成膜方法 | |
| JP2009302181A (ja) | プラズマエッチング処理方法およびプラズマエッチング処理装置 | |
| KR20150031227A (ko) | 플라즈마 에칭 방법 및 플라즈마 처리 장치 | |
| JP2010278362A (ja) | プラズマエッチング装置 | |
| JP6002008B2 (ja) | 半導体装置の製造方法 | |
| TWI570803B (zh) | A deep silicon etch method | |
| JP2014150149A (ja) | エッチング方法及びエッチング装置 | |
| JP5961794B2 (ja) | 高アスペクト比の凹凸構造を有するシリコン基板の製造方法 | |
| JP5065726B2 (ja) | ドライエッチング方法 | |
| TW201829831A (zh) | 成膜方法及成膜裝置 | |
| JP6288702B2 (ja) | ステージ式のプラズマエッチング装置 | |
| Summanwar et al. | Etching Burried Oxide at the Bottom of High Aspect Ratio Structures | |
| JP6444794B2 (ja) | 半導体素子の製造方法及びその製造に用いられるプラズマエッチング装置 | |
| JP2009267250A (ja) | プラズマエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190704 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6553391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |