KR100594209B1 - 트렌치형 소자분리를 위한 트렌치 식각방법 - Google Patents

트렌치형 소자분리를 위한 트렌치 식각방법 Download PDF

Info

Publication number
KR100594209B1
KR100594209B1 KR1019990061335A KR19990061335A KR100594209B1 KR 100594209 B1 KR100594209 B1 KR 100594209B1 KR 1019990061335 A KR1019990061335 A KR 1019990061335A KR 19990061335 A KR19990061335 A KR 19990061335A KR 100594209 B1 KR100594209 B1 KR 100594209B1
Authority
KR
South Korea
Prior art keywords
trench
etching
plasma
semiconductor substrate
bias power
Prior art date
Application number
KR1019990061335A
Other languages
English (en)
Other versions
KR20010057918A (ko
Inventor
조성동
오승영
김병동
김기상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990061335A priority Critical patent/KR100594209B1/ko
Publication of KR20010057918A publication Critical patent/KR20010057918A/ko
Application granted granted Critical
Publication of KR100594209B1 publication Critical patent/KR100594209B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

트렌치형 소자분리를 위한 트렌치 식각방법을 제공한다. 이 방법은, (a) 식각 챔버에 플라즈마 소스 파워를 인가하고 반도체기판을 플라즈마 식각하되, 소정 시간 동안 플라즈마 가스의 이온들을 가속시키는 범위의 바이어스 파워를 인가함으로써, 가속된 플라즈마 가스의 이온들의 이온충돌에 의하여 반도체기판을 물리적으로 식각하는 단계; 및 (b) 기판에 인가되었던 바이어스 파워는 플라즈마 가스의 이온들을 가속시키지 않는 범위의 전력을 인가함으로써, 플라즈마 가스의 이온들을 가속시키지 않고 플라즈마 가스의 라디칼 들이 반도체기판의 실리콘과 화학 반응하여 반도체기판을 화학적으로 식각하는 단계로서, 이 때 식각된 홀의 측벽에 실리콘 산화막이 증착 형성되므로 측벽 코너 부분은 식각되지 않게 되어 라운드한 측벽 코너 프로파일을 형성하는 단계를 포함한다. 따라서, 트렌치의 저면 코너부를 곡면으로 식각할 수 있도록 함으로써 소자의 신뢰도를 향상시킬 수 있다.

Description

트렌치형 소자분리를 위한 트렌치 식각 방법 {Trench-etching method for a trench-type isolation}
도 1은 트렌치형 소자분리를 위한 플라즈마 반응기의 개략단면도이다.
도 2는 본 발명에 따른 트렌치를 형성하기 위하여 도 1의 소스전원 및 바이어스전원에 적용된 소스파워 및 바이어스파워의 파형도이다.
도 3 내지 도 7은 본 발명에 따른 트렌치형 소자분리 방법을 설명하기 위해 도시한 단면도들이다.
도 8a 및 도 8b는 각각 종래의 연속 바이어스 파워를 적용하여 형성된 트렌치 및 본 발명에 따른 TM 바이어스 파워를 적용하여 형성된 트렌치의 SEM 사진들이다.
본 발명은 반도체장치의 소자분리 방법에 관한 것으로, 특히 트렌치형 소자분리 방법에 관한 것이다.
반도체장치의 집적도가 증가함에 따라 소자분리영역도 또한 축소되어 64M DRAM(64 Mega Dynamic Random Access Memory)급에서는 0.45미크론(Micron) 기술이, 256M DRAM급에서는 0.25미크론 기술이 요구되고 있다.
또한, 소자분리영역의 형성은 모든 제조공정 단계에 있어서 초기단계의 공정으로서 활성 영역의 크기 및 후공정 단계의 마진을 좌우하게 되므로 칩 패턴 전체를 비례축소해 가는데 있어서 소자분리 영역의 비례축소가 불가피하다.
반도체 소자의 집적도가 증가할수록 LOCOS (LOCal Oxidation of Silicon) 방식에 비해 작은 크기의 소자분리 영역을 가지면서도 분리특성이 우수한 트렌치 소자 분리(STI; Shallow Trench Isolation) 방법에 대한 연구가 활발해지고 있다. 트렌치 소자 분리 공정은 반도체 기판의 소자분리 영역에 트렌치를 형성한 후 절연물질로 이를 매립함으로써 이루어진다.
상기한 STI 공정 중 소자분리를 위한 트렌치를 식각하는 공정에서는, 높은 식각률, 우수한 균일성, 및 누설전류를 방지하기 위한 상단 및 저면의 둥근 코너 프로파일 등의 특성이 요구된다.
트렌치를 식각하기 위한 방법으로는 일반적으로 플라즈마를 이용한 건식식각이 이용된다.
이러한 종래의 플라즈마에 의한 식각방법을 도 1을 참조로 하여 이하에 설명한다.
도 1은 플라즈마 반응기의 개략도이다. 도 1을 참조하면, 플라즈마 반응기(100)에는 그 상부에 플라즈마를 발생시키기 위한 RF전력을 공급하기 위한 소스전원(103)이 접속된다. 상기 플라즈마 반응기(100) 내에 반도체기판(110)을 설치하기 위한 지지 기판(105)이 설치되고, 이 지지기판(105)에는 바이어스 RF전력을 공급하는 바이어스 전원(107)이 접속된다. 플라즈마 반응기(100) 내에는 반도체기판(110)을 식각하기 위한 식각가스로서 Cl2계 가스 및 소량의 O2 가스로 충전된다.
반도체기판(110)이 플라즈마 반응기(100) 내로 도입되고, 소스 전원이 인가되어 플라즈마를 발생시키고, 바이어스 전원이 인가되어 플라즈마의 이온들을 가속하여 반도체기판의 실리콘을 식각한다. 이러한 식각공정에 의하여 반도체기판에는 소자분리를 위한 트렌치가 형성된다.
그런데, 이러한 종래의 플라즈마에 의한 트렌치 식각방법에 의하면, 바이어스 파워에 의하여 기판에 충돌하는 플라즈마 이온에 의하여 기판의 실리콘이 물리적으로 빠른속도로 식각되게 된다. 이러한 식각공정은, 트렌치 저면의 코너부가 심하게 각진 프로파일을 가지도록 형성한다. 즉, 이러한 예리한 형상의 프로파일의 형태는 마이크로 트렌치나 피트를 발생시킴으로써 소자의 누설전류현상을 발생시켜 제품불량의 원인이 된다.
본 발명이 이루고자 하는 기술적 과제는 트렌치의 저면 코너부를 곡면으로 플라즈마 식각함으로써 소자의 신뢰도를 향상시킬 수 있는 트렌치형 소자분리방법을 제공하고자 하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은,
반도체 기판에 소자분리용 트렌치를 형성하기 위하여 소정의 마스크 패턴을 형성하는 단계와, 상기 반도체기판을 플라즈마 식각하여 트렌치를 형성하는 단계 와, 상기 트렌치를 절연물로 매립하여 소자분리막을 형성하는 단계로 구성되는 트렌치형 소자분리막을 형성하는 방법에 있어서, 상기 트렌치 형성을 위한 플라즈마 식각은
(a) 식각 챔버에 플라즈마 소스 파워를 인가하여 상기 반도체기판을 플라즈마 식각하되, 소정 시간 동안 플라즈마 가스의 이온들을 가속시키는 범위의 바이어스 파워를 인가함으로써, 가속된 플라즈마 가스의 이온들의 이온충돌에 의하여 상기 반도체기판을 물리적으로 식각하는 단계;
(b) 상기 플라즈마 소스 파워는 계속 인가하고, 상기 기판에 인가되었던 바이어스 파워는 플라즈마 가스의 이온들을 가속시키지 않는 범위의 전력을 인가함으로써, 플라즈마 가스의 이온들을 가속시키지 않고 상기 플라즈마 가스의 라디칼 들이 상기 반도체기판의 실리콘과 화학 반응함으로써 상기 반도체기판을 화학적으로 식각하는 단계로서, 이 때 식각된 홀의 측벽에 실리콘 산화막이 증착 형성되므로 측벽 코너 부분의 실리콘은 식각되지 않게 되어 라운드한 측벽 코너 프로파일을 형성하는 단계;
를 포함하는 트렌치형 소자분리 방법을 제공한다.
상기 (b) 단계 후에, 상기 (a) 및 (b) 단계를 반복하는 단계를 포함하며, 이 때 각 바이어스 파워의 인가시간 및 회수는 원하는 식각깊이에 대응하도록 적절히 결정한다.
상기 (b) 단계에서 플라즈마 가스의 이온들을 가속시키지 않는 범위의 전력은 바이어스 파워의 오프 상태를 포함한다.
본 발명에 의한 트렌치형 소자분리 방법에 의하면, 바이어스 파워를 소정시간 동안 높게 가하여 플라즈마 이온을 가속시키고 이에 의하여 기판의 실리콘이 물리적으로 식각되도록 하고, 다음 바이어스 파워를 소정시간 동안 낮게 가하거나 또는 가하지 않아 플라즈마의 라디칼에 의하여 반도체기판의 실리콘이 화학적으로 식각되면서 동시에 측벽에 실리콘 산화막을 형성시킨다. 다음, 바이어스 파워를 다시 높게 가하면 상기 측벽에 형성된 실리콘 산화막이 플라즈마 식각시 마스크로 작용하게 되어 트렌치 저면의 코너가 라운드한 프로파일 가지게 된다.
이러한 라운드한 형상의 프로파일은 소자의 누설전류현상을 방지하여 제품의 신뢰도를 향상시킨다.
이하, 첨부 도면을 참조하여 본 발명의 트렌치형 소자분리 방법을 상세히 설명한다.
도 3 내지 도 7은 본 발명의 트렌치형 소자분리 방법을 순차적으로 도시한 단면도들이다. 도 2의 (a) 및 (b)는 각각 본 발명에 적용된 소스파워 및 TM 바이어스 파워의 파형도이다.
먼저, 도 3를 참조하면, 반도체기판(110) 상에 소정의 소자분리막에 대응하는 패턴으로 SiN층(212) 및 SiON층(214)을 적층하여 형성한 마스크 패턴(210)을 형성한다.
그 다음 도 1을 참조하면, 상기 마스크 패턴(210)이 형성된 반도체기판(110)은 플라즈마 식각공정을 위하여, 도 1에 도시된 바와 같은 플라즈마 반응기(100) 내로 도입된다. 플라즈마 반응기(100) 내에는 식각가스로서 Cl2계 가스를 사용하고, 여기에 소량의 O2 가스를 첨가한다. 반응기(100) 내부 압력은 10∼20mTorr로 설정하는 것이 바람직하다.
플라즈마 반응기(100) 내로 도입된 반도체기판(110)은 웨이퍼 지지 기판(105)에 로딩된다.
도 2를 참조하면, 플라즈마 식각공정을 위하여 플라즈마를 생성하기 위한 소스 전원은 연속 RF 파워로 계속적으로 인가한다. 한편, 바이어스 전원은 플라즈마 이온이 이동할 수 있는 하이레벨 및 플라즈마 이온이 이동할 수 없는 로우레벨 범위의 파워로 펄스 형태로 인가한다. 바이어스 파워로서 TM(Time Modulation) 바이어스 파워를 인가하면, 소정 주기의 펄스 형태로 온오프되게 된다. 이 때, 로우레벨은 바이어스 파워가 오프된 상태인 것이 된다. 파워 인가의 예를 들면, 소스전원은 100W 이상으로 인가하고, 바이어스 전원은 50W 이하의 TM 바이어스 파워로 인가한다. 이 때 바이어스 파워의 주파수는 1000Hz이며 따라서 1/1000초 주기로 파워가 온오프된다. 한 주기 내에서 바이어스 파워의 온 비율은 30%로 한다.
도 4를 참조하면, 소스 전원(103)에 연속 RF파워를 인가하여 플라즈마를 생성하고, 상기 바이어스 전원(107)을 TM(Time Modulation) 바이어스 파워로 인가한다. 이 때, 바이어스 파워가 온된 경우, 예를 들면 바이어스 파워의 주파수가 1000Hz인 경우 주기 1/1000초의 온된 시간 동안, 상기 플라즈마 가스에 의하여 반도체기판(110)은 소정의 깊이로 식각되게 된다. 즉, 바이어스 파워가 온된 경우 플라즈마의 이온은 가속되고, 이 가속된 이온은 반도체기판(110)의 마스크 패턴(210)이 형성되지 않은 노출된 부분에 충돌함으로써 반도체기판(110)을 물리적으로 식각 한다.
도 5를 참조하면, 소스 파워(103)는 연속 RF파워이고 상기 바이어스 전원(107)을 TM(Time Modulation) 바이어스 파워인 상태를 계속 유지시킨다. 이 때, 바이어스 파워가 오프(OFF)된 동안, 예를 들면 바이어스 파워의 주파수가 1000Hz인 경우 주기 1/1000초의 오프된 나머지 시간 동안, 플라즈마 가스의 이온들은 가속되지 않고, 플라즈마 가스의 라디칼 들이 중력에 의하여 상기 반도체기판(110)의 노출된 부분에 도달하여 반도체기판의 실리콘과 화학 반응함으로써 반도체기판(110)을 화학적으로 식각한다.
이 식각공정과 동시에, 예를 들면 식각된 홀(H)의 측벽에는, SiClxOy 형태로 기화하지 못한 실리콘 산화막(220)이 쌓이게 되고, 홀(H)의 저면의 코너부분은, 이렇게 쌓인 측벽의 실리콘 산화막이 식각에 대한 마스크로 작용하면서 화학적 식각되므로 홀(H)의 저면 코너부분이 라운드한 프로파일을 가지도록 식각되게 된다.
도 6을 참조하면, 다시 바이어스 파워가 온되면 플라즈마의 이온이 다시 가속되고, 이 가속된 이온은 SiN층(212) 및 SiON층(214)의 마스크 패턴(210) 뿐만 아니라 측벽에 형성된 실리콘 산화막(220)도 또한 마스크로 하여 반도체기판(110)을 물리적으로 식각한다.
상기한 바와 같이, TM 바이어스 파워를 소정시간 지속시킴으로써 플라즈마 이온에 의한 물리적 식각 및 플라즈마 라디칼에 의하여 화학적 식각을 계속 반복하여 소정의 깊이(h)로 식각된 트렌치(T)를 형성한 후, 습식식각공정에 의하여 측벽에 형성된 실리콘 산화막(220)을 제거하고, 이어서 SiN층(212) 및 SiON층(214)의 마스크 패턴(210)도 제거함으로써, 도 7에 도시된 바와 같이 저면 코너부분이 라운드한 형상의 깊이(h)의 트렌치(T)의 식각공정을 완료한다.
도 8a 및 도 8b는 각각 종래의 연속 바이어스 파워를 적용하여 형성된 트렌치 및 본 발명에 따른 TM 바이어스 파워를 적용하여 형성된 트렌치의 SEM 사진들이다. 도 8a의 경우 트렌치의 저면 코너부분은 예리하게 각진 프로파일을 가짐으로써 마이크로 트렌치(micro trench)나 피트(pit)를 발생시켜 소자의 누설전류현상을 발생시키기 쉽운 반면에, 도 8b의 경우 트렌치의 저면 코너부분이 라운드한 프로파일을 가짐으로써 누설전류현상이 개선된다.
도 8b의 경우, 소스전원에 500W의 RF파워를 인가하고, 바이어스 전원에 500W의 TM 바이어스 파워를 60초간 인가하였다. 바이어스 파워의 주파수는 1000Hz이므로 1/1000초의 주기로 바이어스파워가 온 및 오프되었으며, 이 때 온 상태의 비율(duty ratio)은 30%였다. 0Hz의 TM 바이어스파워를 60초간 반복함으로써 소정 깊이(H)의 트렌치 식각공정을 완료한다. 챔버 내 조건으로서, 플라즈마 가스는 200Cl2 + 5O2 비율로 사용하였고, 챔버 내부 압력은 13.5mTorr로 설정하였다.
한편, 도 8a의 경우, 바이어스전원에 연속 RF파워가 인가되었고, 다른 조건을 동일하였다.
참고로, 플라즈마의 이온충돌에 의한 물리적 식각이 라디칼에 의한 화학반응에 의한 화학적식각보다 더 빠른 속도로 진행되므로, 트렌치 식각을 빠른 속도로 진행하기 위하여, 바이어스 전원(107)을 TM(Time Modulation) 바이어스 파워로 인가하기 전에 먼저 연속 RF파워로 인가하여 트렌치를 소정의 깊이까지 빠른 속도로 진행한 후, TM(Time Modulation) 바이어스 파워로 인가하여 트렌치 저면 코너부분을 라운드하게 식각할 수 있다.
또한, 바이어스 파워의 온오프 주기를 수십초에서 수십 마이크로초 범위로 적절히 조정하는 것이 가능하다. 도 3 내지 도 7을 참조하여 설명한 바와 같이 바이어스 파워를 1/1000초의 주기로 온오프 동작이 반복될 수도 있으며, 한편 바이어스 파워를 수십초의 주기로 온오프할 수도 있다.
예를 들면, 바이어스 파워를 온(ON)한 상태로 트렌치를 소정의 깊이까지 빠른 속도로 먼저 식각한 후, 바이어스 파워를 오프(OFF)하여 트렌치 저면 코너부분을 라운드하게 식각함으로써 1회의 온오프 동작에 의하여 저면 코너부분이 라운드한 프로파일을 가지는 트렌치를 형성할 수 있다.
본 발명은 상기 실시예들에 한정되지 않고 당업자의 수준에서 그 변형 및 개량이 가능하다.
상술한 바와 같이, 본 발명에 의한 트렌치 식각방법에 의하면, 바이어스 파워를 소정시간 동안 플라즈마 이온을 가속시킬 수 있는 높은 범위로 적용하여 기판의 반도체기판이 물리적으로 식각되도록 하고, 다음 바이어스 파워를 플라즈마의 이온이 가속될 수 없는 낮은 범위 또는 오프상태로 적용하여 플라즈마의 라디칼에 의하여 반도체기판이 화학적으로 식각되면서 동시에 측벽에 실리콘 산화막을 형성할 수 있도록 한다. 이렇게 바이어스 파워를 높고 낮게 또는 온오프로 변화시키면서 적용함으로써 트렌치 식각시 측벽에 실리콘 산화막을 형성시키고 이 산화막에 의하여 트렌치 저면 코너부분이 라운드한 프로파일을 형성할 수 있게 되고, 이러한 라운드한 프로파일의 트렌치 코너는 소자의 누설전류현상을 방지시키고, 따라서 소자의 의 신뢰도를 향상시킨다.

Claims (3)

  1. 반도체기판에 소자분리용 트렌치를 형성하기 위하여 소정의 마스크 패턴을 형성하는 단계와, 상기 반도체기판을 플라즈마 식각하여 트렌치를 형성하는 단계와, 상기 트렌치를 절연물로 매립하여 소자분리막을 형성하는 단계로 구성되는 트렌치형 소자분리막을 형성하는 방법에 있어서, 상기 트렌치 형성을 위한 플라즈마 식각은,
    (a) 식각 챔버에 플라즈마 소스 파워를 인가하고 상기 반도체기판을 플라즈마 식각하되, 소정 시간 동안 플라즈마 가스의 이온들을 가속시키는 범위의 바이어스 파워를 인가함으로써, 가속된 플라즈마 가스의 이온들의 이온충돌에 의하여 상기 반도체기판을 물리적으로 식각하는 단계; 및
    (b) 상기 플라즈마 소스 파워는 계속 인가하고, 상기 기판에 인가되었던 바이어스 파워는 플라즈마 가스의 이온들을 가속시키지 않는 범위의 전력을 인가함으로써, 플라즈마 가스의 이온들을 가속시키지 않고 상기 플라즈마 가스의 라디칼 들이 상기 반도체기판의 실리콘과 화학 반응함으로써 상기 반도체기판을 화학적으로 식각하는 단계로서, 이 때 식각된 홀의 측벽에 실리콘 산화막이 증착 형성되므로 측벽 코너 부분은 식각되지 않게 되어 라운드한 측벽 코너 프로파일을 형성하는 단 계;
    를 포함함을 특징으로 하는 트렌치형 소자분리를 위한 트렌치 식각방법.
  2. 제 1항에 있어서, 상기 (b) 단계 후에, 상기 (a) 및 (b) 단계를 반복하는 단계를 포함하며, 이 때 각 바이어스 파워의 인가시간 및 회수는 원하는 식각깊이에 대응하도록 결정함을 특징으로 하는 트렌치형 소자분리를 위한 트렌치 식각방법.
  3. 제 2항에 있어서, 상기 (b) 단계에서 플라즈마 가스의 이온들을 가속시키지 않는 범위의 전력은 바이어스 파워의 오프 상태를 포함함을 특징으로 하는 트렌치형 소자분리를 위한 트렌치 식각방법.
KR1019990061335A 1999-12-23 1999-12-23 트렌치형 소자분리를 위한 트렌치 식각방법 KR100594209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061335A KR100594209B1 (ko) 1999-12-23 1999-12-23 트렌치형 소자분리를 위한 트렌치 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061335A KR100594209B1 (ko) 1999-12-23 1999-12-23 트렌치형 소자분리를 위한 트렌치 식각방법

Publications (2)

Publication Number Publication Date
KR20010057918A KR20010057918A (ko) 2001-07-05
KR100594209B1 true KR100594209B1 (ko) 2006-07-03

Family

ID=19628980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061335A KR100594209B1 (ko) 1999-12-23 1999-12-23 트렌치형 소자분리를 위한 트렌치 식각방법

Country Status (1)

Country Link
KR (1) KR100594209B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150115683A (ko) * 2014-04-04 2015-10-14 에스피티에스 테크놀러지스 리미티드 에칭 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873358B1 (ko) * 2002-10-31 2008-12-10 매그나칩 반도체 유한회사 반도체소자의 소자분리막 제조방법
CN112768574B (zh) * 2021-04-08 2021-06-18 度亘激光技术（苏州）有限公司 半导体结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150115683A (ko) * 2014-04-04 2015-10-14 에스피티에스 테크놀러지스 리미티드 에칭 방법
KR102267521B1 (ko) * 2014-04-04 2021-06-18 에스피티에스 테크놀러지스 리미티드 에칭 방법

Also Published As

Publication number Publication date
KR20010057918A (ko) 2001-07-05

Similar Documents

Publication Publication Date Title
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
KR100500559B1 (ko) 병모양트렌치형성방법
US6183655B1 (en) Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
US6743727B2 (en) Method of etching high aspect ratio openings
US6617259B2 (en) Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma
US5605600A (en) Etch profile shaping through wafer temperature control
US8809199B2 (en) Method of etching features in silicon nitride films
US20130344702A1 (en) Method of etching silicon nitride films
US6008103A (en) Method for forming trench capacitors in an integrated circuit
CN102044410B (zh) 减少微负载的等离子体蚀刻方法
US5759921A (en) Integrated circuit device fabrication by plasma etching
KR20010062744A (ko) 고선택비의 에칭이 가능한 드라이 에칭 방법 및 반도체장치의 제조 방법
KR100594209B1 (ko) 트렌치형 소자분리를 위한 트렌치 식각방법
KR20010009811A (ko) 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법
KR20060105857A (ko) 반도체 소자의 트렌치 소자분리막 형성방법
US6649996B2 (en) In situ and ex situ hardmask process for STI with oxide collar application
CN109326519B (zh) 一种倾角硅槽刻蚀工艺
JPH04213820A (ja) シリコン基板に溝構造を製造する方法
US20080050871A1 (en) Methods for removing material from one layer of a semiconductor device structure while protecting another material layer and corresponding semiconductor device structures
KR100272491B1 (ko) 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법
KR100559031B1 (ko) 반도체 소자의 콘택홀 형성 방법_
KR20020096136A (ko) 반도체 소자의 격리막 제조방법
KR100282433B1 (ko) 반도체 소자의 트랜치 형성방법
TW426954B (en) Method for forming a high aspect ratio contact hole
KR100291410B1 (ko) 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee