CN112768574B - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN112768574B CN112768574B CN202110376774.4A CN202110376774A CN112768574B CN 112768574 B CN112768574 B CN 112768574B CN 202110376774 A CN202110376774 A CN 202110376774A CN 112768574 B CN112768574 B CN 112768574B
- Authority
- CN
- China
- Prior art keywords
- etching
- groove
- forming
- groove unit
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 143
- 238000005468 ion implantation Methods 0.000 claims abstract description 39
- 239000005416 organic matter Substances 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 44
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 17
- 229910052799 carbon Inorganic materials 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 14
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 10
- 229910052801 chlorine Inorganic materials 0.000 claims description 10
- 239000000460 chlorine Substances 0.000 claims description 10
- 229910052731 fluorine Inorganic materials 0.000 claims description 10
- 239000011737 fluorine Substances 0.000 claims description 10
- YBMDPYAEZDJWNY-UHFFFAOYSA-N 1,2,3,3,4,4,5,5-octafluorocyclopentene Chemical compound FC1=C(F)C(F)(F)C(F)(F)C1(F)F YBMDPYAEZDJWNY-UHFFFAOYSA-N 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- LGPPATCNSOSOQH-UHFFFAOYSA-N 1,1,2,3,4,4-hexafluorobuta-1,3-diene Chemical compound FC(F)=C(F)C(F)=C(F)F LGPPATCNSOSOQH-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 9
- 238000002513 implantation Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- RWNKSTSCBHKHTB-UHFFFAOYSA-N Hexachloro-1,3-butadiene Chemical compound ClC(Cl)=C(Cl)C(Cl)=C(Cl)Cl RWNKSTSCBHKHTB-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种半导体结构的形成方法，涉及半导体加工的技术领域，所述半导体结构的形成方法包括以下步骤：S1.在半导体结构的上表面上形成掩模结构，并经过刻蚀，在掩模结构上形成开口；S2.通过所述开口，利用刻蚀等离子气体刻蚀掩模结构底部的半导体结构，形成上沟槽结构，在刻蚀形成的上沟槽结构的底部边沿区域和侧壁形成有有机物残余物；S3.刻蚀上沟槽结构的底部，形成下沟槽结构；其中，下沟槽结构的宽度小于上沟槽结构的宽度；S4.在上沟槽结构和下沟槽结构进行离子注入，形成高阻区。
Description
技术领域
本发明涉及半导体加工的技术领域，尤其是涉及一种半导体结构的形成方法。
背景技术
注入电流横向扩展问题是影响高功率边发射半导体器件功率提升和发光宽度控制的核心问题之一。
常见的电流横向扩展限制方法包括在制作工艺中通过刻蚀（腐蚀）引入深隔离槽或离子注入形成高阻区等方法。其中离子注入由于损耗较小且没有明显横向扩展问题，同时可以减少载流子在注入区边缘的堆积效应，被证明对功率提升和近场光斑限制有特殊的优势。
如图1所示，现有技术中，双隧道结结构包括衬底1以及衬底1上方交替设置的P型材料2和N型材料3，双隧道结结构的离子注入深度略浅。对于多隧道结高功率器件而言，电流限制深度需要更深，特别是3结以上的器件，需要横向电流限制深度超过12μm，对于离子注入工艺来说，实现15μm的注入基本已经是理论极限，但在8μm以上的注入对于一般设备相对复杂，注入时间需要很久，同时注入能量和剂量需要精准调控，实现起来相对较为复杂。而采用干法刻蚀的工艺，由于刻蚀深度较深同时需要穿过量子阱230和隧道结240，因此损耗会很大，导致器件功率降低，湿法腐蚀工艺在此基础上还会带来横向钻蚀问题，无法实现很好的横向电流扩展限制。对于4结、5结以上的隧道结器件，目前还未有强而有效的方法以较小的损耗能形成较深的电流限制深度。
发明内容
本发明的目的在于提供一种半导体结构的形成方法，以解决超深横向电流扩展限制的难题，同时缓解现有的离子注入方法中，深度注入离子困难，注入深度浅和注入时间长的技术问题。
本发明实施例提供的一种半导体结构的形成方法，包括以下步骤：
S1.在半导体结构的上表面上形成掩模结构，并经过刻蚀，在掩模结构上形成开口；
S2. 通过所述开口，利用刻蚀等离子气体刻蚀掩模结构底部的半导体结构，形成上沟槽结构，在刻蚀形成的上沟槽结构的底部边沿区域和侧壁形成有由所述刻蚀等离子气体产生的第一有机物残余物；
S3.刻蚀上沟槽结构的底部，形成下沟槽结构；其中，下沟槽结构的宽度小于上沟槽结构的宽度；
S4. 对上沟槽结构和下沟槽结构进行离子注入，形成高阻区。
进一步的，所述步骤S3具体包括：
S31. 通过所述开口，利用刻蚀等离子气体刻蚀上沟槽结构的底部，形成第一槽单元，在刻蚀形成的第一槽单元的底部边沿区域和侧壁形成有第二有机物残余物；
S32.利用刻蚀等离子气体刻蚀第一槽单元的底部，并在第一槽单元下方形成第二槽单元；
或者，所述步骤S3具体包括：
S31. 通过所述开口，利用刻蚀等离子气体刻蚀上沟槽结构的底部，形成第一槽单元，在刻蚀形成的第一槽单元的底部边沿区域和侧壁形成有第二有机物残余物；
S32.利用刻蚀等离子气体刻蚀第一槽单元的底部，并在第一槽单元下方形成第二槽单元，在刻蚀形成的第二槽单元的底部边沿区域和侧壁形成有第三有机物残余物；
S33. 利用刻蚀等离子气体刻蚀第二槽单元的底部，并在第二槽单元下方形成下一个槽单元，以此类推，直至形成第n槽单元，其中，n为大于等于3的整数；
第一槽单元、第二槽单元、第三槽单元……第n槽单元沿竖向依次设置，且自上而下，相邻两个槽单元中，位于上方的槽单元的宽度大于位于下方的槽单元的宽度。
进一步的，所述刻蚀等离子气体含有氯元素、碳元素和氟元素。
进一步的，所述刻蚀等离子气体包括八氟环戊烯和/或六氟丁二烯。
进一步的，所述半导体结构的形成方法包括在步骤S2前进行的步骤：
在所述掩模结构的上表面及所述开口的内部形成掩模保护层；
去除掩模结构开口底部的掩模保护层。
进一步的，所述掩模保护层的材料为氮化硅。
进一步的，所述半导体结构的上、下表面分别具有上电极和下电极；所述掩模结构的材料为氧化硅，所述掩模结构的厚度大于所述上电极的厚度，以使所述掩模结构覆盖所述上电极。
进一步的，所述半导体结构的形成方法包括在对所述半导体结构进行刻蚀前进行的：对待刻蚀区域进行刻蚀预处理的步骤，以使待刻蚀区域疏松。
进一步的，所述刻蚀预处理为氩等离子体处理。
进一步的，在横向上，所述开口靠近所述上电极的侧边与所述上电极靠近所述开口的侧边之间的距离大于5μm。
进一步的，所述半导体结构为二隧道结结构、三隧道结结构、四隧道结结构、五隧道结结构或更多隧道结结构。
本发明实施例提供的半导体结构的形成方法包括以下步骤：利用刻蚀技术，可以在所述半导体结构的上表面上形成掩模结构，并在掩模结构上形成开口。通过所述开口，利用刻蚀等离子气体刻蚀掩模结构底部的半导体结构，形成上沟槽结构，刻蚀等离子气体可以在刻蚀的过程中反应生成第一有机物残余物，第一有机物残余物的化学键附着在上沟槽结构的底部边沿区域和侧壁。位于底部边沿区域和侧壁的第一有机物残余物可以作为下步刻蚀的掩模，因此刻蚀得到的下沟槽结构的宽度小于上沟槽结构的宽度，最后，在上沟槽结构和下沟槽结构进行离子注入，形成高阻区。本申请通过纵向上多沟槽刻蚀手段，先形成了上沟槽结构和下沟槽结构，再进行离子注入工序，在不增大离子注入能量时，就能够增加离子注入的深度，降低离子注入的难度，缩短了离子注入的时间，通过离子注入能够实现对多隧道结的横向电流扩展限制。并且，针对半导体结构，本申请采用逐次刻蚀手段，并在对上沟槽结构进行刻蚀时使用了刻蚀等离子气体，形成了上沟槽结构和下沟槽结构，其中，上沟槽结构的宽度较大，下沟槽结构的宽度较小，这样，一方面可以使上方的开口较大，便于对下方进行二次刻蚀；另一方面，在刻蚀时不可避免的会出现下沟槽结构侧壁损伤，但下沟槽结构宽度较小，所以，下沟槽结构侧壁出现损伤所波及的范围降低了。相比于传统的刻蚀（或腐蚀）工艺，本实施例提出的刻蚀（或腐蚀）和离子注入结合的方法，通过进行刻蚀（或腐蚀）形成上沟槽结构和下沟槽结构，再进行离子注入的方法，即轻松的实现了离子注入深度延长，又解决了刻蚀带来的损耗过多的问题，使电流横向扩展限制深度可以轻松达到15μm以上，理论上甚至可以达到50μm以上，目前最厚的半导体结构厚度低于40μm，因此，可以为更多结的隧道结的器件开发提供工艺保障。并且，本实施例中的刻蚀方法解决了刻蚀带来的侧刻问题，可以提高填充因子，同时降低刻蚀带来的功率损失，实现更高的功率，实现更好的近场光斑限制。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中双隧道结结构的示意图；
图2和图3为本发明实施例提供的半导体结构的形成方法中步骤S1形成的结构的示意图；
图4和图5为本发明实施例提供的半导体结构的形成方法中形成掩模保护层的示意图；
图6为本发明实施例提供的半导体结构的形成方法中步骤S2形成的结构的示意图；
图7和图8为本发明实施例提供的半导体结构的形成方法中步骤S3形成的结构的示意图；
图9为本发明实施例提供的半导体结构的形成方法中步骤S4形成的结构的示意图；
图10为本发明实施例提供的半导体结构的形成方法中步骤S3具体实施的另一种结构的示意图。
图标：1-衬底；2-P型材料；3-N型材料；100-半导体结构；210-上电极；220-下电极；230-量子阱；240-隧道结；300-掩模结构；410-上沟槽结构；420-下沟槽结构；421-第一槽单元；422-第二槽单元；510-第一有机物残余物；520-第二有机物残余物；600-高阻区；700-掩模保护层；800-待刻蚀区域；900-光阻层。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图2-图10所示，本发明实施例提供的半导体结构100的形成方法包括以下步骤：
S1.在半导体结构100的上表面上形成掩模结构300，并经过刻蚀，在掩模结构300上形成开口。
如图2和图3所示，掩模结构300的厚度可以大于上电极210的厚度，从而可以将上电极210覆盖，在后续的加工过程中，对上电极210进行保护。掩模结构300材料可以为氧化硅。
具体的，在半导体结构100的上表面加工得到一层掩模层后，在掩模层上再加工得到一层光阻层900，以光阻层900上的开口为掩模刻蚀得到具有开口的掩模结构300，然后去掉光阻层900。
本实施例中，半导体结构100可以包括二隧道结、三隧道结、四隧道结、五隧道结甚至更多隧道结，多隧道结的厚度大概在10-20微米左右。在所述半导体结构100的上、下表面分别形成上电极210和下电极220。上电极210和下电极220呈片状形态，且上电极210的宽度小于下电极220的宽度，上电极210和下电极220用于与外界电源的正负极连接，在上电极210和下电极220之间形成竖向的电流注入区域。
S2. 通过所述开口，利用刻蚀等离子气体刻蚀掩模结构300底部的半导体结构100，形成上沟槽结构410，在刻蚀形成的上沟槽结构410的底部边沿区域和侧壁形成有第一有机物残余物510。
如图8所示，沿竖向向下，利用等离子体对半导体结构100进行第一次刻蚀，上沟槽结构410刻蚀深度超过第一个量子阱230。采用干法刻蚀，利用负压将沟槽内的残渣抽离，从而在半导体结构100内形成上沟槽结构410，刻蚀等离子气体可以在刻蚀的过程中反应生成第一有机物残余物510，第一有机物残余物510的质量比上述的残渣的质量大，并且第一有机物残余物510上的化学键将附着在上沟槽结构410的底部边沿区域和侧壁，因此，第一有机物残余物510不会被抽离。因为刻蚀的过程中有持续的离子轰击底部，所以第一有机物残余物510并没有附着在底部中间位置。
刻蚀等离子气体可以为混合气体，刻蚀等离子气体含有氯元素、碳元素和氟元素，氯元素用于刻蚀材料为砷化镓的半导体结构。氟元素和碳元素用于在刻蚀时与半导体结构100反应从而产生较高含碳的游离基，大部分游离基的碳聚合吸附在侧壁形成第一有机物残余物510，例如，刻蚀等离子气体可以包括八氟环戊烯（C5F8）和六氟丁二烯（C4F6）中的一者或两者。
S3.刻蚀上沟槽结构410的底部，形成下沟槽结构420；其中，下沟槽结构420的宽度小于上沟槽结构410的宽度。
如图6和图7所示，位于底部边沿区域和侧壁的第一有机物残余物510可以作为步骤S3刻蚀的掩模，因此，由该掩模得到的下沟槽结构420的宽度小于上沟槽结构410的宽度。本申请采用逐次刻蚀手段，并在对上沟槽结构410进行刻蚀时使用了刻蚀等离子气体，形成了上沟槽结构410和下沟槽结构420，其中，上沟槽结构410的宽度较大，下沟槽结构420的宽度较小，这样，一方面可以使上方的开口较大，便于对下方进行二次刻蚀；另一方面，在刻蚀时不可避免的会出现下沟槽结构420侧壁损伤，如果下沟槽结构420与上沟槽结构410的宽度一样，此时，下沟槽结构420侧壁上的损伤在横向上与电流注入区域距离为a，损伤离电流注入区域距离较近；但本实施例中，下沟槽结构420宽度小于上沟槽结构410的宽度，此时，下沟槽结构420侧壁上的损伤在横向上与电流注入区域距离为b，b显然大于a，下沟槽结构420侧壁上的损伤在横向上与电流注入区域距离相对较远，所以，本实施例中的下沟槽结构420侧壁出现损伤所波及的范围降低了，避免下沟槽结构420的侧壁上的损伤过度靠近电流注入区域。
S4. 对上沟槽结构410和下沟槽结构420进行离子注入，形成高阻区600。
其中，高阻区就是指电阻较高的区域，经过离子注入之后，该区域的电阻较其他未注入的区域电阻更高，高阻区能够限制电流从该区域通过。
如图9所示，本申请通过纵向上多沟槽刻蚀手段，先形成了上沟槽结构410和下沟槽结构420，再进行离子注入工序，在不增大离子注入能量时，就能够增加离子注入的深度，降低离子注入的难度，缩短了离子注入的时间，通过离子注入能够实现对多隧道结的横向电流扩展限制。
如图10所示，为了进一步的延伸离子注入的深度，可以拓展延伸下沟槽结构420的深度，所述步骤S3具体包括：S31. 通过所述开口，利用刻蚀等离子气体刻蚀上沟槽结构410的底部，形成第一槽单元421，在刻蚀形成的第一槽单元421的底部边沿区域和侧壁形成有第二有机物残余物520，其中，该步骤中刻蚀等离子气体含有氯元素、碳元素和氟元素，例如，刻蚀等离子气体可以包括八氟环戊烯（C5F8）和六氟丁二烯（C4F6）中的一者或两者。氯元素用于刻蚀材料为砷化镓的半导体材料，氟元素和碳元素可以在刻蚀时与半导体结构100反应从而产生较高含碳的游离基，大部分游离基的碳聚合吸附在侧壁形成第二有机物残余物520。第二有机物残余物520可以形成掩模，为下一步的刻蚀做准备；S32.利用刻蚀等离子气体刻蚀第一槽单元421的底部，并在第一槽单元421下方形成第二槽单元422。
或者，所述步骤S3具体包括：S31. 通过所述开口，利用刻蚀等离子气体刻蚀上沟槽结构410的底部，形成第一槽单元421，在刻蚀形成的第一槽单元421的底部边沿区域和侧壁形成有第二有机物残余物520，其中，该步骤中刻蚀等离子气体含有氯元素、碳元素和氟元素，例如，刻蚀等离子气体可以包括八氟环戊烯（C5F8）和六氟丁二烯（C4F6）中的一者或两者。氯元素用于刻蚀材料为砷化镓的半导体材料，氟元素和碳元素可以在刻蚀时与半导体结构100反应从而产生较高含碳的游离基，大部分游离基的碳聚合吸附在侧壁形成第二有机物残余物520。第二有机物残余物520可以形成掩模，为下一步的刻蚀做准备；S32.利用刻蚀等离子气体刻蚀第一槽单元421的底部，并在第一槽单元421下方形成第二槽单元422，在刻蚀形成的第二槽单元422的底部边沿区域和侧壁形成有第三有机物残余物，其中，该步骤中刻蚀等离子气体含有氯元素、碳元素和氟元素，例如，刻蚀等离子气体可以包括八氟环戊烯（C5F8）和六氟丁二烯（C4F6）中的一者或两者。氯元素用于刻蚀材料为砷化镓的半导体材料，氟元素和碳元素可以在刻蚀时与半导体结构100反应从而产生较高含碳的游离基，大部分游离基的碳聚合吸附在侧壁形成第三有机物残余物。第三有机物残余物可以形成掩模，为下一步的刻蚀做准备；S33. 利用刻蚀等离子气体刻蚀第二槽单元422的底部，并在第二槽单元422下方形成下一个槽单元，以此类推，直至形成第n槽单元，其中，n为大于等于3的整数；第一槽单元421、第二槽单元422、第三槽单元……第n槽单元沿竖向依次设置，且自上而下，相邻两个槽单元中，位于上方的槽单元的宽度大于位于下方的槽单元的宽度。其中，在刻蚀形成的第n-1个槽单元的底部边沿区域和侧壁依然形成有机物残余物，第n-1个槽单元内的有机物残余物、第一有机物残余物510、第二有机物残余物520和第三有机物残余物的材料均相同，且作用一致，均是用于形成下一步刻蚀所需要的掩模。
下沟槽结构420可以包括多个自上而下依次连通的槽单元，且相邻两个槽单元中，位于上方的槽单元的宽度大于位于下方的槽单元的宽度，槽单元的刻蚀方式均利用刻蚀等离子气体进行刻蚀。槽单元的数量可以为2个、3个甚至更多。具体的，当槽单元的数量为2个时，通过所述开口，利用刻蚀等离子气体刻蚀上沟槽结构410的底部，形成第一槽单元421，第一槽单元421的深度超过第二个量子阱230。在刻蚀形成的第一槽单元421的底部边沿区域和侧壁形成有第二有机物残余物520，以第二有机物残余物520作为形成第二槽单元422的掩模。利用刻蚀等离子气体刻蚀第一槽单元421的底部，并在第一槽单元421下方形成第二槽单元422，第二槽单元422的深度超过第三个量子阱230。采用上述的刻蚀方法，可以降低槽单元侧壁损伤所造成的宽度增加的问题，槽单元侧壁出现损伤所波及的范围降低。进一步的，重复利用刻蚀等离子气体对最下方的槽单元进行刻蚀，可以形成包括n个槽单元的下沟槽结构420，n可以为大于等于3的整数。
所述半导体结构的形成方法包括在步骤S2前进行的步骤：在所述掩模结构300的上表面及所述开口的内部形成掩模保护层700；去除掩模结构300开口底部的掩模保护层700。
如图4和图5所示，因为本申请的方案采用多次刻蚀方式形成沟槽，所以，多次刻蚀过程会对掩模结构300造成一定的损伤，导致掩模结构300的开口的侧边形状改变，多次刻蚀过程中，开口形状不均一。为了避免上述问题，本方案中，在掩模结构300上表面及所述开口的内部形成掩模保护层700，而去除掩模结构300开口底部的掩模保护层700，这样可以在离子刻蚀时对掩模结构300的开口上表面和内壁结构进行保护。
具体的，所述掩模保护层700的材料为氮化硅，氮化硅的硬度大于氧化硅的硬度，因此，掩模保护层700所形成的开口在多次刻蚀过程中的形状均一性保持的更好。
如图5和图7所示，所述半导体结构的形成方法包括在对所述半导体结构100进行刻蚀前进行的：对待刻蚀区域800进行刻蚀预处理的步骤，具体的，所述刻蚀预处理为氩等离子体处理，通过离子注入的方式改变半导体结构100内部晶体类型，以使待刻蚀区域800疏松。因为离子注入的方向是沿竖向的，所以，形成的疏松的区域也是沿竖向的，去除疏松区域后形成的沟槽并没有向两侧延伸或者偏移。经过预处理后的半导体结构100再进行刻蚀时受到的损伤降低。
在横向上，所述开口靠近所述上电极210的侧边与所述上电极210靠近所述开口的侧边之间的距离大于5μm。
掩模结构300的上开口的位置决定了上沟槽结构410的位置，上沟槽结构410与电流注入区域之间的最小距离过小的话，会影响电流横向限制。为了离子注入实现更好的电流限制，同时匹配刻蚀工艺套刻精度，开口靠近所述上电极210的侧边与所述上电极210靠近所述开口的侧边之间的距离大于5μm。
电流的横向扩展和限制深度呈负相关，为了实现更好的电流横向限制，刻蚀和离子注入的总深度至少到达第一个量子阱230（最底层）上方1μm。
刻蚀的深度的结束点不停留在量子阱230和隧道结240，刻蚀的沟槽直接通过有源区和隧道结240进行电流限制会产生更大的损耗，但是，采用离子注入的方式通过有源区和隧道结240产生的损耗要小很多，通过控制刻蚀深度的结束点不在量子阱230和隧道结240，且离子注入通过量子阱230和隧道结240，有效的降低损耗。
基于以上基本设计原则，结合具体的工艺实现难易程度，可以实现刻蚀深度和离子注入深度的大范围控制，从而通过不同的组合达到不同的效果，例如，受限于所采用离子注入设备的限制，离子注入只能实现5μm深，如果想实现20μm的横向电流限制可以采用7-9μm的第一步刻蚀，形成上沟槽结构410，7-9μm的第二步刻蚀，形成下沟槽结构420，4μm的离子注入的方式实现。因此，基于本身的实验条件，采用本方案公开的技术方案，通过合理的调整刻蚀次数，刻蚀深度，离子注入深度达到不同的效果，最终实现高性能的指标要求，理论上采用本方案公开的方法实现电流限制深度没有上限，至少高于目前可实现的外延片厚度，本方案有利于推动超多结隧道结半导体器件的研究和量产。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种半导体结构的形成方法，其特征在于，包括以下步骤：
S1.在半导体结构（100）的上表面上形成掩模结构（300），并经过刻蚀，在掩模结构（300）上形成开口；其中，所述半导体结构（100）为二隧道结结构、三隧道结结构、四隧道结结构、五隧道结结构或更多隧道结结构；所述半导体结构（100）包括多个量子阱；
S2. 通过所述开口，利用刻蚀等离子气体刻蚀掩模结构（300）底部的半导体结构（100），形成上沟槽结构（410）；刻蚀等离子气体能够在刻蚀的过程中与半导体结构（100）反应生成第一有机物残余物（510）；在刻蚀过程中，利用负压将上沟槽结构（410）内的残渣抽离且保留第一有机物残余物（510），以使在刻蚀形成的上沟槽结构（410）的底部边沿区域和侧壁形成有由所述刻蚀等离子气体产生的第一有机物残余物（510）；其中，所述上沟槽结构（410）的深度超过第一个量子阱；
S3. 刻蚀上沟槽结构（410）的底部，形成下沟槽结构（420）；其中，下沟槽结构（420）的宽度小于上沟槽结构（410）的宽度；
S4. 对上沟槽结构（410）和下沟槽结构（420）进行离子注入，形成高阻区（600）；
所述半导体结构的形成方法包括在步骤S2前进行的步骤：
在所述掩模结构（300）的上表面及所述开口的内部形成掩模保护层（700）；
去除掩模结构（300）开口底部的掩模保护层（700）。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述步骤S3具体包括：
S31. 通过所述开口，利用刻蚀等离子气体刻蚀上沟槽结构（410）的底部，形成第一槽单元（421），在刻蚀形成的第一槽单元（421）的底部边沿区域和侧壁形成有第二有机物残余物（520）；
S32.利用刻蚀等离子气体刻蚀第一槽单元（421）的底部，并在第一槽单元（421）下方形成第二槽单元（422）；
或者，所述步骤S3具体包括：
S31. 通过所述开口，利用刻蚀等离子气体刻蚀上沟槽结构（410）的底部，形成第一槽单元（421），在刻蚀形成的第一槽单元（421）的底部边沿区域和侧壁形成有第二有机物残余物（520）；
S32.利用刻蚀等离子气体刻蚀第一槽单元（421）的底部，并在第一槽单元（421）下方形成第二槽单元（422），在刻蚀形成的第二槽单元（422）的底部边沿区域和侧壁形成有第三有机物残余物；
S33. 利用刻蚀等离子气体刻蚀第二槽单元（422）的底部，并在第二槽单元（422）下方形成下一个槽单元，以此类推，直至形成第n槽单元，其中，n为大于等于3的整数；
第一槽单元（421）、第二槽单元（422）、第三槽单元……第n槽单元沿竖向依次设置，且自上而下，相邻两个槽单元中，位于上方的槽单元的宽度大于位于下方的槽单元的宽度。
3.根据权利要求1或2所述的半导体结构的形成方法，其特征在于，所述刻蚀等离子气体含有氯元素、碳元素和氟元素。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述刻蚀等离子气体包括八氟环戊烯和/或六氟丁二烯。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述掩模保护层（700）的材料为氮化硅。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构（100）的上、下表面分别具有上电极（210）和下电极（220）；所述掩模结构（300）的材料为氧化硅，所述掩模结构（300）的厚度大于所述上电极（210）的厚度，以使所述掩模结构（300）覆盖所述上电极（210）。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法包括在对所述半导体结构（100）进行刻蚀前进行的：对待刻蚀区域（800）进行刻蚀预处理的步骤，以使待刻蚀区域（800）疏松。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述刻蚀预处理为氩等离子体处理。
9.根据权利要求6所述的半导体结构的形成方法，其特征在于，在横向上，所述开口靠近所述上电极（210）的侧边与所述上电极（210）靠近所述开口的侧边之间的距离大于5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110376774.4A CN112768574B (zh) | 2021-04-08 | 2021-04-08 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110376774.4A CN112768574B (zh) | 2021-04-08 | 2021-04-08 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112768574A CN112768574A (zh) | 2021-05-07 |
| CN112768574B true CN112768574B (zh) | 2021-06-18 |
Family
ID=75691374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110376774.4A Active CN112768574B (zh) | 2021-04-08 | 2021-04-08 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112768574B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010057918A (ko) * | 1999-12-23 | 2001-07-05 | 윤종용 | 트렌치형 소자분리를 위한 트렌치 식각방법 |
| CN1819232A (zh) * | 2004-12-29 | 2006-08-16 | 东部亚南半导体株式会社 | Cmos图像传感器及其制造方法 |
| CN1937205A (zh) * | 2006-10-16 | 2007-03-28 | 中国电子科技集团公司第五十五研究所 | 碳化硅器件的电学隔离方法 |
| CN108648994A (zh) * | 2018-05-15 | 2018-10-12 | 长江存储科技有限责任公司 | 沟槽结构的形成方法、沟槽结构及存储器 |
-
2021
- 2021-04-08 CN CN202110376774.4A patent/CN112768574B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010057918A (ko) * | 1999-12-23 | 2001-07-05 | 윤종용 | 트렌치형 소자분리를 위한 트렌치 식각방법 |
| CN1819232A (zh) * | 2004-12-29 | 2006-08-16 | 东部亚南半导体株式会社 | Cmos图像传感器及其制造方法 |
| CN1937205A (zh) * | 2006-10-16 | 2007-03-28 | 中国电子科技集团公司第五十五研究所 | 碳化硅器件的电学隔离方法 |
| CN108648994A (zh) * | 2018-05-15 | 2018-10-12 | 长江存储科技有限责任公司 | 沟槽结构的形成方法、沟槽结构及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112768574A (zh) | 2021-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100720232B1 (ko) | 핀 구조의 반도체 소자의 형성방법 | |
| CN110911476B (zh) | 一种埋入式栅极结构及其制造方法 | |
| KR20080029300A (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| CN108565295A (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN114883185A (zh) | 一种高电流密度的igbt芯片制作方法 | |
| CN108649072A (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN105070663A (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN112768574B (zh) | 半导体结构的形成方法 | |
| CN207947287U (zh) | 一种碳化硅肖特基二极管 | |
| CN116092942A (zh) | 一种功率半导体器件的制作方法及功率半导体器件 | |
| CN113871489B (zh) | 一种全环绕多通道漂移区横向功率器件及其制造方法 | |
| CN116314302A (zh) | 一种沟槽型碳化硅mosfet器件的制造方法 | |
| JP2008016838A (ja) | 半導体素子のリセスゲートの製造方法 | |
| CN111627802B (zh) | 一种碳化硅器件制备方法 | |
| KR102217856B1 (ko) | 트렌치 게이트 하부에 쉴드를 형성하는 방법 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| KR20070024965A (ko) | 반도체 소자 제조 방법 | |
| US20110084332A1 (en) | Trench termination structure | |
| KR100799133B1 (ko) | 반도체소자의 리세스게이트 제조 방법 | |
| KR20080088907A (ko) | 반도체 소자 및 그의 형성 방법 | |
| CN106206724A (zh) | 一种高频水平双扩散氧化物半导体器件及其制作方法 | |
| CN105336612A (zh) | 一种平面型vdmos器件及其制作方法 | |
| CN107887277A (zh) | 一种制作sigma型锗硅的沟槽及器件的方法 | |
| CN218867114U (zh) | 屏蔽栅沟槽型功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |