JPH11330059A - ドライエッチング装置 - Google Patents

ドライエッチング装置

Info

Publication number
JPH11330059A
JPH11330059A JP10172547A JP17254798A JPH11330059A JP H11330059 A JPH11330059 A JP H11330059A JP 10172547 A JP10172547 A JP 10172547A JP 17254798 A JP17254798 A JP 17254798A JP H11330059 A JPH11330059 A JP H11330059A
Authority
JP
Japan
Prior art keywords
etching
bias power
dry etching
silicon
workpiece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10172547A
Other languages
English (en)
Inventor
Yutaka Omoto
大本  豊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10172547A priority Critical patent/JPH11330059A/ja
Publication of JPH11330059A publication Critical patent/JPH11330059A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】大口径のウエハでも均一な速度で加工できるド
ライエッチング装置を得ることにある。 【解決手段】真空処理室1内に試料台3を配置し、真空
処理室1内に放電プラズマを生成すると共に、試料台3
にバイアス電力を印加する高周波電源4を備え、試料台
3に載置した被加工物をエッチングするに際し、高周波
電源4は、所定のバイアス電力を前記被加工物に印加す
る期間と、1ミリ秒以上、20ミリ秒以下の範囲で、前
記所定のバイアス電力の20%以下の範囲でバイアス電
力を前記被加工物に印加する期間とを、交互に繰り返
す。

Description

【発明の詳細な説明】
【発明の属する技術分野】本発明はシリコンの加工、特
に半導体集積回路などの微細電子部品の作成におけるシ
リコン、あるいは絶縁膜の加工に関し、更に詳しくはシ
リコンおよびシリコン金属化合物、あるいはシリコン酸
化膜、シリコン系樹脂またはフロロカーボン系樹脂のド
ライエッチング方法、特に上記微細電子部品などの微細
配線を有する直径300ミリ以上の大口径の基板でも高
精度、均一に加工するドライエッチング装置に関する。
【従来の技術】上記のように、微細電子部品などの微細
配線を有する大口径の基板を高精度、均一に加工するに
は基板面内でガス濃度やプラズマ密度を均一にする必要
がある。そこで、従来は、基板の周囲に円筒を配置し、
その中にガスを淀ませることによって反応生成物の濃度
を均一にする方法が用いられている。この種の技術の参
考となるものには、例えば特願平6-033645号公報を挙げ
ることができる。
【発明が解決しようとする課題】微細電子部品などの微
細配線を有する特に大口径の基板においては、当該基板
の中心部と周辺部とで、そのエッチング速度、対下地選
択比を均一に保つことが困難になってきている。また、
上記したように、基板の周囲に円筒を設置するようにし
たものは、異物の発生については考慮されていなく、こ
の異物の発生が、微細配線の加工に対して大きな障害と
なっていた。本発明の目的は、大口径のウエハでも均一
な速度で加工できるドライエッチング装置を得ることに
ある。
【課題を解決するための手段】上記の目的を達成するた
め、本発明の特徴とするところは、真空処理室内に試料
台を配置し、前記真空処理室内に放電プラズマを生成す
ると共に、前記試料台にバイアス電力を印加する高周波
電源を備え、前記試料台に載置した被加工物をエッチン
グするドライエッチング装置において、前記高周波電源
は、所定のバイアス電力を前記被加工物に印加する期間
と、1ミリ秒以上、20ミリ秒以下の範囲で、前記所定
のバイアス電力の20%以下の範囲でバイアス電力を前
記被加工物に印加する期間とを、交互に繰り返すことを
特徴とするドライエッチング装置にある。本発明の好適
な実施態様によれば、放電プラズマは、塩素ガスおよび
酸素ガスを含むことを特徴とする。本発明の他の好適な
実施態様によれば、被加工物はシリコンおよびシリコン
金属化合物であることを特徴とする。本発明の更に他の
好適な実施態様によれば、被加工物は、シリコン酸化
膜、又はシリコン系樹脂、又はフロロカーボン系樹脂で
あることを特徴とする。本発明の更に他の好適な実施態
様によれば、被加工物は、シリコン酸化膜、又はシリコ
ン系樹脂、又はフロロカーボン系樹脂であり、放電プラ
ズマは、水素ガス、又は水素化合物ガスを含むことを特
徴とする。以上のように構成すれば、エッチングを抑制
する効果のある中性粒子を、バイアス電力が低い期間に
エッチング進行面に十分に吸着させ、その吸着量を飽和
減少を利用してウエハ面内で等しくすることにより、そ
のエッチング抑制速度を均一化し、面内での均一なエッ
チング速度を得ることができる。また、バイアス電力を
周期的に小さくする期間を設けることにより,デポの付
着確率を低くし,時間に対して堆積量が飽和する特性と
し,デポ物質のフラックス量の依存性を小さくすること
によって面内での均一な加工結果を得ることができる。
したがって、大口径ウエハであっても均一な速度で加工
できるドライエッチング装置を得ることができる。
【発明の実施の形態】今日の半導体集積回路の加工にお
いて多用される、シリコンおよびシリコン金属化合物の
エッチング(以下シリコンエッチングという)において
は、微細配線を有し、大口径化するウエハに対して、均
一で精度のよい加工を行うことが益々重要となってい
る。均一で精度のよい加工を行うには、エッチングに関
係するイオンや中性粒子などを、ウエハの中心部と、外
周部の位置に係わらず、ウエハのエッチング進行面に常
に等しい量で供給できるようにすればよい。しかしなが
ら、これは大口径ウエハでは非常に困難になってきてい
る。すなわち、ウエハ面内で、中性粒子を、エッチング
が進行している面へ均一な速度で供給するためには、ウ
エハ上の気相中でその中性粒子の密度を等しくしなけれ
ばならないが、ウエハの大口径化によって供給ガスより
生じた中性粒子については中心部での密度が低下する傾
向が強くなり、特に直径300ミリ程度のウエハを処理
する場合、その差は相当大きくなってします。このため
エッチング進行面への中性粒子の供給速度は、基板の中
心部と外周部で大きく異なってしまう。これに対し、本
発明の実施例では、エッチングを抑制する効果のある中
性粒子を、バイアス電力が低い期間にエッチング進行面
に十分に吸着させ、その吸着量を飽和減少を利用してウ
エハ面内で等しくすることにより、そのエッチング抑制
速度を均一化し、面内での均一なエッチング速度を得よ
うとするものである。具体例を、図1と図2を用いて説
明する。図1は実施例で用いるウエハへのバイアス電圧
の波形の一例を示したものである。このバイアス電圧
は、高いバイアス電力を印加した後、2ミリ秒程度の低
いバイアス電力期間があり、その後再び高いバイアス電
力が印加される波形としてある。この波形パターンを繰
り返し、エッチング中にバイアス電力を印加するもので
ある。図2はエッチング進行面への酸素粒子の単位面積
当たりの吸着量の時間変化を示したものである。基板の
中心部では、プラズマからの酸素原子の供給速度が外周
部に比較して遅いため、傾きが小さくなっている。しか
し、シリコン基板への酸素原子の吸着量には上限がある
ため、一定時間以上経過すると、その吸着量は飽和し、
中心部と外周部とでほぼ同等になる。通常行われるよう
に、一定電力のバイアスを連続的に印加する場合には、
図2に示すように短い時間間隔で高エネルギーのイオン
が入射してしまうため、シリコン表面への単位面積当た
りの酸素原子の吸着量が、基板の外周部と内周部とで異
なる状況で行われてしまう。このため、基板中心部のエ
ッチング速度は外周部に比較して速くなってしまう。こ
れに対し、実施例では、基板外周部での酸素原子の吸着
量が飽和するまでバイアス電力を低くし、この後、バイ
アス電力を大きくすることにより、高エネルギーのイオ
ンを入射させてエッチングを行う。これにより、基板の
外周部と中心部との酸素原子の付着量が等しくなって、
エッチング速度をより均一化することができる。この
時、エッチング速度は低下してしまうが、低バイアス電
力期間の電力量を酸素原子の付着を促進する電力に設定
することにより、図3(a)に示すように低電力期間を
短期間で終わらせることができるので、エッチング速度
の低下を抑制することができる。また、水素化合物ガス
をエッチングガスに添加することにより、図3(b)に
示すようにシリコンへの酸素原子の飽和付着量を低くす
ることができるので、同様にエッチング速度の低下を抑
制することができる。以上を下記のより具体的な実施例
によって明らかにする。なお、この際、エッチング装置
は図4に示すマイクロ波エッチング装置を用いた。ここ
で、1は真空処理室で、2は気密に設けられた真空処理
室1内にマイクロ波を導入する石英窓で、3は石英窓2
に対向して真空処理室1内に配置されポリシリコン材料
を有する試料であるウエハ7を配置する試料台である。
4は試料台3に接続され、バイアス電圧を生じさせるた
めの高周波電源、5は石英窓2に連結されマイクロ波を
真空処理室1に導くための導波管で、6は真空処理室1
内に磁場を形成するソレノイドコイルである。以下、よ
り具体的な実施例について説明する。 [実施例1]図5に断面図で示すように、膜付け、パタ
ーンニングされた被加工物である直径12インチのウエ
ハを、塩素ガス(Cl2)流量120cc/min、酸素ガス(O2)
流量10cc/minの混合ガスで、μ波パワーを800wとし
てプラズマを発生させ、ウエハには800kHzの正弦波バイ
アスを印加してエッチングを行った。ここで、100W
の一定電力のバイアスを連続的に印加した場合、エッチ
ング速度のウエハ面内分布は図6(a)に示すように不
均一な分布となった。そこで、本発明の一実施例による
ところの図7に示すタイムチャートでバイアス電力を印
加し、エッチングを行った。その結果、図6(b)に示
すようにエッチング速度の面内分布を均一にすることが
できた。 [実施例2]この例は、実施例1と同一のサンプル、同
一ガス流量で、バイアス電力を図8に示すようなパター
ンで印加しエッチングを行ったものである。ここでは、
低バイアス時のバイアス電力を実施例1の10Wから2
0Wにすることにより、酸素原子のシリコン面への吸着
速度を高くすることができるので、低バイアス電力印加
時間は実施例1の2ミリ秒から1.8ミリ秒とした。こ
れにより、エッチング速度分布は図9(b)に示すよう
に実施例1(図9(a))と同様な均一性が得られ、し
かもエッチング速度は高くすることができた。これは、
低バイアス電力印加時間を短くすることができたことに
よるものである。 [実施例3]この例は、実施例1と同一のサンプル、同
一ガス流量で、水素ガス(H2)を添加し、バイアス電力を
図10に示すようなパターンで印加しエッチングを行っ
たものである。水素ガス添加により、酸素原子のシリコ
ン面への飽和吸着量を低くすることができるので、低バ
イアス電力印加時間は実施例1の2ミリ秒から1.8ミ
リ秒とした。エッチング速度分布は図11(b)に示すよ
うに実施例1(図11(a))と同様な均一性が得ら
れ、しかもエッチング速度を高くすることができる。こ
れは、低バイアス電力印加時間を短くすることができた
ことによるものである。一方、シリコン酸化膜などの絶
縁膜のエッチングにおいては,レジストパターンの露光
ずれの補正をSAC(Self Align Contact)エッチング
法によって行うため,シリコン酸化膜エッチング速度と
下地のシリコン窒化膜との選択比を高める必要がある
が,これはデポ堆積量を調整することによって行ってい
る。ところで,従来のエッチング方法においては,被エ
ッチング面に入射したデポ物質は,同時に入射する高エ
ネルギーのイオンによって付着確率が高く維持され,連
続的に付着するため,デポの堆積量はデポ物質の入射フ
ラックス量に比例することになる。一方,大口径の基板
を処理する場合には,プラズマ密度の分布,あるいは反
応容器側壁の作用等によってデポ物質の空間での密度分
布を均一に保つことが困難となり,基板への入射フラッ
クス量も不均一になってしまう。このため基板内でデポ
堆積量が不均一となり,一部でデポ堆積量が過剰なため
エッチングが停止したり,あるいはデポ量が不足して下
地が抜けてしまうなど,大口径の基板の均一加工が困難
であった。これに対し,バイアス電力を周期的に小さく
する期間を設けることにより,デポの付着確率を低く
し,時間に対して堆積量が飽和する特性とし,デポ物質
のフラックス量の依存性を小さくすることによって面内
での均一な加工結果を得ることができる。具体的には図
1と図12を用いて説明する。図1は前記したように、
ウエハへのバイアス電圧の波形の一例を示したものであ
る。高いバイアス電力を印加した後,2ミリ秒程度の低
バイアス電力期間があり,その後再び高いバイアス電力
が印加される。このパターンで繰り返し,エッチング中
にバイアス印加が行われる。図12はエッチング進行面
へのデポ物質の表面への付着確率の時間変化を示したも
のである。連続バイアスを印加し高エネルギーのイオン
が連続的に入射する状況では,付着確率が高い状態で維
持されている。デポ物質の表面への付着量は付着確率と
デポ物質のフラックスの積で決まるため,大口径基板を
処理する場合のように基板の中心部と周辺部でデポ物質
のフラックス量が大きく異なるとき,付着確率が高いと
付着量の差が大きくなってしまう。付着量の差は下地の
選択比の差につながるため,基板中心部で下地が残るよ
う,プロセス条件を設定すると基板周辺部では下地抜け
が発生してしまう。そこで、バイアス電力を低くする期
間を設けることによりその期間の付着確率を低く維持で
きるので,平均的な付着確率を低下させることができ
る。このことにより基板内でのデポ物質の付着量の差を
小さく保つことができるので下地削れ量の差が小さくな
り,ウエハ面内一部での下地抜けを防止することができ
る。また,水素ガスまたは水素化合物ガスをエッチング
ガスに添加することにより,付着確率を低下させること
ができるのでより下地削れ量の差を低減できる。以下い
くつかの実施例について説明する。なお,装置は図4に
示すマイクロ波エッチング装置を用いた。 [実施例4]図13に断面図で示されるように、膜付
け、パターンニングされた被加工物である直径12イン
チのウエハをC4F8ガス流量30cc/min,CHF3ガス流量10cc
/minの混合ガスで,μ波パワーを800Wとしてプラズ
マを発生させ,ウエハには800kHzの正弦波バイアスを印
加してエッチングを行った。600Wの一定電力のバイ
アスを連続的に印加した場合には,エッチング速度のウ
エハ面内分布は図14に示すようにウエハ周辺部で下地
のシリコン窒化膜に抜けが生じた。このため本実施例に
よるところの図15に示すバイアス電力のタイムチャー
トで,エッチングを行った。その結果,ウエハ面内すべ
てで下地抜けを防止することができた。 [実施例5]実施例4と同一のサンプル,同一ガス流量
で,水素ガス(H2)を添加し,バイアス電力を図15の
パターンで印加しエッチングを行った。水素ガス添加に
より,デポの被エッチング面への付着確率を低くするこ
とができるので,さらに下地削れ量差を低減することが
でき,条件マージンを広くすることができた。
【発明の効果】以上の説明から明らかなように、本発明
によれば、エッチングを抑制する効果のある中性粒子
を、バイアス電力が低い期間にエッチング進行面に十分
に吸着させ、その吸着量を飽和減少を利用してウエハ面
内で等しくすることにより、そのエッチング抑制速度を
均一化し、面内での均一なエッチング速度を得ることが
できる。また、バイアス電力を周期的に小さくする期間
を設けることにより,デポの付着確率を低くし,時間に
対して堆積量が飽和する特性とし,デポ物質のフラック
ス量の依存性を小さくすることによって面内での均一な
加工結果を得ることができる。したがって、大口径ウエ
ハであっても均一な速度で加工できるドライエッチング
装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施例で用いるバイアス電圧波形の一
例を示す波形図である。
【図2】エッチング進行面への酸素粒子の単位面積当た
りの吸着量の時間変化を示した酸素原子吸着特性を示す
図である。
【図3】電力増加効果および水素添加効果を示す特性図
である。
【図4】本発明の実施例に用いるマイクロ波エッチング
装置を示す断面図である。
【図5】エッチング試料の一例を示す断面図である。
【図6】従来と、本発明の実施例によるエッチング速度
分布特性を示す特性図である。
【図7】本発明の第1の実施例に用いたバイアス電力印
加パターンを示すタイムチャートである。
【図8】本発明の第2の実施例に用いたバイアス電力印
加パターンを示すタイムチャートである。
【図9】本発明の第2の実施例によるエッチング速度分
布特性を示す特性図である。
【図10】本発明の第3の実施例に用いたバイアス電力
印加パターンを示すタイムチャートである。
【図11】本発明の第3の実施例によるエッチング速度
分布特性を示す特性図である。
【図12】エッチング進行面へのデポ物質の表面への付
着確率の時間変化を示した図である。
【図13】エッチング試料の他の例を示す断面図であ
る。
【図14】エッチング速度のウエハ面内分布を示す図で
ある。
【図15】本発明の第4の実施例に用いたバイアス電力
印加パターンを示すタイムチャートである。
【符号の説明】 1…真空処理室、2…石英窓、3…試料台、4…高周波
電源、5…導波管、6…ソレノイドコイル。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】真空処理室内に試料台を配置し、前記真空
    処理室内に放電プラズマを生成すると共に、前記試料台
    にバイアス電力を印加する高周波電源を備え、前記試料
    台に載置した被加工物をエッチングするドライエッチン
    グ装置において、 前記高周波電源は、 所定のバイアス電力を前記被加工物に印加する期間と、 1ミリ秒以上、20ミリ秒以下の範囲で、前記所定のバ
    イアス電力の20%以下の範囲でバイアス電力を前記被
    加工物に印加する期間とを、交互に繰り返すことを特徴
    とするドライエッチング装置。
  2. 【請求項2】放電プラズマは、塩素ガスおよび酸素ガス
    を含むことを特徴とする請求項1記載のドライエッチン
    グ装置。
  3. 【請求項3】被加工物はシリコンおよびシリコン金属化
    合物であることを特徴とする請求項1記載のドライエッ
    チング装置。
  4. 【請求項4】被加工物は、シリコン酸化膜、又はシリコ
    ン系樹脂、又はフロロカーボン系樹脂であることを特徴
    とする請求項1記載のドライエッチング装置。
  5. 【請求項5】放電プラズマは、水素ガス、又は水素化合
    物ガスを含むことを特徴とする請求項4記載のドライエ
    ッチング装置。
JP10172547A 1998-03-19 1998-06-19 ドライエッチング装置 Pending JPH11330059A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10172547A JPH11330059A (ja) 1998-03-19 1998-06-19 ドライエッチング装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6979798 1998-03-19
JP10-69797 1998-03-19
JP10172547A JPH11330059A (ja) 1998-03-19 1998-06-19 ドライエッチング装置

Publications (1)

Publication Number Publication Date
JPH11330059A true JPH11330059A (ja) 1999-11-30

Family

ID=26410972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10172547A Pending JPH11330059A (ja) 1998-03-19 1998-06-19 ドライエッチング装置

Country Status (1)

Country Link
JP (1) JPH11330059A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842772B2 (en) 2014-04-04 2017-12-12 Spts Technologies Limited Method of etching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842772B2 (en) 2014-04-04 2017-12-12 Spts Technologies Limited Method of etching

Similar Documents

Publication Publication Date Title
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
US9117769B2 (en) Plasma etching method
KR102023784B1 (ko) 질화규소막 에칭 방법
US6069092A (en) Dry etching method and semiconductor device fabrication method
US6475918B1 (en) Plasma treatment apparatus and plasma treatment method
JP2000133638A (ja) プラズマエッチング方法およびプラズマエッチング装置
US20110049098A1 (en) Plasma etching method
US6391786B1 (en) Etching process for organic anti-reflective coating
US6986851B2 (en) Dry developing method
JP2001015495A (ja) プラズマ処理装置及びプラズマ処理方法
JPH11330059A (ja) ドライエッチング装置
US6737358B2 (en) Plasma etching uniformity control
JP4865951B2 (ja) プラズマエッチング方法
JPH0677177A (ja) ドライエッチング法及びドライエッチング装置
JP3172340B2 (ja) プラズマ処理装置
JPH11111677A (ja) 半導体装置の製造方法
JP2006324691A (ja) 加工方法及び装置
JP3948295B2 (ja) 加工装置
JP4061691B2 (ja) 表面加工方法
JPH06252097A (ja) プラズマエッチング装置
KR102580124B1 (ko) 플라스마 처리 방법
KR0126249B1 (ko) 드라이에칭법 및 드라이에칭장치
JP3854019B2 (ja) 半導体装置の製造方法
RU2090951C1 (ru) Способ плазмохимического травления материалов микроэлектроники
JP2000012529A (ja) 表面加工装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040309