KR101585945B1 - 플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법 - Google Patents

플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법 Download PDF

Info

Publication number
KR101585945B1
KR101585945B1 KR1020140090080A KR20140090080A KR101585945B1 KR 101585945 B1 KR101585945 B1 KR 101585945B1 KR 1020140090080 A KR1020140090080 A KR 1020140090080A KR 20140090080 A KR20140090080 A KR 20140090080A KR 101585945 B1 KR101585945 B1 KR 101585945B1
Authority
KR
South Korea
Prior art keywords
pulse
lower electrode
magnitude
upper electrode
pulse power
Prior art date
Application number
KR1020140090080A
Other languages
English (en)
Inventor
김병철
Original Assignee
에이피티씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이피티씨 주식회사 filed Critical 에이피티씨 주식회사
Priority to KR1020140090080A priority Critical patent/KR101585945B1/ko
Application granted granted Critical
Publication of KR101585945B1 publication Critical patent/KR101585945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

플라즈마를 이용한 반도체소자 식각장치는, 하부 전극과, 하부 전극에 연결되는 RF 펄스 파워 발생부와, 하부 전극과 대향하도록 배치되는 상부 전극과, 상부 전극에 연결되는 디시(DC) 펄스 발생부와, 그리고 RF 신호 발생부로부터 하부 전극에 인가되는 RF 펄스 파워와, 디시(DC) 펄스 발생부로부터 상부 전극에 인가되는 디시 펄스의 크기 및 주기를 제어하는 컨트롤러를 포함하며, 컨트롤러는, 식각이 이루어지는 제1 사이클들 동안 하부 전극 및 상부 전극에 각각 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 인가하고, 제1 사이클들 사이의 제2 사이클 중 상기 제1 사이클이 끝나는 시점에서 일정 시점까지 하부 전극 및 상부 전극에 각각 제1 크기보다 작은 제2 크기의 RF 펄스 파워 및 제2 디시 펄스를 인가하며, 그리고 일정 시점부터 다음 제1 사이클이 시작되는 시점까지 디시 펄스의 인가를 중단하면서 하부 전극에 제2 크기보다 작은 제3 크기의 RF 펄스 파워를 인가한다.

Description

플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법{Apparatus of etching a semiconductor device using plasma and method of etching the semiconductor device using the same}
본 출원은 반도체 제조설비 및 이를 이용한 반도체소자 제조방법에 관한 것으로서, 특히 플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법에 관한 것이다.
반도체소자의 집적도가 증가하면서 미세 패턴 형성을 위한 정교한 식각 기술이 요구되고 있다. 특히 식각 기술을 통해 형성하고자 하는 트랜치 또는 컨택홀 등의 깊이가 점점 깊어짐에 따라, 최근에는 플라즈마를 이용하여 식각공정을 수행하는 기술이 일반화되고 있다. 플라즈마를 이용한 식각공정을 수행하기 위해서는, 플라즈마 챔버 내부에 적절한 가스를 공급하여 플라즈마를 형성시킨 후에 이온화된 입자들을 식각대상층 표면과 충돌시킴으로써 물리적 또는 화학적 반응에 의해 식각대상층이 제거되도록 한다. 이와 같은 플라즈마를 이용한 식각은 이온의 수직 충돌에 의한 비등방성 식각(anisotropic etching) 처리가 가능함에 따라 매우 미세한 패턴 가공에 적합하고, 화학액을 사용하지 않아 고정이 깨끗하고 안전하다는 장점이 있다.
그런데 플라즈마 식각 장치는 식각대상층에 적층되는 이온들에 의한 아킹(arching)이 발생될 수 있으며, 이와 같이 아킹이 발생되면 식각대상층이 손상받을 수 있으며, 이로 인해 공정 조건을 다양하게 설정하지 못하여 생산성을 저하시킨다는 한계가 있다. 이에 따라 식각대상층 표면에 이온들이 적층되는 현상을 방지하는 동시에 식각대상층 위에 적층된 이온들을 중성화시킴으로써 아킹이 발생하는 것을 방지할 필요가 있다.
본 출원이 해결하고자 하는 과제는, 식각대상층 표면에 이온들이 적층되는 현상을 방지하는 동시에 식각대상층 표면에 이온들이 적층되더라도 적층된 이온들이 효율적으로 중성화되도록 하여 아킹의 발생을 최소화하고, 이에 따라 공정 조건을 다양하게 설정함으로써 생산성을 향상시킬 수 있도록 하는 플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법을 제공하는 것이다.
일 예에 따른 플라즈마를 이용한 반도체소자 식각장치는, 하부 전극과, 하부 전극에 연결되는 RF 펄스 파워 발생부와, 하부 전극과 대향하도록 배치되는 상부 전극과, 상부 전극에 연결되는 디시(DC) 펄스 발생부와, 그리고 RF 신호 발생부로부터 하부 전극에 인가되는 RF 펄스 파워와, 디시(DC) 펄스 발생부로부터 상부 전극에 인가되는 디시 펄스의 크기 및 주기를 제어하는 컨트롤러를 포함하며, 컨트롤러는, 식각이 이루어지는 제1 사이클들 동안 하부 전극 및 상부 전극에 각각 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 인가하고, 제1 사이클들 사이의 제2 사이클 중 상기 제1 사이클이 끝나는 시점에서 일정 시점까지 하부 전극 및 상부 전극에 각각 제1 크기보다 작은 제2 크기의 RF 펄스 파워 및 제2 디시 펄스를 인가하며, 그리고 일정 시점부터 다음 제1 사이클이 시작되는 시점까지 디시 펄스의 인가를 중단하면서 하부 전극에 제2 크기보다 작은 제3 크기의 RF 펄스 파워를 인가한다.
다른 예에 따른 플라즈마를 이용한 반도체소자 식각장치는, 하부 전극과, 하부 전극에 연결되는 RF 펄스 파워 발생부와, 하부 전극과 대향하도록 배치되는 상부 전극과, 상부 전극에 연결되는 디시(DC) 펄스 발생부와, 그리고 RF 신호 발생부로부터 하부 전극에 인가되는 RF 펄스 파워와, 디시(DC) 펄스 발생부로부터 상부 전극에 인가되는 디시 펄스의 크기 및 주기를 제어하는 컨트롤러를 포함하며, 컨트롤러는, 식각이 이루어지는 제1 사이클들 동안 하부 전극 및 상부 전극에 각각 제1 크기의 RF 펄스 파워 및 디시 펄스를 인가하고, 제1 사이클들 사이의 제2 사이클 중 제1 사이클이 끝나는 시점에서 일정 시점까지 디시 펄스의 인가를 중단하면서 하부 전극에 제1 크기보다 큰 제2 크기의 RF 펄스 파워를 인가하며, 그리고 일정 시점부터 다음 제1 사이클이 시작되는 시점까지 디시 펄스의 인가를 중단하면서 하부 전극에 제1 크기보다 작은 제3 크기의 RF 펄스 파워를 인가한다.
또 다른 예에 따른 플라즈마를 이용한 반도체소자 식각장치는, 하부 전극과, 하부 전극에 연결되는 RF 펄스 파워 발생부와, 하부 전극과 대향하도록 배치되는 상부 전극과, 상부 전극에 연결되는 디시(DC) 펄스 발생부와, 그리고 RF 신호 발생부로부터 하부 전극에 인가되는 RF 펄스 파워와, 디시(DC) 펄스 발생부로부터 상부 전극에 인가되는 디시 펄스의 크기 및 주기를 제어하는 컨트롤러를 포함하며, 컨트롤러는, 식각이 이루어지는 제1 사이클들 동안 하부 전극 및 상부 전극에 각각 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 인가하고, 제1 사이클들 사이의 제2 사이클 중 상기 제1 사이클이 끝나는 시점에서 일정 시점까지 하부 전극 및 상부 전극에 각각 제1 크기보다 큰 제2 크기의 RF 펄스 파워 및 제2 디시 펄스를 인가하며, 그리고 일정 시점부터 다음 제1 사이클이 시작되는 시점까지 제2 크기의 RF 펄스 파워의 인가를 유지하면서 디시 펄스의 인가를 중단한다.
또 다른 예에 따른 플라즈마를 이용한 반도체소자 식각장치는, 하부 전극과, 하부 전극에 연결되는 RF 펄스 파워 발생부와, 하부 전극과 대향하도록 배치되는 상부 전극과, 상부 전극에 연결되는 디시(DC) 펄스 발생부와, 그리고 RF 신호 발생부로부터 하부 전극에 인가되는 RF 펄스 파워와, 디시(DC) 펄스 발생부로부터 상부 전극에 인가되는 디시 펄스의 크기 및 주기를 제어하는 컨트롤러를 포함하며, 컨트롤러는, 식각이 이루어지는 제1 사이클들 동안 하부 전극 및 상부 전극에 각각 제1 크기의 RF 펄스 파워 및 디시 펄스를 인가하고, 제1 사이클들 사이의 제2 사이클 동안 디시 펄스의 인가를 중단하면서 하부 전극에 제1 크기보다 작은 제2 크기의 RF 펄스 파워를 인가한다.
또 다른 예에 따른 플라즈마를 이용한 반도체소자 식각장치는, 하부 전극과, 하부 전극에 연결되는 RF 펄스 파워 발생부와, 하부 전극과 대향하도록 배치되는 상부 전극과, 상부 전극에 연결되는 디시(DC) 펄스 발생부와, 그리고 RF 신호 발생부로부터 하부 전극에 인가되는 RF 펄스 파워와, 디시(DC) 펄스 발생부로부터 상부 전극에 인가되는 디시 펄스의 크기 및 주기를 제어하는 컨트롤러를 포함하며, 컨트롤러는, 식각이 이루어지는 제1 사이클들 동안 하부 전극 및 상부 전극에 각각 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 인가하고, 제1 사이클들 사이의 제2 사이클 중 제1 사이클이 끝나는 시점에서 일정 시점까지 RF 펄스 파워의 인가를 중단하면서 상부 전극에 제2 디시 펄스를 인가하며, 그리고 일정 시점부터 다음 제1 사이클이 시작되는 시점까지 RF 펄스 파워의 인가를 계속 중단하면서 디시 펄스의 인가를 중단한다.
일 예에 따른 플라즈마를 이용한 반도체소자 식각방법은, RF 펄스 파워가 인가되는 하부 전극 및 디시(DC) 펄스가 인가되는 상부 전극을 갖는 플라즈마 식각 챔버 내의 하부 전극 위에 식각 대상물을 로딩시키는 단계와, 식각 대상물에 대해 일정 주기로 플라즈마 식각이 이루어지도록 하는 제1 사이클들 동안 하부 전극 및 상부 전극에 각각 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 인가하는 단계와, 제1 사이클들 사이의 제2 사이클 중 제1 사이클이 끝나는 시점에서 일정 시점까지 상기 하부 전극 및 상부 전극에 각각 제1 크기보다 작은 제2 크기의 RF 펄스 파워 및 제2 디시 펄스를 인가하는 단계와, 그리고 일정 시점부터 다음 제1 사이클이 시작되는 시점까지 디시 펄스의 인가를 중단하면서 하부 전극에 제2 크기보다 작은 제3 크기의 RF 펄스 파워를 인가하는 단계를 포함한다.
다른 예에 따른 플라즈마를 이용한 반도체소자 식각방법은, RF 펄스 파워가 인가되는 하부 전극 및 디시(DC) 펄스가 인가되는 상부 전극을 갖는 플라즈마 식각 챔버 내의 하부 전극 위에 식각 대상물을 로딩시키는 단계와, 식각 대상물에 대해 일정 주기로 플라즈마 식각이 이루어지도록 하는 제1 사이클들 동안 하부 전극 및 상부 전극에 각각 제1 크기의 RF 펄스 파워 및 디시 펄스를 인가하는 단계와, 제1 사이클들 사이의 제2 사이클 중 제1 사이클이 끝나는 시점에서 일정 시점까지 디시 펄스의 인가를 중단하면서 하부 전극에 제1 크기보다 큰 제2 크기의 RF 펄스 파워를 인가하는 단계와, 그리고 일정 시점부터 다음 제1 사이클이 시작되는 시점까지 디시 펄스의 인가를 중단하면서 하부 전극에 제1 크기보다 작은 제3 크기의 RF 펄스 파워를 인가하는 단계를 포함한다.
또 다른 예에 따른 플라즈마를 이용한 반도체소자 식각방법은, RF 펄스 파워가 인가되는 하부 전극 및 디시(DC) 펄스가 인가되는 상부 전극을 갖는 플라즈마 식각 챔버 내의 하부 전극 위에 식각 대상물을 로딩시키는 단계와, 식각 대상물에 대해 일정 주기로 플라즈마 식각이 이루어지도록 하는 제1 사이클들 동안 하부 전극 및 상부 전극에 각각 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 인가하는 단계와, 제1 사이클들 사이의 제2 사이클 중 제1 사이클이 끝나는 시점에서 일정 시점까지 하부 전극 및 상부 전극에 각각 제1 크기보다 큰 제2 크기의 RF 펄스 파워 및 제2 디시 펄스를 인가하는 단계와, 그리고 일정 시점부터 다음 제1 사이클이 시작되는 시점까지 제2 크기의 RF 펄스 파워의 인가를 유지하면서 디시 펄스의 인가를 중단하는 단계를 포함한다.
또 다른 예에 따른 플라즈마를 이용한 반도체소자 식각방법은, RF 펄스 파워가 인가되는 하부 전극 및 디시(DC) 펄스가 인가되는 상부 전극을 갖는 플라즈마 식각 챔버 내의 하부 전극 위에 식각 대상물을 로딩시키는 단계와, 식각 대상물에 대해 일정 주기로 플라즈마 식각이 이루어지도록 하는 제1 사이클들 동안 하부 전극 및 상부 전극에 각각 제1 크기의 RF 펄스 파워 및 디시 펄스를 인가하는 단계와, 그리고 제1 사이클들 사이의 제2 사이클 동안 디시 펄스의 인가를 중단하면서 하부 전극에 제1 크기보다 작은 제2 크기의 RF 펄스 파워를 인가하는 단계를 포함한다.
또 다른 예에 따른 플라즈마를 이용한 반도체소자 식각방법은, RF 펄스 파워가 인가되는 하부 전극 및 디시(DC) 펄스가 인가되는 상부 전극을 갖는 플라즈마 식각 챔버 내의 하부 전극 위에 식각 대상물을 로딩시키는 단계와, 식각 대상물에 대해 일정 주기로 플라즈마 식각이 이루어지도록 하는 제1 사이클들 동안 하부 전극 및 상부 전극에 각각 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 인가하는 단계와, 제1 사이클들 사이의 제2 사이클 중 상기 제1 사이클이 끝나는 시점에서 일정 시점까지 RF 펄스 파워의 인가를 중단하면서 상부 전극에 제2 디시 펄스를 인가하는 단계와, 그리고 일정 시점부터 다음 제1 사이클이 시작되는 시점까지 RF 펄스 파워의 인가를 계속 중단하면서 디시 펄스의 인가를 중단하는 단계를 포함한다.
일 예에 따른 플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법에 따르면, 식각대상층 표면에 이온들이 적층되는 현상을 방지하는 동시에 식가대상층 표면에 이온들이 적층되더라도 적층된 이온들이 효율적으로 중성화되도록 하여 아킹의 발생을 최소화하고, 이에 따라 공정 조건을 다양하게 설정함으로써 생산성을 향상시킬 수 있는 이점이 제공된다.
도 1은 본 개시의 일 예에 따른 플라즈마를 이용한 식각장치를 나타내 보인 도면이다.
도 2는 도 1의 플라즈마를 이용한 식각장치의 컨트롤러의 일 예를 나타내 보인 블록도이다.
도 3은 도 1의 플라즈마를 이용한 식각장치에 인가되는 디시(DC) 펄스와 RF 펄스 파워의 일 예를 나타내 보인 신호도이다.
도 4는 도 1의 플라즈마를 이용한 식각장치에 인가되는 디시(DC) 펄스와 RF 펄스 파워의 다른 예를 나타내 보인 신호도이다.
도 5는 도 1의 플라즈마를 이용한 식각장치에 인가되는 디시(DC) 펄스와 RF 펄스 파워의 또 다른 예를 나타내 보인 신호도이다.
도 6은 도 1의 플라즈마를 이용한 식각장치에 인가되는 디시(DC) 펄스와 RF 펄스 파워의 또 다른 예를 나타내 보인 신호도이다.
도 7은 도 1의 플라즈마를 이용한 식각장치에 인가되는 디시(DC) 펄스와 RF 펄스 파워의 또 다른 예를 나타내 보인 신호도이다.
도 1은 본 개시의 일 예에 따른 플라즈마를 이용한 식각장치를 나타내 보인 도면이다. 도 1을 참조하면, 플라즈마를 이용한 식각장치(100)는, 챔버외벽(120)에 의해 내부의 반응공간(110)이 한정된다. 반응공간(110)의 하부에는 하부 전극(130)이 배치된다. 하부 전극(130)은 플레이튼(platen) 기능도 함께 수행하며, 이에 따라 식각대상물, 예컨대 식각대상층을 갖는 웨이퍼(200)가 하부 전극(130) 위에 배치된다. 일 예에서 웨이퍼(200)는 정전척(ESC; Electro-Static Chuck) 방식으로 하부 전극(130) 상에 안착될 수 있다. 챔버외벽(120)의 상부에는 상부 전극(140)이 배치된다. 상부 전극(140)은 가스공급라인(150)에 연결된다. 비록 도면에 나타내지는 않았지만, 상부 전극(140) 내에는 가스공급라인(150)으로부터 공급되는 가스를 반응공간(110) 내부로 공급하기 위한 적어도 하나의 가스공급경로가 제공될 수 있다. 챔버외벽(120)의 바깥쪽 하부에는 반응공간(110)을 진공으로 유지하고, 또한 반응공간(110) 내의 가스를 외부로 배출하기 위한 펌프(180)가 배치된다.
하부 전극(130)은 RF 펄스 파워 발생부(160)에 연결된다. RF 펄스 파워 발생부(160)은 하부 전극(130)으로 RF 펄스 파워를 공급한다. 일 예에서 RF 펄스 파워 발생부(160)는 RF 펄스 파워 전원을 포함할 수 있다. 상부 전극(140)은 디시(DC) 펄스 발생부(170)에 연결된다. 디시(DC) 펄스 발생부(170)는 상부 전극(140)으로 디시 펄스(DC)를 발생시킨다. 일 예에서 디시(DC) 펄스 발생부(170)는 디시(DC) 펄스 전원을 포함할 수 있다. RF 펄스 파워 발생부(160) 및 디시(DC) 펄스 발생부(170)는 컨트롤러(300)에 의해 제어된다. 컨트롤러(300)는 RF 신호 발생부(160)로부터 하부 전극(130)에 인가되는 RF 펄스 파워와, 디시(DC) 펄스 발생부(170)로부터 상부 전극(140)에 인가되는 디시(DC) 펄스의 크기 및 주기를 제어한다.
이와 같은 플라즈마를 이용한 식각장치(100)를 이용하여 식각공정을 수행하는 과정을 설명하면, 먼저 하부 전극(130) 위에 식각 대상물, 예컨대 식각대상층을 갖는 웨이퍼(200)를 로딩시킨다. 다음에 가스공급라인(150)을 통해 반응공간(110) 내로 반응가스 및 식각을 위한 소스가스를 공급하면서 RF 펄스 파워 발생부(160)로부터의 RF 펄스 파워를 하부 전극(130)에 인가한다. 이 RF 펄스 파워에 의해 반응공간(110) 내에는 플라즈마(102)가 형성된다. 이 상태에서 디시(DC) 펄스 발생부(170)로부터의 네가티브 디시(DC) 펄스를 상부 전극(140)에 인가한다. 그러면 플라즈마 상태로 있는 소스가스의 이온들은 네가티브 디시(DC) 펄스 전압에 의해 웨이퍼(200)로 가속되고, 이 가속된 이온들에 의해 웨이퍼(200)의 식각대상층에 대한 식각이 이루어진다.
도 2는 도 1의 플라즈마를 이용한 식각장치의 컨트롤러의 일 예를 나타내 보인 블록도이다. 도 2를 참조하면, 컨트롤러(300)는, RF 펄스 파워 모듈(310)과, 디시(DC) 펄스 모듈(320)과, 동기신호 발생부(330)와, 프로세서(340)와, 그리고 고전압디시(HVDC) 파워서플라이(350)를 포함하여 구성된다. RF 펄스 파워 모듈(310)은 제2 제어신호를 통해 하부 전극(도 1의 130)으로 RF 펄스 파워를 인가하는 RF 펄스 파워 발생부(160)를 제어한다. 디시(DC) 펄스 모듈(320)은 제1 제어신호를 통해 상부 전극(도 1의 140)으로 디시(DC) 펄스를 공급하는 디시(DC) 펄스 발생부(170)를 제어한다. 동기신호 발생부(330)는 디시(DC) 펄스 모듈(320)과, RF 펄스 파워 모듈(310) 및 디시(DC) 펄스 발생부(170)에 동기 신호를 공급한다. 프로세서(340)는 RF 펄스 파워 및 디시(DC) 펄스의 크기 및 주기를 제어한다. 그리고 고전압디시(HVDC) 파워서플라이(350)는 디시(DC) 펄스 발생부(170) 및 프로세서(340)에 필요한 전압을 공급한다.
도 3은 도 1의 플라즈마를 이용한 식각장치에 인가되는 디시(DC) 펄스와 RF 펄스 파워의 일 예를 나타내 보인 신호도이다. 도 3을 참조하면, 0~t1 구간은 식각이 이루어지기 전까지의 준비 구간이다. t1~t2, t3~t4, t5~t6, t7~t8 구간은 제1 사이클들, 즉 식각 사이클들(C11, C12, C13, C14)로서, 이 구간에서는 식각대상물, 에컨대 웨이퍼의 식각대상층에 대한 식각이 주로 이루어진다. t2~t3, t4~t5, t6~t7 구간은 제2 사이클들로서, 식각 사이클들(C11, C12, C13, C14) 사이의 중간 사이클(C21, C22, C23)이다. 중간 사이클(C21, C22, C23)에서는 식각보다는 식각대상물에 축적되어 있는 이온들이 제거된다.
식각 사이클들(C11, C12, C13, C14) 동안에는 제1 크기(2Vrf1)의 RF 펄스 파워(451)를 하부 전극(도 1의 130)으로 인가하고, 제1 크기(Vdc1)의 네가티브 디시(DC) 펄스(461)를 상부 전극(도 1의 140)으로 인가한다. RF 펄스 파워(451)에 의해 형성되는 플라즈마 상태의 소스가스 이온들이 네가티브 디시(DC) 펄스(461)에 의해 웨이퍼로 가속되고, 이 가속된 이온들에 의해 웨이퍼의 식각대상층에 대한 식각이 이루어진다.
식각 사이클들(C11, C12, C13, C14) 사이의 중간 사이클(C21, C22, C23) 중 식각 사이클들(C11, C12, C13, C14)이 끝나는 시점(t2, t4, t6, t8)에서 일정 시점(t2', t4', t6', t8')까지, 하부 전극(도 1의 130)에는 제1 크기(2Vrf1)보다 작은 제2 크기(2Vrf2)의 RF 펄스 파워(452)를 인가하고, 상부 전극(도 1의 140)에는 포지티브 디시(DC) 펄스(462)를 인가한다. 포지티브 디시(DC) 펄스(462)의 크기(Vdc2)는 네가티브 디시(DC) 펄스(461)의 크기(Vdc1)보다 작을 수 있다. 제2 크기(2Vrf2)의 RF 펄스 파워(452)가 인가됨에 따라 반응공간(110) 내에는 일정 양의 플라즈마 상태의 양이온들이 유지되며, 이 양이온들은 제2 포지티브 디시(DC) 펄스(462)에 의해 식각대상층을 향해 가속된다. 그리고 식각대상층에 축적되어 있는 음이온들과 결합하며, 이에 따라 식각대상층에 축적되어 있던 음이온들이 중성화된다.
일정 시점(t2', t4', t6', t8')부터 다음 식각 사이클들(C12, C13, C14)이 시작되는 시점(t3, t5, t7)까지 디시(DC) 펄스의 인가를 중단하면서 하부 전극(도 1의 130)에 제2 크기(2Vrf2)보다 작은 제3 크기(2Vrf3)의 RF 펄스 파워(453)를 인가한다. 제3 크기(2Vrf3)의 RF 펄스 파워(453)가 인가됨에 따라 반응공간(110) 내에는 일정 양의 플라즈마 상태의 양이온들이 유지될 수 있으며, 이 양이온들 중 일부는 식각대상층에 축적되거나 식각대상층으로부터 분리되어 있는 음이온들을 중성화시킨다.
한편 첫번째 식각 사이클(C11)이 시작되는 시점까지인 0~t1 구간동안, 하부 전극(도 1의 130)에는 제3 크기(2Vrf3)의 RF 펄스 파워(450)를 인가하여 반응공간(도 1의 110) 내에 플라즈마 상태의 식각가스 이온들이 생성되도록 한다. 이 0~t1 구간동안 상부 전극(도 1의 140)에 디시(DC) 펄스는 인가되지 않는다.
도 4는 도 1의 플라즈마를 이용한 식각장치에 인가되는 디시(DC) 펄스와 RF 펄스 파워의 다른 예를 나타내 보인 신호도이다. 도 4를 참조하면, 0~t1 구간은 식각이 이루어지기 전까지의 준비 구간이다. t1~t2, t3~t4, t5~t6, t7~t8 구간은 제1 사이클들, 즉 식각 사이클들(C11, C12, C13, C14)로서, 이 구간에서는 식각대상물, 에컨대 웨이퍼의 식각대상층에 대한 식각이 주로 이루어진다. t2~t3, t4~t5, t6~t7 구간은 제2 사이클들로서, 식각 사이클들(C11, C12, C13, C14) 사이의 중간 사이클(C21, C22, C23)이다. 중간 사이클(C21, C22, C23)에서는 식각보다는 식각대상물에 축적되어 있는 이온들이 제거된다.
식각 사이클들(C11, C12, C13, C14) 동안에는 제1 크기(2Vrf1)의 RF 펄스 파워(551)를 하부 전극(도 1의 130)으로 인가하고, 일정 크기(Vdc)의 네가티브 디시(DC) 펄스(561)를 상부 전극(도 1의 140)으로 인가한다. RF 펄스 파워(551)에 의해 형성되는 플라즈마 상태의 소스가스 이온들이 네가티브 디시(DC) 펄스(461)에 의해 웨이퍼로 가속되고, 이 가속된 이온들에 의해 웨이퍼의 식각대상층에 대한 식각이 이루어진다.
식각 사이클들(C11, C12, C13, C14) 사이의 중간 사이클(C21, C22, C23) 중 식각 사이클들(C11, C12, C13, C14)이 끝나는 시점(t2, t4, t6, t8)에서 일정 시점(t2', t4', t6', t8')까지, 하부 전극(도 1의 130)에는 제1 크기(2Vrf1)보다 큰 제2 크기(2Vrf2)의 RF 펄스 파워(552)가 인가되고, 상부 전극(도 1의 140)에는 디시(DC) 펄스의 인가를 중단한다. 제2 크기(2Vrf2)의 RF 펄스 파워(552)가 인가됨에 따라 반응공간(110) 내에는 일정 양의 플라즈마 상태의 양이온들이 유지되며, 이 양이온들 중 일부는 식각대상층에 축적되어 있는 음이온들을 중성화시킨다.
일정 시점(t2', t4', t6', t8')부터 다음 식각 사이클들(C12, C13, C14)이 시작되는 시점(t3, t5, t7)까지 계속 디시(DC) 펄스의 인가를 중단하면서 하부 전극(도 1의 130)에 제1 크기(2Vrf1)보다 작은 제3 크기(2Vrf3)의 RF 펄스 파워(553)를 인가한다. 제3 크기(2Vrf3)의 RF 펄스 파워(553)가 인가됨에 따라 반응공간(110) 내에는 일정 양의 플라즈마 상태의 양이온들이 유지될 수 있으며, 이 양이온들 중 일부는 식각대상층에 축적되거나 식각대상층으로부터 분리되어 있는 음이온들을 중성화시킨다.
한편 첫번째 식각 사이클(C11)이 시작되는 시점까지인 0~t1 구간동안, 하부 전극(도 1의 130)에는 제3 크기(2Vrf3)의 RF 펄스 파워(550)를 인가하여 반응공간(도 1의 110) 내에 플라즈마 상태의 식각가스 이온들이 생성되도록 한다. 이 0~t1 구간동안 상부 전극(도 1의 140)에 디시(DC) 펄스는 인가되지 않는다.
도 5는 도 1의 플라즈마를 이용한 식각장치에 인가되는 디시(DC) 펄스와 RF 펄스 파워의 또 다른 예를 나타내 보인 신호도이다. 도 5를 참조하면, 0~t1, t2~t3, t4~t5, t6~t7 구간은 제1 사이클들, 즉 식각 사이클들(C11, C12, C13, C14)로서, 이 구간에서는 식각대상물, 에컨대 웨이퍼의 식각대상층에 대한 식각이 주로 이루어진다. t1~t2, t3~t4, t5~t6, t7~t8 구간은 제2 사이클들로서, 식각 사이클들(C11, C12, C13, C14) 사이의 중간 사이클(C21, C22, C23, C24)이다. 중간 사이클(C21, C22, C23, C24)에서는 식각보다는 식각대상물에 축적되어 있는 이온들이 제거된다.
식각 사이클들(C11, C12, C13, C14) 동안에는 제1 크기(2Vrf1)의 RF 펄스 파워(651)를 하부 전극(도 1의 130)으로 인가하고, 제1 크기(Vdc1)의 네가티브 디시(DC) 펄스(661)를 상부 전극(도 1의 140)으로 인가한다. RF 펄스 파워(651)에 의해 형성되는 플라즈마 상태의 소스가스 이온들이 네가티브 디시(DC) 펄스(661)에 의해 웨이퍼로 가속되고, 이 가속된 이온들에 의해 웨이퍼의 식각대상층에 대한 식각이 이루어진다.
식각 사이클들(C11, C12, C13, C14) 사이의 중간 사이클(C21, C22, C23, C24) 중 식각 사이클들(C11, C12, C13, C14)이 끝나는 시점(t1, t3, t5, t7)에서 일정 시점(t1', t3', t5', t7')까지, 하부 전극(도 1의 130)에는 제1 크기(2Vrf1)보다 큰 제2 크기(2Vrf2)의 RF 펄스 파워(652)를 인가하고, 상부 전극(도 1의 140)에는 포지티브 디시(DC) 펄스(462)를 인가한다. 포지티브 디시(DC) 펄스(662)의 크기(Vdc2)은 네가티브 디시(DC) 펄스(661)의 크기(Vdc1)보다 작을 수 있다. 제2 크기(2Vrf2)의 RF 펄스 파워(652)가 인가됨에 따라 반응공간(110) 내에는 일정 양의 플라즈마 상태의 양이온들이 유지되면서 추가적으로 생성될 수 있으며, 이 양이온들은 포지티브 디시(DC) 펄스(662)에 의해 식각대상층을 향해 가속된다. 그리고 식각대상층에 축적되어 있는 음이온들과 결합하며, 이에 따라 식각대상층에 축적되어 있던 음이온들이 중성화된다.
일정 시점(t1', t3', t5', t7')부터 다음 식각 사이클들(C12, C13, C14)이 시작되는 시점(t2, t4, t6, t8)까지 디시(DC) 펄스의 인가를 중단하면서 하부 전극(도 1의 130)에는 제2 크기(2Vrf1)의 RF 펄스 파워(653)가 계속 인가되도록 한다. 제2 크기(2Vrf2)의 RF 펄스 파워(652)가 인가됨에 따라 반응공간(110) 내에는 일정 양의 플라즈마 상태의 양이온들이 유지될 수 있으며, 이 양이온들 중 일부는 식각대상층에 축적되거나 식각대상층으로부터 분리되어 있는 음이온들을 중성화시킨다.
도 6은 도 1의 플라즈마를 이용한 식각장치에 인가되는 디시(DC) 펄스와 RF 펄스 파워의 또 다른 예를 나타내 보인 신호도이다. 도 6을 참조하면, 0~t1 구간은 식각이 이루어지기 전까지의 준비 구간이다. t1~t2, t3~t4, t5~t6, t7~t8 구간은 제1 사이클들, 즉 식각 사이클들(C11, C12, C13, C14)로서, 이 구간에서는 식각대상물, 에컨대 웨이퍼의 식각대상층에 대한 식각이 주로 이루어진다. t2~t3, t4~t5, t6~t7 구간은 제2 사이클들로서, 식각 사이클들(C11, C12, C13, C14) 사이의 중간 사이클(C21, C22, C23)이다. 중간 사이클(C21, C22, C23)에서는 식각보다는 식각대상물에 축적되어 있는 이온들이 제거된다.
식각 사이클들(C11, C12, C13, C14) 동안에는 제1 크기(2Vrf1)의 RF 펄스 파워(751)를 하부 전극(도 1의 130)으로 인가하고, 일정 크기(Vdc)의 네가티브 디시(DC) 펄스(761)를 상부 전극(도 1의 140)으로 인가한다. RF 펄스 파워(751)에 의해 형성되는 플라즈마 상태의 소스가스 이온들이 네가티브 디시(DC) 펄스(761)에 의해 웨이퍼로 가속되고, 이 가속된 이온들에 의해 웨이퍼의 식각대상층에 대한 식각이 이루어진다.
식각 사이클들(C11, C12, C13, C14) 사이의 중간 사이클(C21, C22, C23) 동안에 하부 전극(도 1의 130)에는 제1 크기(2Vrf1)보다 작은 제2 크기(2Vrf2)의 RF 펄스 파워(752)를 인가하고, 상부 전극(도 1의 140)에는 디시(DC) 펄스의 인가를 중단한다. 제2 크기(2Vrf2)의 RF 펄스 파워(752)가 인가됨에 따라 반응공간(110) 내에는 일정 양의 플라즈마 상태의 양이온들이 유지되며, 이 양이온들 중 일부는 식각대상층에 축적되어 있는 음이온들을 중성화시킨다.
한편 첫번째 식각 사이클(C11)이 시작되는 시점까지인 0~t1 구간동안, 하부 전극(도 1의 130)에는 제2 크기(2Vrf2)의 RF 펄스 파워(750)를 인가하여 반응공간(도 1의 110) 내에 플라즈마 상태의 식각가스 이온들이 생성되도록 한다. 이 0~t1 구간동안 상부 전극(도 1의 140)에 디시(DC) 펄스는 인가되지 않는다.
도 7은 도 1의 플라즈마를 이용한 식각장치에 인가되는 디시(DC) 펄스와 RF 펄스 파워의 또 다른 예를 나타내 보인 신호도이다. 도 7을 참조하면, 0~t1, t2~t3, t4~t5, t6~t7 구간은 제1 사이클들, 즉 식각 사이클들(C11, C12, C13, C14)로서, 이 구간에서는 식각대상물, 에컨대 웨이퍼의 식각대상층에 대한 식각이 주로 이루어진다. t1~t2, t3~t4, t5~t6, t7~t8 구간은 제2 사이클들로서, 식각 사이클들(C11, C12, C13, C14) 사이의 중간 사이클(C21, C22, C23, C24)이다. 중간 사이클(C21, C22, C23, C24)에서는 식각보다는 식각대상물에 축적되어 있는 이온들이 제거된다.
식각 사이클들(C11, C12, C13, C14) 동안에는 제1 크기(2Vrf1)의 RF 펄스 파워(851)를 하부 전극(도 1의 130)에 인가하고, 제1 크기(Vdc1)의 네가티브 디시(DC) 펄스(861)를 상부 전극(도 1의 140)에 인가한다. RF 펄스 파워(851)에 의해 형성되는 플라즈마 상태의 소스가스 이온들이 네가티브 디시(DC) 펄스(861)에 의해 웨이퍼로 가속되고, 이 가속된 양이온들에 의해 웨이퍼의 식각대상층에 대한 식각이 이루어진다.
식각 사이클들(C11, C12, C13, C14) 사이의 중간 사이클(C21, C22, C23, C24) 중 식각 사이클들(C11, C12, C13, C14)이 끝나는 시점(t1, t3, t5, t7)에서 일정 시점(t1', t3', t5', t7')까지, 하부 전극(도 1의 130)으로의 RF 펄스 파워의 인가를 중단하고, 상부 전극(도 1의 140)에 포지티브 디시(DC) 펄스(862)를 인가한다. 포지티브 디시(DC) 펄스(862)의 크기(Vdc2)는 네가티브 디시(DC) 펄스(861)의 크기(Vdc1)보다 작을 수 있다. 포지티브 디시(DC) 펄스(862)가 인가됨에 따라 반응공간(110) 내에 남아있는 플라즈마 상태의 양이온들은 식각대상층에 축적되어 있는 음이온들과 결합하며, 이에 따라 식각대상층에 축적되어 있던 음이온들이 중성화된다.
일정 시점(t1', t3', t5', t7')부터 다음 식각 사이클들(C12, C13, C14)이 시작되는 시점(t2, t4, t6, t8)까지 RF 펄스 파워 및 디시(DC) 펄스의 인가를 중단하면서 식각대상층에 축적되어 있던 음이온들에 대한 중성화가 이루어지도록 한다.
100...플라즈마를 이용한 반도체소자 식각장치
110...반응 공간 120...외벽
130...하부 전극 140...상부 전극
150...가스공급라인 160...RF펄스 파워 발생부
170...디시(DC) 펄스 발생부 200...웨이퍼
300...컨트롤러

Claims (39)

  1. 하부 전극;
    상기 하부 전극에 연결되어 RF 펄스 파워를 상기 하부 전극에 인가하는 RF 펄스 파워 발생부;
    상기 하부 전극과 대향하도록 배치되는 상부 전극;
    상기 상부 전극에 연결되어 디시 펄스를 상기 상부 전극에 인가하는 디시(DC) 펄스 발생부; 및
    식각이 이루어지기 전까지의 준비기간과, 식각이 이루어지는 제1 사이클들과, 상기 제1 사이클들 사이에서 식각대상층에 축적되어 있는 이온들이 제거되는 제2 사이클에서의 상기 RF 펄스 파워 및 디시 펄스의 크기 및 주기를 제어하는 컨트롤러를 포함하며,
    상기 컨트롤러는,
    상기 준비기간 동안, 플라즈마 상태의 식각가스 이온들이 생성되도록 하는 제3 크기의 RF 펄스 파워를 인가하고,
    상기 제1 사이클들 동안, 상기 하부 전극 및 상부 전극에 상기 제3 크기보다 큰 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 각각 인가하며, 그리고
    상기 제2 사이클 동안, 상기 하부 전극 및 상부 전극에 상기 제1 크기와 상기 제3 크기 사이의 제2 크기의 RF 펄스 파워 및 제2 디시 펄스를 각각 인가하여 플라즈마 상태의 양이온들이 유지되도록 한 후에, 상기 디시 펄스의 인가를 중단하면서 상기 하부 전극에 상기 제3 크기의 RF 펄스 파워를 인가하는 플라즈마를 이용한 반도체소자 식각장치.
  2. 제1항에 있어서,
    상기 제1 디시 펄스는 네가티브 값을 갖고 상기 제2 디시 펄스는 포지티브 값을 갖는 플라즈마를 이용한 반도체소자 식각장치.
  3. 제2항에 있어서,
    상기 제2 디시 펄스는 상기 제1 디시 펄스의 크기보다 작은 크기를 갖는 플라즈마를 이용한 반도체소자 식각장치.
  4. 삭제
  5. 삭제
  6. 하부 전극;
    상기 하부 전극에 연결되어 RF 펄스 파워를 상기 하부 전극에 인가하는 RF 펄스 파워 발생부;
    상기 하부 전극과 대향하도록 배치되는 상부 전극;
    상기 상부 전극에 연결되어 디시 펄스를 상기 상부 전극에 인가하는 디시(DC) 펄스 발생부; 및
    식각이 이루어지기 전까지의 준비기간과, 식각이 이루어지는 제1 사이클들과, 상기 제1 사이클들 사이에서 식각대상층에 축적되어 있는 이온들이 제거되는 제2 사이클에서의 상기 RF 펄스 파워 및 디시 펄스의 크기 및 주기를 제어하는 컨트롤러를 포함하며,
    상기 컨트롤러는,
    상기 준비기간 동안 플라즈마 상태의 식각가스 이온들이 생성되도록 하는 제3 크기의 RF 펄스 파워를 인가하고,
    상기 제1 사이클들 동안, 상기 하부 전극 및 상부 전극에 상기 제3 크기보다 큰 제1 크기의 RF 펄스 파워 및 디시 펄스를 각각 인가하며, 그리고
    상기 제2 사이클 동안, 상기 디시 펄스의 인가를 중단하면서 상기 하부 전극에 상기 제1 크기보다 큰 제2 크기의 RF 펄스 파워를 인가하여 플라즈마 상태의 양이온들이 유지되도록 한 후에, 상기 하부 전극에 상기 제3 크기의 RF 펄스 파워를 인가하는 플라즈마를 이용한 반도체소자 식각장치.
  7. 제6항에 있어서,
    상기 디시 펄스는 네가티브 값을 갖는 플라즈마를 이용한 반도체소자 식각장치.
  8. 삭제
  9. 삭제
  10. 하부 전극;
    상기 하부 전극에 연결되어 RF 펄스 파워를 상기 하부 전극에 인가하는 RF 펄스 파워 발생부;
    상기 하부 전극과 대향하도록 배치되는 상부 전극;
    상기 상부 전극에 연결되어 디시 펄스를 상기 상부 전극에 인가하는 디시(DC) 펄스 발생부; 및
    식각이 이루어지는 제1 사이클들과, 상기 제1 사이클들 사이에서 식각대상층에 축적되어 있는 이온들이 제거되는 제2 사이클에서의 상기 RF 펄스 파워 및 디시 펄스의 크기 및 주기를 제어하는 컨트롤러를 포함하며,
    상기 컨트롤러는,
    상기 제1 사이클 동안, 상기 하부 전극 및 상부 전극에 식각이 이루어지도록 플라즈마 상태의 가스를 발생시키는 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 각각 인가하고, 그리고
    상기 제2 사이클 동안, 상기 하부 전극 및 상부 전극에 각각 제1 크기보다 큰 제2 크기의 RF 펄스 파워 및 제2 디시 펄스를 인가하여 플라즈마 상태의 양이온들이 유지되도록 한 후에, 상기 제2 크기의 RF 펄스 파워의 인가를 유지하면서 상기 제2 디시 펄스의 인가를 중단하는 플라즈마를 이용한 반도체소자 식각장치.
  11. 제10항에 있어서,
    상기 제1 디시 펄스는 네가티브 값을 갖고 상기 제2 디시 펄스는 포지티브 값을 갖는 플라즈마를 이용한 반도체소자 식각장치.
  12. 제11항에 있어서,
    상기 제2 디시 펄스는 상기 제1 디시 펄스의 크기보다 작은 크기를 갖는 플라즈마를 이용한 반도체소자 식각장치.
  13. 삭제
  14. 하부 전극;
    상기 하부 전극에 연결되어 RF 펄스 파워를 상기 하부 전극에 인가하는 RF 펄스 파워 발생부;
    상기 하부 전극과 대향하도록 배치되는 상부 전극;
    상기 상부 전극에 연결되어 디시 펄스를 상기 상부 전극에 인가하는 디시(DC) 펄스 발생부; 및
    식각이 이루어지기 전까지의 준비기간과, 식각이 이루어지는 제1 사이클들과, 상기 제1 사이클들 사이에서 식각대상층에 축적되어 있는 이온들이 제거되는 제2 사이클에서의 상기 RF 펄스 파워 및 디시 펄스의 크기 및 주기를 제어하는 컨트롤러를 포함하며,
    상기 컨트롤러는,
    상기 준비기간 동안 플라즈마 상태의 식각가스 이온들이 생성되도록 하는 제2 크기의 RF 펄스 파워를 인가하고,
    상기 제1 사이클 동안, 상기 하부 전극 및 상부 전극에 각각 상기 제2 크기보다 큰 제1 크기의 RF 펄스 파워 및 디시 펄스를 인가하고, 그리고
    상기 제2 사이클 동안, 상기 디시 펄스의 인가를 중단하면서 상기 하부 전극에 상기 제2 크기의 RF 펄스 파워를 인가하는 플라즈마를 이용한 반도체소자 식각장치.
  15. 제14항에 있어서,
    상기 디시 펄스는 포지티브 값을 갖는 플라즈마를 이용한 반도체소자 식각장치.
  16. 삭제
  17. 삭제
  18. 하부 전극;
    상기 하부 전극에 연결되어 RF 펄스 파워를 상기 하부 전극에 인가하는 RF 펄스 파워 발생부;
    상기 하부 전극과 대향하도록 배치되는 상부 전극;
    상기 상부 전극에 연결되어 디시 펄스를 상기 상부 전극에 인가하는 디시(DC) 펄스 발생부; 및
    식각이 이루어지는 제1 사이클들과, 상기 제1 사이클들 사이에서 식각대상층에 축적되어 있는 이온들이 제거되는 제2 사이클에서의 상기 RF 펄스 파워 및 디시 펄스의 크기 및 주기를 제어하는 컨트롤러를 포함하며,
    상기 컨트롤러는,
    상기 제1 사이클 동안, 상기 하부 전극 및 상부 전극에 식각이 이루어지도록 플라즈마 상태의 가스를 발생시키는 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 각각 인가하고, 그리고
    상기 제2 사이클 동안, 상기 RF 펄스 파워의 인가를 중단하면서 상기 상부 전극에 제2 디시 펄스를 인가하여 플라즈마 상태의 양이온들이 유지되도록 한 후에, 상기 디시 펄스의 인가도 중단하는 플라즈마를 이용한 반도체소자 식각장치.
  19. 제18항에 있어서,
    상기 제1 디시 펄스는 네가티브 값을 갖고 상기 제2 디시 펄스는 포지티브 값을 갖는 플라즈마를 이용한 반도체소자 식각장치.
  20. 제19항에 있어서,
    상기 제2 디시 펄스는 상기 제1 디시 펄스의 크기보다 작은 크기를 갖는 플라즈마를 이용한 반도체소자 식각장치.
  21. RF 펄스 파워가 인가되는 하부 전극 및 디시(DC) 펄스가 인가되는 상부 전극을 갖는 플라즈마 식각 챔버 내의 상기 하부 전극 위에 식각 대상물을 로딩시키는 단계;
    식각이 이루어지기 전까지의 준비기간 동안 플라즈마 상태의 식각가스 이온들이 생성되도록 하는 제3 크기의 RF 펄스 파워를 인가하는 단계;
    상기 식각 대상물에 대한 식각이 이루어지는 제1 사이클들 동안, 상기 하부 전극 및 상부 전극에 각각 상기 제3 크기보다 큰 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 인가하는 단계; 및
    상기 제1 사이클들 사이에서 상기 식각 대상물에 축적되어 있는 이온들이 제거되는 제2 사이클 동안, 상기 하부 전극 및 상부 전극에 각각 상기 제1 크기 및 제3 크기 사이의 제2 크기의 RF 펄스 파워 및 제2 디시 펄스를 인가하여 플라즈마 상태의 양이온들이 유지되도록 한 후에, 상기 디시 펄스의 인가를 중단하면서 상기 하부 전극에 상기 제3 크기의 RF 펄스 파워를 인가하는 단계를 포함하는 플라즈마를 이용한 반도체소자 식각 방법
  22. 제21항에 있어서,
    상기 제1 디시 펄스는 네가티브 값을 갖고 상기 제2 디시 펄스는 포지티브 값을 갖는 플라즈마를 이용한 반도체소자 식각방법.
  23. 제22항에 있어서,
    상기 제2 디시 펄스는 상기 제1 디시 펄스의 크기보다 작은 크기를 갖는 플라즈마를 이용한 반도체소자 식각방법.
  24. 삭제
  25. 삭제
  26. RF 펄스 파워가 인가되는 하부 전극 및 디시(DC) 펄스가 인가되는 상부 전극을 갖는 플라즈마 식각 챔버 내의 상기 하부 전극 위에 식각 대상물을 로딩시키는 단계;
    식각이 이루어지기 전까지의 준비기간 동안 플라즈마 상태의 식각가스 이온들이 생성되도록 하는 제3 크기의 RF 펄스 파워를 인가하는 단계;
    상기 식각 대상물에 대한 식각이 이루어지는 제1 사이클들 동안, 상기 하부 전극 및 상부 전극에 상기 제3 크기보다 큰 제1 크기의 RF 펄스 파워 및 디시 펄스를 각각 인가하는 단계; 및
    상기 제1 사이클들 사이의 제2 사이클 동안, 상기 디시 펄스의 인가를 중단하면서 상기 하부 전극에 상기 제1 크기보다 큰 제2 크기의 RF 펄스 파워를 인가하여 플라즈마 상태의 양이온들이 유지되도록 한 후에, 상기 하부 전극에 상기 제3 크기의 RF 펄스 파워를 인가하는 단계를 포함하는 플라즈마를 이용한 반도체소자 식각방법.
  27. 제26항에 있어서,
    상기 디시 펄스는 네가티브 값을 갖는 플라즈마를 이용한 반도체소자 식각방법.
  28. 삭제
  29. 삭제
  30. RF 펄스 파워가 인가되는 하부 전극 및 디시(DC) 펄스가 인가되는 상부 전극을 갖는 플라즈마 식각 챔버 내의 상기 하부 전극 위에 식각 대상물을 로딩시키는 단계;
    제1 사이클들 동안 상기 하부 전극 및 상부 전극에 상기 식각 대상물에 대한 식각이 이루어지도록 하는 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 각각 인가하는 단계; 및
    상기 제1 사이클들 사이의 제2 사이클 동안, 상기 하부 전극 및 상부 전극에 상기 제1 크기보다 큰 제2 크기의 RF 펄스 파워 및 제2 디시 펄스를 인가하여 플라즈마 상태의 양이온들이 유지되도록 한 후에, 상기 제2 크기의 RF 펄스 파워의 인가를 유지하면서 상기 제2 디시 펄스의 인가를 중단하는 단계를 포함하는 플라즈마를 이용한 반도체소자 식각방법.
  31. 제30항에 있어서,
    상기 제1 디시 펄스는 네가티브 값을 갖고 상기 제2 디시 펄스는 포지티브 값을 갖는 플라즈마를 이용한 반도체소자 식각방법.
  32. 제31항에 있어서,
    상기 제2 디시 펄스는 상기 제1 디시 펄스의 크기보다 작은 크기를 갖는 플라즈마를 이용한 반도체소자 식각방법.
  33. RF 펄스 파워가 인가되는 하부 전극 및 디시(DC) 펄스가 인가되는 상부 전극을 갖는 플라즈마 식각 챔버 내의 상기 하부 전극 위에 식각 대상물을 로딩시키는 단계;
    식각이 이루어지기 전까지의 준비기간 동안 플라즈마 상태의 식각가스 이온들이 생성되도록 하는 제2 크기의 RF 펄스 파워를 인가하는 단계;
    상기 식각 대상물에 대한 식각이 이루어지는 제1 사이클들 동안, 상기 하부 전극 및 상부 전극에 상기 제2 크기보다 큰 제1 크기의 RF 펄스 파워 및 디시 펄스를 각각 인가하는 단계; 및
    상기 제1 사이클들 사이의 제2 사이클 동안, 상기 디시 펄스의 인가를 중단하면서 상기 하부 전극에 상기 제2 크기의 RF 펄스 파워를 인가하는 단계를 포함하는 플라즈마를 이용한 반도체소자 식각방법.
  34. 제33항에 있어서,
    상기 디시 펄스는 네가티브 값을 갖는 플라즈마를 이용한 반도체소자 식각방법.
  35. 삭제
  36. 삭제
  37. RF 펄스 파워가 인가되는 하부 전극 및 디시(DC) 펄스가 인가되는 상부 전극을 갖는 플라즈마 식각 챔버 내의 상기 하부 전극 위에 식각 대상물을 로딩시키는 단계;
    제1 사이클들 동안, 상기 하부 전극 및 상부 전극에 상기 식각 대상물에 대한 식각이 이루어지는 하는 제1 크기의 RF 펄스 파워 및 제1 디시 펄스를 각각 인가하는 단계; 및
    상기 제1 사이클들 사이의 제2 사이클 동안, 상기 RF 펄스 파워의 인가를 중단하면서 상기 상부 전극에 제2 디시 펄스를 인가하여 플라즈마 상태의 양이온들이 유지되도록 한 후에, 상기 디시 펄스의 인가도 중단하는 단계를 포함하는 플라즈마를 이용한 반도체소자 식각방법.
  38. 제37항에 있어서,
    상기 제1 디시 펄스는 네가티브 값을 갖고 상기 제2 디시 펄스는 포지티브 값을 갖는 플라즈마를 이용한 반도체소자 식각방법.
  39. 제38항에 있어서,
    상기 제2 디시 펄스는 상기 제1 디시 펄스의 크기보다 작은 크기를 갖는 플라즈마를 이용한 반도체소자 식각방법.
KR1020140090080A 2014-07-16 2014-07-16 플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법 KR101585945B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140090080A KR101585945B1 (ko) 2014-07-16 2014-07-16 플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140090080A KR101585945B1 (ko) 2014-07-16 2014-07-16 플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법

Publications (1)

Publication Number Publication Date
KR101585945B1 true KR101585945B1 (ko) 2016-01-18

Family

ID=55305827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140090080A KR101585945B1 (ko) 2014-07-16 2014-07-16 플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법

Country Status (1)

Country Link
KR (1) KR101585945B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022124334A1 (ja) * 2020-12-10 2022-06-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110134178A (ko) * 2010-06-08 2011-12-14 에이피티씨 주식회사 플라즈마 도핑 장치 및 방법
KR20130058416A (ko) * 2011-11-25 2013-06-04 세메스 주식회사 기판 처리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110134178A (ko) * 2010-06-08 2011-12-14 에이피티씨 주식회사 플라즈마 도핑 장치 및 방법
KR20130058416A (ko) * 2011-11-25 2013-06-04 세메스 주식회사 기판 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022124334A1 (ja) * 2020-12-10 2022-06-16 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Similar Documents

Publication Publication Date Title
KR102361782B1 (ko) 에칭 방법
US9865484B1 (en) Selective etch using material modification and RF pulsing
CN109103064B (zh) 通过rf脉冲形状进行离子能量控制
KR102418244B1 (ko) 에칭 방법
JP5390846B2 (ja) プラズマエッチング装置及びプラズマクリーニング方法
JP6141855B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2015038964A5 (ko)
TW201521111A (zh) 電漿處理被處理體之方法
JP6488150B2 (ja) プラズマ処理装置およびプラズマ処理方法
US10790168B2 (en) Plasma treatment apparatus and method of fabricating semiconductor device using the same
KR102584990B1 (ko) 고 종횡비 에칭을 위한 플라즈마 에칭 툴
US11398387B2 (en) Etching isolation features and dense features within a substrate
KR101585945B1 (ko) 플라즈마를 이용한 반도체소자 식각장치 및 이를 이용한 반도체소자 식각방법
JP6898149B2 (ja) ワークピースをプラズマエッチングする方法
JP2020031190A5 (ko)
JP2015201618A (ja) プラズマ処理方法及びプラズマ処理装置
KR102427971B1 (ko) 플라즈마 처리 방법
TW201608634A (zh) 抑制刻蝕過程中孔底部出現缺口的方法、孔的形成方法
KR101000907B1 (ko) 기판 처리 방법
TWI841698B (zh) 用於高深寬比蝕刻的電漿蝕刻工具
US20170294345A1 (en) Method and apparatus for manufacturing semiconductor device
TWI682488B (zh) 靜電夾盤表層電荷的中和方法
KR20230025248A (ko) 기판 처리 장치 및 기판 처리 장치의 잔류 전하 제거 방법
JP2020167186A5 (ko)
KR100741916B1 (ko) 플라즈마 처리장치 및 그 세정방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant