KR102418244B1 - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR102418244B1
KR102418244B1 KR1020177012095A KR20177012095A KR102418244B1 KR 102418244 B1 KR102418244 B1 KR 102418244B1 KR 1020177012095 A KR1020177012095 A KR 1020177012095A KR 20177012095 A KR20177012095 A KR 20177012095A KR 102418244 B1 KR102418244 B1 KR 102418244B1
Authority
KR
South Korea
Prior art keywords
gas
region
fluorocarbon
plasma
film thickness
Prior art date
Application number
KR1020177012095A
Other languages
English (en)
Other versions
KR20170093111A (ko
Inventor
마주 토무라
타카유키 가츠누마
마사노부 혼다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20170093111A publication Critical patent/KR20170093111A/ko
Application granted granted Critical
Publication of KR102418244B1 publication Critical patent/KR102418244B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

일실시 형태의 방법은, 1 회 이상의 시퀀스를 실행하는 공정과, 1 회 이상의 시퀀스의 실행에 의해 형성된 플루오르카본 함유막의 막 두께를 저감시키는 공정을 포함한다. 1 회 이상의 시퀀스의 각각은, 플루오르카본 가스를 포함하고 산소 가스를 포함하지 않는 처리 가스의 플라즈마를 생성함으로써, 피처리체 상에 플루오르카본 함유막을 형성하는 공정과, 플루오르카본 함유막에 포함되는 플루오르카본의 라디칼에 의해 제 1 영역을 에칭하는 공정을 포함한다. 이 방법에서는, 1 회 이상의 시퀀스와 플루오르카본 함유막의 막 두께를 저감시키는 공정의 교호의 반복이 실행된다.

Description

에칭 방법 {ETCHING METHOD}
본 발명의 실시 형태는 에칭 방법에 관한 것이며, 특히, 피처리체에 대한 플라즈마 처리에 의해, 실리콘 원자 및 산소 원자를 포함하는 제 1 영역을 당해 제 1 영역과는 상이한 재료로 구성된 제 2 영역에 대하여 선택적으로 에칭하는 방법에 관한 것이다.
전자 디바이스의 제조에 있어서는, 실리콘 원자 및 산소 원자를 포함하는 영역, 예를 들면 산화 실리콘(SiO2)으로 구성된 영역에 대하여 홀 또는 트렌치와 같은 개구를 형성하는 처리가 행해지는 경우가 있다. 이러한 처리에서는, 미국특허 제7,708,859호 명세서에 기재되어 있는 바와 같이, 일반적으로는, 플루오르카본 가스의 플라즈마에 피처리체가 노출되어 당해 영역이 에칭된다.
또한, 실리콘 원자 및 산소 원자를 포함하는 제 1 영역, 예를 들면 산화 실리콘으로 구성된 제 1 영역을 당해 제 1 영역과는 상이한 재료로 구성된 제 2 영역에 대하여 선택적으로 에칭하는 기술이 알려져 있다. 이러한 기술의 일례로서는, SAC(Self-Aligned Contact) 기술이 알려져 있다. SAC 기술에 대해서는, 일본특허공개공보 2000-307001호에 기재되어 있다.
SAC 기술의 처리 대상인 피처리체는 산화 실리콘제의 제 1 영역, 질화 실리콘제의 제 2 영역 및 마스크를 가지고 있다. 제 2 영역은 오목부를 구획 형성하도록 마련되어 있고, 제 1 영역은 당해 오목부를 매립하고 또한 제 2 영역을 덮도록 마련되어 있으며, 마스크는 제 1 영역 상에 마련되어 있고 오목부 상에 개구를 제공하고 있다. 종래의 SAC 기술에서는, 일본특허공개공보 2000-307001호에 기재되어 있는 바와 같이, 제 1 영역의 에칭을 위하여 플루오르카본 가스, 산소 가스 및 희가스를 포함하는 처리 가스의 플라즈마가 이용된다. 이 처리 가스의 플라즈마에 피처리체를 노출시킴으로써, 마스크의 개구로부터 노출된 부분에 있어서 제 1 영역이 에칭되어 상부 개구가 형성된다. 또한, 처리 가스의 플라즈마에 피처리체가 노출됨으로써, 제 2 영역에 의해 개재된 부분에 있어서 제 1 영역이 자기 정합적으로 에칭된다. 이에 의해, 상부 개구에 연속하는 하부 개구가 자기 정합적으로 형성된다.
미국특허명세서 제7,708,859호 일본특허공개공보 2000-307001호
그러나 상술한 종래의 기술에서는, 제 1 영역의 에칭 중에 제 2 영역에 허용 할 수 없는 깎임이 발생할 수 있다. 이 깎임을 억제하기 위하여 플루오르카본을 제 2 영역 상에 많이 퇴적시키는 조건을 선택하면, 플루오르카본 함유막에 의해 개구(상부 개구 및 하부 개구 중 적어도 하나)의 폭이 좁혀지며, 경우에 따라서는 개구가 폐색되는 사태가 발생한다. 즉, 제 2 영역의 깎임의 플루오르카본 함유막에 의한 억제와 플루오르카본 함유막에 의한 개구폭의 축소의 억제는 트레이드 오프의 관계에 있으며, 양자를 양립시키는 것은 곤란했다.
따라서, 실리콘 및 산소를 포함하는 제 1 영역의 에칭에 있어서, 당해 제 1 영역과는 상이한 재료로 구성된 제 2 영역의 깎임을 억제하고, 또한 플루오르카본 함유막에 의한 개구폭의 축소를 억제하는 것이 요구되고 있다.
일태양에 있어서는, 피처리체에 대한 플라즈마 처리에 의해, 실리콘 원자 및 산소 원자를 포함하는 제 1 영역을 상기 제 1 영역과는 상이한 재료로 구성된 제 2 영역에 대하여 선택적으로 에칭하는 방법이 제공된다. 피처리체는, 오목부를 구획 형성하는 제 2 영역, 상기 오목부를 매립하고, 또한 제 2 영역을 덮도록 마련된 제 1 영역, 및 오목부 상에 개구를 제공하고 제 1 영역 상에 마련된 마스크를 가진다. 이 방법은, (a) 1 회 이상의 시퀀스를 실행하는 공정이며, 상기 1 회 이상의 시퀀스의 각각이, (a1) 플루오르카본 가스를 포함하고 산소 가스를 포함하지 않는 처리 가스의 플라즈마를 생성함으로써, 피처리체 상에 플루오르카본 함유막을 형성하는 공정과, (a2) 플루오르카본 함유막에 포함되는 플루오르카본의 라디칼에 의해 제 1 영역을 에칭하는 공정을 포함하는 상기 공정과, (b) 플루오르카본 함유막의 막 두께를 저감시키는 공정(이하, '막 두께 저감 공정'이라고 하는 경우가 있음)을 포함하고, 1 회 이상의 시퀀스를 실행하는 상기 공정과 막 두께 저감 공정의 교호의 반복이 실행된다.
일태양에 따른 방법에서는, 플루오르카본 함유막을 형성하기 위한 처리 가스에 산소 가스가 포함되어 있지 않다. 따라서, 제 2 영역이 산화되고, 산화된 제 2 영역이 플루오르카본의 활성종에 의해 깎이는 것이 억제된다. 단, 상기 처리 가스는, 산소 가스를 포함하고 있지 않으므로, 플루오르카본 함유막에 의한 개구폭의 축소가 발생하며, 경우에 따라서는 개구가 폐색되는 경우도 있다. 이러한 개구폭의 축소에 대처하기 위하여, 일태양에 따른 방법에서는, 막 두께 저감 공정이 실행된다. 따라서, 이 방법에 의하면, 제 1 영역의 에칭에 있어서, 제 2 영역의 깎임을 억제하고, 또한 플루오르카본 함유막에 의한 개구폭의 축소를 억제하는 것이 가능해진다.
일실시 형태의 막 두께 저감 공정에서는, 삼불화 질소 가스 및 희가스를 포함하는 처리 가스의 플라즈마가 생성되어도 된다. 삼불화 질소 가스가 희가스에 의해 희석되어 있는 경우에는, 활성종이 피처리체에 대하여 작은 각도 분포로, 대략 연직 방향으로 입사한다. 따라서, 피처리체의 수평면 상, 예를 들면 마스크의 상면 상에서 두껍게 형성된 플루오르카본 함유막의 막 두께를 효율적으로 저감시키는 것이 가능해진다.
일실시 형태의 막 두께 저감 공정에서는, 삼불화 질소 가스만을 포함하는 처리 가스의 플라즈마가 생성되어도 된다. 이 실시 형태에서는, 활성종이 등방적(等方的)으로 피처리체에 입사한다. 따라서, 피처리체의 임의의 면 상에 형성된 플루오르카본 함유막의 막 두께를 균일하게 저감시키는 것이 가능해진다.
일실시 형태에서는, 상기 교호의 반복에 포함되는 일부의 막 두께 저감 공정에 있어서, 삼불화 질소 가스 및 희가스를 포함하는 처리 가스의 플라즈마가 생성되고, 상기 교호의 반복에 포함되는 다른 일부의 막 두께 저감 공정에 있어서, 삼불화 질소 가스만을 포함하는 처리 가스의 플라즈마가 생성된다. 이 실시 형태에 의하면, 피처리체의 수평면 상에 두껍게 형성된 플루오르카본 함유막의 막 두께를 효율적으로 저감시키고, 또한 피처리체의 임의의 면 상에 형성된 플루오르카본 함유막의 막 두께를 균일하게 저감시키는 것이 가능해진다.
또한 일실시 형태의 막 두께 저감 공정에서는, 산소 가스 및 희가스를 포함하는 처리 가스의 플라즈마가 생성되어도 된다. 일실시 형태의 막 두께 저감 공정에서는, 산소 가스만을 포함하는 처리 가스의 플라즈마가 생성되어도 된다. 또한 일실시 형태에서는, 상기 교호의 반복에 포함되는 일부의 막 두께 저감 공정에 있어서, 산소 가스 및 희가스를 포함하는 처리 가스의 플라즈마가 생성되고, 상기 교호의 반복에 포함되는 다른 일부의 막 두께 저감 공정에 있어서, 산소 가스만을 포함하는 처리 가스의 플라즈마가 생성되어도 된다.
일실시 형태의 플루오르카본 함유막을 형성하는 상기 공정에서는, 피처리체를 수용한 처리 용기 내의 압력이 2.666 Pa(20 mTorr) 이하의 압력으로 설정될 수 있다. 이 실시 형태에서는, 저압 환경 하에서 플루오르카본 가스의 플라즈마가 생성된다. 이러한 저압 환경 하에서는 플루오르카본의 활성종은 이방성을 가지고, 즉 대략 연직 방향으로 작은 각도분으로 피처리체에 입사한다. 따라서, 마스크의 상면 상, 제 2 영역의 상면 상, 및, 제 2 영역의 사이의 제 1 영역의 상면 상에 선택적으로 플루오르카본 함유막이 형성된다. 또한, 마스크의 상면 상, 제 2 영역의 상면 상, 및, 제 2 영역의 사이의 제 1 영역의 상면 상에 형성되는 플루오르카본 함유막의 두께의 차이가 저감된다. 또한 이러한 저압 환경 하에서는, 플루오르카본의 활성종은 애스펙트비가 높은 개구 내 및 애스펙트비가 낮은 개구 모두에 침입한다. 따라서, 플루오르카본 함유막의 막 두께의 애스펙트비에 대한 의존성을 저감할 수 있다.
일실시 형태의 플루오르카본 함유막을 형성하는 상기 공정에서는, 100 V 이상, 300 V 이하의 실효 바이어스 전압이 발생하는 플라즈마 생성용의 고주파 전력이 이용될 수 있다. 이러한 고주파 전력에 의하면, 플루오르카본의 이온의 에너지가 저감되고, 상기 이온에 의한 피처리체의 데미지를 억제하는 것이 가능해진다.
일실시 형태의 플루오르카본 함유막을 형성하는 공정에서는, 용량 결합형의 플라즈마 처리 장치가 이용되고, 상기 플라즈마 처리 장치의 상부 전극의 실리콘제의 전극판에 양이온을 인입하기 위한 전압이 인가되어도 된다. 이 실시 형태에 의하면, 전극판에 양이온이 충돌함으로써, 상기 전극판으로부터 실리콘이 방출된다. 방출된 실리콘은, 플라즈마 처리 장치 내에 존재하는 불소의 활성종과 결합하고, 불소의 활성종의 양을 감소시킨다. 그 결과, 제 2 영역의 깎임이 억제된다. 또한, 양이온이 전극판을 향해 끌어당겨짐으로써, 천판에 부착된 플루오르카본이 제거된다. 따라서, 처리 용기의 내벽면이 청정한 상태로 유지된다.
일실시 형태의 제 1 영역을 에칭하는 상기 공정에서는, 희가스의 플라즈마가 생성되어도 된다. 이 실시 형태에서는, 희가스의 플라즈마가 생성됨으로써 발생하는 희가스 이온이 플루오르카본 함유막에 입사하고, 플루오르카본 함유막으로부터 라디칼이 생성되어, 상기 라디칼이 제 1 영역을 에칭한다.
일실시 형태에서는, 제 1 영역은 산화 실리콘, 산질화 규소, 탄소 함유 산화 규소로 구성될 수 있다. 또한 일실시 형태에서는, 제 2 영역은 실리콘, 탄소, 질화 실리콘 또는 금속으로 구성될 수 있다.
이상 설명한 바와 같이, 실리콘 및 산소를 포함하는 제 1 영역의 에칭에 있어서, 당해 제 1 영역과는 상이한 재료로 구성된 제 2 영역의 깎임을 억제하고, 또한 플루오르카본 함유막에 의한 개구폭의 축소를 억제하는 것이 가능해진다.
도 1은 일실시 형태에 따른 에칭 방법을 나타내는 순서도이다.
도 2는 일실시 형태에 따른 방법의 적용 대상인 피처리체를 예시하는 단면도이다.
도 3은 도 1에 나타내는 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도이다.
도 4는 방법(MT)의 실시의 도중 단계에 있어서의 피처리체를 나타내는 단면도이다.
도 5는 방법(MT)의 실시의 도중 단계에 있어서의 피처리체를 나타내는 단면도이다.
도 6은 비교를 위하여 나타내는 피처리체의 단면도이다.
도 7은 방법(MT)의 실시의 도중 단계에 있어서의 피처리체를 나타내는 단면도이다.
도 8은 실험예 1에 이용된 웨이퍼를 나타내는 단면도이다.
도 9는 실험예 2에 있어서 측정한 치수를 나타내는 단면도이다.
도 10은 실험예 4에 이용된 웨이퍼를 나타내는 단면도이다.
이하, 도면을 참조하여 각종 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은 일실시 형태에 따른 에칭 방법을 나타내는 순서도이다. 도 1에 나타내는 방법(MT)은, 피처리체에 대한 플라즈마 처리에 의해, 실리콘 원자 및 산소 원자를 포함하는 제 1 영역을 당해 제 1 영역과는 상이한 재료로 구성된 제 2 영역에 대하여 선택적으로 에칭하는 방법이다.
도 2는 일실시 형태에 따른 방법의 적용 대상인 피처리체를 예시하는 단면도이다. 도 2의 (a)에 나타내는 피처리체, 즉 웨이퍼(W)는 기판(SB), 제 1 영역(R1), 제 2 영역(R2) 및 마스크(MK)를 가지고 있다. 제 2 영역(R2)은 기판(SB) 상에 마련되어 있고, 오목부를 구획 형성하고 있다. 제 1 영역(R1)은 실리콘 원자 및 산소 원자를 포함하고 있고, 오목부를 매립하며 또한 제 2 영역(R2)을 덮고 있다. 마스크(MK)는 제 1 영역(R1) 상에 마련되어 있고, 제 2 영역(R2)에 의해 구획 형성되는 오목부 상에 개구를 제공하고 있다. 이하, 마스크(MK)에 의해 제공되는 개구를 '마스크 개구'라고 하는 경우가 있다.
제 1 영역(R1)은 예를 들면 산화 실리콘(SiO2), 산질화 규소(SiON) 또는 탄소 함유 산화 규소(SiOCH)로 구성될 수 있다. 제 2 영역(R2)은 제 1 영역(R1)과는 상이한 재료로 구성되어 있다. 제 2 영역(R2)은 예를 들면 실리콘, 탄소, 질화 실리콘 또는 금속으로 구성될 수 있다. 마스크(MK)는 유기막, 예를 들면 아몰퍼스 카본으로 구성될 수 있다.
도 2의 (b)에는 피처리체의 다른 예가 나타나 있다. 도 2의 (b)에 나타내는 웨이퍼(W)는 핀형 전계 효과 트랜지스터의 제조 도중에 얻어지는 것이다. 이 웨이퍼(W)는, 도 2의 (a)에 나타내는 피처리체와 마찬가지로, 기판(SB), 제 1 영역(R1), 제 2 영역(R2) 및 마스크(MK)를 가지고 있다. 또한 도 2의 (b)에 나타내는 웨이퍼(W)는 융기 영역(RA)을 더 가지고 있다. 융기 영역(RA)은 기판(SB)으로부터 융기하도록 마련되어 있다. 이 융기 영역(RA)은, 예를 들면 게이트 영역을 구성할 수 있다. 제 2 영역(R2)은 융기 영역(RA)의 표면, 및, 기판(SB)의 표면을 따라 연장되어 있다. 도 2의 (b)에 나타내는 웨이퍼(W)에서는, 제 1 영역(R1)은 산화 실리콘으로 구성되고, 제 2 영역(R2)은 질화 실리콘으로 구성된다. 이하, 도 2의 (b)에 나타내는 피처리체를 예로 들어, 방법(MT)에 대하여 상세하게 설명한다.
방법(MT)에서는, 최초의 공정(ST1)의 실행 전에, 웨이퍼(W)가 플라즈마 처리 장치의 처리 용기 내에 수용된다. 도 3은 도 1에 나타내는 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례를 개략적으로 나타내는 도이다. 도 3에 나타내는 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이며, 대략 원통 형상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 내벽면은, 예를 들면 양극 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 저부 상에는 대략 원통 형상의 지지부(14)가 마련되어 있다.
지지부(14)는 예를 들면 절연 재료로 구성되어 있다. 지지부(14)는 처리 용기(12) 내에 있어서 처리 용기(12)의 저부로부터 연직 방향으로 연장되어 있다. 또한, 처리 용기(12) 내에는 배치대(PD)가 마련되어 있다. 배치대(PD)는 지지부(14)에 의해 지지되어 있다.
배치대(PD)는 그 상면에 있어서 웨이퍼(W)를 유지한다. 배치대(PD)는 하부 전극(LE) 및 정전 척(ESC)을 가지고 있다. 하부 전극(LE)은 제 1 플레이트(18a) 및 제 2 플레이트(18b)를 포함하고 있다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)는 예를 들면 알루미 알루미늄과 같은 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 제 2 플레이트(18b)는 제 1 플레이트(18a) 상에 마련되어 있고, 제 1 플레이트(18a)에 전기적으로 접속되어 있다.
제 2 플레이트(18b) 상에는 정전 척(ESC)이 마련되어 있다. 정전 척(ESC)은 도전막인 전극을 한 쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 가지고 있다. 정전 척(ESC)의 전극에는 직류 전원(22)이 스위치(23)를 개재하여 전기적으로 접속되어 있다. 이 정전 척(ESC)은, 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착한다. 이에 의해, 정전 척(ESC)은 웨이퍼(W)를 유지할 수 있다.
제 2 플레이트(18b)의 주연부 상에는 웨이퍼(W)의 엣지 및 정전 척(ESC)을 둘러싸도록 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위하여 마련되어 있다. 포커스 링(FR)은, 에칭 대상의 막의 재료에 따라 적절히 선택되는 재료로 구성되어 있고, 예를 들면 석영으로 구성될 수 있다.
제 2 플레이트(18b)의 내부에는 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)는 온조(溫調) 기구를 구성하고 있다. 냉매 유로(24)에는 처리 용기(12)의 외부에 마련된 칠러 유닛으로부터 배관(26a)을 거쳐 냉매가 공급된다. 냉매 유로(24)로 공급된 냉매는 배관(26b)을 거쳐 칠러 유닛으로 되돌려진다. 이와 같이, 냉매 유로(24)와 칠러 유닛과의 사이에서는 냉매가 순환된다. 이 냉매의 온도를 제어함으로써, 정전 척(ESC)에 의해 지지된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를 정전 척(ESC)의 상면과 웨이퍼(W)의 이면과의 사이로 공급한다.
또한, 플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은, 배치대(PD)의 상방에 있어서 당해 배치대(PD)와 대향 배치되어 있다. 하부 전극(LE)과 상부 전극(30)은 서로 대략 평행하게 마련되어 있다. 이들 상부 전극(30)과 하부 전극(LE)의 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 제공되어 있다.
상부 전극(30)은 절연성 차폐 부재(32)를 개재하여 처리 용기(12)의 상부에 지지되어 있다. 일실시 형태에서는, 상부 전극(30)은 배치대(PD)의 상면, 즉 웨이퍼 배치면으로부터의 연직 방향에 있어서의 거리가 가변이도록 구성될 수 있다. 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면하고 있고, 당해 전극판(34)에는 복수의 가스 토출홀(34a)이 마련되어 있다. 이 전극판(34)은 일실시 형태에서는 실리콘으로 구성되어 있다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이며, 예를 들면 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출홀(34a)에 연통하는 복수의 가스 통류홀(36b)이 하방으로 연장되어 있다. 또한 전극 지지체(36)에는, 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42) 및 유량 제어기군(44)을 개재하여 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은 플루오르카본 가스의 소스, 희가스의 소스, 삼불화 질소(NF3) 가스의 소스 및 산소(O2) 가스의 소스와 같은 복수의 가스 소스를 포함하고 있다. 플루오르카본 가스는, 예를 들면 C4F6 가스 및 C4F8 가스 중 적어도 일종을 포함하는 가스이다. 또한, 희가스는 Ar 가스, He 가스와 같은 다양한 희가스 중 적어도 일종을 포함하는 가스이다.
밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스 플로우 컨트롤러와 같은 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42)의 대응의 밸브 및 유량 제어기군(44)의 대응의 유량 제어기를 개재하여 가스 공급관(38)에 접속되어 있다.
또한 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 퇴적물 실드(46)가 착탈 가능하게 마련되어 있다. 퇴적물 실드(46)는 지지부(14)의 외주에도 마련되어 있다. 퇴적물 실드(46)는 처리 용기(12)에 에칭 부생물(퇴적물)이 부착하는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 저부측, 또한 지지부(14)와 처리 용기(12)의 측벽과의 사이에는 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는 예를 들면 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하방, 또한 처리 용기(12)에는 배기구(12e)가 마련되어 있다. 배기구(12e)에는 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 터보 분자 펌프 등의 진공 펌프를 가지고 있으며, 처리 용기(12) 내의 공간을 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입반출구(12g)가 마련되어 있고, 이 반입반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 플라즈마 처리 장치(10)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 더 구비하고 있다. 제 1 고주파 전원(62)은 플라즈마 생성용의 고주파 전력을 발생시키는 전원이며, 27 ~ 100 MHz의 주파수의 고주파 전력을 발생시킨다. 이하, 본 명세서에서 '고주파 전력'이란, 플라즈마 생성용의 고주파 전력을 나타낸다. 제 1 고주파 전원(62)은 정합기(66)를 개재하여 하부 전극(LE)에 접속되어 있다. 정합기(66)는 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다. 또한, 제 1 고주파 전원(62)은 정합기(66)를 개재하여 상부 전극(30)에 접속되어 있어도 된다.
제 2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 고주파 바이어스 전력을 발생시키는 전원이며, 400 kHz ~ 13.56 MHz의 범위 내의 주파수의 고주파 바이어스 전력을 발생시킨다. 제 2 고주파 전원(64)은 정합기(68)를 개재하여 하부 전극(LE)에 접속되어 있다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다.
또한, 플라즈마 처리 장치(10)는 전원(70)을 더 구비하고 있다. 전원(70)은 상부 전극(30)에 접속되어 있다. 전원(70)은 처리 공간(S) 내에 존재하는 양이온을 전극판(34)으로 인입하기 위한 전압을 상부 전극(30)에 인가한다. 일례에 있어서는, 전원(70)은 음의 직류 전압을 발생시키는 직류 전원이다. 다른 일례에 있어서, 전원(70)은 비교적 저주파의 교류 전압을 발생시키는 교류 전원이어도 된다. 전원(70)으로부터 상부 전극에 인가되는 전압은 -150 V 이하의 전압일 수 있다. 즉, 전원(70)에 의해 상부 전극(30)에 인가되는 전압은 절대값이 150 이상의 음의 전압일 수 있다. 이러한 전압이 전원(70)으로부터 상부 전극(30)에 인가되면, 처리 공간(S)에 존재하는 양이온이 전극판(34)에 충돌한다. 이에 의해, 전극판(34)으로부터 이차 전자 및 실리콘 중 적어도 하나가 방출된다. 방출된 실리콘은 처리 공간(S) 내에 존재하는 불소의 활성종과 결합하고, 불소의 활성종의 양을 저감시킨다.
또한 일실시 형태에 있어서는, 플라즈마 처리 장치(10)는 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 제어한다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위하여 커멘드의 입력 조작 등을 행할 수 있고, 또한 표시 장치에 의해 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램, 또는 처리 조건에 따라 플라즈마 처리 장치(10)의 각 부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된다.
이하, 다시 도 1을 참조하여, 방법(MT)에 대하여 상세하게 설명한다. 또한, 이하의 설명에서는 도 4 ~ 도 7을 적절히 참조한다. 도 4, 도 5 및 도 7은 방법(MT)의 실시의 도중 단계에 있어서의 피처리체를 나타내는 단면도이다. 도 6은 비교를 위하여 나타내는 피처리체의 단면도이다.
도 1에 나타내는 바와 같이, 방법(MT)에서는, 공정(ST1) 및 공정(ST2)을 각각이 포함하는 1 회 이상의 시퀀스(SQ)와 공정(ST3)과의 교호의 반복(ARP)이 실행된다. 방법(MT)에서는, 먼저 공정(ST1)이 실행된다. 공정(ST1)에서는, 플루오르카본 함유막이 웨이퍼(W)의 표면 상에 형성된다. 이를 위해, 공정(ST1)에서는, 플라즈마 처리용 장치의 처리 용기 내로 처리 가스가 공급되고, 당해 처리 가스의 플라즈마가 생성된다. 공정(ST1)에서 이용되는 처리 가스는 플루오르카본 가스(CxFy 가스)를 포함하며, 산소 가스(O2 가스)를 포함하지 않는 처리 가스이다. 플루오르카본 가스는, 예를 들면 C4F6 가스 및 C4F8 가스 중 적어도 일종을 포함한다. 또한, 이 처리 가스는 Ar 가스, He 가스와 같은 각종 희가스 중 적어도 일종을 포함할 수 있다. 또한, 처리 가스 중의 플루오르카본 가스의 유량은 예를 들면 4 sccm ~ 12 sccm의 범위 내의 유량, 혹은 2 sccm ~ 6 sccm의 범위 내의 유량일 수 있다.
플라즈마 처리 장치(10)를 이용하여 공정(ST1)을 실시하는 경우에는, 처리 가스가 가스 소스군(40)으로부터 처리 용기(12) 내로 공급된다. 또한, 공정(ST1)에서는, 제 1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)으로 공급된다. 또한 공정(ST1)에서는, 제 2 고주파 전원(64)으로부터 하부 전극(LE)으로는 고주파 바이어스 전력이 공급되어도 되고 혹은 공급되지 않아도 된다. 일실시 형태의 공정(ST1)에서는, 제 2 고주파 전원(64)으로부터 하부 전극(LE)으로 공급되는 고주파 바이어스 전력은 0 W일 수 있다. 또한 공정(ST1)에서는, 배기 장치(50)에 의해 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 처리 용기(12) 내에서 처리 가스의 플라즈마가 생성된다.
공정(ST1)에서는, 플루오르카본의 활성종이 웨이퍼(W)의 표면에 입사한다. 이에 의해, 제 1 영역(R1)이 약간 에칭된다. 또한, 웨이퍼(W)의 표면에 플루오르카본 함유막(FL)이 형성된다. 도 4의 (a)에 나타내는 단면도는, 방법(MT)의 실시가 진행되고, 마스크 개구로부터 노출된 부분에 있어서 제 1 영역(R1)이 에칭되어 상부 개구(OP1)가 형성되고, 또한 제 2 영역(R2)에 의해 구획 형성되는 오목부 내까지 제 1 영역(R1)의 에칭이 진행되어 제 2 영역(R2)에 의해 개재된 부분에 상부 개구(OP1)에 연속하는 하부 개구(OP2)가 형성된 상태를 나타내고 있다. 이 상태에서는, 공정(ST1)의 실행에 의해, 웨이퍼(W)의 표면, 즉 마스크(MK)의 상면 및 측면, 마스크(MK)와 제 2 영역(R2)과의 사이에 남겨진 제 1 영역(R1)의 측면, 제 2 영역(R2)의 표면, 및, 제 2 영역(R2)에 의해 구획 형성된 오목부 내에 존재하는 제 1 영역(R1)의 상면 상에 플루오르카본 함유막(FL)이 형성된다.
이어지는 공정(ST2)에서는, 플루오르카본 함유막(FL) 중의 라디칼에 의해 제 1 영역(R1)이 에칭된다. 이를 위해, 공정(ST2)에서는, 플라즈마 처리용 장치의 처리 용기 내에서 희가스, 예를 들면 Ar 가스의 플라즈마가 생성된다. 이 공정(ST2)의 처리 시간과 공정(ST1)의 처리 시간은 임의로 설정될 수 있다. 일실시 형태에 있어서는, 공정(ST1)의 처리 시간과 공정(ST2)의 처리 시간의 합계에 있어서 공정(ST1)의 처리 시간이 차지하는 비율은 30% ~ 70%의 범위 내의 비율로 설정될 수 있다.
플라즈마 처리 장치(10)를 이용하여 공정(ST2)을 실시하는 경우에는, 가스 소스군(40)으로부터 희가스가 공급된다. 또한 공정(ST2)에서는, 제 1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)으로 공급된다. 또한 공정(ST2)에서는, 제 2 고주파 전원(64)으로부터 하부 전극(LE)으로는 고주파 바이어스 전력이 공급되어도 되고 혹은 공급되지 않아도 된다. 일실시 형태의 공정(ST2)에서는, 제 2 고주파 전원(64)으로부터 하부 전극(LE)으로 공급되는 고주파 바이어스 전력은 0 W일 수 있다. 또한 공정(ST2)에서는, 배기 장치(50)에 의해 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 예를 들면, 처리 용기(12) 내의 공간의 압력은 20 mTorr(2.666 Pa) ~ 50 mTorr(6.666 Pa)의 범위 내의 압력, 예를 들면 30 mTorr(4 Pa) 이하의 압력으로 설정된다. 이에 의해, 처리 용기(12) 내에서 희가스의 플라즈마가 생성되고, 배치대(PD) 상에 배치된 웨이퍼(W)에 희가스 원자의 이온이 조사된다.
공정(ST2)에서는, 희가스 원자의 활성종, 예를 들면 희가스 원자의 이온이 플루오르카본 함유막(FL)에 조사된다. 이에 의해, 플루오르카본 함유막(FL) 중의 플루오르카본 라디칼이, 도 4의 (b)에 나타내는 바와 같이, 제 1 영역(R1)의 에칭을 진행시킨다. 또한, 이 공정(ST2)에 의해, 플루오르카본 함유막(FL)의 막 두께가 감소한다.
방법(MT)에서는, 공정(ST1) 및 공정(ST2)을 포함하는 시퀀스(SQ)가 1 회 이상 실행된다. 그리고, 공정(STa)에서 정지 조건이 충족되는지 여부가 판정된다. 예를 들면, 공정(STa)에서는, 시퀀스(SQ)의 실행 횟수가 미리 설정된 횟수에 이르고 있는 경우에는, 정지 조건이 충족되는 것으로 판정된다. 공정(STa)에서 정지 조건이 충족되지 않는다고 판정되는 경우에는, 시퀀스(SQ)가 다시 실행된다. 한편, 공정(STa)에서 정지 조건이 충족된다고 판정되는 경우에는, 공정(STb)이 실행된다. 공정(STb) 이후의 공정에 대해서는 후술한다.
상술한 바와 같이, 공정(ST1)에서 이용되는 처리 가스는 산소 가스를 포함하고 있지 않다. 따라서, 제 2 영역(R2)이 산화되고, 산화된 제 2 영역(R2)이 플루오르카본의 활성종에 의해 깎이는 것이 억제된다. 단, 공정(ST1)에서 이용되는 당해 처리 가스는 산소 가스를 포함하고 있지 않으므로, 시퀀스(SQ)가 1 회 이상 실행되면, 플루오르카본 함유막(FL)에 의해, 상부 개구(OP1) 및 하부 개구(OP2)와 같은 개구의 폭의 축소가 발생하며, 경우에 따라서는 당해 개구가 폐색될 수 있다.
상기 개구의 폭의 축소에 대한 하나의 대책으로서, 일실시 형태의 공정(ST1)에서는, 플라즈마 처리 장치의 처리 용기 내의 압력이 20 mTorr(2.666 Pa) 이하의 압력으로 설정된다. 또한, 공정(ST1)에서 처리 용기 내로 공급되는 처리 가스의 전체 유량에 대하여 플루오르카본 가스의 유량이 차지하는 비율은 0.1% 이상 1% 이하의 범위의 비율로 설정된다. 이와 같이 플루오르카본 가스가 희석된 처리 가스의 플라즈마를 저압 환경 하에서 생성하면, 플루오르카본의 활성종은 이방성(異方性)을 가지고, 즉 작은 각도 분포를 가지고 대략 연직 방향으로 웨이퍼(W)에 입사한다. 따라서, 마스크(MK)의 상면 상, 제 2 영역(R2)의 상면 상, 및, 제 2 영역(R2)에 의해 개재된 제 1 영역(R1)의 상면 상에, 다른 표면보다 플루오르카본 함유막(FL)이 두껍게 형성된다. 즉, 마스크(MK)의 상면 상, 제 2 영역(R2)의 상면 상, 및, 제 2 영역(R2)에 의해 개재된 제 1 영역(R1)의 상면 상에 선택적으로 플루오르카본 함유막(FL)이 형성된다. 이에 의해, 개구의 폭의 축소가 억제된다.
또한 이러한 저압 환경 하에서는, 플루오르카본의 활성종은 비교적 좁은 개구 내 및 비교적 넓은 개구 모두에 침입한다. 이하, 도 5 및 도 6을 참조하여 구체적으로 설명한다. 웨이퍼(W)는, 도 5의 (a) 및 도 6의 (a)에 나타내는 바와 같이, 그 위에 마련된 마스크(MK)의 마스크 개구의 폭이 좁고, 높은 애스펙트비의 상부 개구(OP1)가 형성되는 영역(이하, '고AR 영역'이라고 함)과, 도 5의 (b) 및 도 6의 (b)에 나타내는 바와 같이, 그 위에 마련된 마스크(MK)의 마스크 개구의 폭이 넓고, 낮은 애스펙트비의 상부 개구(OP1)가 형성되는 영역(이하, '저AR 영역'이라고 함)의 쌍방을 가지는 경우가 있다.
이러한 웨이퍼(W)에 대하여, 고압 조건 하에서 생성된 처리 가스의 플라즈마를 이용하면, 마스크(MK)의 상면에 대하여 다량의 플루오르카본의 활성종이 공급되고, 고AR 영역의 상부 개구(OP1) 내로의 플루오르카본의 활성종의 침입이 방해를 받는다. 그 결과, 도 6의 (a)에 나타내는 바와 같이, 마스크(MK)의 상면 상에는 두꺼운 플루오르카본 함유막(FL)이 형성되는데, 제 2 영역(R2)의 표면 및 당해 제 2 영역(R2)에 의해 개재된 제 1 영역(R1)의 상면 상에 형성되는 플루오르카본 함유막의 막 두께가 부족하다. 이에 의해, 제 2 영역(R2)의 깎임 및 제 1 영역(R1)의 에칭의 정지가 발생한다. 또한, 고압 조건 하에서 생성된 처리 가스의 플라즈마를 이용하면, 저AR 영역의 상부 개구(OP1) 내에는 플루오르카본의 활성종이 다량으로 침입한다. 그 결과, 도 6의 (b)에 나타내는 바와 같이, 제 2 영역(R2)의 표면 및 당해 제 2 영역(R2)에 의해 개재된 제 1 영역(R1)의 상면 상에 과잉으로 두꺼운 플루오르카본 함유막(FL)이 형성된다. 그 결과, 제 1 영역(R1)의 에칭이 정지된다.
한편 일실시 형태의 공정(ST1)에서는, 저압 조건 하에서 처리 가스의 플라즈마가 생성된다. 저압 조건 하에서는, 생성된 플라즈마에 기초하는 플루오르카본의 활성종은, 고AR 영역 및 저AR 영역 중 어느 것에 있어서도, 상부 개구(OP1) 내로 용이하게 침입한다. 따라서 도 5의 (a) 및 도 5의 (b)에 나타내는 바와 같이, 고AR 영역의 웨이퍼(W)의 표면에 형성되는 플루오르카본 함유막(FL)의 막 두께와, 저AR 영역의 웨이퍼(W)의 표면에 형성되는 플루오르카본 함유막(FL)의 막 두께와의 차가 저감된다. 즉, 플루오르카본 함유막(FL)의 막 두께의 애스펙트비에 대한 의존성이 저감된다. 또한 도 5의 (a) 및 도 5의 (b)에 나타내는 바와 같이, 마스크(MK)의 상면 상에 형성되는 플루오르카본 함유막(FL)의 막 두께와 제 2 영역(R2)에 개재된 제 1 영역(R1)의 상면 상에 형성되는 플루오르카본 함유막(FL)의 막 두께의 차이가, 고AR 영역 및 저AR 영역의 쌍방에 있어서 저감된다.
단, 저압 조건 하에서 처리 가스의 플라즈마가 생성되면, 플루오르카본의 이온의 에너지가 높아져, 웨이퍼(W)에 데미지를 줄 수 있다. 예를 들면, 제 2 영역(R2)에 데미지가 가해질 수 있다. 이를 위해, 일실시 형태의 공정(ST1)에서는, 100 V 이상 300 V 이하의 실효 바이어스 전압이 발생하는 전력으로, 플라즈마 생성용의 고주파 전력이 설정된다. 예를 들면, 플라즈마 처리 장치(10)에서, 이러한 실효 전압을 발생시킬 수 있는 플라즈마 생성용의 고주파 전력은 300 W보다 작은 전력일 수 있다. 이에 의해, 저압 조건 하에서 생성된 플루오르카본의 이온의 에너지가 저감되어 웨이퍼(W)에 대한 데미지가 억제된다.
또한 일실시 형태의 공정(ST1)에서는, 플라즈마 생성용의 고주파 전력이 펄스 형상으로 변조되어도 된다. 즉, 공정(ST1)에 있어서, 플라즈마 생성용의 고주파 전력이 제 1 레벨과 당해 제 1 레벨보다 낮은 제 2 레벨로 교호로 전환되어도 된다. 고주파 전력이 제 1 레벨을 취하는 제 1 기간과 제 2 레벨을 취하는 제 2 기간을 1 주기로 하는 펄스 변조의 주파수는, 예를 들면 2 kHz ~ 40 kHz의 주파수로 설정될 수 있다. 또한, 1 주기 내에서 제 1 기간이 차지하는 비율, 즉 듀티비는 20% 이상, 80% 이하의 비로 설정될 수 있다. 이와 같이 플라즈마 생성용의 고주파 전력이 펄스 변조됨으로써, 제 2 기간 중에 이온 플럭스보다 라디칼 플럭스가 늦게 감쇠한다. 따라서, 라디칼만이 조사되는 시간이 존재함으로써 이온 플럭스의 비율이 낮아진다. 즉, 이온보다 라디칼이 많이 생성된다. 이에 의해, 제 1 영역(R1)의 에칭이 진행되어, 제 2 영역(R2)이 노출된 상태, 즉 플루오르카본 함유막(FL)에 의해 덮여 있지 않은 상태의 제 2 영역(R2)이 에칭되는 것이 억제된다.
또한 일실시 형태의 공정(ST1)에서는, 상부 전극(30)에 전원(70)으로부터의 전압이 인가되어도 된다. 전원(70)에 의해 상부 전극(30)에 인가되는 전압은 -150 V 이하의 전압일 수 있다. 즉, 전원(70)에 의해 상부 전극(30)에 인가되는 전압은, 절대값이 150 V 이상의 음의 전압일 수 있다. 이와 같이 상부 전극(30)에 전원(70)으로부터의 전압이 인가되면, 전극판(34)에 양이온이 충돌한다. 이에 의해, 전극판(34)으로부터 실리콘이 방출된다. 방출된 실리콘은 플라즈마 처리 장치 내에 존재하는 불소의 활성종과 결합하고, 불소의 활성종의 양을 감소시킨다. 그 결과, 제 2 영역(R2)의 깎임이 억제된다. 또한, 양이온이 전극판(34)을 향해 끌어당겨짐으로써, 전극판(34)의 표면에 부착된 플루오르카본이 제거된다. 따라서, 처리 용기의 내벽면이 청정한 상태로 유지된다.
또한 일실시 형태의 공정(ST2)에서는, 처리 용기 내의 압력이 30 mTorr(4 Pa) 이하로 설정된다. 또한, 고주파 바이어스 전력이 0 W로 설정될 수 있다. 이러한 조건에서는, 희가스 이온의 웨이퍼(W)에 대한 입사각의 분포가 작아져, 즉 이온이 작은 각도 분포로 대략 연직 방향으로 웨이퍼(W)에 입사한다. 이에 의해, 제 1 영역(R1)을 효율적으로 에칭하는 것이 가능해진다. 또한, 제 2 영역(R2)의 데미지가 억제된다.
또한 일실시 형태의 공정(ST2)에서는, 상부 전극(30)에 전원(70)으로부터의 전압이 인가되어도 된다. 전원(70)에 의해 상부 전극(30)에 인가되는 전압은 -150 V 이하의 전압일 수 있다. 즉, 전원(70)에 의해 상부 전극(30)에 인가되는 전압은 절대값이 150 V 이상의 음의 전압일 수 있다. 공정(ST2)의 실행 기간 중에는, 공정(ST1)에 있어서 생성된 불소의 활성종이 제거되지 않고 처리 용기(12) 내에 잔존할 수 있다. 공정(ST2)에 있어서 상부 전극(30)에 전원(70)으로부터의 전압이 인가됨으로써, 전극판(34)으로부터 방출된 실리콘은 처리 공간(S) 내에 존재하는 불소의 활성종과 결합하고, 불소의 활성종의 양을 저감시킨다. 이에 의해, 불소의 활성종에 의한 제 2 영역(R2)의 에칭이 억제된다.
다시 도 1을 참조한다. 공정(STb)에서는, 종료 조건이 충족되는지 여부가 판정된다. 예를 들면, 공정(STb)에서는, 1 회 이상의 시퀀스(SQ)와 후술하는 공정(ST3)과의 교호의 반복(ARP)의 횟수가 정해진 횟수에 이르고 있는 경우에, 종료 조건이 충족되는 것으로 판정된다. 공정(STb)에서 종료 조건이 충족되지 않는다고 판정되는 경우에는 공정(ST3)이 실행된다. 공정(ST3)에 대해서는 후술한다. 한편, 공정(STb)에서 종료 조건이 충족된다고 판정되는 경우에는, 방법(MT)이 종료된다. 또한, 반복(ARP)에 있어서의 시퀀스(SQ)의 실행 횟수는 상이해도 된다. 예를 들면, 반복(ARP)에 있어서 후에 행해지는 시퀀스(SQ)의 실행 횟수가 먼저 행해지는 시퀀스(SQ)의 실행 횟수보다 적어도 된다. 또한, 반복(ARP)에 있어서 시퀀스(SQ)의 실행 횟수가 단계적으로 감소되어도 된다.
상술한 바와 같이 시퀀스(SQ)의 1 회 이상의 실행에 의해, 도 7의 (a)에 나타내는 바와 같이, 플루오르카본 함유막(FL)의 막 두께가 커지고, 당해 플루오르카본 함유막(FL)이 개구의 폭의 축소를 발생시킨다. 이 개구의 폭의 축소에 대한 다른 대책으로서, 방법(MT)에서는 공정(ST3)이 실행된다. 공정(ST3)에서는, 플루오르카본 함유막(FL)의 막 두께를 저감시키는 처리가 행해진다. 이에 의해, 도 7의 (b)에 나타내는 바와 같이, 플루오르카본 함유막(FL)의 막 두께가 감소하고, 플루오르카본 함유막(FL)에 의한 개구의 폭의 축소가 방지된다.
공정(ST3)에서는, 플라즈마 처리 장치의 처리 용기 내에 있어서, 플루오르카본 함유막(FL)을 에칭할 수 있는 처리 가스의 플라즈마가 생성된다. 이 공정(ST3)의 처리 시간은 임의로 설정될 수 있다. 플라즈마 처리 장치(10)를 이용하여 공정(ST3)을 실시하는 경우에는, 가스 소스군(40)으로부터 처리 가스가 공급된다. 또한 공정(ST3)에서는, 제 1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)으로 공급된다. 또한 공정(ST3)에서는, 제 2 고주파 전원(64)으로부터 하부 전극(LE)으로는 고주파 바이어스 전력이 공급되어도 되고 혹은 공급되지 않아도 된다. 일실시 형태의 공정(ST3)에서는, 제 2 고주파 전원(64)으로부터 하부 전극(LE)으로 공급되는 고주파 바이어스 전력은 0 W일 수 있다. 또한 공정(ST3)에서는, 배기 장치(50)에 의해 처리 용기(12) 내의 공간의 압력이 정해진 압력으로 설정된다. 이에 의해, 처리 용기(12) 내에서 처리 가스의 플라즈마가 생성되고, 배치대(PD) 상에 배치된 웨이퍼(W)에 활성종이 조사된다.
일실시 형태의 공정(ST3)에서는, 삼불화 질소(NF3) 가스 및 희가스를 포함하는 처리 가스의 플라즈마가 생성되어도 된다. 삼불화 질소 가스가 희가스에 의해 희석되어 있는 경우에는, 활성종이 웨이퍼(W)에 대하여 좁은 각도 분포로 대략 연직 방향으로 입사한다. 따라서, 웨이퍼(W)의 수평면 상, 예를 들면 마스크(MK)의 상면 상에서 두껍게 형성된 플루오르카본 함유막의 막 두께를 효율적으로 저감시키는 것이 가능해진다. 또한, 삼불화 질소 가스 및 희가스를 포함하는 처리 가스의 전체 유량 중에 있어서의 삼불화 질소 가스의 유량의 비율은, 예를 들면 0.3% ~ 10%의 범위 내의 비율일 수 있다.
일실시 형태의 공정(ST3)에서는, 삼불화 질소 가스만을 포함하는 처리 가스의 플라즈마가 생성되어도 된다. 이 실시 형태에서는, 활성종이 등방적으로 웨이퍼(W)에 입사한다. 따라서, 웨이퍼(W)의 임의의 면 상에 형성된 플루오르카본 함유막의 막 두께를 균일하게 저감시키는 것이 가능해진다. 도 7의 (a)에 나타내는 바와 같이, 플루오르카본 함유막(FL)은 마스크(MK)의 상면, 제 2 영역(R2)의 상면 및 제 1 영역(R1)의 상면뿐 아니라, 하부 개구(OP2)를 구획 형성하는 측벽면을 따라 형성된다. 측벽면을 따라 형성된 과잉의 플루오르카본 함유막(FL)은 제 2 영역(R2)의 저부측의 모서리부에 제 1 영역(R1)의 잔사를 발생시킬 수 있다. 이 실시 형태에서는, 활성종을 웨이퍼(W)에 등방적으로 입사시킴으로써, 측벽면을 따라 형성된 과잉의 플루오르카본 함유막(FL)의 막 두께가 저감된다. 따라서, 제 1 영역(R1)의 잔사의 발생이 억제된다. 그 결과, 하부 개구(OP2)의 심부에 있어서의 폭을 넓히는 것이 가능해진다.
일실시 형태에서는, 시퀀스(SQ)의 1 회 이상의 실행과 공정(ST3)의 실행과의 교호의 반복(ARP)에 포함되는 일부의 공정(ST3)에 있어서, 삼불화 질소 가스 및 희가스를 포함하는 처리 가스의 플라즈마가 생성되고, 당해 교호의 반복(ARP)에 포함되는 다른 일부의 공정(ST3)에 있어서, 삼불화 질소 가스만을 포함하는 처리 가스의 플라즈마가 생성되어도 된다. 예를 들면, 반복(ARP)에 있어서, 삼불화 질소 가스 및 희가스를 포함하는 처리 가스의 플라즈마를 생성하는 공정(ST3)과 삼불화 질소 가스만을 포함하는 처리 가스의 플라즈마를 생성하는 공정(ST3)이 교호로 실행되어도 된다. 이 실시 형태에 의하면, 웨이퍼(W)의 수평면 상에 두껍게 형성된 플루오르카본 함유막(FL)의 막 두께를 효율적으로 저감시키고, 또한 웨이퍼(W)의 임의의 면 상에 형성된 플루오르카본 함유막(FL)의 막 두께를 균일하게 저감시키는 것이 가능해진다.
또한 공정(ST3)에서는, 산소 가스(O2 가스) 및 희가스를 포함하는 처리 가스의 플라즈마가 생성되어도 된다. 즉, 플루오르카본 함유막의 에칭에 기여하는 처리 가스로서, 삼불화 질소 가스 대신에 산소 가스가 이용되어도 된다. 일실시 형태의 공정(ST3)에서는, 산소 가스만을 포함하는 처리 가스의 플라즈마가 생성되어도 된다. 또한 일실시 형태에서는, 반복(ARP)에 포함되는 일부의 공정(ST3)에 있어서, 산소 가스 및 희가스를 포함하는 처리 가스의 플라즈마가 생성되고, 반복(ARP)에 포함되는 다른 일부의 공정(ST3)에 있어서, 산소 가스만을 포함하는 처리 가스의 플라즈마가 생성되어도 된다. 예를 들면, 반복(ARP)에 있어서, 산소 가스 및 희가스를 포함하는 처리 가스의 플라즈마를 생성하는 공정(ST3)과 산소 가스만을 포함하는 처리 가스의 플라즈마를 생성하는 공정(ST3)이 교호로 실행되어도 된다. 이와 같이, 공정(ST3)의 각종 실시 형태에서는, 삼불화 질소 가스 대신에 산소 가스가 이용되어도 된다.
이하, 방법(MT)의 평가를 위하여 행한 각종 실험에 대하여 설명하나, 본 발명은 이하의 실험예에 의해 한정되는 것은 아니다.
(실험예 1)
실험예 1에서는, 도 8의 (a)에 나타내는 웨이퍼(W1)를 준비했다. 웨이퍼(W1)는 기판(100) 상에 200 nm 두께의 실리콘 산화막(102)을 가지고, 실리콘 산화막(102) 상에, 40 nm의 폭의 개구를 제공하는 아몰퍼스 카본제의 마스크(104)를 가지는 것이었다. 이 웨이퍼(W1)에 대하여, 실험예 1에서는, 표 1에 나타내는 조건의 방법(MT)을 플라즈마 처리 장치(10)를 이용하여 적용했다. 구체적으로, 실험예 1에서는, 공정(ST1) 및 공정(ST2)을 포함하는 시퀀스(SQ)를 30 회 실행하고, 이어서 공정(ST3)과 20 회의 시퀀스(SQ)를 교호로 4 회 실행했다. 또한 비교를 위하여, 웨이퍼(W1)에 대하여, 표 1에 나타내는 비교 실험예 1 및 비교 실험예 2의 처리를 플라즈마 처리 장치(10)를 이용하여 적용했다. 비교 실험예 1에서는, 산소 가스를 포함하는 처리 가스를 이용하여 플루오르카본 함유막을 형성하는 공정과 Ar 가스의 플라즈마에 웨이퍼(W1)를 노출시키는 공정을 교호로 30 회 실행했다. 또한 비교 실험예 2에서는, 실험예 1의 공정(ST1) 및 공정(ST2)과 동일한 두 개의 공정을 교호로 30 회 실행하고, 공정(ST3)은 실행하지 않았다. 또한, 실험예 1, 비교 실험예 1 및 비교 실험예 2의 모든 공정에 있어서, 고주파 바이어스 전력을 0 W로 설정했다.
실행순 반복
횟수		 시퀀스
실행횟수		 공정 C4F6가스
유량(sccm)		 Ar가스
유량(sccm)		 O2가스 유량(sccm) NF3가스 유량(sccm) 압력
(mTorr)		 고주파 전력 처리
시간
(초)
주파수
(MHz)		 전력
(W)
실험예1 1 - 30 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300 5
2 4 - ST3 0 480 0 20 60 40 300 5
20 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300 5
비교
실험예1		 1 - 30 - 10 1000 5 0 20 40 100 5
2 - 0 1000 0 0 20 40 300 5
비교
실험예2		 1 - 30 - 10 1000 0 0 20 40 100 5
2 - 0 1000 0 0 20 40 300 5
그리고 도 8의 (b)에 나타내는 바와 같이, 실리콘 산화막(102)에 형성된 개구(OP)의 저부에 있어서의 폭(WB)을 측정했다. 측정 결과, 비교 실험예 1에서는, 폭(WB)은 16 nm였다. 비교 실험예 2에서는, 플루오르카본 함유막에 의해 개구가 폐색되고, 실리콘 산화막(102)의 에칭이 도중에 정지했다. 또한 실험예 1에서는, 폭(WB)은 18 nm였다. 비교 실험예 2의 결과와 실험예 1의 결과를 비교하면 명백한 바와 같이, 공정(ST1)에서 산소 가스를 포함하지 않는 처리 가스를 이용해도, 공정(ST3)을 포함하는 실험예 1에서는, 개구(OP)를 폐색시키지 않고 심부에 있어서도 넓은 폭을 가지는 개구(OP)를 형성하는 것이 가능하다는 것이 확인되었다.
(실험예 2)
실험예 2에서는, 도 2의 (b)에 나타낸 웨이퍼(W)에 대하여, 표 2에 나타내는 조건의 방법(MT)을 플라즈마 처리 장치(10)를 이용하여 적용했다. 구체적으로, 실험예 2에서는, 공정(ST1) 및 공정(ST2)을 포함하는 시퀀스(SQ)를 30 회 실행하고, 이어서 공정(ST3)을 실행하고, 이어서 시퀀스(SQ)를 20 회 실행했다. 또한 비교를 위하여, 도 2의 (b)에 나타낸 웨이퍼(W)에 대하여, 표 2에 나타내는 비교 실험예 3의 처리를 플라즈마 처리 장치(10)를 이용하여 적용했다. 비교 실험예 3에서는, 산소 가스를 포함하는 처리 가스를 이용하여 플루오르카본 함유막을 형성하는 공정과 Ar 가스의 플라즈마에 웨이퍼(W)를 노출시키는 공정을 교호로 30 회 실행했다. 또한 실험예 2 및 비교 실험예 3의 모든 공정에 있어서, 고주파 바이어스 전력을 0 W로 설정했다. 또한, 실험예 2 및 비교 실험예 3에서 이용된 웨이퍼(W)의 제 1 영역(R1)은 산화 실리콘제이며, 제 2 영역(R2)은 질화 실리콘제였다.
실행순 시퀀스
실행횟수		 공정 C4F6가스
유량(sccm)		 Ar가스
유량(sccm)		 O2가스 유량(sccm) NF3가스 유량(sccm) 압력
(mTorr)		 고주파 전력 처리
시간
(초)
주파수
(MHz)		 전력
(W)
실험예2 1 30 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300 5
2 - ST3 0 480 0 20 60 40 300 5
3 20 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300 5
비교
실험예3		 1 30 - 10 1000 5 0 20 40 100 5
2 - 0 1000 0 0 20 40 300 5
그리고 도 9에 나타내는 바와 같이, 마스크(MK)의 가장자리부 직하(直下)에서의 제 2 영역(R2)의 막 두께 감소량(D1) 및 제 2 영역(R2)의 어깨부에서의 막 두께 감소량(D2)을 측정했다. 측정 결과, 비교 실험예 3에서는, 막 두께 감소량(D1), 막 두께 감소량(D2)은 각각 7.1 nm, 10.3 nm였다. 한편 실험예 2에서는, 막 두께 감소량(D1), 막 두께 감소량(D2)은 각각 4.4 nm, 4.4 nm였다. 따라서, 공정(ST1)에 있어서 산소 가스를 포함하지 않는 처리 가스를 이용한 실험예 2에 의하면, 산소 가스를 포함하는 처리 가스를 이용한 비교 실험예 3보다 제 2 영역(R2)의 깎임이 억제되는 것이 확인되었다.
(실험예 3)
실험예 3에서는, 실험예 1에 이용한 웨이퍼(W1)와 동일한 웨이퍼에 대하여, 표 3에 나타내는 조건의 방법(MT)을 플라즈마 처리 장치(10)를 이용하여 적용했다. 구체적으로, 공정(ST1)과 공정(ST2)을 포함하는 시퀀스의 실행과 공정(ST3)의 실행과의 반복(ARP)에 포함되는 일부의 공정(ST3)에서는, NF3 가스와 Ar 가스를 포함하는 처리 가스를 이용하고, 반복(ARP)에 포함되는 다른 일부의 공정(ST3)에서는, NF3 가스만을 포함하는 처리 가스를 이용했다. 또한, 실험예 3의 모든 공정에 있어서 고주파 바이어스 전력을 0 W로 설정했다.
실행순 시퀀스
실행횟수		 공정 C4F6가스
유량(sccm)		 Ar가스
유량(sccm)		 O2가스 유량(sccm) NF3가스 유량(sccm) 압력
(mTorr)		 고주파 전력 처리
시간
(초)
주파수
(MHz)		 전력
(W)
실험예3 1 30 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300 5
2 - ST3 0 480 0 20 60 40 300 5
3 20 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300 5
4 - ST3 0 480 0 20 60 40 300 5
5 10 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300 5
6 - ST3 0 0 0 50 60 40 300 5
7 10 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300 5
8 - ST3 0 480 0 20 60 40 300 5
9 10 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300 5
10 - ST3 0 0 0 50 60 40 300 5
11 10 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300
12 - ST3 0 480 0 20 60 40 300 5
13 10 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300 5
14 - ST3 0 0 0 50 60 40 300 5
15 10 ST1 10 1000 0 0 20 40 100 5
ST2 0 1000 0 0 20 40 300 5
그리고, 실험예 1과 마찬가지로 폭(WB)을 측정했다. 측정 결과, 실험예 3에서는 폭(WB)은 25 nm였다. 따라서, 반복(ARP)에 포함되는 일부의 공정(ST3)에 있어서, NF3 가스만을 포함하는 처리 가스를 이용한 실험예 3에서는, 실험예 1보다 개구의 심부에 있어서의 폭을 넓히는 것이 가능하다는 것이 확인되었다.
(실험예 4)
실험예 4에서는, 도 10의 (a)에 나타내는 웨이퍼(W2), 및 도 10의 (b)에 나타내는 웨이퍼(W3)를 준비했다. 웨이퍼(W2)는 기판(110) 상에 250 nm 두께의 실리콘 산화막(112)을 가지고, 실리콘 산화막(112) 상에 아몰퍼스 카본제의 마스크(114)를 가지는 것이었다. 또한, 웨이퍼(W2)의 실리콘 산화막(112)에는 마스크(114)의 마스크 개구에 연속하는 저애스펙트비의 개구(OPL)를 미리 형성해 두었다. 개구(OPL)의 폭은 250 nm이며, 개구(OPL)의 깊이는 250 nm였다. 웨이퍼(W3)는 기판(120) 상에 200 nm 두께의 실리콘 산화막(122)을 가지고, 실리콘 산화막(122) 상에 아몰퍼스 카본제의 마스크(124)를 가지는 것이었다. 또한, 웨이퍼(W3)의 실리콘 산화막(122)에는 마스크(124)의 마스크 개구에 연속하는 고애스펙트비의 개구(OPH)를 미리 형성해 두었다. 개구(OPH)의 폭은 40 nm이며, 개구(OPH)의 깊이는 250 nm였다. 실험예 4에서는, 이들 웨이퍼(W2) 및 웨이퍼(W3)에 대하여 표 4에 나타내는 조건의 처리를 플라즈마 처리 장치(10)를 이용하여 적용했다. 구체적으로, 플루오르카본 가스를 포함하고 산소 가스를 포함하지 않는 처리 가스의 플라즈마를, 100 W의 플라즈마 생성용의 고주파 전력을 이용하여 15 mTorr의 압력(즉, 20 mTorr 이하의 저압)으로 생성하고, 플루오르카본 함유막(FL)을 형성했다. 또한 비교를 위하여, 표 4에 나타내는 비교 실험예 4 및 비교 실험예 5의 처리를 플라즈마 처리 장치(10)를 이용하여 웨이퍼(W2) 및 웨이퍼(W3)에 적용했다. 비교 실험예 4에서는, 실험예 4와 동일한 처리 가스의 플라즈마를 비교적 높은 300 W의 고주파 전력을 이용하여 20 mTorr보다 높은 30 mTorr의 압력으로 생성하고, 플루오르카본 함유막(FL)을 형성했다. 또한 비교 실험예 5에서는, 실험예 4와 동일한 처리 가스의 플라즈마를 15 mTorr의 압력(즉, 20 mTorr 이하의 저압)으로 생성하여, 플루오르카본 함유막(FL)을 형성했지만, 당해 플라즈마를 300 W의 고주파 전력을 이용하여 생성했다. 또한, 실험예 4, 비교 실험예 4 및 비교 실험예 5의 모든 공정에 있어서 고주파 바이어스 전력을 0 W로 설정했다.
C4F6가스
유량(sccm)		 Ar가스
유량(sccm)		 압력
(mTorr)		 고주파 전력 처리
시간
(초)
주파수
(MHz)		 전력
(W)
실험예4 5 1000 15 40 100 180
비교실험예4 5 1000 30 40 300 180
비교실험예5 5 1000 15 40 300 180
그리고, 웨이퍼(W2)의 개구(OPL)의 심부에 형성된 플루오르카본 함유막(FL)의 막 두께(T1) 및 웨이퍼(W3)의 개구(OPH)의 심부에 형성된 플루오르카본 함유막(FL)의 막 두께(T2)를 측정했다. 측정 결과, 비교 실험예 4에서는, 막 두께(T1), 막 두께(T2)는 각각 44 nm, 21 nm였다. 비교 실험예 5에서는, 막 두께(T1)는 31 nm였지만, 개구(OPH)의 심부에서는 실리콘 산화막(122)이 에칭되고, 플루오르카본 함유막은 형성되지 않았다. 또한 실험예 4에서는, 막 두께(T1), 막 두께(T2)는 각각 25 nm, 17 nm였다. 실험예 4의 막 두께(T1), 막 두께(T2)와 비교 실험예 4의 막 두께(T1), 막 두께(T2)를 비교하면 명백한 바와 같이, 20 mTorr(2.666 Pa) 이하의 저압으로 플라즈마를 생성함으로써, 고애스펙트비의 개구의 심부에 형성되는 플루오르카본 함유막의 막 두께와 저애스펙트비의 개구의 심부에 형성되는 플루오르카본 함유막의 막 두께의 차이를 저감하는 것이 가능하다는 것이 확인되었다. 또한, 실험예 4의 막 두께(T1), 막 두께(T2)와 비교 실험예 5의 막 두께(T1), 막 두께(T2)를 비교하면 명백한 바와 같이, 20 mTorr(2.666 Pa) 이하의 저압으로 낮은 실효 바이어스 전압을 발생시키는 고주파 전력, 예를 들면 100 W의 고주파 전력을 이용하여 플라즈마를 생성함으로써, 웨이퍼에 가해지는 데미지를 억제하면서 플루오르카본 함유막을 형성하는 것이 가능하다는 것이 확인되었다.
이상, 다양한 실시 형태에 대하여 설명했지만, 상술한 실시 형태에 한정되지 않고, 다양한 변형 태양을 구성 가능하다. 예를 들면, 방법(MT)의 실시에는, 하부 전극(LE)으로 플라즈마 생성용의 고주파 전력이 공급되고 있지만, 당해 고주파 전력은 상부 전극으로 공급되어도 된다. 또한 방법(MT)의 실시에는, 플라즈마 처리 장치(10) 이외의 플라즈마 처리 장치를 이용할 수 있다. 구체적으로, 유도 결합형의 플라즈마 처리 장치, 또는, 마이크로파와 같은 표면파에 의해 플라즈마를 생성하는 플라즈마 처리 장치와 같이, 임의의 플라즈마 처리 장치를 이용하여 방법(MT)을 실시하는 것이 가능하다.
10 : 플라즈마 처리 장치
12 : 처리 용기
PD : 배치대
ESC : 정전 척
LE : 하부 전극
30 : 상부 전극
34 : 전극판
40 : 가스 소스군
50 : 배기 장치
62 : 제 1 고주파 전원
64 : 제 2 고주파 전원
70 : 전원
W : 웨이퍼
R1 : 제 1 영역
R2 : 제 2 영역
MK : 마스크
FL : 플루오르카본 함유막

Claims (20)

  1. 피처리체에 대한 플라즈마 처리에 의해 실리콘 원자 및 산소 원자를 포함하는 제 1 영역을 상기 제 1 영역과는 상이한 재료로 구성된 제 2 영역에 대하여 선택적으로 에칭하는 방법으로서, 상기 피처리체는 오목부를 구획 형성하는 상기 제 2 영역, 상기 오목부를 매립하고 또한 상기 제 2 영역을 덮도록 마련된 상기 제 1 영역 및 상기 오목부 상에 개구를 제공하고 상기 제 1 영역 상에 마련된 마스크를 가지고,
    상기 방법은,
    플루오르카본 가스를 포함하고 산소 가스를 포함하지 않는 제 1 처리 가스의 플라즈마를 생성함으로써 상기 피처리체 상에 플루오르카본 함유막을 형성하여, 상기 플루오르카본 함유막이 상기 제 1 영역 및 상기 제 2 영역의 표면을 덮도록 하는 공정과,
    희가스 원자의 활성종을 상기 피처리체에 조사함으로써 상기 플루오르카본 함유막에 포함되는 플루오르카본의 라디칼에 의해 상기 제 1 영역을 에칭하는 공정
    을 각각이 포함하는 시퀀스를 1 회 이상 실행하는 공정과,
    상기 플루오르카본 함유막의 막 두께를 저감시키는 공정
    을 포함하고,
    상기 시퀀스를 1 회 이상 실행하는 공정과 상기 막 두께를 저감시키는 공정이 교호로 반복 실행되는, 방법.
  2. 제 1 항에 있어서,
    상기 막 두께를 저감시키는 공정에서는 삼불화 질소 가스만을 포함하는 제 2 처리 가스의 플라즈마가 생성되는, 방법.
  3. 제 1 항에 있어서,
    상기 막 두께를 저감시키는 공정에서는 삼불화 질소 가스 및 희가스를 포함하는 제 3 처리 가스의 플라즈마가 생성되는, 방법.
  4. 제 1 항에 있어서,
    상기 교호로 반복 실행되는 것에 포함되는 일부의 상기 막 두께를 저감시키는 상기 공정에 있어서, 삼불화 질소 가스 및 희가스를 포함하는 제 4 처리 가스의 플라즈마가 생성되고,
    상기 교호로 반복 실행되는 것에 포함되는 다른 일부의 상기 막 두께를 저감시키는 상기 공정에 있어서, 삼불화 질소 가스만을 포함하는 제 5 처리 가스의 플라즈마가 생성되는, 방법.
  5. 제 1 항에 있어서,
    상기 막 두께를 저감시키는 공정에서는 산소 가스만을 포함하는 제 6 처리 가스의 플라즈마가 생성되는, 방법.
  6. 제 1 항에 있어서,
    상기 막 두께를 저감시키는 공정에서는 산소 가스 및 희가스를 포함하는 제 7 처리 가스의 플라즈마가 생성되는, 방법.
  7. 제 1 항에 있어서,
    상기 교호로 반복 실행되는 것에 포함되는 일부의 상기 막 두께를 저감시키는 상기 공정에 있어서, 산소 가스 및 희가스를 포함하는 제 8 처리 가스의 플라즈마가 생성되고,
    상기 교호로 반복 실행되는 것에 포함되는 다른 일부의 상기 막 두께를 저감시키는 상기 공정에 있어서, 산소 가스만을 포함하는 제 9 처리 가스의 플라즈마가 생성되는, 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 플루오르카본 함유막을 형성하는 공정에서는 상기 피처리체를 수용한 처리 용기 내의 압력이 2.666 Pa 이하의 압력으로 설정되는, 방법.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 플루오르카본 함유막을 형성하는 공정에서는 100 V 이상, 300 V 이하의 실효 바이어스 전압이 발생하는 플라즈마 생성용의 고주파 전력이 이용되는, 방법.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 플루오르카본 함유막을 형성하는 공정에서는 용량 결합형의 플라즈마 처리 장치가 이용되고, 상기 플라즈마 처리 장치의 상부 전극의 실리콘제의 전극판에 양이온을 인입하기 위한 전압이 인가되는, 방법.
  11. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 영역을 에칭하는 공정에서는 상기 희가스의 플라즈마가 생성되는, 방법.
  12. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 영역은 산화 실리콘, 산질화 규소 또는 탄소 함유 산화 규소로 구성되어 있는, 방법.
  13. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 2 영역은 실리콘, 탄소, 질화 실리콘 또는 금속으로 구성되어 있는, 방법.
  14. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 플루오르카본 함유막을 형성하는 공정에서는 상기 제 2 영역에 의해 구획 형성되는 오목부 내까지 상기 제 1 영역의 에칭이 진행되는, 방법.
  15. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 영역을 에칭하는 공정에서는 상기 피처리체를 지지하는 하부 전극에 고주파 바이어스 전력이 공급되는, 방법.
  16. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 플루오르카본 함유막을 형성하는 공정에서는 상기 제 1 처리 가스의 전체 유량에 대한 상기 플루오르카본 가스의 유량이 0.1% 내지 1%인, 방법.
  17. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 플루오르카본 함유막을 형성하는 공정에서는 펄스 형상으로 변조되는 플라즈마 생성용의 고주파 전력이 공급되는, 방법.
  18. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 영역을 에칭하는 공정에서는 상기 피처리체를 수용한 처리 용기 내의 압력이 4 Pa 이하의 압력으로 설정되는, 방법.
  19. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 영역을 에칭하는 공정은 추가의 플루오르카본 가스의 첨가 없이 수행되는, 방법.
  20. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 막 두께를 저감시키는 공정에서는 삼불화 질소 가스가 사용되고, 상기 삼불화 질소 가스의 유량은 상기 교호로 반복되는 실행 횟수에 따라 변동되는, 방법.
KR1020177012095A 2014-12-05 2015-11-20 에칭 방법 KR102418244B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-246745 2014-12-05
JP2014246745A JP6320282B2 (ja) 2014-12-05 2014-12-05 エッチング方法
PCT/JP2015/082646 WO2016088575A1 (ja) 2014-12-05 2015-11-20 エッチング方法

Publications (2)

Publication Number Publication Date
KR20170093111A KR20170093111A (ko) 2017-08-14
KR102418244B1 true KR102418244B1 (ko) 2022-07-07

Family

ID=56091525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177012095A KR102418244B1 (ko) 2014-12-05 2015-11-20 에칭 방법

Country Status (6)

Country Link
US (1) US10090191B2 (ko)
JP (1) JP6320282B2 (ko)
KR (1) KR102418244B1 (ko)
CN (1) CN107078050B (ko)
TW (1) TWI671815B (ko)
WO (1) WO2016088575A1 (ko)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10861693B2 (en) * 2015-12-18 2020-12-08 Applied Materials, Inc. Cleaning method
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) * 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10629473B2 (en) * 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US20180230597A1 (en) * 2017-02-14 2018-08-16 Applied Materials, Inc. Method and apparatus of remote plasmas flowable cvd chamber
JP6851217B2 (ja) * 2017-02-16 2021-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
JP7022651B2 (ja) 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11114304B2 (en) * 2018-11-30 2021-09-07 Tokyo Electron Limited Substrate processing method
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
JP7451540B2 (ja) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
JP7462444B2 (ja) * 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11462388B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Plasma processing assembly using pulsed-voltage and radio-frequency power
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US12106938B2 (en) 2021-09-14 2024-10-01 Applied Materials, Inc. Distortion current mitigation in a radio frequency plasma processing chamber
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US12111341B2 (en) 2022-10-05 2024-10-08 Applied Materials, Inc. In-situ electric field detection method and apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048789A1 (en) * 2003-09-03 2005-03-03 Merry Walter R. Method for plasma etching a dielectric layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326864B2 (ja) * 1993-03-26 2002-09-24 松下電器産業株式会社 ドライエッチング方法
JPH10242130A (ja) * 1996-04-26 1998-09-11 Hitachi Ltd プラズマ処理方法及び装置
TW487983B (en) * 1996-04-26 2002-05-21 Hitachi Ltd Manufacturing method for semiconductor device
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
JP2000307001A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
WO2000079586A1 (fr) * 1999-06-24 2000-12-28 Hitachi, Ltd. Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
JP2003151956A (ja) * 2001-11-19 2003-05-23 Sony Corp 半導体装置製造工程における窒化シリコン膜のエッチング方法
CN1723549B (zh) * 2002-10-11 2012-01-18 兰姆研究有限公司 增强等离子体蚀刻性能的方法
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
US7404874B2 (en) * 2004-06-28 2008-07-29 International Business Machines Corporation Method and apparatus for treating wafer edge region with toroidal plasma
JP4512529B2 (ja) * 2005-07-15 2010-07-28 住友精密工業株式会社 エッチング方法及びエッチング装置
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
TWM487983U (zh) * 2014-04-29 2014-10-11 Ledyoung Tech Corp 組合式燈具
JP6424049B2 (ja) * 2014-09-12 2018-11-14 株式会社日立ハイテクノロジーズ プラズマ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050048789A1 (en) * 2003-09-03 2005-03-03 Merry Walter R. Method for plasma etching a dielectric layer

Also Published As

Publication number Publication date
CN107078050A (zh) 2017-08-18
JP2016111177A (ja) 2016-06-20
TW201631656A (zh) 2016-09-01
US10090191B2 (en) 2018-10-02
US20170323825A1 (en) 2017-11-09
TWI671815B (zh) 2019-09-11
WO2016088575A1 (ja) 2016-06-09
KR20170093111A (ko) 2017-08-14
JP6320282B2 (ja) 2018-05-09
CN107078050B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
KR102418244B1 (ko) 에칭 방법
US9972503B2 (en) Etching method
KR102356211B1 (ko) 에칭 방법
KR102460164B1 (ko) 에칭 방법
US9330973B2 (en) Workpiece processing method
US9443701B2 (en) Etching method
KR102363778B1 (ko) 에칭 방법
JP2016136606A (ja) エッチング方法
US10109495B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
EP3046137A1 (en) Etching method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant