CN107078050B - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN107078050B
CN107078050B CN201580060311.XA CN201580060311A CN107078050B CN 107078050 B CN107078050 B CN 107078050B CN 201580060311 A CN201580060311 A CN 201580060311A CN 107078050 B CN107078050 B CN 107078050B
Authority
CN
China
Prior art keywords
region
fluorocarbon
gas
plasma
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580060311.XA
Other languages
English (en)
Other versions
CN107078050A (zh
Inventor
户村幕树
胜沼隆幸
本田昌伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN107078050A publication Critical patent/CN107078050A/zh
Application granted granted Critical
Publication of CN107078050B publication Critical patent/CN107078050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一个实施方式的方法包括：执行1次以上的流程的步骤；和使通过执行1次以上的流程形成的含碳氟化合物膜的膜厚减小的步骤。1次以上的流程中的每个流程包括：通过生成包含碳氟气体但不包含氧气的处理气体的等离子体，在被处理体上形成含碳氟化合物膜的步骤；和利用含碳氟化合物膜所包含的碳氟化合物的自由基对第一区域进行蚀刻的步骤。在该方法中，交替反复执行1次以上的流程和使含碳氟化合物膜的膜厚减小的步骤。

Description

蚀刻方法
技术领域
本发明的实施方式涉及蚀刻方法，特别而言，涉及通过对被处理体进行的等离子体处理，相对于第二区域选择性地对含有硅原子和氧原子的第一区域进行蚀刻的方法，其中，上述第二区域由与该第一区域不同的材料构成。
背景技术
在电子器件的制造中，有时对含有硅原子和氧原子的区域、例如由氧化硅(SiO2)构成的区域进行形成孔或槽这样的开口的处理。在这样的处理中，如美国专利第7708859号说明书所记载的那样，通常将被处理体暴露于碳氟气体的等离子体中而对该区域进行蚀刻。
另外，已知有相对于第二区域选择性地对含有硅原子和氧原子的第一区域、例如由氧化硅构成的第一区域进行蚀刻的技术，其中，上述第二区域由与该第一区域不同的材料构成。作为这样的技术的一个例子，已知有SAC(Self－Alignd Contact)技术。关于SAC技术，在日本特开2000－307001号公报中有记载。
作为SAC技术的处理对象的被处理体具有氧化硅制的第一区域、氮化硅制的第二区域和掩模。第二区域设置以划设凹部的方式设置，第一区域以填埋该凹部且覆盖第二区域的方式设置，掩模设置于第一区域上并在凹部之上提供开口。在现有的SAC技术中，如日本特开2000－307001号公报所记载的那样，为了对第一区域进行蚀刻，使用包含碳氟气体、氧气和稀有气体的处理气体的等离子体。通过将被处理体暴露于该处理气体的等离子体中，在从掩模的开口露出的部分对第一区域进行蚀刻并形成上部开口。进而，通过将被处理体暴露于处理气体的等离子体中，在由第二区域夹着的部分，第一区域自匹配地被蚀刻。由此，自匹配地形成与上部开口连续的下部开口。
现有技术文献
专利文献
专利文献1：美国专利第7708859号说明书
专利文献2：日本特开2000－307001号公报
发明内容
发明想要解决的技术问题
然而，在上述的现有技术中，在第一区域的蚀刻中，会对第二区域产生不能容许的削除。为了抑制该削除，若选择使碳氟化合物较多地沉积于第二区域上的条件，则会因含碳氟化合物膜而使开口(上部开口和/或下部开口)的宽度变窄，根据情况而发生开口被堵塞的情况。即，在利用含碳氟化合物膜抑制对第二区域的削除和抑制含碳氟化合物膜所导致的开口宽度的缩小之间，存在权衡的关系，使两者兼顾是困难的。
因此，在含有硅和氧的第一区域的蚀刻中，要求抑制由与该第一区域不同的材料构成的第二区域的削除，并且抑制含碳氟化合物膜所导致的开口宽度的缩小。
用于解决技术问题的技术方案
在一个方式中，提供一种通过对被处理体进行等离子体处理，相对于第二区域选择性地对含有硅原子和氧原子的第一区域进行蚀刻的方法，其中，上述第二区域由与该第一区域不同的材料构成。被处理体包括：划设凹部的第二区域；以填埋该凹部且覆盖第二区域的方式设置的第一区域；和在凹部之上提供开口并设置于第一区域上的掩模。该方法包括：(a)执行1次以上的流程的步骤，该1次以上的流程中的每个流程包括(a1)通过生成包含碳氟气体但不包含氧气的处理气体的等离子体而在被处理体上形成含碳氟化合物膜的工序和(a2)利用含碳氟化合物膜所包含的碳氟化合物的自由基对第一区域进行蚀刻的工序；和(b)使含碳氟化合物膜的膜厚减小的步骤(以下，有时称为“膜厚减小步骤”)，该方法交替反复执行执行1次以上的流程的上述步骤和膜厚减小步骤。
在一个方式所涉及的方法中，在用于形成含碳氟化合物膜的处理气体中不包含氧气。因此，能够抑制第二区域氧化、且氧化的第二区域被碳氟化合物的活性种削除。但是，由于该处理气体不包含氧气，因此，发生含碳氟化合物膜所导致的开口宽度的缩小，根据情况也有时堵塞开口。为了应对这样的开口宽度的缩小，在一个方式所涉及的方法中，执行膜厚减小步骤。故而，利用该方法，在第一区域的蚀刻中，能够抑制第二区域的削除，并且能够抑制含碳氟化合物膜所导致的开口宽度的缩小。
在一个实施方式的膜厚减小步骤中，可以生成包含三氟化氮气体和稀有气体的处理气体的等离子体。在三氟化氮气体被稀有气体稀释的情况下，活性种相对于被处理体以较小的角度分布、在大致铅直方向上入射。因此，能够有效地减小在被处理体的水平面上、例如掩模的上表面之上较厚地形成的含碳氟化合物膜的膜厚。
在一个实施方式的膜厚减小步骤中，可以生成仅包含三氟化氮气体的处理气体的等离子体。在该实施方式中，活性种各向同性地向被处理体入射。因此，能够均匀地减小在被处理体的任意面上形成的含碳氟化合物膜的膜厚。
在一个实施方式中，在上述交替反复执行的步骤所包含的一部分的膜厚减小步骤中，生成包含三氟化氮气体和稀有气体的处理气体的等离子体，在上述交替反复执行的步骤所包含的另一部分的膜厚减小步骤中，生成仅包含三氟化氮气体的处理气体的等离子体。利用该实施方式，能够有效地减小在被处理体的水平面上较厚地形成的含碳氟化合物膜的膜厚，并且能够均匀地减小在被处理体的任意面上形成的含碳氟化合物膜的膜厚。
另外，在一个实施方式的膜厚减小步骤中，可以生成包含氧气和稀有气体的处理气体的等离子体。在一个实施方式的膜厚减小步骤中，也可以生成仅包含氧气的处理气体的等离子体。另外，在一个实施方式中，在上述交替反复执行的步骤所包含的一部分的膜厚减小步骤中，可以生成包含氧气和稀有气体的处理气体的等离子体，在上述交替反复执行的步骤所包含的另一部分的膜厚减小步骤中，可以生成仅包含氧气的处理气体的等离子体。
在一个实施方式的形成含碳氟化合物膜的上述工序中，可以将收容被处理体的处理容器内的压力设定为2.666Pa(20mTorr)以下的压力。在该实施方式中，在低压环境下生成碳氟气体的等离子体。在这样的低压环境下，碳氟化合物的活性种以各向异性、即在大致铅直方向上以较小的角度分布向被处理体入射。因此，在掩模的上表面之上、第二区域的上表面之上、和第二区域之间的第一区域的上表面之上选择性地形成含碳氟化合物膜。另外，能够减小在掩模的上表面之上、第二区域的上表面之上、和第二区域之间的第一区域的上表面之上形成的含碳氟化合物膜的厚度的差异。进而，在这样的低压环境下，碳氟化合物的活性种在纵横比高的开口内和纵横比低的开口的任意开口都会侵入。因此，能够降低含碳氟化合物膜的膜厚对纵横比的依赖性。
在一个实施方式的形成含碳氟化合物膜的上述工序中，可以使用产生100V以上、300V以下的有效偏置电压的等离子体生成用的高频电力。利用这样的高频电力，能够降低碳氟化合物离子的能量，能够抑制该离子所导致的被处理体的损伤。
在一个实施方式的形成含碳氟化合物膜的工序中，可以使用电容耦合型的等离子体处理装置，对该等离子体处理装置的上部电极的硅制的电极板施加用于引入正离子的电压。利用该实施方式，正离子撞击电极板，由此从该电极板放出硅。所放出的硅与存在于等离子体处理装置内的氟的活性种结合，使氟的活性种的量减小。作为其结果，能够抑制第二区域的削除。另外，通过向电极板引入正离子，能够除去附着于顶板的碳氟化合物。因此，能够将处理容器的内壁面保持为清洁的状态。
在一个实施方式的对第一区域进行蚀刻的上述工序中，可以生成稀有气体的等离子体。在该实施方式中，通过生成稀有气体的等离子体而发生的稀有气体离子向含碳氟化合物膜入射，从含碳氟化合物膜生成自由基，该自由基对第一区域进行蚀刻。
在一个实施方式中，第一区域可以由氧化硅、氮氧化硅、含碳氧化硅构成。另外，在一个实施方式中，第二区域可以由硅、碳、氮化硅或金属构成。
发明效果
如以上说明的那样，在含有硅和氧的第一区域的蚀刻中，能够抑制由与该第一区域不同的材料构成的第二区域的削除，并且能够抑制含碳氟化合物膜所导致的开口宽度的缩小。
附图说明
图1是表示一个实施方式所涉及的蚀刻方法的流程图。
图2是例示作为一个实施方式所涉及的方法的适用对象的被处理体的截面图。
图3是概略地表示能够用于实施图1所示的方法的等离子体处理装置的一个例子的图。
图4是表示方法MT实施的中途阶段的被处理体的截面图。
图5是表示方法MT实施的中途阶段的被处理体的截面图。
图6是为了比较而表示的被处理体的截面图。
图7是表示方法MT实施的中途阶段的被处理体的截面图。
图8是表示实验例1中使用的晶片的截面图。
图9是表示实验例2中测得的尺寸的截面图。
图10是表示实验例4中使用的晶片的截面图。
具体实施方式
以下，参照附图对各种实施方式进行详细地说明。其中，在各附附图中，对相同或相当的部分标注相同的附图标记。
图1是表示一个实施方式所涉及的蚀刻方法的流程图。图1所示的方法MT是通过对被处理体进行的等离子体处理，相对于第二区域选择性地对含有硅原子和氧原子的第一区域进行蚀刻的方法，其中，上述第二区域由与该第一区域不同的材料构成。
图2是例示作为一个实施方式所涉及的方法的适用对象的被处理体的截面图。图2的(a)所示的被处理体、即晶片W具有基板SB、第一区域R1、第二区域R2和掩模MK。第二区域R2设置在基板SB上，划设凹部。第一区域R1含有硅原子和氧原子，填埋凹部且覆盖第二区域R2。掩模MK设置在第一区域R1上，在由第二区域R2划设的凹部之上提供开口。以下，有时将由掩模MK提供的开口称为“掩模开口”。
第一区域R1例如可以由氧化硅(SiO2)、氮氧化硅(SiON)或含碳氧化硅(SiOCH)构成。第二区域R2由与第一区域R1不同的材料构成。第二区域R2例如可以由硅、碳、氮化硅或金属构成。掩模MK可以由有机膜、例如无定形碳构成。
在图2的(b)中表示了被处理体的另一个例子。图2的(b)所示的晶片W在鳍式场效应晶体管的制造中途获得。该晶片W与图2的(a)所示的被处理体同样具有基板SB、第一区域R1、第二区域R2和掩模MK。另外，图2的(b)所示的晶片W还具有隆起区域RA。隆起区域RA以从基板SB隆起的方式设置。该隆起区域RA例如可以构成栅极区域。第二区域R2沿着隆起区域RA的表面和基板SB的表面延伸。在图2的(b)所示的晶片W中，第一区域R1由氧化硅构成，第二区域R2由氮化硅构成。以下，以图2的(b)所示的被处理体为例对方法MT进行详细地说明。
在方法MT中，在执行最初的步骤ST1之前，晶片W被收容在等离子体处理装置的处理容器内。图3是概略地表示能够用于实施图1所示的方法的等离子体处理装置的一个例子的图。图3所示的等离子体处理装置10为电容耦合型等离子体蚀刻装置，具有大致圆筒状的处理容器12。处理容器12的内壁面例如由经过阳极氧化处理的铝构成。该处理容器12已安全接地。
在处理容器12的底部上，设置有大致圆筒状的支承部14。支承部14例如由绝缘材料构成。支承部14在处理容器12内从处理容器12的底部在铅直方向上延伸。另外，在处理容器12内设置有载置台PD。载置台PD被支承部14支承。
在载置台PD的上表面保持晶片W。载置台PD具有下部电极LE和静电卡盘ESC。下部电极LE包含第一板18a和第二板18b。第一板18a和第二板18b例如由铝这样的金属构成，形成大致圆盘形状。第二板18b设置在第一板18a上，与第一板18a电连接。
在第二板18b上设置有静电卡盘ESC。静电卡盘ESC具有将作为导电膜的电极配置于一对绝缘层或绝缘片间的结构。直流电源22经由开关23与静电卡盘ESC的电极电连接。该静电卡盘ESC利用由来自直流电源22的直流电压产生的库仑力等静电力吸附晶片W。由此，静电卡盘ESC能够保持晶片W。
在第二板18b的周缘部上，以包围晶片W的边缘和静电卡盘ESC的方式配置有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜的材料而适当选择的材料构成，例如可以由石英构成。
在第二板18b的内部设置有制冷剂流路24。制冷剂流路24构成温调机构。经由配管26a将制冷剂从设置于处理容器12的外部的冷却单元供给到制冷剂流路24。供给制冷剂流路24的制冷剂经由配管26b返回冷却单元。这样，制冷剂在制冷剂流路24与冷却单元之间循环。通过对该制冷剂的温度进行控制，能够控制由静电卡盘ESC支承的晶片W的温度。
另外，在等离子体处理装置10中设置有气体供给线路28。气体供给线路28将来自传热气体供给机构的传热气体、例如He气体供给到静电卡盘ESC的上表面与晶片W的背面之间。
另外，等离子体处理装置10具有上部电极30。上部电极30在载置台PD的上方与该载置台PD相对配置。下部电极LE和上部电极30相互大致平行地设置。在这些上部电极30与下部电极LE之间，提供用于对晶片W进行等离子体处理的处理空间S。
上部电极30通过绝缘性遮蔽部件32支承在处理容器12的上部。在一个实施方式中，上部电极30可以构成为距载置台PD的上表面、即晶片载置面的铅直方向的距离是可变的。上部电极30可以包括电极板34和电极支承体36。电极板34面向处理空间S，该电极板34设置有多个气体排出孔34a。在一个实施方式中，该电极板34由硅构成。
电极支承体36可拆卸地支承电极板34，例如可以由铝这样的导电性材料构成。该电极支承体36可以具有水冷结构。在电极支承体36的内部设置有气体扩散室36a。与气体排出孔34a连通的多个气体流通孔36b从该气体扩散室36a向下方延伸。另外，电极支承体36形成有向气体扩散室36a导入处理气体的气体导入口36c，气体供给管38与该气体导入口36c连接。
气源组40经由阀组42和流量控制器群44与气体供给管38连接。气源组40包含碳氟气体源、稀有气体源、三氟化氮(NF3)气体源和氧(O2)气源这样的多个气源。碳氟气体例如是包含C4F6气体和C4F8气体中的至少一种的气体。另外，稀有气体是包含Ar气体、He气体这样的各种稀有气体中的至少一种气体。
阀组42包括多个阀，流量控制器组44包括质量流量控制器这样的多个流量控制器。气源组40的多个气源分别经由阀组42中的对应的阀和流量控制器群44中的对应的流量控制器与气体供给管38连接。
另外，在等离子体处理装置10中，沿着处理容器12的内壁可拆卸地设置有沉积屏蔽件46。沉积屏蔽件46也可以设置于支承部14的外周。沉积屏蔽件46是防止蚀刻副产物(沉积物)附着于处理容器12的部件，可以通过在铝材上覆盖Y2O3等陶瓷而构成。
在处理容器12的底部侧、且在支承部14与处理容器12的侧壁之间设置有排气板48。排气板48例如可以通过在铝材上覆盖Y2O3等陶瓷而构成。在该排气板48的下方、且在处理容器12中设置有排气口12e。排气装置50经由排气管52与排气口12e连接。排气装置50具有涡轮分子泵等真空泵，能够将处理容器12内的空间减压至所希望的真空度。另外，在处理容器12的侧壁设置有晶片W的搬入搬出口12g，该搬入搬出口12g能够通过闸阀54开闭。
另外，等离子体处理装置10还具有第一高频电源62和第二高频电源64。第一高频电源62是产生等离子体生成用的高频电力的电源，产生27～100MHz频率的高频电力。以下，在本说明书中，所谓“高频电力”，表示等离子体生成用的高频电力。第一高频电源62经由匹配器66与下部电极LE连接。匹配器66是用于使第一高频电源62的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。另外，第一高频电源62也可以经由匹配器66与上部电极30连接。
第二高频电源64是产生用于向晶片W引入离子的高频偏置电力的电源，产生400kHz～13.56MHz范围内的频率的高频偏置电力。第二高频电源64经由匹配器68与下部电极LE连接。匹配器68是用于使第二高频电源64的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。
另外，等离子体处理装置10还具有电源70。电源70与上部电极30连接。电源70将用于向电极板34引入存在于处理空间S内的正离子的电压施加给上部电极30。在一个例子中，电源70是产生负的直流电压的直流电源。在另一个例子中，电源70也可以是产生比较低频的交流电压的交流电源。从电源70向上部电极施加的电压可以为－150V以下的电压。即，由电源70施加至上部电极30的电压可以是绝对值为150以上的负电压。从电源70向上部电极30施加这样的电压时，存在于处理空间S的正离子撞击电极板34。由此，从电极板34放出二次电子和/或硅。所放出的硅与存在于处理空间S内的氟的活性种结合，使氟的活性种的量减小。
另外，在一个实施方式中，等离子体处理装置10还可以具有控制部Cnt。该控制部Cnt是具有处理器、存储部、输入装置、显示装置等的计算机，对等离子体处理装置10的各部进行控制。在该控制部Cnt中，为了操作人员对等离子体处理装置10进行管理，能够使用输入装置进行命令的输入操作等，还能够利用显示装置将等离子体处理装置10的运转状况可视化地显示。进而，在控制部Cnt的存储部中，存储用于利用处理器对等离子体处理装置10中执行的各种处理进行控制的控制程序和用于根据处理条件在等离子体处理装置10的各部中执行处理的程序、即处理方案。
以下，再次参照图1对方法MT进行详细地说明。另外，在以下的说明中，适当参照图4～图7。图4、图5和图7是表示方法MT实施的中途阶段的被处理体的截面图。图6是为了比较而表示的被处理体的截面图。
如图1所示，在方法MT中，执行了各自包括步骤ST1和步骤ST2的1次以上的流程SQ与步骤ST3的交替反复ARP。在方法MT中，首先，执行步骤ST1。在步骤ST1中，在晶片W的表面上形成含碳氟化合物膜。因此，在步骤ST1中，向等离子体处理容装置的处理容器内供给处理气体，生成该处理气体的等离子体。步骤ST1中使用的处理气体是包含碳氟气体(CxFy气体)但不包含氧气(O2气体)的处理气体。碳氟气体例如包含C4F6气体和C4F8气体中的至少一种。另外，该处理气体可以包含Ar气体、He气体这样的各种稀有气体中的至少一种。另外，处理气体中的碳氟气体的流量例如可以是4sccm～12sccm范围内的流量、或者2sccm～6sccm范围内的流量。
在使用等离子体处理装置10实施步骤ST1的情况下，处理气体从气源组40被供给处理容器12内。另外，在步骤ST1中，将来自第一高频电源62的高频电力供给下部电极LE。另外，在步骤ST1中，也可以从第二高频电源64向下部电极LE供给高频偏置电力，或者也可以不供给。在一个实施方式的步骤ST1中，从第二高频电源64向下部电极LE供给的高频偏置电力可以为0W。另外，在步骤ST1中，利用排气装置50将处理容器12内的空间的压力设定至规定的压力。由此，在处理容器12内生成处理气体的等离子体。
在步骤ST1中，碳氟化合物的活性种向晶片W的表面入射。由此，只有第一区域R1被蚀刻。另外，在晶片W的表面形成含碳氟化合物膜FL。图4的(a)所示的截面图表示如下的状态，即进行方法MT的实施，在从掩模开口露出的部分对第一区域R1进行蚀刻，形成上部开口OP1，进一步将第一区域R1的蚀刻进行至由第二区域R2划设的凹部内，在由第二区域R2夹着的部分形成有与上部开口OP1连续的下部开口OP2。在该状态下，通过执行步骤ST1，在晶片W的表面、即掩模MK的上表面和侧面、掩模MK与第二区域R2之间残存的第一区域R1的侧面、第二区域R2的表面和由第二区域R2划设的凹部内存在的第一区域R1的上表面上形成含碳氟化合物膜FL。
接着，在步骤ST2中，利用含碳氟化合物膜FL中的自由基对第一区域R1进行蚀刻。因此，在步骤ST2中，在等离子体处理容装置的处理容器内生成稀有气体、例如Ar气体的等离子体。该步骤ST2的处理时间和步骤ST1的处理时间可以任意设定。在一个实施方式中，步骤ST1的处理时间在步骤ST1的处理时间和步骤ST2的处理时间的合计中所占的比例可以设定为30％～70％范围内的比例。
在使用等离子体处理装置10实施步骤ST2的情况下，从气源组40供给稀有气体。另外，在步骤ST2中，将来自第一高频电源62的高频电力供给到下部电极LE。另外，在步骤ST2中，也可以从第二高频电源64向下部电极LE供给高频偏置电力，或者也可以不供给。在一个实施方式的步骤ST2中，从第二高频电源64向下部电极LE供给的高频偏置电力可以为0W。另外，在步骤ST2中，利用排气装置50将处理容器12内的空间的压力设定至规定的压力。例如，将处理容器12内的空间的压力设定为20mTorr(2.666Pa)～50mTorr(6.666Pa)范围内的压力，例如设定为30mTorr(4Pa)以下的压力。由此，在处理容器12内生成稀有气体的等离子体，载置于载置台PD上的晶片W被照射稀有气体原子的离子。
在步骤ST2中，向含碳氟化合物膜FL照射稀有气体原子的活性种、例如稀有气体原子的离子。由此，如图4的(b)所示，使含碳氟化合物膜FL中的碳氟化合物自由基进行对第一区域R1的蚀刻。另外，利用该步骤ST2减小含碳氟化合物膜FL的膜厚。
在方法MT中，将包括步骤ST1和步骤ST2的流程SQ执行1次以上。并且，在步骤STa中，判定是否满足停止条件进行。例如，在步骤STa中，在流程SQ的执行次数达到预先所设定的次数的情况下，判定为满足停止条件。在步骤STa中判定为不满足停止条件的情况下，再次执行流程SQ。另一方面，在步骤STa中判定为满足停止条件的情况下，执行步骤STb。关于步骤STb以后的步骤，以后叙述。
如上所述，步骤ST1中使用的处理气体不含氧气。因此，能够抑制第二区域R2氧化、且氧化的第二区域R2被碳氟化合物的活性种削除。但是，由于步骤ST1中使用的该处理气体不含氧气，因此，在流程SQ被执行1次以上时，会因含碳氟化合物膜FL而产生上部开口OP1和下部开口OP2这样的开口的宽度的缩小，根据情况，该开口能够被阻塞。
作为应对上述开口的宽度的缩小的一个对策，在一个实施方式的步骤ST1中，将等离子体处理装置的处理容器内的压力设定为20mTorr(2.666Pa)以下的压力。进而，在步骤ST1中，相对于供给处理容器内的处理气体的全部流量，碳氟气体的流量所占的比例被设定为0.1％以上1％以下的范围的比例。这样，在低压环境下生成碳氟气体被稀释的处理气体的等离子体时，碳氟化合物的活性种以各向异性、即以小的角度分布在大致铅直方向上向晶片W入射。因此，在掩模MK的上表面之上、第二区域R2的上表面之上和由第二区域R2夹着的第一区域R1的上表面之上，比其它的表面更厚地形成含碳氟化合物膜FL。即，在掩模MK的上表面之上、第二区域R2的上表面之上和由第二区域R2夹着的第一区域R1的上表面之上选择性地形成含碳氟化合物膜FL。由此，能够抑制开口的宽度的缩小。
另外，在这样的低压环境下，碳氟化合物的活性种在比较窄的开口内和比较宽的开口的任意中都会侵入。以下，参照图5和图6进行具体说明。晶片W有时具有：如图5的(a)和图6的(a)所示，设置于其上的掩模MK的掩模开口的宽度窄、形成高纵横比的上部开口OP1的区域(以下，称为“高AR区域”)；和如图5的(b)和图6的(b)所示，设置于其上的掩模MK的掩模开口的宽度宽、形成低纵横比的上部开口OP1的区域(以下，称为“低AR区域”)的两者。
对这样的晶片W使用高压条件下生成的处理气体的等离子体时，能够向掩模MK的上表面供给大量的碳氟化合物的活性种，能够妨碍碳氟化合物的活性种向高AR区域的上部开口OP1内的侵入。作为其结果，如图6的(a)所示，在掩模MK的上表面之上形成厚的含碳氟化合物膜FL，但在第二区域R2的表面和由该第二区域R2夹着的第一区域R1的上表面之上形成的含碳氟化合物膜的膜厚不够。由此，发生第二区域R2的削除和第一区域R1的蚀刻的停止。另外，使用高压条件下生成的处理气体的等离子体时，碳氟化合物的活性种向低AR区域的上部开口OP1内大量侵入。作为其结果，如图6的(b)所示，在第二区域R2的表面和由该第二区域R2夹着的第一区域R1的上表面之上过剩地形成厚的含碳氟化合物膜FL。作为其结果，停止第一区域R1的蚀刻。
另一方面，在一个实施方式的步骤ST1中，在低压条件下生成处理气体的等离子体。在低压条件下，基于所生成的等离子体的碳氟化合物的活性种在高AR区域和低AR区域的任意区域均容易侵入上部开口OP1内。因此，如图5的(a)和图5的(b)所示，减小了高AR区域的晶片W的表面所形成的含碳氟化合物膜FL的膜厚与低AR区域的晶片W的表面所形成的含碳氟化合物膜FL的膜厚之差。即，降低了含碳氟化合物膜FL的膜厚对纵横比的依赖性。另外，如图5的(a)和图5的(b)所示，掩模MK的上表面之上所形成的含碳氟化合物膜FL的膜厚与由第二区域R2夹着的第一区域R1的上表面之上所形成的含碳氟化合物膜FL的膜厚的差异在高AR区域和低AR区域的两者中都减小了。
但是，在低压条件下生成处理气体的等离子体时，碳氟化合物离子的能量会变高，能够使晶片W受到损伤。例如，能够使第二区域R2受到损伤。因此，在一个实施方式的步骤ST1中，将等离子体生成用的高频电力设定为产生100V以上、300V以下的有效偏置电压的电力。例如，在等离子体处理装置10中，能够产生上述有效电压的等离子体生成用的高频电力可以是小于300W的电力。由此，降低了低压条件下生成的碳氟化合物离子的能量，抑制了对晶片W的损伤。
另外，在一个实施方式的步骤ST1中，也可以将等离子体生成用的高频电力调制成脉冲状。即，在步骤ST1中，等离子体生成用的高频电力可以在第一水平和比该第一水平低的第二水平之间交替地进行切换。以高频电力处于第一水平的第一期间和处于第二水平的第二期间作为1个周期的脉冲调制的频率例如可以设定为2kHz～40kHz的频率。另外，在1个周期内第一期间所占的比例、即占空比可以设定为20％以上、80％以下的比。这样，通过对等离子体生成用的高频电力进行脉冲调制，在第二期间中自由基通量比离子通量更慢地进行衰减。因此，通过存在仅照射自由基的时间而使离子通量的比率变低。即，与离子相比，更多地生成自由基。由此，进行第一区域R1的蚀刻，抑制对处于露出第二区域R2的状态、即未被含碳氟化合物膜FL覆盖的状态的第二区域R2进行蚀刻。
另外，在一个实施方式的步骤ST1中，也可以向上部电极30施加来自电源70的电压。由电源70施加至上部电极30的电压可以为－150V以下的电压。即，由电源70施加至上部电极30的电压可以是绝对值为150V以上的负电压。这样，向上部电极30施加来自电源70的电压时，正离子撞击电极板34。由此，从电极板34放出硅。所放出的硅与存在于等离子体处理装置内的氟的活性种结合，使氟的活性种的量减小。作为其结果，能抑制第二区域R2的削除。另外，通过向电极板34引入正离子，除去附着于电极板34的表面的碳氟化合物。因此，将处理容器的内壁面保持为清洁的状态。
另外，在一个实施方式的步骤ST2中，将处理容器内的压力设定在30mTorr(4Pa)以下。还可以将高频偏置电力设定为0W。在这样的条件下，稀有气体离子对晶片W的入射角的分布变小，即离子以小的角度分布在大致铅直方向上向晶片W入射。由此，能够有效地对第一区域R1进行蚀刻。进一步抑制第二区域R2的损伤。
另外，在一个实施方式的步骤ST2中，也可以向上部电极30施加来自电源70的电压。由电源70施加至上部电极30的电压可以为－150V以下的电压。即，由电源70施加至上部电极30的电压可以是绝对值为150V以上的负电压。在步骤ST2的执行期间中，步骤ST1中生成的氟的活性种可以不被除去而残存在处理容器12内。在步骤ST2中，通过向上部电极30施加来自电源70的电压，从电极板34放出的硅与存在于处理空间S内的氟的活性种结合，使氟的活性种的量减小。由此，抑制氟的活性种对第二区域R2的蚀刻。
再次参照图1。在步骤STb中，判定是否满足结束条件。例如，在步骤STb中，在1次以上的流程SQ和后述的步骤ST3的交替反复ARP的次数达到规定次数的情况下，判定为满足结束条件。在步骤ST中判定为不满足结束条件的情况下，执行步骤ST3。关于步骤ST3，以后叙述。另一方面，在步骤STb中判定为满足结束条件的情况下，方法MT结束。另外，反复ARP中的流程SQ的执行次数也可以不同。例如，在反复ARP中，之后进行的流程SQ的执行次数也可以比之前进行的流程SQ的执行次数少。另外，在反复ARP中，也可以阶段性地减小流程SQ的执行次数。
如上所述，通过将流程SQ执行1次以上，如图7的(a)所示，含碳氟化合物膜FL的膜厚变大，该含碳氟化合物膜FL发生开口的宽度的缩小。作为应对该开口的宽度的缩小的另一个对策，在方法MT中，执行步骤ST3。在步骤ST3中，进行使含碳氟化合物膜FL的膜厚减小的处理。由此，如图7的(b)所示，含碳氟化合物膜FL的膜厚减小，防止因含碳氟化合物膜FL而发生的开口的宽度的缩小。
在步骤ST3中，在等离子体处理装置的处理容器内，生成能够对含碳氟化合物膜FL进行蚀刻的处理气体的等离子体。该步骤ST3的处理时间可以任意设定。在使用等离子体处理装置10实施步骤ST3的情况下，从气源组40供给处理气体。另外，在步骤ST3中，将来自第一高频电源62的高频电力供给下部电极LE。另外，在步骤ST3中，也可以从第二高频电源64向下部电极LE供给高频偏置电力，或者也可以不供给。在一个实施方式的步骤ST3中，从第二高频电源64向下部电极LE供给的高频偏置电力可以为0W。另外，在步骤ST3中，利用排气装置50将处理容器12内的空间的压力设定至规定的压力。由此，在处理容器12内生成处理气体的等离子体，向载置于载置台PD上的晶片W照射活性种。
在一个实施方式的步骤ST3中，也可以生成包含三氟化氮(NF3)气体和稀有气体的处理气体的等离子体。在三氟化氮气体被稀有气体稀释的情况下，活性种相对于晶片W以窄的角度分布、向大致铅直方向入射。因此，能够有效地减小在晶片W的水平面上、例如掩模MK的上表面之上较厚地形成的含碳氟化合物膜的膜厚。另外，三氟化氮气体的流量在包含三氟化氮气体和稀有气体的处理气体的全部流量中所占的比例例如可以为0.3％～10％范围内的比例。
在一个实施方式的步骤ST3中，也可以生成仅包含三氟化氮气体的处理气体的等离子体。在该实施方式中，活性种各向同性地向晶片W入射。因此，能够均匀地减小在晶片W的任意面上形成的含碳氟化合物膜的膜厚。如图7的(a)所示，含碳氟化合物膜FL不仅在掩模MK的上表面、第二区域R2的上表面和第一区域R1的上表面形成，而且沿划设下部开口OP2的侧壁面形成。沿侧壁面形成的过剩的含碳氟化合物膜FL会在第二区域R2的底部侧的角部产生第一区域R1的残渣。在该实施方式中，通过使活性种各向同性地向晶片W入射，减小沿侧壁面形成的过剩的含碳氟化合物膜FL的膜厚。因此，能够抑制产生第一区域R1的残渣。作为其结果，能够扩大下部开口OP2的深部的宽度。
在一个实施方式中，在流程SQ的1次以上的执行和步骤ST3的执行的交替反复ARP所包含的一部分步骤ST3中，可以生成包含三氟化氮气体和稀有气体的处理气体的等离子体，在该交替反复ARP所包含的另一部分步骤ST3中，可以生成仅包含三氟化氮气体的处理气体的等离子体。例如，在反复ARP中，可以交替执行生成包含三氟化氮气体和稀有气体的处理气体的等离子体的步骤ST3与生成仅含有三氟化氮气体的处理气体的等离子体的步骤ST3。利用该实施方式，能够有效地减小在晶片W的水平面上较厚地形成的含碳氟化合物膜FL的膜厚，并且能够均匀地减小在晶片W的任意面上形成的含碳氟化合物膜FL的膜厚。
另外，在步骤ST3中，也可以生成包含氧气(O2气体)和稀有气体的处理气体的等离子体。即，作为有助于蚀刻含碳氟化合物膜的处理气体，也可以使用氧气来代替三氟化氮气体。在一个实施方式的步骤ST3中，也可以生成仅包含氧气的处理气体的等离子体。另外，在一个实施方式中，在反复ARP所包含的一部分步骤ST3中，可以生成包含氧气和稀有气体的处理气体的等离子体，在反复ARP所包含的另一部分步骤ST3中，可以生成仅包含氧气的处理气体的等离子体。例如，在反复ARP中，可以交替执行生成包含氧气体和稀有气体的处理气体的等离子体的步骤ST3与生成仅包含氧气体的处理气体的等离子体的步骤ST3。这样，在步骤ST3的各种实施方式中，可以使用氧气来代替三氟化氮气体。
以下，对为了评价方法MT而进行的各种实验进行说明，但本发明并不限定于以下的实验例。
(实验例1)
在实验例1中，准备图8的(a)所示的晶片W1。晶片W1在基板100上具有200nm厚度的氧化硅膜102，在氧化硅膜102上具有提供40nm宽度的开口的无定形碳制的掩模104。在实验例1中，针对该晶片W1，使用等离子体处理装置10，应用表1所示的条件的方法MT。具体而言，在实验例1中，将包括步骤ST1和步骤ST2的流程SQ执行30次，接着，将步骤ST3与20次的流程SQ交替执行4次。另外，为了比较，针对晶片W1，使用等离子体处理装置10，应用表1所示的比较实验例1和比较实验例2的处理。在比较实验例1中，将使用包含氧气的处理气体形成含碳氟化合物膜的步骤与将晶片W1暴露于Ar气体的等离子体中的步骤交替执行30次。另外，在比较实验例2中，将与实验例1的步骤ST1和步骤ST2相同的两个步骤交替执行30次，不执行步骤ST3。另外，在实验例1、比较实验例1和比较实验例2的全部步骤中，将高频偏置电力设定为0W。
[表1]
Figure BDA0001287151740000171
然后，如图8的(b)所示，对在氧化硅膜102中形成的开口OP的底部的宽度WB进行测定。作为测定的结果，在比较实验例1中，宽度WB为16nm。在比较实验例2中，因含碳氟化合物膜堵塞开口，氧化硅膜102的蚀刻在中途停止。另外，在实验例1中，宽度WB为18nm。若将比较实验例2的结果和实验例1的结果进行比较，则可以明显地确认，即使在步骤ST1中使用不包含氧气的处理气体，在包括步骤ST3的实验例1中，也不会使开口OP堵塞，在深部也能够形成具有较宽的宽度的开口OP。
(实验例2)
在实验例2中，针对图2的(b)所示的晶片W，使用等离子体处理装置10，应用表2所示的条件的方法MT。具体而言，在实验例2中，将包括步骤ST1和步骤ST2的流程SQ执行30次，接着，执行步骤ST3，接着，将流程SQ执行20次。另外，为了比较，针对图2的(b)所示的晶片W，使用等离子体处理装置10，应用表2所示的比较实验例3的处理。在比较实验例3中，将使用包含氧气的处理气体形成含碳氟化合物膜的步骤与将晶片W暴露于Ar气体的等离子体中的步骤交替执行30次。另外，在实验例2和比较实验例3的全部步骤中，将高频偏置电力设定为0W。另外，实验例2和比较实验例3中使用的晶片W的第一区域R1为氧化硅制，第二区域R2为氮化硅制。
[表2]
Figure BDA0001287151740000181
然后，如图9所示，测定位于掩模MK的缘部正下方的第二区域R2的膜厚减小量D1和位于第二区域R2的肩部的膜厚减小量D2。作为测定的结果，在比较实验例3中，膜厚减小量D1、膜厚减小量D2分别为7.1nm、10.3nm。另一方面，在实验例2中，膜厚减小量D1、膜厚减小量D2分别为4.4nm、4.4nm。因此，可以确认，通过在步骤ST1中使用不包含氧气的处理气体的实验例2，与使用包含氧气的处理气体的比较实验例3相比，抑制了第二区域R2的削除。
(实验例3)
在实验例3中，针对与实验例1中使用的晶片W1相同的晶片，使用等离子体处理装置10，应用表3所示的条件的方法MT。具体而言，在包括步骤ST1和步骤ST2的流程的执行与步骤ST3的执行的反复ARP所包含的一部分步骤ST3中，使用包含NF3气体和Ar气体的处理气体，在反复ARP所包含的另一部分步骤ST3中，使用仅包含NF3气体的处理气体。另外，在实验例3的全部步骤中，将高频偏置电力设定为0W。
[表3]
实验例3
Figure BDA0001287151740000191
然后，与实验例1同样对宽度WB进行测定。作为测定的结果，在实验例3中，宽度WB为25nm。因此，可以确认，在反复ARP所包含的一部分步骤ST3中使用仅包含NF3气体的处理气体的实验例3中，与实验例1相比，能够扩大开口的深部的宽度。
(实验例4)
在实验例4中，准备图10的(a)所示的晶片W2和图10的(b)所示的晶片W3。晶片W2在基板110上具有250nm厚度的氧化硅膜112，在氧化硅膜112上具有无定形碳制的掩模114。另外，在晶片W2的氧化硅膜112中预先形成有与掩模114的掩模开口连续的低纵横比的开口OPL。开口OPL的宽度为250nm，开口OPL的深度为250nm。晶片W3在基板120上具有200nm厚度的氧化硅膜122，在氧化硅膜122上具有无定形碳制的掩模124。另外，在晶片W3的氧化硅膜122上预先形成有与掩模124的掩模开口连续的高纵横比的开口OPH。开口OPH的宽度为40nm，开口OPL的深度为250nm。在实验例4中，针对这些晶片W2和晶片W3，使用等离子体处理装置10，应用表4所示的条件的处理。具体而言，使用100W的等离子体生成用的高频电力，以15mTorr的压力(即20mTorr以下的低压)生成包含碳氟气体但不包含氧气的处理气体的等离子体，形成含碳氟化合物膜FL。另外，为了比较，使用等离子体处理装置10，对晶片W2和晶片W3应用表4所示的比较实验例4和比较实验例5的处理。在比较实验例4中，使用比较高的300W的高频电力，以高于20mTorr的30mTorr的压力生成与实验例4相同的处理气体的等离子体，形成含碳氟化合物膜FL。另外，在比较实验例5中，以15mTorr的压力(即20mTorr以下的低压)生成与实验例4相同的处理气体的等离子体，形成含碳氟化合物膜FL，但使用300W的高频电力生成该等离子体。另外，在实验例4、比较实验例4和比较实验例5的全部步骤中，将高频偏置电力设定为0W。
[表4]
Figure BDA0001287151740000201
然后，测定在晶片W2的开口OPL的深部形成的含碳氟化合物膜FL的膜厚T1和在晶片W3的开口OPH的深部形成的含碳氟化合物膜FL的膜厚T2。作为测定的结果，在比较实验例4中，膜厚T1、膜厚T2分别为44nm、21nm。在比较实验例5中，膜厚T1为31nm，但在开口OPH的深部对氧化硅膜122进行蚀刻，未形成含碳氟化合物膜。另外，在实验例4中，膜厚T1、膜厚T2分别为25nm、17nm。若将实验例4的膜厚T1、膜厚T2与比较实验例4的膜厚T1、膜厚T2进行比较，则可以明显地确认，通过以20mTorr(2.666Pa)以下的低压生成等离子体，能够减小在高纵横比的开口的深部形成的含碳氟化合物膜的膜厚与在低纵横比的开口的深部形成的含碳氟化合物膜的膜厚的差异。另外，若将实验例4的膜厚T1、膜厚T2与比较实验例5的膜厚T1、膜厚T2进行比较，则可以明显地确认，通过以20mTorr(2.666Pa)以下的低压、使用产生低的有效偏置电压的高频电力、例如100W的高频电力生成等离子体，能够抑制晶片所受到的损伤并形成含碳氟化合物膜。
以上，对各种实施方式进行了说明，但不受上述实施方式的限定而可以构成各种变形方式。例如，在方法MT的实施中，向下部电极LE供给等离子体生成用的高频电力，但也可以将该高频电力供给到上部电极。另外，在方法MT的实施中，可以使用除等离子体处理装置10以外的等离子体处理装置。具体而言，可以使用如电感耦合型的等离子体处理装置、或者利用称为微波的表面波生成等离子体的等离子体处理装置那样的、任意的等离子体处理装置实施方法MT。
附图标记说明
10…等离子体处理装置、12…处理容器、PD…载置台、ESC…静电卡盘、LE…下部电极、30…上部电极、34…电极板、40…气源组、50…排气装置、62…第一高频电源、64…第二高频电源、70…电源、W…晶片、R1…第一区域、R2…第二区域、MK…掩模、FL…含碳氟化合物膜。

Claims (12)

1.一种蚀刻方法，其通过对被处理体进行的等离子体处理，相对于第二区域选择性地对含有硅原子和氧原子的第一区域进行蚀刻，其中，所述第二区域由与所述第一区域不同的材料构成，所述蚀刻方法的特征在于：
该被处理体包括：划设凹部的所述第二区域；以填埋该凹部且覆盖所述第二区域的方式设置的所述第一区域；和在所述凹部之上提供开口并设置于所述第一区域上的掩模，
该方法包括：
执行1次以上的流程的步骤，该1次以上的流程中的每个流程包括：通过生成包含碳氟气体但不包含氧气的处理气体的等离子体，在所述被处理体上形成含碳氟化合物膜的工序；和生成稀有气体的等离子体，利用所述含碳氟化合物膜所包含的碳氟化合物的自由基，对所述第一区域进行蚀刻的工序；和
使所述含碳氟化合物膜的膜厚减小的步骤，
在该方法中，交替反复执行所述执行1次以上的流程的步骤和使所述膜厚减小的步骤。
2.如权利要求1所述的方法，其特征在于：
在所述使膜厚减小的步骤中，生成仅包含三氟化氮气体的处理气体的等离子体。
3.如权利要求1所述的方法，其特征在于：
在所述使膜厚减小的步骤中，生成包含三氟化氮气体和稀有气体的处理气体的等离子体。
4.如权利要求1所述的方法，其特征在于：
在所述交替反复执行的步骤所包含的一部分的所述使膜厚减小的步骤中，生成包含三氟化氮气体和稀有气体的处理气体的等离子体，
在所述交替反复执行的步骤所包含的另一部分的所述使膜厚减小的步骤中，生成仅包含三氟化氮气体的处理气体的等离子体。
5.如权利要求1所述的方法，其特征在于：
在所述使膜厚减小的步骤中，生成仅包含氧气的处理气体的等离子体。
6.如权利要求1所述的方法，其特征在于：
在所述使膜厚减小的步骤中，生成包含氧气和稀有气体的处理气体的等离子体。
7.如权利要求1所述的方法，其特征在于：
在所述交替反复执行的步骤所包含的一部分的所述使膜厚减小的步骤中，生成包含氧气和稀有气体的处理气体的等离子体，
在所述交替反复执行的步骤所包含的另一部分的所述使膜厚减小的步骤中，生成仅包含氧气的处理气体的等离子体。
8.如权利要求1～7中任一项所述的方法，其特征在于：
在所述形成含碳氟化合物膜的工序中，将收容所述被处理体的处理容器内的压力设定为2.666Pa以下的压力。
9.如权利要求1～7中任一项所述的方法，其特征在于：
在所述形成含碳氟化合物膜的工序中，使用产生100V以上、300V以下的有效偏置电压的等离子体生成用的高频电力。
10.如权利要求1～7中任一项所述的方法，其特征在于：
在所述形成含碳氟化合物膜的工序中，使用电容耦合型的等离子体处理装置，对该等离子体处理装置的上部电极的硅制的电极板施加用于引入正离子的电压。
11.如权利要求1～7中任一项所述的方法，其特征在于：
所述第一区域由氧化硅、氮氧化硅或含碳氧化硅构成。
12.如权利要求1～7中任一项所述的方法，其特征在于：
所述第二区域由硅、碳、氮化硅或金属构成。
CN201580060311.XA 2014-12-05 2015-11-20 蚀刻方法 Active CN107078050B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014246745A JP6320282B2 (ja) 2014-12-05 2014-12-05 エッチング方法
JP2014-246745 2014-12-05
PCT/JP2015/082646 WO2016088575A1 (ja) 2014-12-05 2015-11-20 エッチング方法

Publications (2)

Publication Number Publication Date
CN107078050A CN107078050A (zh) 2017-08-18
CN107078050B true CN107078050B (zh) 2020-05-12

Family

ID=56091525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580060311.XA Active CN107078050B (zh) 2014-12-05 2015-11-20 蚀刻方法

Country Status (6)

Country Link
US (1) US10090191B2 (zh)
JP (1) JP6320282B2 (zh)
KR (1) KR102418244B1 (zh)
CN (1) CN107078050B (zh)
TW (1) TWI671815B (zh)
WO (1) WO2016088575A1 (zh)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
KR20180085807A (ko) * 2015-12-18 2018-07-27 어플라이드 머티어리얼스, 인코포레이티드 세정 방법
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) * 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) * 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US20180230597A1 (en) * 2017-02-14 2018-08-16 Applied Materials, Inc. Method and apparatus of remote plasmas flowable cvd chamber
JP6851217B2 (ja) 2017-02-16 2021-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
CN111261514B (zh) * 2018-11-30 2024-09-24 东京毅力科创株式会社 基片处理方法
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
WO2020154310A1 (en) 2019-01-22 2020-07-30 Applied Materials, Inc. Feedback loop for controlling a pulsed voltage waveform
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
JP7462444B2 (ja) * 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US12106938B2 (en) 2021-09-14 2024-10-01 Applied Materials, Inc. Distortion current mitigation in a radio frequency plasma processing chamber
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US12111341B2 (en) 2022-10-05 2024-10-08 Applied Materials, Inc. In-situ electric field detection method and apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW487983B (en) * 1996-04-26 2002-05-21 Hitachi Ltd Manufacturing method for semiconductor device
JP2003151956A (ja) * 2001-11-19 2003-05-23 Sony Corp 半導体装置製造工程における窒化シリコン膜のエッチング方法
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326864B2 (ja) * 1993-03-26 2002-09-24 松下電器産業株式会社 ドライエッチング方法
JPH10242130A (ja) * 1996-04-26 1998-09-11 Hitachi Ltd プラズマ処理方法及び装置
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
JP2000307001A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
KR100768363B1 (ko) * 1999-06-24 2007-10-17 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
KR101075045B1 (ko) * 2002-10-11 2011-10-19 램 리써치 코포레이션 플라즈마 에칭 성능 강화를 위한 방법
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
US7404874B2 (en) * 2004-06-28 2008-07-29 International Business Machines Corporation Method and apparatus for treating wafer edge region with toroidal plasma
JP4512529B2 (ja) * 2005-07-15 2010-07-28 住友精密工業株式会社 エッチング方法及びエッチング装置
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
TWM487983U (zh) * 2014-04-29 2014-10-11 Ledyoung Tech Corp 組合式燈具
JP6424049B2 (ja) * 2014-09-12 2018-11-14 株式会社日立ハイテクノロジーズ プラズマ処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW487983B (en) * 1996-04-26 2002-05-21 Hitachi Ltd Manufacturing method for semiconductor device
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
JP2003151956A (ja) * 2001-11-19 2003-05-23 Sony Corp 半導体装置製造工程における窒化シリコン膜のエッチング方法

Also Published As

Publication number Publication date
US10090191B2 (en) 2018-10-02
JP2016111177A (ja) 2016-06-20
TW201631656A (zh) 2016-09-01
WO2016088575A1 (ja) 2016-06-09
CN107078050A (zh) 2017-08-18
KR20170093111A (ko) 2017-08-14
US20170323825A1 (en) 2017-11-09
KR102418244B1 (ko) 2022-07-07
JP6320282B2 (ja) 2018-05-09
TWI671815B (zh) 2019-09-11

Similar Documents

Publication Publication Date Title
CN107078050B (zh) 蚀刻方法
CN109219867B (zh) 蚀刻方法
TWI610363B (zh) 被處理體之處理方法
US11205577B2 (en) Method of selectively etching silicon oxide film on substrate
CN109196624B (zh) 蚀刻方法
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
JP6521848B2 (ja) エッチング方法
JP2016136606A (ja) エッチング方法
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
CN105810579B (zh) 蚀刻方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant