CN109219867B - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN109219867B
CN109219867B CN201780034555.XA CN201780034555A CN109219867B CN 109219867 B CN109219867 B CN 109219867B CN 201780034555 A CN201780034555 A CN 201780034555A CN 109219867 B CN109219867 B CN 109219867B
Authority
CN
China
Prior art keywords
gas
region
electric power
frequency electric
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780034555.XA
Other languages
English (en)
Other versions
CN109219867A (zh
Inventor
畑崎芳成
石田和香子
谷口谦介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN109219867A publication Critical patent/CN109219867A/zh
Application granted granted Critical
Publication of CN109219867B publication Critical patent/CN109219867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的蚀刻方法，通过对被处理体进行等离子体处理，相对于由氮化硅形成的第2区域(R2)，有选择地蚀刻由氧化硅形成的第1区域(R1)，其中，被处理体具有划成凹部的第2区域(R2)、填埋该凹部的第1区域(R1)、和设置在第1区域(R1)上的掩模(MK)，该蚀刻方法包括：生成包含碳氟化合物气体的处理气体的等离子体的第1步骤；和利用沉积物中所含的碳氟化合物的自由基对第1区域进行蚀刻的第2步骤，在第2步骤中脉冲波状地施加有助于等离子体的形成的高频电功率，反复执行第1步骤和第2步骤。

Description

蚀刻方法
技术领域
本发明的实施方式涉及蚀刻方法。
背景技术
在电子器件的制造中，有时进行在由氧化硅(SiO2)形成的区域形成孔或槽等的开口的处理。在这样的处理中，如专利文献1记载的方式，一般而言，通过将被处理体暴露在碳氟化合物气体的等离子体中，来蚀刻该区域。
另外，已知一种相对于由氮化硅形成的第2区域，有选择地蚀刻由氧化硅形成的第1区域的技术。作为这样的技术的一个例子，已知有SAC(Self-Aligned Contact，自对准接触)技术。SAC技术记载于专利文献2中。
作为SAC技术的处理对象的被处理体，包括氧化硅制的第1区域、氮化硅制的第2区域和掩模。第2区域以形成有凹部的方式设置，第1区域以填埋该凹部且覆盖第2区域的方式设置，掩模设置在第1区域上且在凹部上具有开口。在现有的SAC技术中，如专利文献2记载的方式，为了蚀刻第1区域，使用包含碳氟化合物气体、氧气和稀有气体的处理气体的等离子体。通过将被处理体暴露于该处理气体的等离子体中，在从掩模的开口露出的部分，第1区域被蚀刻而形成上部开口。然后，通过将被处理体暴露于处理气体的等离子体中，能够自匹配地蚀刻由第2区域包围的部分即凹部内的第1区域。由此，能够自匹配地形成与上部开口相连续的下部开口。
另外，已知有使用有机膜作为蚀刻对象的技术(专利文献3)、以硅作为蚀刻对象的技术(专利文献4)、在有机膜的脉冲蚀刻后对SiO2进行蚀刻的技术(专利文献5)。
现有技术文献
专利文献
专利文献1：美国专利第7708859号说明书
专利文献2：日本特开2000-307001号公报
专利文献3：美国专利申请公开2014/0051256号说明书
专利文献4：美国专利申请公开2015/0348792号说明书
专利文献5：美国专利申请公开2015/0170965号说明书
发明内容
发明想要解决的技术问题
根据本发明人的见解，在上述现有技术中，在对由氧化硅构成的第1区域进行选择蚀刻时，在凹部内会再次附着沉积物，难以对凹部内高精度地进行蚀刻，要求在能够进行选择蚀刻的状态下对第1区域高精度地进行蚀刻。
用于解决技术问题的技术方案
第1蚀刻方法是通过对被处理体进行等离子体处理，相对于由氮化硅形成的第2区域，有选择地蚀刻由氧化硅形成的第1区域的方法，其中，上述被处理体包括：形成有凹部的上述第2区域；以填埋该凹部并且覆盖上述第2区域的方式设置的上述第1区域；和设置于上述第1区域上的掩模，该掩模在上述凹部之上具有宽度比该凹部的宽度宽的开口，该方法包括：第1步骤，在收纳有上述被处理体的处理容器内生成包含碳氟化合物气体的处理气体的等离子体，在上述被处理体上形成包含碳氟化合物的沉积物；和第2步骤，利用上述沉积物中所包含的碳氟化合物的自由基对上述第1区域进行蚀刻，在该步骤中脉冲波状地施加有助于上述等离子体的形成的高频电功率，反复执行包含上述第1步骤和上述第2步骤的流程。
在该方法中，由于包含使用碳氟化合物的自由基来有选择地蚀刻由氧化硅形成的第1区域的第2步骤，因此能够在蚀刻第1区域的同时，抑制由氮化硅形成的第2区域的削掉。
另外，在第1步骤中，利用包含碳氟化合物气体的处理气体或者包含碳氟化合物气体和不活泼气体的处理气体的等离子体，形成沉积物。另外，利用氧的活性种，沉积物的量能够被该氧的活性种适当地减少。
在第2步骤，如果脉冲波状地施加高频电功率，则在没有施加脉冲的OFF(断开)期间，被溅射的氧化硅能够逸出到凹部的外侧，所以抑制凹部内的氧化硅的再次附着，能够高精度地进行蚀刻。另外，通过存在脉冲的OFF期间，能够抑制过度的离子的加速，所以也能够抑制凹部的开口端面的过度的蚀刻。
在第2蚀刻方法中，上述第2步骤的上述蚀刻是利用实质上不含氧的处理气体进行的。在该方法中，能够有效地相对于第2区域有选择地蚀刻第1区域。此外，实质上不含氧是指有意不向处理气体内导入氧。
在第3蚀刻方法中，上述第1步骤的等离子体是包含碳氟化合物气体含氧气体和不活泼气体的处理气体的等离子体。这些气体的等离子体能够在第1区域和第2区域上形成沉积物，能够通过对沉积物施加能量来有选择地蚀刻氧化硅。
另外，在第4蚀刻方法中，在上述第2步骤中，对设置于上述处理容器内的上述被处理体的上部的上部电极施加等离子体生成用的上述第1高频电功率，对设置于上述被处理体的下部的下部电极施加离子引入用的第2高频电功率，通过进行交替地切换上述第1高频电功率和上述第2高频电功率的ON(导通)期间和OFF期间的调制，来生成上述脉冲波状的高频电功率。在这种情况下，具有抑制离子的过度的加速，并且促进因OFF期间蚀刻而产生的副生成物的排气的效果。
在第5蚀刻方法中，优选上述脉冲波状的上述高频电功率的ON期间相对于脉冲周期的比率(占空比)为10％以上70％以下。在这种情况下，能够抑制位于凹部的开口端面(肩部)的氮化硅被削掉的量。
在第6蚀刻方法中，优选上述脉冲波状的上述高频电功率的ON期间相对于脉冲周期的比率(占空比)为50％以上60％以下。在这种情况下，能够进一步抑制位于凹部的开口端面(肩部)的氮化硅被削掉的量。
发明效果
在该蚀刻方法中，能够高精度地对第1区域进行选择蚀刻。
附图说明
图1是表示一个实施方式的蚀刻方法的流程图。
图2是例示一个实施方式的蚀刻方法的应用对象即被处理体的截面图。
图3是概要地表示在实施图1所示的方法中能够使用的等离子体处理装置的一个例子的图。
图4是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图5是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图6是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图7是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图8是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图9是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图10是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图11是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图12是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图13是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图14是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图15是表示图1所示的方法的实施的中途阶段的被处理体的截面图。
图16是表示用于对比较例进行说明的被处理体的截面图。
图17是对实验结果进行总结的图。
具体实施方式
下面，参照附图，详细地说明各种实施方式。此外，在各附图中，对相同或者相当的部分标注相同的附图标记。
图1是表示一个实施方式的蚀刻方法的流程图。图1所示的方法MT是通过对被处理体进行等离子体处理，相对于由氮化硅形成的第2区域，有选择地蚀刻由氧化硅形成的第1区域的方法。
图2是例示一个实施方式的蚀刻方法的应用对象即被处理体的截面图。如图2所示，被处理体即晶片W包括基片SB、第1区域R1、第2区域R2和之后形成掩模的有机膜OL。在一个例子中，晶片W能够在鳍式场效应晶体管的制造中途得到，并且还包括隆起区域RA、含硅的防反射膜AL和抗蚀剂掩模RM。
隆起区域RA以从基片SB隆起的方式设置。该隆起区域RA例如能够构成栅极区域。第2区域R2由氮化硅(Si3N4)形成，设置于隆起区域RA的表面和基片SB的表面上。如图2所示，该第2区域R2以形成有(划成)凹部的方式延伸。在一个例子中，凹部的深度大约为150nm，凹部的宽度大约为20nm。
第1区域R1由氧化硅(SiO2)形成，设置于第2区域R2上。具体而言，第1区域R1设置成填埋第2区域R2所形成的凹部，且覆盖该第2区域R2。
有机膜OL设置于第1区域R1上。有机膜OL能够由有机材料、例如无定形碳构成。防反射膜AL设置于有机膜OL上。抗蚀剂掩模RM设置于防反射膜AL上。抗蚀剂掩模RM在第2区域R2所形成的凹部上方具有开口，该开口具有比该凹部的宽度宽的宽度。抗蚀剂掩模RM的开口的宽度例如为60nm。这样的抗蚀剂掩模RM的图案通过光刻技术形成。
在方法MT中，在等离子体处理装置内处理如图2所示的晶片W等的被处理体。图3是概要地表示能够用于实施图1所示的方法的等离子体处理装置的一个例子的图。图3所示的等离子体处理装置10为电容耦合式等离子体蚀刻装置，并设有大致圆筒状的处理容器12。处理容器12的内壁面例如由被阳极氧化处理过的铝形成。该处理容器12安全地接地。
在处理容器12的底部上设置有大致圆筒状的支承部14。支承部14例如由绝缘材料形成。支承部14在处理容器12内从处理容器12的底部在铅垂方向延伸。另外，在处理容器12内设置有载置台PD。载置台PD被支承部14支承。
载置台PD在其上表面保持晶片W。载置台PD包括下部电极LE和静电卡盘ESC。下部电极LE包含第1板18a和第2板18b。第1板18a和第2板18b例如由铝之类的金属形成，呈大致圆盘状。第2板18b设置于第1板18a上，与第1板18a电连接。
在第2板18b上设置有静电卡盘ESC。静电卡盘ESC具有在一对绝缘层或绝缘片间配置有作为导电膜的电极的结构。静电卡盘ESC的电极经由开关23与直流电源22电连接。该静电卡盘ESC利用由来自直流电源22的直流电压产生的库仑力等的静电功率，来吸附晶片W。由此，静电卡盘ESC能够保持晶片W。
在第2板18b的周缘部上，以包围晶片W的边缘和静电卡盘ESC的方式配置有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜的材料而适当选择的材料形成，例如可以由石英形成。
在第2板18b的内部设置有制冷剂流路24。制冷剂流路24构成温度调节机构。从设置于处理容器12的外部的冷却单元，经由配管26a向制冷剂流路24供给制冷剂。供给到制冷剂流路24的制冷剂经由配管26b返回冷却单元。如此，制冷剂在制冷剂流路24与冷却单元之间循环。通过控制该制冷剂的温度，能够控制被静电卡盘ESC支承的晶片W的温度。
另外，在等离子体处理装置10中设置有气体供给线路28。气体供给线路28向静电卡盘ESC的上表面与晶片W的背面之间供给来自传热气体供给机构的传热气体，例如He气体。
另外，等离子体处理装置10包括上部电极30。上部电极30在载置台PD的上方，与该载置台PD相对配置。下部电极LE与上部电极30彼此大致平行地设置。在上部电极30与下部电极LE之间，提供用于对晶片W进行等离子体处理的处理空间S。
上部电极30隔着绝缘性屏蔽部件32支承于处理容器12的上部。在一个实施方式中，上部电极30能够构成为在从载置台PD的上表面即晶片载置面起的铅垂方向的距离可变。上部电极30可以包含电极板34和电极支承体36。电极板34面向处理空间S，在该电极板34设置有多个气体排出孔34a。在一个实施方式中，该电极板34由硅形成。
电极支承体36可拆装地支承电极板34，例如可以由铝之类的导电性材料形成。该电极支承体36可以具有水冷结构。在电极支承体36的内部设置有气体扩散室36a。与气体排出孔34a连通的多个气体流通孔36b从该气体扩散室36a向下方延伸。另外，在电极支承体36形成有向气体扩散室36a导入处理气体的气体导入口36c，该气体导入口36c与气体供给管38连接。
气体供给管38经由阀组42和流量控制器组44与气体源组40连接。气体源组40包含多个气体源。在一个例子中，气体源组40包括一个以上的碳氟化合物气体的气体源、稀有气体的气体源、氮气(N2气体)的气体源、氢气(H2气体)的气体源和含氧气体的气体源。在一个例子中，一个以上的碳氟化合物气体的气体源可以包括C4F8气体的气体源、CF4气体的气体源和C4F6气体的气体源。稀有气体的气体源可以为He气体、Ne气体、Ar气体、Kr气体、Xe气体等任意的稀有气体的气体源，在一个例子中为Ar气体的气体源。另外，在一个例子中，含氧气体的气体源可以为氧气(O2气体)的气体源。此外，含氧气体可以为含有氧的任意的气体，例如可以为CO气体或者CO2气体等氧化碳气体。
阀组42包含多个阀，流量控制器组44包含质量流量控制器等多个流量控制器。气体源组40的多个气体源分别经由阀组42的对应的阀和流量控制器组44的对应的流量控制器，与气体供给管38连接。
另外，在等离子体处理装置10中，沿处理容器12的内壁可拆装地设置有防护件46。防护件46还设置于支承部14的外周。防护件46防止蚀刻副产物(沉积物)附着在处理容器12，且能够通过在铝材上覆盖Y2O3等的陶瓷构成。
在处理容器12的底部侧和支承部14与处理容器12的侧壁之间，设置有排气板48。排气板48例如能够通过在铝材上覆盖Y2O3等的陶瓷而构成。在该排气板48的下方和处理容器12设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50具有涡轮分子泵等真空泵，能够将处理容器12内的空间减压至希望的真空度。另外，在处理容器12的侧壁设置有晶片W的搬入搬出口12g，该搬入搬出口12g能够通过闸阀54来开闭。
另外，等离子体处理装置10还包括第1高频电源62和第2高频电源64。第1高频电源62是产生等离子体生成用的高频电功率的电源，例如产生频率为27～100MHz的高频电功率。第1高频电源62经由匹配器66与上部电极30连接。匹配器66是使第1高频电源62的输出阻抗与负载侧(上部电极30侧)的输入阻抗匹配的电路。此外，第1高频电源62也可以经由匹配器66与下部电极LE连接。
第2高频电源64是产生用于向晶片W引入离子的高频偏置电功率的电源，例如，产生400kHz～40MHz范围内的频率的高频偏置电功率。第2高频电源64经由匹配器68与下部电极LE连接。匹配器68是使第2高频电源64的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。
另外，在第2步骤(Ar等离子体蚀刻)的蚀刻处理中，从第1高频电源62对设置于处理容器内的被处理体的上部的上部电极30施加等离子体生成用的第1高频电功率，从第2高频电源64对设置于被处理体的下部的下部电极LE施加离子引入用的第2高频电功率，通过进行交替地切换第1高频电功率和第2高频电功率的ON期间和OFF期间的调制，来生成脉冲波状的高频电功率。
即，在第1步骤(沉积物的形成)的等离子体处理中，上述第1高频电功率以连续波(CW)的方式被施加，而在第2步骤的蚀刻处理中，通过使第1高频电功率和第2高频电功率在相同期间处于导通状态、在相同期间处于断开状态来进行调制，从而生成脉冲波状的高频电功率。换言之，用脉冲信号对第1高频电功率和第2高频电功率进行调制，而分别施加上部电极30和下部电极LE。作为脉冲信号的形状，能够使用方波等。调制中所用的脉冲信号的重复频率，在本例中为5kHz，但使用0.1kHz以上、50kHz以下的重复频率也能够发挥同样的效果。
另外，等离子体处理装置10还包括电源70。电源70与上部电极30连接。电源70对上部电极30施加用于将在处理空间S内存在的正离子引入电极板34的电压。在一个例子中，电源70为产生负的直流电压的直流电源。在另一例子中，电源70可以为产生较低频的交流电压的交流电源。从电源70施加到上部电极的电压可以为-150V以下的电压。即，由电源70施加到上部电极30的电压可以为绝对值是150以上的负电压。当将这样的电压从电源70施加到上部电极30时，在处理空间S存在的正离子撞击电极板34。由此，从电极板34射出二次电子和/或硅。被射出的硅与在处理空间S内存在的氟的活性种结合，使氟的活性种的量降低。
另外，在一个实施方式中，等离子体处理装置10还可以包括控制部Cnt。该控制部Cnt为设有处理器、存储部、输入装置、显示装置等的计算机，用于控制等离子体处理装置10的各部。关于该控制部Cnt，通过使用输入装置，操作者能够进行指令的输入操作等以管理等离子体处理装置10，另外，利用显示装置，能够将等离子体处理装置10的运转状况可视化显示。另外，在控制部Cnt的存储部中，存储有用于使处理器控制在等离子体处理装置10中执行的各种处理的控制程序和用于根据处理条件使等离子体处理装置10的各部执行处理的程序即处理方案。
下面，再参照图1，详细说明方法MT。在下面的说明中，适当参照时序地执行的图2、图4～图16。图4～图15是表示方法MT的实施的中途阶段的被处理体的截面图，图16是对比较例进行说明的图。此外，在下面的说明中，在方法MT中使用图3所示的一种等离子体处理装置10来处理图2所示的晶片W的例子进行说明。
首先，在方法MT中，将图2所示的晶片W搬入等离子体处理装置10内，将该晶片W载置在载置台PD上并由该载置台PD保持。
在方法MT中，接着执行步骤ST1。在步骤ST1中，防反射膜AL被蚀刻。因此，在步骤ST1中，从气体源组40的多个气体源中选择的气体源向处理容器12内供给处理气体。该处理气体包含碳氟化合物气体。碳氟化合物气体例如可以包含C4F8气体和CF4气体中的一种以上的气体。另外，该处理气体还可以包含稀有气体，例如Ar气体。另外，在步骤ST1中，使排气装置50工作，将处理容器12内的压力设定为规定的压力。另外，在步骤ST1中，向下部电极LE供给来自第1高频电源62的高频电功率和来自第2高频电源64的高频偏置电功率。
下面，例示步骤ST1中的各种条件。
处理容器内压力：10mTorr(1.33Pa)～50mTorr(6.65Pa)
处理气体
·C4F8气体：10sccm～30sccm
·CF4气体：150sccm～300sccm
·Ar气体：200sccm～500sccm
等离子体生成用的高频电功率：300W～1000W
高频偏置电功率：200W～500W
在步骤ST1中，生成处理气体的等离子体，利用碳氟化合物的活性种，在从抗蚀剂掩模RM的开口露出的部分蚀刻防反射膜AL。其结果，如图4所示，在防反射膜AL的整个区域中，除去从抗蚀剂掩模RM的开口露出的部分。即，将抗蚀剂掩模RM的图案转印到防反射膜AL，形成在防反射膜AL具有开口的图案。此外，步骤ST1中的上述的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
接着在步骤ST2中，有机膜OL被蚀刻。为此，在步骤ST2中，从气体源组40的多个气体源中选择的气体源向处理容器12内供给处理气体。该处理气体可以包含氢气和氮气。此外，在步骤ST2中使用的处理气体是能够蚀刻有机膜的气体即可，也可以为其他气体，例如包含氧气的处理气体。另外，在步骤ST2中，使排气装置50工作，将处理容器12内的压力设定为规定的压力。另外，在步骤ST2中，向下部电极LE供给来自第1高频电源62的高频电功率和来自第2高频电源64的高频偏置电功率。
下面，例示步骤ST2中的各种条件。
处理容器内压力：50mTorr(6.65Pa)～200mTorr(26.6Pa)
处理气体
·N2气体：200sccm～400sccm
·H2气体：200sccm～400sccm
等离子体生成用的高频电功率：500W～2000W
高频偏置电功率：200W～500W
在步骤ST2中，生成处理气体的等离子体，在从防反射膜AL的开口露出的部分中蚀刻有机膜OL。另外，抗蚀剂掩模RM也被蚀刻。其结果，如图5所示，抗蚀剂掩模RM被除去，有机膜OL的整个区域中从防反射膜AL的开口露出的部分被除去。即，将防反射膜AL的图案转印到有机膜OL，形成在有机膜OL提供开口MO的图案，利用该有机膜OL生成掩模MK。此外，步骤ST2中的上述的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
在一个实施方式中，在执行步骤ST2后，执行步骤ST3。在步骤ST3中，蚀刻第1区域R1，直到即将露出第2区域R2之前。即，蚀刻该第1区域R1，直到在第2区域R2上仅残留稍许第1区域R1。因此，在步骤ST3中，从气体源组40的多个气体源中选择的气体源向处理容器12内供给处理气体。该处理气体包含碳氟化合物气体。另外，该处理气体还可以包含稀有气体，例如Ar气体。另外，该处理气体还可以包含氧气。另外，在步骤ST3中，使排气装置50工作，将处理容器12内的压力设定为规定的压力。另外，在步骤ST3中，向下部电极LE供给来自第1高频电源62的高频电功率和来自第2高频电源64的高频偏置电功率。
在步骤ST3中，生成处理气体的等离子体，利用碳氟化合物的活性种在从掩模MK的开口露出的部分中蚀刻第1区域R1。该步骤ST3的处理时间被设定为在该步骤ST3的结束时，在第2区域R2上第1区域R1残留有规定的膜厚。执行该步骤ST3的结果如图6所示，局部地形成上部开口UO。此外，步骤ST3中的上述的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
此处，在后述的步骤ST11中，选择成为沉积模式的条件，其中沉积模式为与第1区域R1的蚀刻相比，在包含第1区域R1的晶片W的表面上的包含碳氟化合物的沉积物的形成处于优势的模式。另一方面，在步骤ST3中，选择成为蚀刻模式的条件，蚀刻模式为与沉积物的形成相比，第1区域R1的蚀刻处于优势的模式。因此，在一个例子中，在步骤ST3中使用的碳氟化合物气体可以包含C4F8气体和CF4气体中的一种以上的气体。关于本例的碳氟化合物气体，其氟原子数与碳原子数之比(即，氟原子数/碳原子数)高于在步骤ST11中使用的碳氟化合物气体的氟原子数与碳原子数之比(即，氟原子数/碳原子数)。另外，在一个例子中，为了提高碳氟化合物气体的解离度，可以将在步骤ST3中使用的等离子体生成用的高频电功率设定为比步骤ST11中使用的等离子体生成用的高频电功率大的电功率。根据上述例子，能够实现蚀刻模式。另外，在一个例子中，在步骤ST3中使用的高频偏置电功率也可以被设定为比步骤ST11的高频偏置电功率大的电功率。根据该例子，能够提高向晶片W引入的离子的能量，能够高速地蚀刻第1区域R1。
下面，例示步骤ST3中的各种条件。
处理容器内压力：10mTorr(1.33Pa)～50mTorr(6.65Pa)
处理气体
·C4F8气体：10sccm～30sccm
·CF4气体：50sccm～150sccm
·Ar气体：500sccm～1000sccm
·O2气体：10sccm～30sccm
等离子体生成用的高频电功率：500W～2000W
高频偏置电功率：500W～2000W
在一个实施方式中，接着执行步骤ST4。在步骤ST4中，在处理容器12内生成包含含氧气体的处理气体的等离子体。为此，在步骤ST4中，从气体源组40的多个气体源中选择的气体源向处理容器12内供给处理气体。在一个例子中，该处理气体作为含氧气体，可以包含氧气。另外，处理气体还可以包含稀有气体(例如Ar气体)或者氮气等的不活泼气体。另外，在步骤ST4中，使排气装置50工作，将处理容器12内的压力设定为规定的压力。另外，在步骤ST4中，向下部电极LE供给来自第1高频电源62的高频电功率。此外，在步骤ST4中，也可以向下部电极LE供给来自第2高频电源64的高频偏置电功率。
在步骤ST4中，生成氧的活性种，利用该氧的活性种将掩模MK的开口MO在其上端部分拓宽。具体而言，如图7所示，将形成有开口MO的上端部分的掩模MK的上侧肩部蚀刻为锥形。由此，即使在下面的步骤中生成的沉积物附着在规定掩模MK的开口MO的表面，也能够降低该开口MO的宽度的缩小量。此外，步骤ST4中的上述等离子体处理装置10的各部的动作能够由控制部Cnt控制。
此处，后述的步骤ST11是减少各流程中形成的微量的沉积物的步骤，也需要抑制沉积物过度减少。另一方面，步骤ST4是为了拓宽掩模MK的开口MO的上端部分的宽度而执行的步骤，要求其处理时间较短。
下面，例示步骤ST4中的各种条件。
处理容器内压力：30mTorr(3.99Pa)～200mTorr(26.6Pa)
处理气体
·O2气体：50sccm～500sccm
·Ar气体：200sccm～1500sccm
等离子体生成用的高频电功率：100W～500W
高频偏置电功率：0W～200W
接着，在方法MT中，将流程SQ1执行一次以上，然后，将流程SQ2执行一次以上。另外，在一个实施方式中，也可以在将流程SQ2执行了一次以上之后，根据需要，将流程SQ3执行一次以上。上述流程SQ1、流程SQ2和流程SQ3是为了蚀刻第1区域R1而执行的流程。流程SQ1、流程SQ2和流程SQ3分别包含步骤ST11和步骤ST12。下面，详细地说明流程SQ1、流程SQ2和流程SQ3全都共有的步骤ST1和步骤ST2，接着，说明流程SQ1、流程SQ2和流程SQ3的不同之处。
在各流程中，首先，作为第1步骤，执行步骤ST11。在步骤ST11中，在收纳有晶片W的处理容器12内，生成包含碳氟化合物气体、含氧气体和不活泼气体的处理气体的等离子体。为此，在步骤ST11中，从气体源组40的多个气体源中选择的气体源向处理容器12内供给处理气体。该处理气体包含碳氟化合物气体、含氧气体和不活泼气体。在步骤ST11中，由于如上述那样选择成为沉积模式的条件，因此在一个例子中，作为碳氟化合物气体，可以利用C4F6气体。含氧气体例如包含氧气，不活泼气体包含Ar气体之类的稀有气体。不活泼气体也可以为氮气。另外，在步骤ST11中，使排气装置50工作，将处理容器12内的压力设定为规定的压力。进而，在步骤ST11中，可以对下部电极LE供给来自第1高频电源62的高频电功率。
在步骤ST11中，生成包含碳氟化合物气体的处理气体或者包含碳氟化合物气体和不活泼气体的处理气体的等离子体，因此，被解离的碳氟化合物沉积在晶片W的表面上，形成沉积物DP(参照图8、图11和图14)。上述步骤ST11中上述的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
在步骤ST11中，在利用碳氟化合物形成沉积物DP的期间反复生成氧的活性种，利用该氧的活性种适当地减少晶片W上的沉积物DP的量(参照图9、图12和图15)。在步骤ST11中同时发生上述图8和图9所示的状态。其结果，能够防止由于过剩的沉积物DP而堵塞开口MO和上部开口UO。另外，在步骤ST11中使用的处理气体中，氧气被不活泼气体稀释，因此能够抑制沉积物DP被过度除去。上述步骤ST11中上述的等离子体处理装置10的各部的动作能够由控制部Cnt控制。
下面，例示步骤ST11中的各种条件。
处理容器内压力：10～50mTorr
处理气体
·C4F6气体流量：1～20sccm
·Ar气体流量：200sccm～1500sccm
·O2气体流量：1～20sccm
第1高频电源62的高频电功率：40MHz，50W～500W
第2高频电源64的高频电功率(偏置电功率)：13MHz，0W～50W
电源70的直流电压：0V～-500V
不进行高频电功率的调制(CW(连续波))
在一个实施方式中，各流程中的步骤ST11，即执行一次步骤ST11为2秒以上，例如执行2.5秒～3秒的时间。关于步骤ST11的沉积时间，在第1流程SQ1中为3秒，在第2流程SQ2中设定为比第1流程SQ1短的2.5秒。由此，具有能够适当地控制氮化硅上的保护膜的膜厚增加量，改善脱落性的效果。若在该时长的期间中沉积物DP的蚀刻的速率过高，则可能过度去除用于保护第2区域R2的沉积物。因此，在步骤ST11中，以1nm/秒以下的速率蚀刻沉积物DP。由此，能够适当地调整在晶片W上形成的沉积物DP的量。此外，通过从上述的条件中选择处理容器内的压力、处理气体中的氧被稀有气体稀释的程度，即氧浓度和等离子体生成用的高频电功率，能够获得在步骤ST11中蚀刻沉积物DP的速率为1nm/秒以下。此外，在步骤ST11中，在重复期间内(同一期间)内供给碳氟化合物气体、不活泼气体、氧气的情况，与在不同的期间供给碳氟化合物气体和氧气的情况相比，无需考虑伴随处理气体的切换所产生的稳定时间和放电的稳定时间。即，无需伴随处理气体的交换所产生的稳定时间、放电的稳定时间，具有改善吞吐量的效果。另外，优选这样的沉积步骤中的碳氟化合物气体与氧气的摩尔比为从1：0.25至1：2程度，在这样的情况下，能够形成相对于指定电功率最佳的沉积物的厚度，获得改善微加载(micro-loading)和改善脱落性等的效果。另外，在使用沉积物形成开口形状的情况下，平面形状能够形成为圆形、长方形、缝隙、长孔形。另外，能够确认形成的开口不会很歪斜，而能够如设计的那样形成图案。
在各流程中，接着执行步骤ST12。在步骤ST12中，第1区域R1被蚀刻。为此，在步骤ST12中，从气体源组40的多个气体源中选择的气体源向处理容器12内供给处理气体。该处理气体包含不活泼气体。在一个例子中，不活泼气体可以为Ar气体之类的稀有气体。或者，不活泼气体也可以为氮气。ST12的蚀刻是利用实质上不含氧的处理气体进行的。此外，实质上不含氧是指有意不向处理气体内导入氧。另外，在步骤ST12中，使排气装置50工作，将处理容器12内的压力设定为规定的压力。另外，在步骤ST12中，向下部电极LE供给来自第1高频电源62的高频电功率。另外，在步骤ST12中，向下部电极LE供给来自第2高频电源64的高频偏置电功率。
下面，例示步骤ST12中的各种条件。
处理容器内压力：10～50mTorr
处理气体
·Ar气体：200sccm～1500sccm
第1高频电源62的高频电功率：40MHz，50W～500W
第2高频电源64的高频电功率(偏置电功率)：13MHz，25W～500W
电源70的直流电压：0V～-500V
在步骤ST12中，生成不活泼气体的等离子体，向晶片W引入离子。然后，利用沉积物DP包含的碳氟化合物的自由基，蚀刻第1区域R1(参照图10、图13和图15)。上述步骤ST12中的上述等离子体处理装置10的各部的动作能够由控制部Cnt控制。
在方法MT中，在包含第2区域R2露出时的期间，执行流程SQ1。在流程SQ1的步骤ST11中，如图8所示，在晶片W上形成沉积物DP。此外，图8表示了如下状态：进行第1区域R1的蚀刻而第2区域R2露出，在该第2区域R2上形成沉积物DP。该沉积物DP保护第2区域R2。于是，在流程SQ1的步骤ST11中，如图9所示，在同一步骤ST11中形成的沉积物DP的量减少。然后，在流程SQ1的步骤ST12中，利用沉积物DP包含的碳氟化合物的自由基来蚀刻第1区域R1。通过该流程SQ1，第2区域R2露出，第2区域R2被沉积物DP保护，并且第2区域R2所形成的凹部内的第1区域R1被蚀刻。由此，如图10所示，逐渐形成下部开口LO。
流程SQ1被反复执行一次以上，在一个例子中，反复执行39次。因此，如图1所示，在执行步骤ST12之后，在步骤STa中，判断是否满足停止条件。在流程SQ1被执行了规定次数的情况下，判断为满足停止条件。在步骤STa中，当判断为不满足停止条件时，从步骤ST11开始执行流程SQ1。另一方面，在步骤STa中，当判断为满足停止条件时，接着，执行流程SQ2。另外，第2高频电源64的高频偏置电功率能够在第2流程中比第1流程SQ1降低。第2流程SQ2的蚀刻时间能够设定得比第1流程SQ1的蚀刻时间长。由此，具有在维持了脱落性的状态下抑制氮化硅被削掉的效果。
在流程SQ2的步骤ST11中，如图11所示，在晶片W上形成沉积物DP。然后，在流程SQ2的步骤ST11中，如图12所示，还减少在同一步骤ST11中形成的沉积物DP的量。然后，在流程SQ2的步骤ST12中，利用沉积物DP包含的碳氟化合物的自由基，来蚀刻第1区域R1。通过该流程SQ2，能够利用沉积物DP保护第2区域R2的同时，还蚀刻由第2区域R2提供的凹部内的第1区域R1。由此，如图13所示，下部开口LO的深度变得更深。
在一个实施方式的方法中，由于包含利用碳氟化合物的自由基来有选择地蚀刻由氧化硅形成的第1区域的第2步骤，因此能够蚀刻第1区域，并且能够抑制由氮化硅形成的第2区域的削掉。另外，在步骤ST11中，利用包含碳氟化合物气体的处理气体或者包含碳氟化合物气体和不活泼气体的处理气体的等离子体，形成沉积物DP。并且，在同一步骤中，利用氧的活性种，晶片W上的沉积物DP的量能够被该氧的活性种适当地减少。沉积物DP的形成和沉积物DP量的适当减少能够在同一步骤中进行，无需切换处理气体，因此无需考虑随处理气体的切换而产生的放电的稳定时间。
另外，在一个实施方式的方法中，第2步骤的蚀刻是利用实质上不含氧的处理气体进行的。在该方法中，能够有效地相对于第2区域有选择地蚀刻第1区域。
流程SQ2被反复执行一次以上，在一个例子中，反复执行39次。因此，如图1所示，在执行步骤ST12之后，在步骤STb中，判断是否满足停止条件。在流程SQ2被执行了规定次数时，判断为满足停止条件。在步骤STb中，当判断为不满足停止条件时，从步骤ST11开始执行流程SQ2。另一方面，在步骤STb中，当判断为满足停止条件时，接着，结束执行流程SQ2。
在方法MT中，设定流程SQ1的处理条件，使得在各次的流程SQ1中第1区域R1被蚀刻的量少于在各次的流程SQ2中第1区域R1被蚀刻的量。在一个例子中，以各次的流程SQ1的执行时长短于各次的流程SQ2的执行时长的方式进行设定。在本例中，能够将流程SQ1中的步骤ST11的执行时长与步骤ST12的执行时长之比，设定为等同于流程SQ2中的步骤ST11的执行时长与步骤ST13的执行时长之比。例如，在流程SQ1中，在2秒～5秒范围的时长中选择步骤ST11的执行时长，在5秒～10秒范围的时长中选择步骤ST12的执行时长。另外，在流程SQ2中，在2秒～10秒范围的时长中选择步骤ST11的执行时长，在5秒～20秒范围的时长中选择步骤ST12的执行时长。
在步骤ST11中生成的碳氟化合物的活性种沉积在第2区域R2上，并保护该第2区域R2，不过在第1区域R1被蚀刻而第2区域R2露出时，能够蚀刻第2区域R2。因此，在方法MT中，在第2区域R2露出的期间，流程SQ1被执行一次以上。由此，能够抑制蚀刻量并且在晶片W上形成沉积物DP，利用该沉积物DP保护第2区域R2。然后，蚀刻量较多的流程SQ2被执行一次以上。因此，依照方法MT，能够抑制第2区域R2的削掉，并蚀刻第1区域R1。
另外，在流程SQ1中已在第2区域R2上形成了沉积物DP，因此即使增加各次的流程SQ2中的蚀刻量，也能够抑制第2区域R2的削掉。如此，通过使各次的流程SQ2的蚀刻量比各次的流程SQ1的蚀刻量增加，能够提高方法MT中的第1区域R1的蚀刻速率。
在一个实施方式的方法MT中，在执行流程SQ2之后，能够根据需要，还执行流程SQ3。在流程SQ3的步骤ST11中，如图14所示，一边在晶片W上形成沉积物DP，一边沉积物DP的量减少。然后，在流程SQ3的步骤ST12中，通过Ar溅射，利用沉积物DP包含的碳氟化合物的自由基来蚀刻第1区域R1。通过该流程SQ3，能够在利用沉积物DP保护第2区域R2的同时，还蚀刻由第2区域R2提供的凹部内的第1区域R1。
图16是表示与图15对应的比较例的状态的图，表示在第2步骤中没有进行脉冲调制的情况下(连续波(CW))。在这种情况下，被溅射的氧化硅的分子E再次附着于凹部的内表面。另外，在凹部的开口端面(肩部)发生过度的蚀刻，肩部的一部分缺失。
另一方面，在图15的实施方式中，在第2步骤中，脉冲波状地施加高频电功率。在这种情况下，在没有施加脉冲的OFF期间，被溅射的氧化硅能够逸出到凹部的外侧，所以抑制凹部内的氧化硅的再次附着，能够高精度地进行蚀刻。另外，通过存在脉冲的OFF期间，能够抑制过度的离子的加速，所以也能够抑制凹部的开口端面(肩部)的过度的蚀刻。
流程SQ3被反复执行一次以上。因此，如图1所示所示，在执行步骤ST12之后，在步骤STc中，判断是否满足停止条件。在流程SQ3被执行了规定次数的情况下，判断为满足停止条件。在步骤STc中，当判断为不满足停止条件时，从步骤ST11开始执行流程SQ3。另一方面，在步骤STc中，当判断为满足停止条件时，结束实施方法MT。其中，所有的流程的设定也可以相同。
在流程SQ3的步骤ST12中，高频偏置电功率可以设定为比流程SQ1和流程SQ2的步骤ST12中使用的高频偏置电功率大的电功率。例如，在流程SQ1和流程SQ2的步骤ST12中，高频偏置电功率被设定为20W～100W，在流程SQ3的步骤ST12中，高频偏置电功率被设定为100W～300W。此外，在一个例子的流程SQ3中，从2秒～10秒范围的时长中选择步骤ST11的执行时长，从5秒～15秒范围的时长中选择步骤ST12的执行时长。
如图14所示，在执行流程SQ1和流程SQ2之后，晶片W上的沉积物DP的量变得相当多。当沉积物DP的量变多时，有时开口MO的宽度、上部开口UO和下部开口LO的宽度会因沉积物DP而变窄，但如果例如在流程SQ3的步骤ST12中使用比较大的高频偏置电功率，则被引入晶片W的离子的能量变高，即使下部开口LO较深，也能够将离子供给至该下部开口LO的深部。
另外，对被处理体的第1区域和第2区域的蚀刻技术进行说明。在使用在基片上形成有第1区域R1和第2区域R2的的晶片W1的情况下，第1区域R1由氧化硅(SiO2)形成，第2区域R2由氮化硅(Si3N4)形成。步骤ST11和步骤ST12的处理容器内压力等各种条件与上述的条件相同。
在第1步骤中，当对晶片执行步骤ST11时，利用包含碳氟化合物气体和氧气的处理气体的等离子体，在第1区域R1上和第2区域R2上形成沉积物DP。在一个例子中，利用C4F6气体作为碳氟化合物气体。步骤ST11的处理气体也可以包含Ar气体之类的稀有气体。在步骤ST11中，利用处理气体还包含的氧的活性种，晶片W上的沉积物DP的量被该氧的活性种适当地减少。
在第2步骤中，对晶片执行步骤ST12。步骤ST11的处理后的晶片W暴露在稀有气体的等离子体中，稀有气体例如包含Ar气体。在步骤ST12的处理后，利用沉积物DP包含的碳氟化合物的自由基，蚀刻第1区域R1。
在步骤ST12中，稀有气体原子的活性种，例如Ar气体原子的离子撞击沉积物DP。由此，沉积物DP中的碳氟化合物自由基对第1区域R1进行蚀刻，使第1区域R1的厚度减少。另外，在第1区域R1中，沉积物DP的膜厚减少。另一方面，在第2区域R2中，虽然沉积物DP的膜厚减少，但是由于能够抑制第2区域R2被蚀刻，因此第2区域R2的厚度的减少量大幅度地小于第1区域R1的厚度的减少量。
进行上述的第1步骤和第2步骤，进行了形成上述凹部的实验。实验条件在上述实施方式中如下所述。其中，随着第2步骤的脉冲调制的占空比变小，使高频电功率的大小增加，整体的施加电功率在所有实验例中设定成相同。流程的循环数为39次。
(共用条件)
(1)第1步骤ST11(3秒)
处理容器内压力：10～50mTorr
处理气体
·C4F6气体流量：1～20sccm
·Ar气体流量：200sccm～1500sccm
·第1高频电源62的高频电功率：40MHz，50W～500W
·第2高频电源64的高频电功率(偏置电功率)：13MHz，0W～50W
·电源70的直流电压：0V～-500V
(2)第2步骤ST12(9秒)
处理容器内压力：(3.99Pa)10～50mTorr
处理气体
·Ar气体：(不包含氧)200sccm～1500sccm
第1高频电源62的高频电功率：40MHz，50W～500W
第2高频电源64的高频电功率(偏置电功率)：13MHz，25W～500W
电源70的直流电压：0V～-500V
为了得到该数据而使用的第1步骤S11的处理容器内压力、C4F6气体流量、Ar流量、第1和第2的高频电源的电功率，为上述的数值范围中的8sccm、1100sccm、100W、0W，第2步骤ST12中的Ar气体流量为上述的数值范围中的1100sccm，各种条件的范围表示即使在使这项参数变化了的情况下也能够得到同样效果的范围。
其中，使参数变化了的情况下的实验例的条件如下所述。
(实验例1)
·在第1步骤中，O2气体流量：7sccm
·在第2步骤中，第1高频电源62的高频电功率：100W
·在第2步骤中，第2高频电源64的高频电功率(偏置电功率)：50W
·在第2步骤中，不进行高频电功率的脉冲调制(CW(连续波))
(实验例2)
·在实验例1的第1步骤中，O2气体流量：6sccm
(实验例3)
·在实验例1的第1步骤中，O2气体流量：5sccm
(实验例4)
·在第1步骤中，O2气体流量：7sccm
·在第2步骤中，第1高频电源62的高频电功率：143W
·在第2步骤中，第2高频电源64的高频电功率(偏置电功率)：71W
·在第2步骤中，进行高频电功率的脉冲调制(占空比＝70％)
(实验例5)
·在实验例4的第1步骤中，O2气体流量：6sccm
(实验例6)
·在实验例4的第1步骤中，O2气体流量：5sccm
(实验例7)
·在实验例4的第1步骤中，O2气体流量：4sccm
(实施例8)
·在第1步骤中，O2气体流量：5sccm
·在第2步骤中，第1高频电源62的高频电功率：200W
·在第2步骤中，第2高频电源64的高频电功率(偏置电功率)：100W
·在第2步骤中，进行高频电功率的脉冲调制(占空比＝50％)
(实验例9)
·在实验例8的第1步骤中，O2气体流量：4sccm
(实验例10)
·在实验例8的第1步骤中，O2气体流量：3sccm
(实验例11)
·在实验例8的第1步骤中，O2气体流量：2sccm
(实验例12)
·在第1步骤中，O2气体流量：5sccm
·在第2步骤中，第1高频电源62的高频电功率：333W
·在第2步骤中，第2高频电源64的高频电功率(偏置电功率)：167W
·在第2步骤中，进行高频电功率的脉冲调制(占空比＝30％)
(实验例13)
·在实施例12的第1步骤中，O2气体流量：4sccm
(实验例14)
·在实施例12的第1步骤中，O2气体流量：3sccm
(实验例15)
·在实验例12的第1步骤中，O2气体流量：2sccm
(实验结果)
在实验例中，凹部的开口端面的第2区域(氮化硅)的蚀刻量和凹部内的逸出不良的有无如下所述。其中，逸出不良表示在用电子显微镜观察凹部内的情况下能够确认到在凹部内附着有沉积物的情况。
·实验例1：11.1nm(逸出良好)
·实验例2：7.5nm(逸出不良)
·实验例3：6.8nm(逸出不良)
·实验例4：11.1nm(逸出良好)
·实验例5：10.2nm(逸出良好)
·实验例6：7.5nm(逸出不良)
·实验例7：4.3nm(逸出不良)
·实验例8：8.6nm(逸出良好)
·实验例9：6.8nm(逸出良好)
·实验例10：5.7nm(逸出不良)
·实验例11：3.9nm(逸出不良)
·实验例12：8nm(逸出良好)
·实验例13：7.7nm(逸出良好)
·实验例14：6.4nm(逸出良好)
·实验例15：4.5nm(逸出不良)
图17是将上述实验结果进行总结的图。
可知在上述实施例中，通过进行脉冲调制，与第1步骤的氧流量无关地，发生逸出不良的情况减少。另外，可知如果减小第2步骤的占空比，则逸出不良(UE)进一步减少。可知在第1步骤的氧流量少的情况下，开口端面的氮化硅的除去量减少，选择蚀刻性提高。另外，在实施例1的情况下，在凹部的肩部，进行了过度的蚀刻，可观察到氮化硅的欠缺，但在实施例10中没有观察到这一情况。
如以上说明的那样，上述蚀刻方法是通过对被处理体进行等离子体处理，相对于由氮化硅形成的第2区域，有选择地蚀刻由氧化硅形成的第1区域的方法，其中，被处理体包括：形成有凹部的上述第2区域；以填埋该凹部并且覆盖上述第2区域的方式设置的上述第1区域；和设置于上述第1区域上的掩模，该掩模在上述凹部之上具有宽度比该凹部的宽度宽的开口，该方法包括：第1步骤，在收纳有被处理体的处理容器内生成包含碳氟化合物气体的处理气体的等离子体，在被处理体上形成包含碳氟化合物的沉积物；和第2步骤，利用沉积物中所包含的碳氟化合物的自由基对上述第1区域进行蚀刻，在该步骤中脉冲波状地施加有助于等离子体的形成的高频电功率，反复执行包含上述第1步骤和上述第2步骤的流程。
在该方法中，在第2步骤，脉冲波状地施加高频电功率，所以在没有施加脉冲的OFF期间，被溅射的氧化硅能够逸出到凹部的外侧，所以抑制凹部内的氧化硅的再次附着，能够高精度地进行蚀刻。因此，如上述的实验结果所述，越降低占空比，逸出不良的发生概率越低。
另外，通过存在脉冲的OFF期间，能够抑制过度的离子的加速，所以也能够抑制凹部的开口端面的过度的蚀刻。
另外，在上述蚀刻方法中，上述第1步骤的等离子体是包含碳氟化合物气体、含氧气体和不活泼气体的处理气体的等离子体。这些气体的等离子体能够在第1区域和第2区域上形成沉积物，能够通过对沉积物施加能量来有选择地蚀刻氧化硅。
另外，在上述蚀刻方法中，在第2步骤中，对设置于处理容器内的上述被处理体的上部的上部电极施加等离子体生成用的第1高频电功率，对设置于被处理体的下部的下部电极施加离子引入用的第2高频电功率，通过进行交替地切换第1高频电功率和第2高频电功率的ON期间和OFF期间的调制，来生成脉冲波状的高频电功率。根据该方法，通过脉冲调制能够减少逸出不良。
另外，优选脉冲波状的上述高频电功率的ON期间相对于脉冲周期的比率(占空比)为10％以上70％以下。在这种情况下，相比占空比超过70％的情况，逸出不良的情况减少。即，能够抑制位于凹部的开口端面(肩部)的氮化硅被削掉的量。
另外，更优选脉冲波状的上述高频电功率的ON期间相对于脉冲周期的比率(占空比)为50％以上60％以下。在这种情况下，可知逸出不良的情况进一步减少。
附图标记说明
10…等离子体处理装置
12…处理容器
30…上部电极
PD…载置台
LE…下部电极
ESC…静电卡盘
40…气体源组
42…阀组
44…流量控制器组
50…排气装置
62…第1高频电源
64…第2高频电源
Cnt…控制部
W…晶片
W1…晶片
R1…第1区域
R2…第2区域
OL…有机膜
AL…含硅防反射膜
MK…掩模
DP…沉积物。

Claims (5)

1.一种蚀刻方法，其通过对被处理体进行等离子体处理，相对于由氮化硅形成的第2区域，有选择地蚀刻由氧化硅形成的第1区域，所述蚀刻方法的特征在于：
所述被处理体包括：形成有凹部的所述第2区域；以填埋该凹部并且覆盖所述第2区域的方式设置的所述第1区域；和设置于所述第1区域上的掩模，该掩模在所述凹部之上具有宽度比该凹部的宽度宽的开口，
所述蚀刻方法包括：
第1步骤，在收纳有所述被处理体的处理容器内生成包含碳氟化合物气体的处理气体的等离子体，在所述被处理体上形成包含碳氟化合物的沉积物；和
第2步骤，利用所述沉积物中所包含的碳氟化合物的自由基对所述第1区域进行蚀刻，在该步骤中脉冲波状地施加有助于所述等离子体的形成的高频电功率，
反复执行包含所述第1步骤和所述第2步骤的流程，
所述脉冲波状的所述高频电功率包括频率为27～100MHz的第1高频电功率和频率为400kHz～40MHz的第2高频电功率，
在所述第2步骤中，通过对设置于所述处理容器内的所述被处理体的上部的上部电极施加等离子体生成用的所述第1高频电功率，对设置于所述被处理体的下部的下部电极施加离子引入用的所述第2高频电功率，并进行交替地切换所述第1高频电功率和所述第2高频电功率ON期间和OFF期间的调制，来生成所述脉冲波状的所述高频电功率。
2.如权利要求1所述的蚀刻方法，其特征在于：
所述第2步骤的所述蚀刻是利用实质上不含氧的处理气体进行的。
3.如权利要求1或2所述的蚀刻方法，其特征在于：
所述第1步骤的等离子体是包含碳氟化合物气体、含氧气体和不活泼气体的处理气体的等离子体。
4.如权利要求1或2所述的蚀刻方法，其特征在于：
所述脉冲波状的所述高频电功率的ON期间相对于脉冲周期的比率(占空比)为10％以上70％以下。
5.如权利要求1或2所述的蚀刻方法，其特征在于：
所述脉冲波状的所述高频电功率的ON期间相对于脉冲周期的比率(占空比)为50％以上60％以下。
CN201780034555.XA 2016-05-30 2017-05-16 蚀刻方法 Active CN109219867B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016107370A JP6689674B2 (ja) 2016-05-30 2016-05-30 エッチング方法
JP2016-107370 2016-05-30
PCT/JP2017/018347 WO2017208807A1 (ja) 2016-05-30 2017-05-16 エッチング方法

Publications (2)

Publication Number Publication Date
CN109219867A CN109219867A (zh) 2019-01-15
CN109219867B true CN109219867B (zh) 2023-07-07

Family

ID=60479619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780034555.XA Active CN109219867B (zh) 2016-05-30 2017-05-16 蚀刻方法

Country Status (6)

Country Link
US (1) US10658189B2 (zh)
JP (1) JP6689674B2 (zh)
KR (1) KR102460164B1 (zh)
CN (1) CN109219867B (zh)
TW (1) TWI761345B (zh)
WO (1) WO2017208807A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019151022A1 (ja) * 2018-02-02 2019-08-08 東京エレクトロン株式会社 半導体装置及びその製造方法
WO2019151024A1 (ja) * 2018-02-02 2019-08-08 東京エレクトロン株式会社 半導体装置及びその製造方法
US11282753B2 (en) * 2018-02-02 2022-03-22 Tokyo Electron Limited Method of simultaneously forming contacts to a power rail and the source and drain regions of a FinFET
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
JP7110034B2 (ja) 2018-08-24 2022-08-01 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
JP7101096B2 (ja) * 2018-10-12 2022-07-14 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
JP7174634B2 (ja) * 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
JP7451540B2 (ja) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
JP2021163839A (ja) 2020-03-31 2021-10-11 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
WO2024043185A1 (ja) * 2022-08-23 2024-02-29 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048771A (ja) * 2014-08-28 2016-04-07 東京エレクトロン株式会社 エッチング方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
JP2000307001A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
US20130024439A1 (en) 2011-07-20 2013-01-24 Microsoft Corporation Modeling search in a social graph
US20140051256A1 (en) 2012-08-15 2014-02-20 Lam Research Corporation Etch with mixed mode pulsing
US9129902B2 (en) 2013-05-01 2015-09-08 Lam Research Corporation Continuous plasma ETCH process
US9105700B2 (en) 2013-12-12 2015-08-11 Lam Research Corporation Method for forming self-aligned contacts/vias with high corner selectivity
JP2015170965A (ja) 2014-03-06 2015-09-28 エスアイアイ・クリスタルテクノロジー株式会社 圧電振動片及び圧電振動子
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048771A (ja) * 2014-08-28 2016-04-07 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
TW201801180A (zh) 2018-01-01
WO2017208807A1 (ja) 2017-12-07
KR20190015174A (ko) 2019-02-13
CN109219867A (zh) 2019-01-15
US10658189B2 (en) 2020-05-19
TWI761345B (zh) 2022-04-21
KR102460164B1 (ko) 2022-10-28
JP6689674B2 (ja) 2020-04-28
US20190080917A1 (en) 2019-03-14
JP2017216284A (ja) 2017-12-07

Similar Documents

Publication Publication Date Title
CN109219867B (zh) 蚀刻方法
CN107078050B (zh) 蚀刻方法
TWI713109B (zh) 蝕刻方法（一）
JP6438831B2 (ja) 有機膜をエッチングする方法
CN109196624B (zh) 蚀刻方法
JP2016027594A (ja) 被処理体を処理する方法
TWI684218B (zh) 蝕刻方法（三）
KR102589406B1 (ko) 에칭 방법
TWI716378B (zh) 蝕刻方法
TWI692809B (zh) 蝕刻方法
TWI743123B (zh) 電漿處理方法
US11462412B2 (en) Etching method
CN105810582B (zh) 蚀刻方法
CN109417029B (zh) 对被处理体进行处理的方法
CN105810581B (zh) 蚀刻方法
CN105810579B (zh) 蚀刻方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant