KR102122205B1 - 에칭 방법 및 플라즈마 처리 장치 - Google Patents

에칭 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR102122205B1
KR102122205B1 KR1020147031639A KR20147031639A KR102122205B1 KR 102122205 B1 KR102122205 B1 KR 102122205B1 KR 1020147031639 A KR1020147031639 A KR 1020147031639A KR 20147031639 A KR20147031639 A KR 20147031639A KR 102122205 B1 KR102122205 B1 KR 102122205B1
Authority
KR
South Korea
Prior art keywords
gas
mask
etching
flow rate
layer
Prior art date
Application number
KR1020147031639A
Other languages
English (en)
Other versions
KR20150024307A (ko
Inventor
마사후미 우라카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150024307A publication Critical patent/KR20150024307A/ko
Application granted granted Critical
Publication of KR102122205B1 publication Critical patent/KR102122205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

일실시예에서는, 다결정 실리콘을 포함하는 피에칭층을 에칭하는 방법을 제공한다. 이 방법은, (a) 피에칭층과 당해 피에칭층 상에 형성된 마스크를 가지는 피처리 기체를 준비하는 공정과, (b) 당해 마스크를 이용하여 피에칭층을 에칭하는 공정을 포함한다. 마스크는, 다결정 실리콘으로 구성된 제 1 마스크부, 및 상기 제 1 마스크부와 상기 피에칭층의 사이에 개재되어 있고 산화 실리콘으로 구성된 제 2 마스크부를 포함하고 있다. 피에칭층을 에칭하는 공정에서는, 피처리 기체를 수용한 처리 용기 내로, 피에칭층을 에칭하기 위한 제 1 가스, 마스크에 부착하는 퇴적물을 제거하기 위한 제 2 가스, 및 제 1 마스크부를 보호하기 위한 제 3 가스를 공급하여, 처리 용기 내에서 플라즈마를 생성한다.

Description

에칭 방법 및 플라즈마 처리 장치{ETCHING METHOD AND PLASMA PROCESSING DEVICE}
본 발명의 실시예는 에칭 방법 및 플라즈마 처리 장치에 관한 것이며, 보다 상세하게는 다결정 실리콘을 포함하는 피에칭층을 에칭하는 방법, 및 당해 에칭 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치에 관한 것이다.
반도체 장치의 제조 프로세스에서는, 다양한 반도체층에 대한 에칭이 행해진다. 이러한 반도체층의 일종으로서, 다결정 실리콘층이 이용되는 경우가 있다. 다결정 실리콘층을 피에칭층으로서 에칭할 시에는, 일반적으로, 피에칭층 상에 산화 실리콘으로 구성된 마스크를 형성하고, 당해 마스크를 이용하여 피에칭층의 에칭이 행해진다. 이러한 에칭 기술은 예를 들면 특허 문헌 1에 기재되어 있다.
보다 상세하게는, 특허 문헌 1에 기재된 에칭 방법에서는, 다결정 실리콘층인 피에칭층 상에 산화 실리콘층이 형성되고, 당해 산화 실리콘층 상에 레지스트 마스크가 형성된다. 이어서, 레지스트 마스크를 이용하여 산화 실리콘층을 에칭함으로써, 산화 실리콘으로 구성된 마스크가 형성된다. 이어서, 레지스트 마스크가 제거된다. 그리고, 산화 실리콘으로 구성된 마스크를 이용하여, 에천트 가스의 플라즈마에 의한 피에칭층의 에칭이 행해진다.
특허공보 제4722725호
최근, 반도체 장치의 사이즈의 축소화에 수반하여, 피에칭층에 형성하는 홀 또는 홈과 같은 형상의 미세화가 진행되고 있다. 또한, 이들 홀 또는 홈의 애스펙트비는 점차 커지고 있다. 즉, 보다 깊은 홀 또는 홈이 피에칭층에 형성되도록 되고 있다.
그러나, 피에칭층에 형성하는 홀 또는 홈이 깊어지면, 산화 실리콘으로 구성된 마스크가 에칭에 의한 손상을 받아, 에칭의 종점까지 마스크를 유지할 수 없게 되는 경우, 혹은 소기의 치수 정밀도로 에칭을 행할 수 없게 되는 경우가 있다.
이러한 배경 하에, 다결정 실리콘층의 에칭에서 마스크를 유지하는 것이 가능한 에칭 방법이 요청되고 있다.
본 발명의 일측면은, 다결정 실리콘을 포함하는 피에칭층을 에칭하는 방법에 관한 것이다. 이 방법은, (a) 피에칭층과 상기 피에칭층 상에 형성된 마스크를 가지는 피처리 기체를 준비하는 공정과, (b) 상기 마스크를 이용하여, 피에칭층을 에칭하는 공정을 포함한다. 마스크는, 다결정 실리콘으로 구성된 제 1 마스크부, 및 상기 제 1 마스크부와 피에칭층의 사이에 개재되어 있고 산화 실리콘으로 구성된 제 2 마스크부를 포함하고 있다. 피에칭층을 에칭하는 공정에서는, 피처리 기체를 수용한 처리 용기 내에, 피에칭층을 에칭하기 위한 제 1 가스, 마스크에 부착하는 퇴적물을 제거하기 위한 제 2 가스, 및 제 1 마스크부를 보호하기 위한 제 3 가스를 공급하여, 처리 용기 내에서 플라즈마를 생성한다.
본 방법에서는, 산화 실리콘으로 구성된 제 2 마스크부와 함께 다결정 실리콘으로 구성된 제 1 마스크부를 가지는 마스크를 이용하여, 다결정 실리콘층인 피에칭층이 에칭된다. 또한, 피에칭층의 에칭 시에, 제 3 가스로부터 생성되는 라디칼에 의해, 제 1 마스크부를 보호하고 있다. 따라서, 피에칭층의 에칭의 종점까지 마스크가 유지될 수 있다. 또한, 마스크에 부착하는 에칭 부생성물, 즉 퇴적물을 제거하기 위한 제 2 가스를 공급하는 것이 가능하다. 그 결과, 퇴적물에 의해 마스크의 개구가 닫히는 것을 억제할 수 있다. 또한 마스크의 상부, 즉 제 1 마스크부에 대하여 제 3 가스로부터 생성되는 라디칼이 흡착할 확률보다, 피에칭층, 즉 홀 또는 홈의 심부에서는 상기 라디칼이 흡착할 확률이 낮아진다. 이에 의해, 제 1 마스크부를 보호하면서, 피에칭층을 에칭하는 것이 가능해진다.
일실시예에서는, 제 1 가스는 HBr 가스여도 된다. 일실시예에서는, 제 2 가스는 NF3 가스여도 된다. 이 실시예에서는, 다결정 실리콘층을 HBr 가스로 에칭함으로써 발생하는 에칭 부생성물, 즉 SiBr4를, NF3 가스의 플라즈마에 의해 제거하는 것이 가능해진다. 또한 일실시예에서는, 제 3 가스는 산소 가스(O2 가스)여도 된다. 산소 가스로부터 생성되는 산소 라디칼은, 제 1 마스크부를 보호하도록, 상기 제 1 마스크부의 다결정 실리콘층을 개질할 수 있다.
일실시예에서는, 피에칭층을 에칭하는 공정에 있어서, 제 1 가스의 유량에 대한 제 2 가스의 유량이, 20 : 3의 제 1 가스와 제 2 가스의 유량비로 규정되는 유량보다 많고, 제 3 가스의 유량이, 제 2 가스의 유량보다 적고 또한 제 2 가스의 유량의 1 / 2보다 많아도 된다. 이와 같이 가스 유량이 제어됨으로써, 마스크의 유지와, 마스크 개구의 폐색의 억제 또는 상기 개구의 치수 변화의 억제를 보다 효과적으로 양립하는 것이 가능해진다.
또한 본 발명의 다른 측면은, 상술한 방법에 이용하는 것이 가능한 플라즈마 처리 장치에 관한 것이다. 이 플라즈마 처리 장치는 처리 용기, 가스 공급부 및 플라즈마를 발생시키는 수단을 구비한다. 가스 공급부는, 처리 용기 내로, 다결정 실리콘층을 에칭하기 위한 제 1 가스, 다결정 실리콘의 에칭에 의해 발생하는 퇴적물을 제거하기 위한 제 2 가스, 및 다결정 실리콘을 보호하기 위한 제 3 가스를 공급한다. 상기 수단은 제 1 가스, 제 2 가스 및 제 3 가스의 플라즈마를 발생시킨다. 이러한 플라즈마 처리 장치에 의하면, 상술한 마스크를 유지하면서 피에칭층을 에칭하는 것이 가능하다.
일실시예에서는, 제 1 가스는 HBr 가스여도 된다. 일실시예에서는 제 2 가스는 NF3 가스여도 된다. 또한 일실시예에서는, 제 3 가스는 산소 가스(O2 가스)여도 된다.
일실시예에서는, 플라즈마 처리 장치는 제 1 가스, 제 2 가스 및 제 3 가스의 유량을 제어하는 제어부를 더 구비할 수 있다. 제어부는, 제 1 가스의 유량에 대한 제 2 가스의 유량이, 20 : 3의 제 1 가스와 제 2 가스의 유량비로 규정되는 유량보다 많고, 제 3 가스의 유량이 제 2 가스의 유량보다 적고 또한 제 2 가스의 유량의 1 / 2보다 많아지도록 가스 공급부를 제어할 수 있다. 이와 같이 가스 유량을 제어함으로써, 마스크의 유지와, 마스크 개구의 폐색의 억제 또는 상기 개구의 치수 변화의 억제를 보다 효과적으로 양립하는 것이 가능해진다.
이상 설명한 바와 같이, 본 발명의 다양한 측면 및 실시예에 따르면, 마스크를 유지하는 것이 가능한 에칭 방법이 제공된다. 이 방법은, 고애스펙트비의 다결정 실리콘층의 에칭에서도 마스크를 유지할 수 있다.
도 1은 일실시예에 따른 플라즈마 처리 장치를 개략적으로 도시한 도이다.
도 2는 일실시예에 따른 에칭 방법을 나타낸 순서도이다.
도 3a ~ 도 3e는 도 2에 나타낸 에칭 방법의 상세를 설명하기 위한 단면도이다.
도 4는 도 2의 공정(S2)의 원리를 설명하기 위한 도이다.
도 5는 실험예 1 ~ 6의 처리 조건을 나타낸 표이다.
도 6은 실험예 1 ~ 6의 NF3 가스의 유량과 O2 가스의 유량을 매핑한 그래프이다.
이하에, 도면을 참조하여 다양한 실시예에 대하여 상세히 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
먼저, 일실시예에 따른 플라즈마 처리 장치에 대하여 설명한다. 도 1은 일실시예에 따른 플라즈마 처리 장치를 개략적으로 도시한 도이다. 도 1에서는 일실시예에 따른 플라즈마 처리 장치의 단면이 도시되어 있다. 도 1에 도시한 플라즈마 처리 장치(10)는 평행 평판형의 플라즈마 처리 장치이다.
플라즈마 처리 장치(10)는 처리 용기(12)를 구비하고 있다. 처리 용기(12)는 대략 원통 형상을 가지고 있고, 그 내부에 처리 공간(S)을 구획 형성하고 있다. 처리 용기(12)의 측벽에는, 피처리 기체(기판)(W)의 반입출구를 개폐하는 게이트 밸브(30)가 장착되어 있다. 플라즈마 처리 장치(10)는 이 처리 용기(12) 내에 재치대(載置臺)(14)를 구비하고 있다. 재치대(14)는 처리 공간(S)의 하방에 설치되어 있다. 이 재치대(14)는 기대(基臺)(16) 및 정전 척(18)을 가지고 있다. 기대(16)는 대략 원판 형상을 가지고 있고, 도전성을 가지고 있다. 기대(16)는 예를 들면 알루미늄제이며, 하부 전극을 구성하고 있다.
기대(16)에는 고주파 전원(32)이 정합기(34)를 개재하여 전기적으로 접속되어 있다. 고주파 전원(32)은, 이온 인입용의 소정의 고주파수(예를 들면, 2 MHz ~ 27 MHz)의 고주파 전력, 즉 고주파 바이어스 전력을 하부 전극, 즉 기대(16)에 인가한다.
일실시예에서는, 기대(16)는, 정전 척(18)의 열을 흡열하여, 정전 척(18)을 냉각하는 기능을 가질 수 있다. 구체적으로, 기대(16)의 내부에는 냉매 유로(16p)가 형성되어 있고, 냉매 유로(16p)에는 냉매 입구 배관, 냉매 출구 배관이 접속될 수 있다. 재치대(14)는 냉매 유로(16p) 내에 적당한 냉매, 예를 들면 냉각수 등을 순환시킴으로써, 기대(16) 및 정전 척(18)을 소정의 온도로 제어 가능한 구성으로 되어 있다.
플라즈마 처리 장치(10)에서는, 기대(16)의 상면에 정전 척(18)이 설치되어 있다. 정전 척(18)은 대략 원판 형상의 부재이며, 절연층(18a) 및 급전층(18b)을 가지고 있다. 절연층(18a)은 세라믹 등의 절연체에 의해 형성되는 막이며, 급전층(18b)은 절연층(18a)의 내층으로서 형성된 도전성의 막이다. 급전층(18b)에는 스위치(SW)를 개재하여 직류 전원(56)이 접속되어 있다. 직류 전원(56)으로부터 급전층(18b)에 직류 전압이 부여되면, 쿨롱력이 발생하고, 당해 쿨롱력에 의해 피처리 기체(W)가 정전 척(18) 상에 흡착 보지(保持)된다.
일실시예에서는, 정전 척(18)의 내부에는 가열 소자인 히터(HT)가 매립되어 있어도 된다. 이 실시예에서는, 정전 척(18)은 히터(HT)에 의해 피처리 기체(W)를 소정 온도로 가열할 수 있도록 구성되어 있다. 이 히터(HT)는 배선을 개재하여 히터 전원(HP)에 접속되어 있다.
플라즈마 처리 장치(10)는 가스 공급 라인(58 및 60) 그리고 전열 가스 공급부(62 및 64)를 더 구비할 수 있다. 전열 가스 공급부(62)는 가스 공급 라인(58)에 접속되어 있다. 이 가스 공급 라인(58)은 정전 척(18)의 상면까지 연장되어, 당해 상면의 중앙 부분에서 환상(環狀)으로 연장되어 있다. 전열 가스 공급부(62)는, 예를 들면 He 가스와 같은 전열 가스를, 정전 척(18)의 상면과 피처리 기체(W)와의 사이로 공급한다. 또한, 전열 가스 공급부(64)는 가스 공급 라인(60)에 접속되어 있다. 가스 공급 라인(60)은 정전 척(18)의 상면까지 연장되어, 당해 상면에서 가스 공급 라인(58)을 둘러싸도록 환상으로 연장되어 있다. 전열 가스 공급부(64)는, 예를 들면 He 가스와 같은 전열 가스를, 정전 척(18)의 상면과 피처리 기체(W)와의 사이로 공급한다.
플라즈마 처리 장치(10)는 통 형상 보지부(20) 및 통 형상 지지부(22)를 더 구비할 수 있다. 통 형상 보지부(20)는 기대(16)의 측면 및 저면의 가장자리에 접하여, 당해 기대(16)를 보지하고 있다. 통 형상 지지부(22)는, 처리 용기(12)의 저부로부터 수직 방향으로 연장되고, 통 형상 보지부(20)를 개재하여 기대(16)를 지지하고 있다. 플라즈마 처리 장치(10)는, 이 통 형상 보지부(20)의 상면에 재치되는 포커스 링(FR)을 더 구비할 수 있다. 포커스 링(FR)은 예를 들면 석영으로 구성될 수 있다.
일실시예에서는, 처리 용기(12)의 측벽과 통 형상 지지부(22)의 사이에는 배기로(24)가 설치되어 있다. 배기로(24)의 입구 또는 그 도중에는 베플판(25)이 장착되어 있다. 또한, 배기로(24)의 저부에는 배기구(26a)가 형성되어 있다. 배기구(26a)는, 처리 용기(12)의 저부에 감합된 배기관(26)에 의해 구획 형성되어 있다. 이 배기관(26)에는 배기 장치(28)가 접속되어 있다. 배기 장치(28)는 진공 펌프를 가지고 있고, 처리 용기(12) 내의 처리 공간(S)을 소정의 진공도까지 감압할 수 있다.
플라즈마 처리 장치(10)는 또한 처리 용기(12) 내에 샤워 헤드(38)를 구비하고 있다. 샤워 헤드(38)는 처리 공간(S)의 상방에 설치되어 있다. 샤워 헤드(38)는 전극판(40) 및 전극 지지체(42)를 포함하고 있다.
전극판(40)은 대략 원판 형상을 가지는 도전성의 판이며, 상부 전극을 구성하고 있다. 전극판(40)에는 복수의 가스 통기홀(40h)이 형성되어 있다. 전극판(40)은 전극 지지체(42)에 의해 착탈 가능하게 지지되어 있다. 전극 지지체(42)의 내부에는 버퍼실(42a)이 설치되어 있다. 플라즈마 처리 장치(10)는 가스 공급부(44)를 더 구비하고 있고, 버퍼실(42a)의 가스 도입구(42b)에는 가스 공급 도관(46)을 개재하여 가스 공급부(44)가 접속되어 있다. 가스 공급부(44)는 처리 공간(S)으로 제 1 가스, 제 2 가스 및 제 3 가스를 공급한다.
일실시예에서는, 가스 공급부(44)는 가스원(70a), 밸브(70b), 유량 제어기(70c), 가스원(72a), 밸브(72b), 유량 제어기(72c), 가스원(74a), 밸브(74b) 및 유량 제어기(74c)를 가지고 있다. 가스원(70a)은 제 1 가스의 가스원이다. 이 제 1 가스는 플라즈마 처리 장치(10)가 에칭하는 피에칭층, 즉 다결정 실리콘층용의 에천트 가스이며, 일실시예에서는 HBr 가스이다. 가스원(70a)은 밸브(70b) 및 매스 플로우 컨트롤러와 같은 유량 제어기(70c)를 개재하여 가스 공급 도관(46)에 접속되어 있다.
가스원(72a)은 제 2 가스의 가스원이다. 이 제 2 가스는 피에칭층인 다결정 실리콘층의 에칭에 의해 발생하는 퇴적물을 제거하기 위한 가스이며, 일실시예에서는 NF3 가스이다. 가스원(72a)은 밸브(72b) 및 매스 플로우 컨트롤러와 같은 유량 제어기(72c)를 개재하여 가스 공급 도관(46)에 접속되어 있다. 또한, 가스원(74a)은 제 3 가스의 가스원이다. 이 제 3 가스는 피에칭층의 에칭용의 마스크에 포함되는 다결정 실리콘을 보호하기 위한 가스이며, 일실시예에서는 산소 가스(O2 가스)이다. 가스원(74a)은 밸브(74b) 및 매스 플로우 컨트롤러와 같은 유량 제어기(74c)를 개재하여 가스 공급 도관(46)에 접속되어 있다.
전극 지지체(42)에는 복수의 가스 통기홀(40h)에 각각 연속하는 복수의 홀이 형성되어 있고, 당해 복수의 홀은 버퍼실(42a)에 연통하고 있다. 따라서, 가스 공급부(44)로부터 공급되는 가스는, 버퍼실(42a), 가스 통기홀(40h)을 경유하여 처리 공간(S)으로 공급된다. 또한, 샤워 헤드(38) 및 가스 공급부(44)는 일실시예에 따른 가스 공급부를 구성하고 있다.
또한, 전극판(40)에는 고주파 전원(35)이 정합기(36)를 개재하여 전기적으로 접속되어 있다. 고주파 전원(35)은, 일실시예에서는, 플라즈마 생성용의 소정의 고주파수(예를 들면, 27 MHz 이상)의 고주파 전력을 전극판(40)에 인가한다. 고주파 전원(35)에 의해 전극판(40)에 고주파 전력이 부여되면, 기대(16)와 전극판(40)의 사이의 공간, 즉 처리 공간(S)에는 고주파 전계가 형성되고, 제 1 가스, 제 2 가스 및 제 3 가스의 플라즈마가 여기된다. 따라서 일실시예에서는, 기대(16), 전극판(40) 및 고주파 전원(35)은, 일실시예에서 플라즈마를 발생시키는 수단을 구성하고 있다.
일실시예에서는, 처리 용기(12)의 천장부에, 환상 또는 동심상(同心狀)으로 연장되는 자장 형성 기구(48)가 설치되어 있다. 이 자장 형성 기구(48)는 처리 공간(S)에서의 고주파 방전의 개시(플라즈마 착화)를 용이하게 하여 방전을 안정적으로 유지하도록 기능한다.
또한 일실시예에서는, 플라즈마 처리 장치(10)는 제어부(66)를 더 구비하고 있다. 이 제어부(66)는 배기 장치(28), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급부(44), 전열 가스 공급부(62 및 64) 및 히터 전원(HP)에 접속되어 있다. 제어부(66)는 배기 장치(28), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급부(44), 전열 가스 공급부(62 및 64) 그리고 히터 전원(HP)의 각각에 제어 신호를 송출한다. 제어부(66)로부터의 제어 신호에 의해, 배기 장치(28)에 의한 배기, 스위치(SW)의 개폐, 고주파 전원(32)으로부터의 전력 공급, 정합기(34)의 임피던스 조정, 고주파 전원(35)으로부터의 전력 공급, 정합기(36)의 임피던스 조정, 가스 공급부(44)에 의한 제 1 ~ 제 3 가스의 공급 및 그들의 유량, 전열 가스 공급부(62 및 64) 각각에 의한 전열 가스의 공급, 히터 전원(HP)으로부터의 전력 공급이 제어된다.
이러한 플라즈마 처리 장치(10)에서는, 가스 공급부(44)로부터 처리 공간(S)으로 제 1 ~ 제 3 가스가 공급된다. 또한, 전극판(40)과 기대(16)의 사이, 즉 처리 공간(S)에서 고주파 전계가 형성된다. 이에 의해, 처리 공간(S)에서 제 1 가스의 플라즈마가 발생하고, Br 이온 또는 Br 라디칼에 의해, 피처리 기체(W)의 피에칭층, 즉 다결정 실리콘층이 에칭된다. 또한, 제 2 가스의 플라즈마가 발생하고, F 이온 또는 F 라디칼에 의해, 피에칭층의 에칭에 의해 발생하는 퇴적물이 제거된다. 또한, 제 3 가스의 플라즈마가 발생하고, O(산소) 라디칼에 의해, 피에칭층의 에칭에 이용하는 마스크의 다결정 실리콘이 보호된다.
이하, 플라즈마 처리 장치(10)를 이용하는 것이 가능한 에칭 방법에 대하여 설명한다. 도 2는 일실시예에 따른 에칭 방법을 나타낸 순서도이다. 또한 도 3a ~ 도 3e는, 도 2에 나타낸 에칭 방법의 상세를 설명하기 위한 단면도이다. 도 2에 나타낸 에칭 방법에서는, 먼저 공정(S1)에서 피처리 기체(W)가 준비된다. 피처리 기체(W)는 다결정 실리콘층인 피에칭층(EL)을 가지고 있고, 공정(S1)에서는 다결정 실리콘층인 피에칭층(EL) 상에 마스크(M)가 작성된다.
구체적으로 도 3a에 도시한 바와 같이, 피에칭층(EL) 상에 산화 실리콘층(OL), 예를 들면 SiO2층이 형성되고, 당해 산화 실리콘층(OL) 상에 다결정 실리콘층(PL)이 형성되고, 그리고 다결정 실리콘층(PL) 상에 소정의 패턴을 가지는 레지스트 마스크(RM)가 형성된다. 산화 실리콘층(OL) 및 다결정 실리콘층(PL)은 예를 들면 플라즈마 CVD 장치를 이용함으로써 형성하는 것이 가능하다. 또한, 레지스트 마스크(RM)는 포토리소그래피 기술을 이용함으로써 작성하는 것이 가능하다.
이어서 도 3b에 도시한 바와 같이, 다결정 실리콘층(PL)이 에칭된다. 다결정 실리콘층(PL)은, 플라즈마 처리 장치(10)와 동일한 플라즈마 처리 장치에서 HBr 가스를 에천트 가스로서 이용함으로써 에칭될 수 있다. 이에 의해, 도 3b에 도시한 바와 같이, 레지스트 마스크(RM)의 개구에 노출되는 부분에서 다결정 실리콘층(PL)이 에칭 되고, 그 결과, 마스크(M)의 일부가 되는 제 1 마스크부(M1)가 형성된다. 이 후, 도 3c에 도시한 바와 같이, 레지스트 마스크(RM)는 제거된다.
이어서, 도 3d에 도시한 바와 같이 산화 실리콘층(OL)이 에칭된다. 산화 실리콘층(OL)은 플라즈마 처리 장치(10)와 동일한 플라즈마 처리 장치에서 CF4 가스와 같은 플루오르카본계 가스를 에천트 가스로서 이용함으로써 에칭될 수 있다. 이에 의해 도 3d에 도시한 바와 같이, 제 1 마스크부(M1)의 개구에 노출되는 부분에서 산화 실리콘층(OL)이 에칭되고, 그 결과 마스크(M)의 다른 일부가 되는 제 2 마스크부(M2)가 형성된다. 이에 의해, 피에칭층(EL) 상에, 제 1 마스크부(M1) 및 제 2 마스크부(M2)를 포함하는 마스크(M)가 작성된다.
다시, 도 2를 참조한다. 본 에칭 방법에서는, 이어서 공정(S1)에서 준비된 피처리 기체(W)가, 플라즈마 처리 장치(10)의 정전 척(18) 상에 재치되고, 흡착된다. 그리고 공정(S2)에서, 도 3e에 도시한 바와 같이 피에칭층(EL)의 에칭이 행해진다. 공정(S2)에서는, 마스크(M)의 개구에 노출되는 부분에서 피에칭층(EL)이 에칭된다.
공정(S2)에서는, 다결정 실리콘층인 피에칭층(EL)을 에칭하기 위하여, 상술한 제 1 가스(HBr 가스), 제 2 가스(NF3 가스) 및 제 3 가스(O2 가스)가 처리 용기(12) 내로 공급되고, 이들 가스의 플라즈마가 처리 용기(12) 내에서 생성된다.
여기서, 도 4를 참조한다. 도 4는 도 2의 공정(S2)의 원리를 설명하기 위한 도이다. 공정(S2)에서는, 피에칭층(EL)이 하기 화학식 1의 반응에 의해 에칭된다.
[화학식 1]
Si ＋ 4HBr → SiBr4 ＋ Others
여기서, 화학식 1에서의 'Others'는 H 이온 또는 H 라디칼 등을 포함한다.
즉, 공정(S2)에서는, HBr 가스가 해리함으로써 발생하는 Br 이온 또는 Br 라디칼이, 도 4에 도시한 바와 같이 피에칭층(EL)의 다결정 실리콘과 반응하여, 당해 피에칭층을 에칭한다. 또한 도 4에서, 원으로 둘러싸인 'Br'는 Br 이온 또는 Br 라디칼을 나타내고 있다.
또한 공정(S2)에서는, 하기 화학식 2의 반응에 의해 제 1 마스크부(M1)가 보호된다.
[화학식 2]
Si ＋ 2O* → SiO2
즉, 공정(S2)에서는, O2 가스가 해리함으로써 발생하는 O 라디칼(O*)이, 도 4에 도시한 바와 같이 제 1 마스크부(M1)의 표면의 다결정 실리콘과 반응하여, SiO2로 구성되는 보호막(PF)을 형성한다. 또한 도 4에서는, 원으로 둘러싸인 'O'가 O 라디칼을 나타내고 있다.
여기서, 도 4에 도시한 바와 같이, O 라디칼은 마스크(M)의 상부, 즉 제 1 마스크부(M1)에는 저해되지 않고 도달할 수 있다. 한편, 피에칭층(EL)은, 마스크(M)가 구획 형성하는 공간(SP), 즉 마스크(M)가 구획 형성하는 홈 또는 홀의 저부에 존재하고, 당해 공간(SP)에는, 피에칭층(EL)의 에칭에 의해 발생하는 휘발성 가스(G), 예를 들면 SiBr4 등의 가스가 체류하고 있다. 따라서, 전기적으로 중성인 O 라디칼이 피에칭층(EL)에 도달할 확률은, 제 1 마스크부(M1)까지 O 라디칼이 도달할 확률보다 상당히 낮다. 또한 Br 이온은, 하부 전극(16)에 대한 고주파 바이어스 전력의 인가에 의해, 피에칭층(EL)으로 인입되고 있다. 이 원리에 의해, 본 에칭 방법에서는, 피에칭층(EL)의 에칭을 행하면서, 제 1 마스크부(M1)를 보호하여, 당해 에칭의 종점까지 마스크(M)를 유지하는 것이 가능해지는 것이 상정된다.
또한 공정(S2)에서는, 에칭 부생성물이 퇴적물(DP)로서 마스크(M)에 부착할 수 있다. 이 퇴적물(DP)은 마스크(M)가 구획 형성하는 개구의 폭을 줄이거나, 경우에 따라서는 마스크(M)의 개구를 닫는 경우가 있다. 이 퇴적물(DP)은 예를 들면 SiBr4로 구성될 수 있다. 따라서 본 에칭 방법에서는, 공정(S2)에서 NF3 가스를 공급하여, 하기 화학식 3의 반응에 의해 퇴적물(DP)을 제거하고 있다.
[화학식 3]
SiBr4 ＋ xF → SiFxBr(4-x)
여기서, x는 1 이상 3 이하의 정수이다.
보다 구체적으로, 공정(S2)에서는, NF3 가스가 해리함으로써 발생하는 불소 이온 또는 불소 라디칼이, 도 4에 도시한 바와 같이 퇴적물(DP)을 구성하는 SiBr4와 반응하여 SiFxBr(4-x)를 생성하고, 당해 SiFxBr(4-x)가 배기됨으로써 퇴적물이 제거된다. 그 결과, 본 에칭 방법은, 마스크(M)의 개구가 닫히는 것을 억제하고, 또는 마스크(M)의 개구의 폭의 변화를 억제하는 것이 가능해진다. 또한 도 4에서는, 원으로 둘러싸인 'F'가 F 이온 또는 F 라디칼을 나타내고 있다.
일실시예에서는, 공정(S2)에서, HBr 가스의 유량에 대하여 NF3 가스의 유량이, 20 : 3의 HBr 가스와 NF3 가스의 유량비로 규정되는 유량보다 많고, O2 가스의 유량이, NF3 가스의 유량보다 적고, 또한 NF3 가스의 유량의 1 / 2보다 많게 되어 있어도 된다. HBr 가스의 유량, NF3 가스의 유량, O2 가스의 유량은, 예를 들면 제어부(66)에 의해 유량 제어기(70c, 72c 및 74c)를 제어함으로써 조정하는 것이 가능하다. 이와 같이 HBr 가스, NF3 가스, O2 가스를 공급함으로써, 퇴적물(DP)을 효율 좋게 제거하는 것이 가능해져, 마스크 개구의 폐색을 억제할 수 있다. 또한, 마스크(M)의 개구의 치수 변화를 보다 작게 할 수 있다. 또한, 과잉인 산소 라디칼의 공급을 억제하여, 마스크(M)의 보호와 피에칭층(EL)의 에칭을 효과적으로 양립하는 것이 가능해진다.
이하, 플라즈마 처리 장치(10)를 이용하여 행한 상술한 에칭 방법의 실험예 1 ~ 6에 대하여 설명한다. 도 5는 실험예 1 ~ 6의 처리 조건을 나타낸 표이다. 실험예 1 ~ 6에서는, 도 5의 표에 나타낸 바와 같이, 처리 용기 내의 압력을 10.6 Pa(80 mTorr), 고주파 전원(35)의 고주파 전력(HF 전력)을 400 W, 고주파 전원(32)의 고주파 전력(LF 전력)을 950 W, HBr 가스의 유량을 200 sccm로 설정했다. 또한 실험예 1 ~ 6에서, 도 5의 표에 나타낸 바와 같이, 상이한 NF3 가스의 유량 및 O2 가스의 유량을 이용하여 146 초의 에칭을 행했다. 또한 실험예 1 ~ 6에서는, 고주파 전원(35)의 고주파 전력(HF 전력)의 주파수는 100 MHz, 고주파 전원(32)의 고주파 전력(LF 전력)의 주파수는 3.2 MHz로 설정했다. 그리고 실험예 1 ~ 6에서는, 개구폭 40 nm, 제 1 마스크부(M1)의 두께 300 nm, 제 2 마스크부(M2)의 두께 1000 nm의 마스크(M)를 이용하여, 다결정 실리콘층인 피에칭층(EL)을 에칭했다.
도 6은 실험예 1 ~ 6의 NF3 가스의 유량과 O2 가스의 유량을 매핑한 그래프이다. 이하, 도 6을 참조하여, 실험예 1 ~ 6의 결과를 고찰한다. 실험예 1, 3, 6의 처리 조건은 NF3 가스의 유량에 있어서 상이하다. 실험예 1, 3에서는, HBr의 유량에 대하여 NF3 가스의 유량이 부족하여, 퇴적물(DP)이 마스크(M)로부터 완전히 제거되지 않고, 그 결과, 마스크(M)의 개구의 치수가 작아져, 피에칭층(EL)에 형성된 형상의 치수가 소기의 치수보다 작아졌다. 한편 실험예 6에서는, 마스크(M)로부터 퇴적물(DP)을 제거할 수 있었다. 따라서, HBr의 가스 유량에 대하여 NF3 가스의 유량은, 20 : 3의 HBr의 가스와 NF3 가스의 유량비로 규정되는 유량보다 많은 것이 바람직한 것이 확인되었다. 단, 실험예 6에서는, 마스크(M)의 보호가 부족하여, 마스크(M)가 많이 에칭되었다.
실험예 2, 4, 5, 6의 처리 조건은 O2 가스의 유량에 있어서 상이하다. 실험예 6에서는, O 라디칼이 부족하여, 상술한 바와 같이 마스크(M)의 에칭량이 많아졌다. 실험예 6보다 O2 가스의 유량을 증가시킨 실험예 5에서는, 마스크(M)가 O 라디칼에 의해 보호되어, 마스크(M)의 에칭량은 적었다. 또한 실험예 5에서는, 퇴적물(DP)이 마스크(M)로부터 제거되어, 마스크(M)의 치수 변화가 억제된 결과, 피에칭층(EL)에 형성된 형상의 치수도 소기의 치수가 되었다. 실험예 5보다 O2 가스의 유량을 증가시킨 실험예 2 및 4에서는, O 라디칼에 의해 형성된 보호막(PF)이 두꺼워지고, 그 결과 마스크(M)의 개구의 치수가 작아져, 피에칭층(EL)에 형성된 형상의 치수가 소기의 치수보다 작아졌다. 이 결과로부터, O2 가스의 유량은 NF3 가스의 유량보다 적고, NF3 가스의 유량의 1 / 2보다 많은 것이 적합한 것이 확인되었다. 즉, NF3 가스의 유량과 O2 가스의 유량은, 도 6의 점선과 일점 쇄선으로 둘러싸이는 영역에 있는 것이 바람직한 것이 확인되었다. 또한 도 6의 점선은, NF3 가스의 유량과 O2 가스의 유량이 1 : 1인 것을 나타내고 있고, 도 6의 일점 쇄선은, NF3 가스의 유량과 O2 가스의 유량이 2 : 1인 것을 나타내고 있다.
또한 비교예로서, 1000 nm의 산화 실리콘층으로 형성된 제 2 마스크부와 동일한 마스크만을 그 위에 가지는 다결정 실리콘제의 피에칭층을, 제 2 가스 및 제 3 가스를 흘리지 않고, 그 외의 조건에서는 실험예 5와 동일하게 에칭했다. 그 결과, 에칭 종료 시의 실험예 5의 마스크의 두께는, 에칭 종료 시의 비교예의 마스크의 두께보다 290 nm 두꺼워져 있었다. 따라서 실험예 5에서는, 에칭의 종점까지 마스크가 보다 큰 두께로 유지되는 것이 확인되었다.
이상, 다양한 실시예에 대하여 설명했지만, 상술한 실시예에 한정되지 않고 다양한 변형 형상을 구성 가능하다. 예를 들면 제 2 가스에는, NF3 가스 대신에 SF6 가스, SiF4 가스, C4F8 가스 또는 CF4 가스를 이용하는 것이 가능하다. 또한 제 3 가스로는, O2 가스 대신에 O2 가스와 N2 가스의 혼합 가스, 또는 N2 가스를 이용하는 것이 가능하다.
또한 플라즈마 처리 장치(10)는, 평행 평판형의 플라즈마 처리 장치이지만, 본 발명에는 유도 결합형의 플라즈마 처리 장치, 마이크로파를 플라즈마원으로 하는 플라즈마 처리 장치와 같은 다양한 플라즈마 처리 장치를 적용하는 것이 가능하다.
10 : 플라즈마 처리 장치
12 : 처리 용기
14 : 재치대
16 : 기대(하부 전극)
18 : 정전 척
28 : 배기 장치
32 : 고주파 전원(고주파 바이어스)
35 : 고주파 전원(플라즈마 생성)
38 : 샤워 헤드
40 : 전극판
44 : 가스 공급부
66 : 제어부
W : 피처리 기체
EL : 피에칭층
M : 마스크
M1 : 제 1 마스크부
M2 : 제 2 마스크부
PF : 보호막
DP : 퇴적물
G : 휘발성 가스

Claims (10)

  1. 다결정 실리콘을 포함하는 피에칭층을 에칭하는 방법으로서,
    상기 피에칭층과 이 피에칭층 상에 형성된 마스크를 가지는 피처리 기체를 준비하는 공정과,
    상기 마스크를 이용하여 상기 피에칭층을 에칭하는 공정을 포함하고,
    상기 마스크는, 다결정 실리콘으로 구성된 제 1 마스크부, 및 상기 제 1 마스크부와 상기 피에칭층의 사이에 개재되어 있고 산화 실리콘으로 구성된 제 2 마스크부를 포함하고 있고,
    상기 피에칭층을 에칭하는 공정에서는, 상기 피처리 기체를 수용한 처리 용기 내로, 상기 피에칭층을 에칭하기 위한 제 1 가스, 상기 마스크에 부착하는 퇴적물을 제거하기 위한 제 2 가스 및 상기 제 1 마스크부의 상면 및 측면 상에 보호막을 형성하여 상기 제 1 마스크부를 보호하기 위한 제 3 가스를 공급하여, 상기 처리 용기 내에서 플라즈마를 생성하고,
    상기 제 1 마스크부의 상면은 상기 플라즈마에 노출되어 있는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 가스는 HBr 가스인 방법.
  3. 제 2 항에 있어서,
    상기 제 2 가스는 NF3 가스인 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 3 가스는 산소 가스인 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 가스는 NF3 가스이며, 상기 제 3 가스는 산소 가스이며,
    상기 피에칭층을 에칭하는 공정에 있어서, 상기 제 1 가스의 유량에 대한 상기 제 2 가스의 유량이, 20 : 3의 상기 제 1 가스와 상기 제 2 가스의 유량비로 규정되는 유량보다 많고, 상기 제 3 가스의 유량이, 상기 제 2 가스의 유량보다 적고 또한 상기 제 2 가스의 유량의 1 / 2보다 많은 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020147031639A 2012-06-12 2013-05-27 에칭 방법 및 플라즈마 처리 장치 KR102122205B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2012-132830 2012-06-12
JP2012132830A JP2013258244A (ja) 2012-06-12 2012-06-12 エッチング方法及びプラズマ処理装置
US201261662614P 2012-06-21 2012-06-21
US61/662,614 2012-06-21
PCT/JP2013/064650 WO2013187219A1 (ja) 2012-06-12 2013-05-27 エッチング方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20150024307A KR20150024307A (ko) 2015-03-06
KR102122205B1 true KR102122205B1 (ko) 2020-06-12

Family

ID=49758049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147031639A KR102122205B1 (ko) 2012-06-12 2013-05-27 에칭 방법 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (1) US9224616B2 (ko)
JP (1) JP2013258244A (ko)
KR (1) KR102122205B1 (ko)
CN (1) CN104303273B (ko)
WO (1) WO2013187219A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6340338B2 (ja) * 2015-03-30 2018-06-06 東京エレクトロン株式会社 薄膜の形成方法
US9865471B2 (en) 2015-04-30 2018-01-09 Tokyo Electron Limited Etching method and etching apparatus
US10755902B2 (en) * 2015-05-27 2020-08-25 Tokyo Electron Limited Plasma processing apparatus and focus ring
KR102576706B1 (ko) * 2016-04-15 2023-09-08 삼성전자주식회사 반도체 소자의 제조 방법
JP6763750B2 (ja) * 2016-11-07 2020-09-30 東京エレクトロン株式会社 被処理体を処理する方法
TWI812762B (zh) * 2018-07-30 2023-08-21 日商東京威力科創股份有限公司 處理被處理體之方法、處理裝置及處理系統
JP7333752B2 (ja) * 2019-12-25 2023-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US20230094212A1 (en) * 2021-09-30 2023-03-30 Tokyo Electron Limited Plasma etch process for fabricating high aspect ratio (har) features

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151960A (ja) 2001-11-12 2003-05-23 Toyota Motor Corp トレンチエッチング方法
JP2007234870A (ja) 2006-03-01 2007-09-13 Hitachi High-Technologies Corp ドライエッチング方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722725A (en) 1983-04-12 1988-02-02 Interface Biomedical Laboratories, Inc. Methods for preventing the introduction of air or fluid into the body of a patient
US5298790A (en) * 1990-04-03 1994-03-29 International Business Machines Corporation Reactive ion etching buffer mask
EP0450302A1 (en) * 1990-04-03 1991-10-09 International Business Machines Corporation Method of reactive ion etching trenches
JP2734915B2 (ja) * 1992-11-18 1998-04-02 株式会社デンソー 半導体のドライエッチング方法
JP4722725B2 (ja) 2006-02-17 2011-07-13 東京エレクトロン株式会社 処理方法およびプラズマエッチング方法
CN102339734B (zh) * 2010-07-15 2013-06-19 中芯国际集成电路制造(上海)有限公司 截面为圆环的圆柱体的半导体器件的制作方法
JP2012253056A (ja) * 2011-05-31 2012-12-20 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151960A (ja) 2001-11-12 2003-05-23 Toyota Motor Corp トレンチエッチング方法
JP2007234870A (ja) 2006-03-01 2007-09-13 Hitachi High-Technologies Corp ドライエッチング方法

Also Published As

Publication number Publication date
US20150140828A1 (en) 2015-05-21
CN104303273A (zh) 2015-01-21
KR20150024307A (ko) 2015-03-06
CN104303273B (zh) 2017-03-01
US9224616B2 (en) 2015-12-29
JP2013258244A (ja) 2013-12-26
WO2013187219A1 (ja) 2013-12-19

Similar Documents

Publication Publication Date Title
KR102122205B1 (ko) 에칭 방법 및 플라즈마 처리 장치
KR102269896B1 (ko) 피처리체를 플라즈마 처리하는 방법
KR101744625B1 (ko) 에칭 방법
KR101901158B1 (ko) 금속 및 금속 산화물 막들의 에칭을 위한 방법들
KR102364322B1 (ko) 에칭 방법
KR102099408B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20190026589A (ko) 에칭 방법
KR102482619B1 (ko) 에칭 방법
TWI530995B (zh) 用於蝕刻ｓｉｎ膜的方法
US9779961B2 (en) Etching method
TWI779753B (zh) 電漿處理裝置及被處理體處理方法
KR102441116B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TWI781309B (zh) 被加工物之處理方法
KR101937727B1 (ko) 에칭 방법
KR102094833B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP2010098220A (ja) プラズマエッチング方法及びプラズマエッチング装置
KR102505154B1 (ko) 에칭 방법
US9818582B2 (en) Plasma processing method
KR102164398B1 (ko) 구리층을 에칭하는 방법

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant