CN104303273A - 蚀刻方法和等离子体处理装置 - Google Patents

蚀刻方法和等离子体处理装置 Download PDF

Info

Publication number
CN104303273A
CN104303273A CN201380024888.6A CN201380024888A CN104303273A CN 104303273 A CN104303273 A CN 104303273A CN 201380024888 A CN201380024888 A CN 201380024888A CN 104303273 A CN104303273 A CN 104303273A
Authority
CN
China
Prior art keywords
gas
flow
mask
etching
plasma processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380024888.6A
Other languages
English (en)
Other versions
CN104303273B (zh
Inventor
浦川理史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104303273A publication Critical patent/CN104303273A/zh
Application granted granted Critical
Publication of CN104303273B publication Critical patent/CN104303273B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

在一实施方式中，提供一种用于蚀刻含有多晶硅的被蚀刻层的方法。该方法包括：(a)准备被处理基体的工序，该被处理基体具有被蚀刻层和设在该被蚀刻层上的掩模；(b)使用该掩模蚀刻被蚀刻层的工序。掩模具有：第1掩模部，其由多晶硅构成；第2掩模部，其由氧化硅构成，且介于该第1掩模部与所述被蚀刻层之间。在蚀刻被蚀刻层的工序中，向收纳有被处理基体的处理容器内供给用于蚀刻被蚀刻层的第1气体、用于除去已附着于掩模的沉积物的第2气体和用于保护第1掩模部的第3气体，在处理容器内生成等离子体。

Description

蚀刻方法和等离子体处理装置
技术领域
本发明的实施方式涉及一种蚀刻方法和等离子体处理装置，更详细而言，涉及一种用于蚀刻含有多晶硅的被蚀刻层的方法以及能够用于实施该蚀刻方法的等离子体处理装置。
背景技术
在半导体装置的制造工艺中，对各种半导体层进行蚀刻。作为这样的半导体层的一种，有时使用多晶硅层。在将多晶硅层作为被蚀刻层进行蚀刻时，通常，在被蚀刻层上设置由氧化硅构成的掩模，使用该掩模进行被蚀刻层的蚀刻。这样的蚀刻技术例如记载在专利文献1中。
更详细而言，在专利文献1所述的蚀刻方法中，在作为多晶硅层的被蚀刻层上设置氧化硅层，在该氧化硅层上设置抗蚀剂掩模。接着，使用抗蚀剂掩模蚀刻氧化硅层，由此形成由氧化硅构成的掩模。接着，除去抗蚀剂掩模。之后，使用由氧化硅构成的掩模，利用腐蚀气体的等离子体进行被蚀刻层的蚀刻。
现有技术文献
专利文献
专利文献1：日本特许第4722725号公报
发明内容
发明要解决的问题
近年来，随着半导体装置的尺寸的缩小化，形成于被蚀刻层的孔、槽这样的形状向微细化发展。并且，这些孔、槽的深宽比逐渐增大。即，更深的孔、槽形成于被蚀刻层。
然而，若形成于被蚀刻层的孔、槽加深，则存在这样的问题：由氧化硅构成的掩模受到因蚀刻造成的损伤，导致掩模无法维持到蚀刻结束为止，或者，无法按期望的尺寸精度进行蚀刻。
在此背景下，要求一种能够在多晶硅层的蚀刻中维持掩模的蚀刻方法。
用于解决问题的方案
本申请的一发明涉及一种用于蚀刻含有多晶硅的被蚀刻层的方法。该方法包括：(a)准备被处理基体的工序，该被处理基体具有被蚀刻层和设在该被蚀刻层上的掩模；(b)使用该掩模蚀刻被蚀刻层的工序。掩模具有：第1掩模部，其由多晶硅构成；第2掩模部，其由氧化硅构成，且介于该第1掩模部与被蚀刻层之间。在蚀刻被蚀刻层的工序中，向收纳有被处理基体的处理容器内供给用于蚀刻被蚀刻层的第1气体、用于除去已附着于掩模的沉积物的第2气体和用于保护第1掩模部的第3气体，在处理容器内生成等离子体。
在本方法中，使用具有由氧化硅构成的第2掩模部和由多晶硅构成的第1掩模部的掩模蚀刻作为多晶硅层的被蚀刻层。另外，在蚀刻被蚀刻层时，利用由第3气体生成的自由基保护第1掩模部。因而，能够维持掩模直到被蚀刻层的蚀刻结束为止。另外，能够供给用于除去已附着于掩模的蚀刻副生成物、即沉积物的第2气体。结果，能够抑制沉积物封闭掩模的开口的情况。另外，与由第3气体生成的自由基吸附于掩模的上部、即第1掩模部的概率相比，该自由基吸附于被蚀刻层、即孔的深部或槽的深部的概率较低。由此，能够一边保护第1掩模部，一边蚀刻被蚀刻层。
在一技术方案中，也可以是，第1气体为HBr气体。在一技术方案中，也可以是，第2气体为NF3气体。在该技术方案中，能够利用NF3气体的等离子体除去因利用HBr气体蚀刻多晶硅层而生成的蚀刻副生成物、即SiBr4。另外，在一技术方案中，也可以是，第3气体为氧气(O2气体)。由氧气生成的氧自由基能够使该第1掩模部的多晶硅层改性，以保护第1掩模部。
在一技术方案中，也可以是，在蚀刻被蚀刻层的工序中，第2气体相对于第1气体的流量比大于第2气体与第1气体的流量比为3：20这一规定的流量比，第3气体的流量少于第2气体的流量且多于第2气体的流量的1/2。通过像这样控制气体流量，能够更有效地同时实现对掩模的维持、抑制掩模开口被堵塞或该开口的尺寸变化。
另外，本申请的另一发明涉及一种能够用于所述方法的等离子体处理装置。该等离子体处理装置包括处理容器、气体供给部和用于生成等离子体的等离子体生成部件。气体供给部用于向处理容器内供给用于蚀刻多晶硅层的第1气体、用于除去因蚀刻多晶硅而生成的沉积物的第2气体和用于保护多晶硅的第3气体。所述等离子体生成部件用于使第1气体、第2气体和第3气体生成等离子体。采用该等离子体处理装置能够一边维持所述的掩模一边蚀刻被蚀刻层。
在一技术方案中，也可以是，第1气体为HBr气体。在一技术方案中，也可以是，第2气体为NF3气体。另外，在一技术方案中，也可以是，第3气体为氧气(O2气体)。
在一技术方案中，等离子体处理装置还能够包括控制部，该控制部用于控制第1气体的流量、第2气体的流量和第3气体的流量。控制部能够以如下方式控制气体供给部，即：第2气体相对于第1气体的流量比大于第2气体与第1气体的流量比为3：20这一规定的流量比，第3气体的流量少于第2气体的流量且多于第2气体的流量的1/2。通过像这样控制气体流量，能够更有效地同时实现对掩模的维持、抑制掩模开口被堵塞或该开口的尺寸变化。
发明的效果
如上所述，采用本申请的各发明和技术方案，能够提供一种能够维持掩模的蚀刻方法。即使是高深宽比的多晶硅层的蚀刻，该方法也能够维持掩模。
附图说明
图1是概略地表示一实施方式的等离子体处理装置的图。
图2是表示一实施方式的蚀刻方法的流程图。
图3是用于说明图2所示的蚀刻方法的详细内容的剖视图。
图4是用于说明图2中的工序S2的原理的图。
图5是表示实验例1～6的处理条件的表。
图6是变换实验例1～6的NF3气体的流量与O2气体的流量而成的图表。
具体实施方式
以下，参照附图详细地说明各实施方式。其中，在各附图中对同一部分或相当于同一部分的部分标注同一附图标记。
首先，说明一实施方式的等离子体处理装置。图1是概略地表示一实施方式的等离子体处理装置的图。在图1中，图示了一实施方式的等离子体处理装置的截面。图1所示的等离子体处理装置10为平行平板型的等离子体处理装置。
等离子体处理装置10包括处理容器12。处理容器12呈大致圆筒形状，在其内部区划有处理空间S。在处理容器12的侧壁安装有用于开闭被处理基体(基板)W的搬入搬出口的闸阀30。等离子体处理装置10在该处理容器12内具有载置台14。载置台14设在处理空间S的下方。该载置台14具有基台16和静电卡盘18。基台16具有大致圆板形状，具有导电性。基台16例如为铝制，构成下部电极。
基台16与高频电源32借助匹配器34电连接。高频电源32用于将离子吸引用的规定高频(例如，2MHz～27MHz)的高频电力、即高频偏置电力施加于下部电极、即基台16。
在一实施方式中，基台16能够具有吸收静电卡盘18的热量而冷却静电卡盘18的功能。具体而言，在基台16的内部形成有制冷剂流路16p，制冷剂流路16p能够与制冷剂入口配管、制冷剂出口配管连接。载置台14为这样的结构：能够通过使适当的制冷剂、例如冷却水等在制冷剂流路16p中循环，而将基台16和静电卡盘18控制在规定温度
在等离子体处理装置10中，在基台16的上表面设有静电卡盘18。静电卡盘18为大致圆板状的构件，具有绝缘层18a和供电层18b。绝缘层18a是利用陶瓷等绝缘体形成的膜，供电层18b是形成为绝缘层18a的内层的导电性的膜。供电层18b经由开关SW与直流电源56连接。在由直流电源56向供电层18b供给直流电压时，产生库仑力，在该库仑力的作用下被处理基体W被吸附保持在静电卡盘18上。
在一实施方式中，也可以在静电卡盘18的内部埋设有作为加热元件的加热器HT。在该实施方式中，静电卡盘18构成为：能够利用加热器HT将被处理基体W加热到规定温度。该加热器HT借助布线与加热器电源HP连接。
等离子体处理装置10还能够包括气体供给线路58、60以及传热气体供给部62、64。传热气体供给部62与气体供给线路58连接。该气体供给线路58延伸至静电卡盘18的上表面，并在该上表面的中央部分处呈环状延伸。传热气体供给部62用于将例如He气体这样的传热气体供给到静电卡盘18的上表面与被处理基体W之间。另外，传热气体供给部64与气体供给线路60连接。气体供给线路60延伸至静电卡盘18的上表面，并在该上表面以围绕气体供给线路58的方式呈环状延伸。传热气体供给部64用于将例如He气体这样的传热气体供给到静电卡盘18的上表面与被处理基体W之间。
等离子体处理装置10还能够包括筒状保持部20和筒状支承部22。筒状保持部20与基台16的侧面和底面的缘部接触，用于保持该基台16。筒状支承部22自处理容器12的底部在铅垂方向上延伸，该筒状支承部22以隔着筒状保持部20的方式支承基台16。等离子体处理装置10还能够包括聚焦环FR，该聚焦环FR载置于该筒状保持部20的上表面。聚焦环FR例如能够由石英构成。
在一实施方式中，在处理容器12的侧壁与筒状支承部22之间设有排气路径24。在排气路径24的入口或中途安装有挡板25。另外，在排气路径24的底部设有排气口26a。排气口26a由嵌入处理容器12的底部的排气管26区划而成。该排气管26与排气装置28连接。排气装置28具有真空泵，能够将处理容器12内的处理空间S减压至规定真空度。
等离子体处理装置10还在处理容器12内设置有喷头38。喷头38设在处理空间S的上方。喷头38包括电极板40和电极支承体42。
电极板40为具有大致圆板形状的导电性的板，该电极板40构成上部电极。在电极板40形成有多个气体通气孔40h。电极板40被电极支承体42支承成能够拆卸。在电极支承体42的内部设有缓冲室42a。等离子体处理装置10还包括气体供给部44，缓冲室42a的气体导入口42b经由气体供给导管46与气体供给部44连接。气体供给部44用于向处理空间S供给第1气体、第2气体和第3气体。
在一实施方式中，气体供给部44具有气体源70a、阀70b、流量控制器70c、气体源72a、阀72b、流量控制器72c、气体源74a、阀74b和流量控制器74c。气体源70a为第1气体的气体源。该第1气体是等离子体处理装置10要蚀刻的被蚀刻层、即多晶硅层用腐蚀气体，在一实施方式中，为HBr气体。气体源70a经由阀70b和质量流量控制器这样的流量控制器70c与气体供给导管46连接。
气体源72a为第2气体的气体源。该第2气体是用于除去因蚀刻作为被蚀刻层的多晶硅层而产生的沉积物的气体，在一实施方式中，为NF3气体。气体源72a经由阀72b和质量流量控制器这样的流量控制器72c与气体供给导管46连接。另外，气体源74a为第3气体的气体源。该第3气体是用于保护被蚀刻层的蚀刻用掩模所含有的多晶硅的气体，在一实施方式中，为氧气(O2气体)。气体源74a经由阀74b和质量流量控制器这样的流量控制器74c与气体供给导管46连接。
在电极支承体42形成有多个分别与多个气体通气孔40h相连续的孔，该多个孔与缓冲室42a连通。因而，由气体供给部44供给来的气体经由缓冲室42a、气体通气孔40h供给到处理空间S内。另外，喷头38和气体供给部44构成一实施方式的气体供给部。
另外，电极板40与高频电源35借助匹配器36电连接。在一实施方式中，高频电源35将等离子体产生用的规定高频(例如，27MHz以上)的高频电力施加于电极板40。在由高频电源35向电极板40供给高频电力时，在基台16与电极板40之间的空间、即处理空间S形成高频电场，而激励第1气体的等离子体、第2气体的等离子体和第3气体的等离子体。因而，在一实施方式中，基台16、电极板40和高频电源35构成用于生成等离子体的部件。
在一实施方式中，在处理容器12的顶部设有呈环状或同心状延伸的磁场形成机构48。该磁场形成机构48发挥这样的作用：使处理空间S内容易地开始高频放电(等离子体点火)并稳定地维持放电。
此外，在一实施方式中，等离子体处理装置10还包括控制部66。该控制部66与排气装置28、开关SW、高频电源32、匹配器34、高频电源35、匹配器36、气体供给部44、传热气体供给部62、64以及加热器电源HP连接。控制部66用于分别向排气装置28、开关SW、高频电源32、匹配器34、高频电源35、匹配器36、气体供给部44、传热气体供给部62、64以及加热器电源HP发送控制信号。利用来自控制部66的控制信号控制利用排气装置28进行的排气、开关SW的开闭、来自高频电源32的电力供给、匹配器34的阻抗调整、来自高频电源35的电力供给、匹配器36的阻抗调整、利用气体供给部44进行的第1气体～第3气体的供给以及第1气体～第3气体各自流量、分别利用传热气体供给部62、64进行的传热气体的供给、来自加热器电源HP的电力供给。
在该等离子体处理装置10中，自气体供给部44向处理空间S供给第1气体～第3气体。另外，在电极板40与基台16之间、即处理空间S形成高频电场。由此，在处理空间S内，产生第1气体的等离子体，利用Br离子或Br自由基蚀刻被处理基体W的被蚀刻层、即多晶硅层。并且，产生第2气体的等离子体，利用F离子或F自由基除去因蚀刻被蚀刻层产生的沉积物。而且，产生第3气体的等离子体，利用O(氧)自由基保护用于蚀刻被蚀刻层的掩模的多晶硅。
以下，说明能够使用等离子体处理装置10的蚀刻方法。图2是表示一实施方式的蚀刻方法的流程图。另外，图3是用于说明图2所示的蚀刻方法的详细内容的剖视图。在图2所示的蚀刻方法中，首先，在工序S1中，准备被处理基体W。被处理基体W具有作为多晶硅层的被蚀刻层EL，在工序S1中，在作为多晶硅层的被蚀刻层EL上制作掩模M。
具体而言，如图3的(a)所示，在被蚀刻层EL上形成氧化硅层OL、例如SiO2层，在该氧化硅层OL上形成多晶硅层PL，之后，在多晶硅层PL上形成具有规定图案的抗蚀剂掩模RM。氧化硅层OL和多晶硅层PL能够通过使用例如等离子体CVD装置而形成。另外，抗蚀剂掩模RM能够通过使用光刻技术进行制作。
接着，如图3的(b)所示，蚀刻多晶硅层PL。能够通过在与等离子体处理装置10同样的等离子体处理装置中使用HBr气体作为腐蚀气体来蚀刻多晶硅层PL。由此，如图3的(b)所示，在抗蚀剂掩模RM的开口暴露的部分处，多晶硅层PL被蚀刻，结果，形成成为掩模M的一部分的第1掩模部M1。之后，如图3的(c)所示，除去抗蚀剂掩模RM。
接着，如图3的(d)所示，蚀刻氧化硅层OL。能够通过在与等离子体处理装置10同样的等离子体处理装置中使用CF4气体这样的碳氟化合物系气体作为腐蚀气体来蚀刻氧化硅层OL。由此，如图3的(d)所示，在第1掩模部M1的开口暴露的部分处，氧化硅层OL被蚀刻，结果，形成成为掩模M的另一部分的第2掩模部M2。由此，在被蚀刻层EL上制成包括第1掩模部M1和第2掩模部M2的掩模M。
再次参照图2。在本蚀刻方法中，接着，将在工序S1中准备的被处理基体W载置并吸附在等离子体处理装置10的静电卡盘18上。之后，在工序S2中，如图3的(e)所示，进行被蚀刻层EL的蚀刻。在工序S2中，在掩模M的开口暴露的部分处，被蚀刻层EL被蚀刻。
在工序S2中，为了蚀刻作为多晶硅层的被蚀刻层EL，而将所述的第1气体(HBr气体)、第2气体(NF3气体)和第3气体(O2气体)供给到处理容器12内，在该处理容器12内生成所述气体的等离子体。
在此，参照图4。图4是用于说明图2中的工序S2的原理的图。在工序S2中，被蚀刻层EL通过下述化学式1的反应而被蚀刻。
[化学式1]
Si+4HBr→SiBr4+Others
在此，化学式1中的“Others”含有H离子或H自由基等。
即，在工序S2中，HBr气体离解而生成的Br离子或Br自由基如图4所示那样与被蚀刻层EL的多晶硅发生反应，而蚀刻该被蚀刻层。其中，在图4中，由圆圈包围的“Br”表示Br离子或Br自由基。
另外，在工序S2中，通过下述化学式2的反应保护第1掩模部M1。
[化学式2]
Si+2O*→SiO2
即，在工序S2中，O2气体离解而生成的O自由基(O*)如图4所示那样与第1掩模部M1的表面的多晶硅发生反应，而形成由SiO2构成的保护膜PF。其中，在图4中，由圆圈包围的“O”表示O自由基。
在此，如图4所示，O自由基能够不会被妨碍地到达掩模M的上部、即第1掩模部M1。另一方面，被蚀刻层EL存在于掩模M所区划成的空间SP、即掩模M所区划成的槽或孔的底部，在该空间SP内滞留有因蚀刻被蚀刻层EL而产生的挥发性气体G、例如SiBr4等气体。因而，电中性的O自由基到达被蚀刻层EL的概率相比O自由基到达第1掩模部M1的概率而言相当低。另外，因对下部电极16施加高频偏置电力，而使Br离子被吸引向被蚀刻层EL侧。在本蚀刻方法中，认为：根据该原理一边进行被蚀刻层EL的蚀刻，一边保护第1掩模部M1，从而能够维持掩模M直到该蚀刻结束为止。
另外，在工序S2中，蚀刻副生成物能够作为沉积物DP附着于掩模M。该沉积物DP使掩模M所区划成的开口的宽度缩小，或者由于情况的不同，有时将掩模M的开口封闭。该沉积物DP例如能够由SiBr4构成。因此，在本蚀刻方法中，在工序S2中，供给NF3气体，利用下述化学式3的反应除去沉积物DP。
[化学式3]
SiBr4+xF→SiFxBr(4－x)
在此，x是1以上且3以下的整数。
更具体而言，在工序S2中，NF3气体离解而生成的氟离子或氟自由基如图4所示那样与构成沉积物DP的SiBr4发生反应，而生成SiFxBr(4－x)，通过排出该SiFxBr(4－x)而除去沉积物。结果，本蚀刻方法能够抑制掩模M的开口被封闭，或者能够抑制掩模M的开口的宽度发生变化。另外，在图4中，由圆圈包围的“F”表示F离子或F自由基。
在一实施方式中，也可以为，在工序S2中，NF3气体相对于HBr气体的流量比大于NF3气体与HBr气体的流量比为3：20这一规定的流量比，O2气体的流量少于NF3气体的流量且多于NF3气体的流量的1/2。HBr气体的流量、NF3气体的流量、O2气体的流量例如能够通过利用控制部66控制流量控制器70c、72c、74c来进行调整。通过像这样供给HBr气体、NF3气体、O2气体，能够高效地除去沉积物DP，能够抑制掩模开口被堵塞。并且，能够进一步减少掩模M的开口的尺寸变化。而且，能够抑制供给过量的氧自由基，从而能够同时有效地实现对掩模M的保护和对被蚀刻层EL的蚀刻。
以下，对使用等离子体处理装置10进行的所述蚀刻方法的实验例1～6进行说明。图5是表示实验例1～6的处理条件的表。如图5的表所示，在实验例1～6中，将处理容器内的压力设定为10.6Pa(80mTorr)，将高频电源35的高频电力(HF电力)设定为400W，将高频电源32的高频电力(LF电力)设定为950W，将HBr气体的流量设定为200sccm。另外，如图5的表所示，在实验例1～6中，使用流量不同的NF3气体和O2气体，进行了146秒的蚀刻。另外，在实验例1～6中，将高频电源35的高频电力(HF电力)的频率设定为100MHz，将高频电源32的高频电力(LF电力)的频率设定为3.2MHz。之后，在实验例1～6中，使用开口宽度为40nm、第1掩模部M1的厚度为300nm、第2掩模部M2的厚度为1000nm的掩模M对作为多晶硅层的被蚀刻层EL进行了蚀刻。
图6是变换实验例1～6的NF3气体的流量与O2气体的流量而成的图表。以下，参照图6，研究实验例1～6的结果。实验例1、3、6的处理条件在NF3气体的流量这一点上不同。在实验例1、3中，NF3气体的流量相对于HBr的流量而言不足，而无法从掩模M上彻底除去沉积物DP，结果，掩模M的开口的尺寸变小，在被蚀刻层EL上形成的形状的尺寸小于期望的尺寸。另一方面，对于实验例6，能够从掩模M除去沉积物DP。因而，确认到：优选NF3气体相对于HBr气体的流量比大于NF3气体与HBr气体的流量比为3：20这一规定的流量比。但是，在实验例6中，对掩模M的保护不够，掩模M被较大程度地蚀刻。
实验例2、4、5、6的处理条件在O2气体的流量这一点上不同。在实验例6中，O自由基不足，而如所述那样掩模M的蚀刻量变多。对于相比实验例6而言使O2气体的流量增加了的实验例5，掩模M被O自由基保护，因此掩模M的蚀刻量较少。另外，在实验例5中，沉积物DP被从掩模M除去，能够抑制掩模M的尺寸变化，结果，在被蚀刻层EL上形成的形状的尺寸也成为期望的尺寸。对于相比实验例5而言使O2气体的流量增加了的实验例2、4，由O自由基形成的保护膜PF较厚，结果，掩模M的开口的尺寸减小，在被蚀刻层EL上形成的形状的尺寸变得小于期望的尺寸。能够根据此结果确认到：优选O2气体的流量少于NF3气体的流量且多于NF3气体的流量的1/2。即，能够确认到：优选NF3气体的流量与O2气体的流量位于图6中的虚线和单点划线所包围的区域。其中，图6中的虚线表示NF3气体的流量与O2气体的流量为1：1，图6中的单点划线表示NF3气体的流量与O2气体的流量为2：1。
另外，作为比较例，在这样的条件、即第2气体和第3气体不流过在上方仅具有与由厚度为1000nm的氧化硅层形成的第2掩模部同样的掩模的多晶硅制的被蚀刻层、其他条件与实验例5的条件相同的条件下进行蚀刻。结果，蚀刻结束时的实验例5的掩模的厚度比蚀刻结束时的比较例的掩模的厚度厚290nm。因而，能够确认到：在实验例5中，直到蚀刻结束为止掩模都维持为较厚的厚度。
以上，说明了各实施方式，但本发明并不限定于所述的实施方式，能够构成各种变形方式。例如，对于第2气体，可以代替NF3气体，而使用SF6气体、SiF4气体、C4F8气体或CF4气体。另外，对于第3气体，可以代替O2气体，而使用O2气体和N2气体的混合气体或者使用N2气体。
另外，等离子体处理装置10为平行平板型的等离子体处理装置，但在本发明中，能够应用电感耦合型的等离子体处理装置、将微波作为等离子体源的等离子体处理装置这样的各种等离子体处理装置。
附图标记说明
10、等离子体处理装置；12、处理容器；14、载置台；16、基台(下部电极)；18、静电卡盘；28、排气装置；32、高频电源(高频偏置)；35、高频电源(产生等离子体)；38、喷头；40、电极板；44、气体供给部；66、控制部；W、被处理基体；EL、被蚀刻层；M、掩模；M1、第1掩模部；M2、第2掩模部；PF、保护膜；DP、沉积物；G、挥发性气体。

Claims (10)

1.一种方法，在该方法中，蚀刻含有多晶硅的被蚀刻层，其中，
该方法包括如下工序：
准备被处理基体的工序，该被处理基体具有所述被蚀刻层和设在该被蚀刻层上的掩模；
使用所述掩模蚀刻所述被蚀刻层的工序，
所述掩模具有：第1掩模部，其由多晶硅构成；第2掩模部，其由氧化硅构成，且介于该第1掩模部与所述被蚀刻层之间，
在蚀刻所述被蚀刻层的工序中，向收纳有所述被处理基体的处理容器内供给用于蚀刻所述被蚀刻层的第1气体、用于除去已附着于所述掩模的沉积物的第2气体和用于保护所述第1掩模部的第3气体，在该处理容器内生成等离子体。
2.根据权利要求1所述的方法，其中，
所述第1气体为HBr气体。
3.根据权利要求2所述的方法，其中，
所述第2气体为NF3气体。
4.根据权利要求2或3所述的方法，其中，
所述第3气体为氧气。
5.根据权利要求1或2所述的方法，其中，
所述第2气体为NF3气体，所述第3气体为氧气，
在蚀刻所述被蚀刻层的工序中，所述第2气体相对于所述第1气体的流量比大于所述第2气体与所述第1气体的流量比为3：20这一规定的流量比，所述第3气体的流量少于所述第2气体的流量且多于所述第2气体的流量的1/2。
6.一种等离子体处理装置，其中，
该等离子体处理装置包括：
处理容器；
气体供给部，其用于向所述处理容器内供给用于蚀刻多晶硅层的第1气体、用于除去因蚀刻多晶硅而生成的沉积物的第2气体和用于保护多晶硅的第3气体；
等离子体生成部件，其用于使所述第1气体、所述第2气体和所述第3气体生成等离子体。
7.根据权利要求6所述的等离子体处理装置，其中，
所述第1气体为HBr气体。
8.根据权利要求7所述的等离子体处理装置，其中，
所述第2气体为NF3气体。
9.根据权利要求7或8所述的等离子体处理装置，其中，
所述第3气体为氧气。
10.根据权利要求6或7所述的等离子体处理装置，其中，
该等离子体处理装置还包括控制部，该控制部用于控制所述第1气体的流量、所述第2气体的流量和所述第3气体的流量，
所述第2气体为NF3气体，所述第3气体为氧气，
所述控制部以如下方式控制所述气体供给部，即：所述第2气体相对于所述第1气体的流量比大于所述第2气体与所述第1气体的流量比为3：20这一规定的流量比，所述第3气体的流量少于所述第2气体的流量且多于所述第2气体的流量的1/2。
CN201380024888.6A 2012-06-12 2013-05-27 蚀刻方法和等离子体处理装置 Expired - Fee Related CN104303273B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012-132830 2012-06-12
JP2012132830A JP2013258244A (ja) 2012-06-12 2012-06-12 エッチング方法及びプラズマ処理装置
US201261662614P 2012-06-21 2012-06-21
US61/662614 2012-06-21
PCT/JP2013/064650 WO2013187219A1 (ja) 2012-06-12 2013-05-27 エッチング方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
CN104303273A true CN104303273A (zh) 2015-01-21
CN104303273B CN104303273B (zh) 2017-03-01

Family

ID=49758049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380024888.6A Expired - Fee Related CN104303273B (zh) 2012-06-12 2013-05-27 蚀刻方法和等离子体处理装置

Country Status (5)

Country Link
US (1) US9224616B2 (zh)
JP (1) JP2013258244A (zh)
KR (1) KR102122205B1 (zh)
CN (1) CN104303273B (zh)
WO (1) WO2013187219A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109923648A (zh) * 2016-11-07 2019-06-21 东京毅力科创株式会社 处理被处理体的方法
CN112352304A (zh) * 2018-07-30 2021-02-09 东京毅力科创株式会社 处理基板的方法、处理装置以及处理系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6340338B2 (ja) * 2015-03-30 2018-06-06 東京エレクトロン株式会社 薄膜の形成方法
US9865471B2 (en) 2015-04-30 2018-01-09 Tokyo Electron Limited Etching method and etching apparatus
KR102424818B1 (ko) * 2015-05-27 2022-07-25 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 포커스 링
KR102576706B1 (ko) * 2016-04-15 2023-09-08 삼성전자주식회사 반도체 소자의 제조 방법
JP7333752B2 (ja) * 2019-12-25 2023-08-25 東京エレクトロン株式会社 基板処理方法及び基板処理装置
US20230094212A1 (en) * 2021-09-30 2023-03-30 Tokyo Electron Limited Plasma etch process for fabricating high aspect ratio (har) features

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298790A (en) * 1990-04-03 1994-03-29 International Business Machines Corporation Reactive ion etching buffer mask
US5423941A (en) * 1992-11-18 1995-06-13 Nippondenso Co., Ltd. Dry etching process for semiconductor
CN102339734A (zh) * 2010-07-15 2012-02-01 中芯国际集成电路制造(上海)有限公司 截面为圆环的圆柱体的半导体器件的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4722725A (en) 1983-04-12 1988-02-02 Interface Biomedical Laboratories, Inc. Methods for preventing the introduction of air or fluid into the body of a patient
EP0450302A1 (en) * 1990-04-03 1991-10-09 International Business Machines Corporation Method of reactive ion etching trenches
JP2003151960A (ja) * 2001-11-12 2003-05-23 Toyota Motor Corp トレンチエッチング方法
JP4722725B2 (ja) 2006-02-17 2011-07-13 東京エレクトロン株式会社 処理方法およびプラズマエッチング方法
JP4865361B2 (ja) * 2006-03-01 2012-02-01 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP2012253056A (ja) * 2011-05-31 2012-12-20 Toshiba Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298790A (en) * 1990-04-03 1994-03-29 International Business Machines Corporation Reactive ion etching buffer mask
US5423941A (en) * 1992-11-18 1995-06-13 Nippondenso Co., Ltd. Dry etching process for semiconductor
CN102339734A (zh) * 2010-07-15 2012-02-01 中芯国际集成电路制造(上海)有限公司 截面为圆环的圆柱体的半导体器件的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109923648A (zh) * 2016-11-07 2019-06-21 东京毅力科创株式会社 处理被处理体的方法
CN109923648B (zh) * 2016-11-07 2023-06-23 东京毅力科创株式会社 处理被处理体的方法
CN112352304A (zh) * 2018-07-30 2021-02-09 东京毅力科创株式会社 处理基板的方法、处理装置以及处理系统

Also Published As

Publication number Publication date
US9224616B2 (en) 2015-12-29
KR20150024307A (ko) 2015-03-06
CN104303273B (zh) 2017-03-01
JP2013258244A (ja) 2013-12-26
WO2013187219A1 (ja) 2013-12-19
US20150140828A1 (en) 2015-05-21
KR102122205B1 (ko) 2020-06-12

Similar Documents

Publication Publication Date Title
CN104303273A (zh) 蚀刻方法和等离子体处理装置
TWI642104B (zh) 蝕刻方法及電漿處理裝置
CN104867827B (zh) 蚀刻方法
KR100787019B1 (ko) 하향 플라즈마를 이용한 유전체 에칭의 향상된 레지스트스트립
CN104465365A (zh) 等离子体处理方法
EP3038142A1 (en) Selective nitride etch
KR20180130596A (ko) 플라즈마 프로세싱 챔버에서의 인-시튜 챔버 세정 효율 향상을 위한 플라즈마 처리 프로세스
TWI645469B (zh) 使用氣體分配板熱之溫度躍升
CN105556643A (zh) 用于利用循环蚀刻工艺对蚀刻停止层进行蚀刻的方法
KR102521089B1 (ko) Finfet 디바이스들을 형성하기 위한 초고 선택적 나이트라이드 에칭
US20160079073A1 (en) Plasma processing method
CN107017162B (zh) 具有高产量的超高选择比的多晶硅蚀刻
CN105489485A (zh) 处理被处理体的方法
US10755903B2 (en) RPS defect reduction by cyclic clean induced RPS cooling
CN105845550A (zh) 被处理体的处理方法
CN105304484B (zh) 绝缘膜的蚀刻方法
CN107731677A (zh) 处理被处理体的方法
TWI479564B (zh) Semiconductor manufacturing apparatus and semiconductor manufacturing method
CN105474368A (zh) 蚀刻方法
WO2015030968A1 (en) Low temperature plasma anneal process for sublimative etch processes
CN115943481A (zh) 基板处理方法以及基板处理装置
TW202245056A (zh) 基板處理方法及基板處理裝置
CN115917711A (zh) 基板处理方法以及基板处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170301