JP2012253056A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012253056A
JP2012253056A JP2011122124A JP2011122124A JP2012253056A JP 2012253056 A JP2012253056 A JP 2012253056A JP 2011122124 A JP2011122124 A JP 2011122124A JP 2011122124 A JP2011122124 A JP 2011122124A JP 2012253056 A JP2012253056 A JP 2012253056A
Authority
JP
Japan
Prior art keywords
etching
film
silicon
mask
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011122124A
Other languages
English (en)
Inventor
Toshiyuki Sasaki
俊行 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011122124A priority Critical patent/JP2012253056A/ja
Priority to US13/311,199 priority patent/US20120309202A1/en
Publication of JP2012253056A publication Critical patent/JP2012253056A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】トレンチを均一に形成することができる半導体装置の製造方法を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、第１の材料からなる第１部分及び前記第１の材料とは異なる第２の材料からなる第２部分を含む被加工基材上に、前記第１部分の直上域に配置され第３の材料からなる第３部分及び前記第２部分の直上域に配置され前記第３の材料とは異なる第４の材料からなる第４部分を含み、前記第３部分及び前記第４部分の双方に開口部が形成されたマスク膜を形成する工程と、前記マスク膜をマスクとして、前記第４の材料のエッチングレートが前記第３の材料のエッチングレートよりも高く、前記第１の材料のエッチングレートが前記第２の材料のエッチングレートよりも高くなるような条件でエッチングを施すことにより、前記第１部分及び前記第２部分をそれぞれ選択的に除去する工程と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
近年、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）において、ソース・ドレイン間のリーク電流を抑制しつつ、微細化を図り、オン電流を増加させるために、ゲート電極の下部をシリコン基板の内部に埋め込んだリセス型トランジスタ（Recessed Channel Transistor：ＲＣＡＴ）が提案されている。
ＲＣＡＴを製造する際には、シリコン基板の上部に複数本の素子分離絶縁体（shallow trench isolation：ＳＴＩ）をストライプ状に形成し、ＳＴＩ間の部分をアクティブエリア（ＡＡ）とする。これにより、それぞれ複数本のＳＴＩ及びＡＡが交互に配列される。そして、エッチングにより、ＳＴＩ及びＡＡの上部に、ＳＴＩ及びＡＡの配列方向に延びるトレンチを形成する。その後、このトレンチの内面上にゲート絶縁膜を形成し、このトレンチの内部及び上方にゲート電極を形成する。このとき、ＳＴＩ及びＡＡにトレンチが均一に形成されないと、ゲート電極の形状が不均一になり、ＲＣＡＴの特性が低下してしまう。
特開２００９−５９７７０号公報
本発明の目的は、トレンチを均一に形成することができる半導体装置の製造方法を提供することである。
実施形態に係る半導体装置の製造方法は、第１の材料からなる第１部分及び前記第１の材料とは異なる第２の材料からなる第２部分を含む被加工基材上に、前記第１部分の直上域に配置され第３の材料からなる第３部分及び前記第２部分の直上域に配置され前記第３の材料とは異なる第４の材料からなる第４部分を含み、前記第３部分及び前記第４部分の双方に開口部が形成されたマスク膜を形成する工程と、前記マスク膜をマスクとして、前記第４の材料のエッチングレートが前記第３の材料のエッチングレートよりも高く、前記第１の材料のエッチングレートが前記第２の材料のエッチングレートよりも高くなるような条件でエッチングを施すことにより、前記第１部分及び前記第２部分をそれぞれ選択的に除去する工程と、を備える。
第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第１の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 （ａ）〜（ｃ）は、第１の比較例に係る半導体装置の製造方法を例示する工程断面図である。 （ａ）〜（ｃ）は、第２の比較例に係る半導体装置の製造方法を例示する工程断面図である。 （ａ）〜（ｃ）は、第３の比較例に係る半導体装置の製造方法を例示する工程断面図である。 第２の実施形態に係る半導体装置の製造方法を例示する斜視断面図である。 第２の実施形態に係る半導体装置の製造方法を例示する断面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
本実施形態は、リセス型トランジスタが設けられた半導体装置の製造方法であり、例えば、ＭＲＡＭ（Magneto resistive Random Access Memory：磁気抵抗ランダムアクセスメモリ）の製造方法である。
図１〜図１４は、本実施形態に係る半導体装置の製造方法を例示する斜視断面図である。
先ず、図１に示すように、半導体基板、例えば、単結晶シリコンからなるシリコン基板１０を用意する。以下、シリコン基板１０の上面１０ａに対して平行な方向のうち、相互に直交する２方向を、「ＡＡ方向」及び「ゲート方向」という。また、シリコン基板１０の上面に対して垂直な方向を「上下方向」という。
そして、シリコン基板１０の上面１０ａに、ＡＡ方向にライン状に延びる複数本のトレンチ１１を形成する。トレンチ１１はゲート方向に沿って周期的に配列させる。トレンチ１１の形状は、下面の幅が上面の幅よりも狭い逆テーパ形状である。次に、トレンチ１１内にシリコン酸化物を埋め込んで、素子分離絶縁体ＳＴＩを形成する。シリコン基板１０の上部における素子分離絶縁体ＳＴＩによって区画された部分は、単結晶シリコンからなるアクティブエリアＡＡとなる。アクティブエリアＡＡ及び素子分離絶縁体ＳＴＩの形状はＡＡ方向に延びるストライプ状であり、アクティブエリアＡＡ及び素子分離絶縁体ＳＴＩはゲート方向に沿って交互に配列されている。以後、アクティブエリアＡＡ及び素子分離絶縁体ＳＴＩが形成されたシリコン基板１０を、被加工基材１３という。
次に、図２に示すように、被加工基材１３上の全面に、シリコン酸化物からなる犠牲膜１４を形成し、その上に、シリコン窒化物からなるストッパ膜１５を形成する。次に、ストッパ膜１５上の全面に、アモルファスシリコン膜２１、反射防止膜２２及びフォトレジスト膜２３をこの順に形成する。
次に、図３に示すように、リソグラフィ法によりフォトレジスト膜２３を加工して、アクティブエリアＡＡの直上域に開口部２３ａを形成する。開口部２３ａの形状は、ＡＡ方向に延びる溝状である。これにより、フォトレジスト膜２３がパターニングされたマスクパターン２３ｂが形成される。次に、マスクパターン２３ｂをマスクとし、ストッパ膜１５をエッチングストッパとして、エッチングを施す。これにより、反射防止膜２２及びアモルファスシリコン膜２１が選択的に除去される。その後、アッシングを行い、マスクパターン２３ｂ及び反射防止膜２２を除去する。
この結果、図４に示すように、アモルファスシリコン膜２１（図３参照）がＡＡ方向に延びるストライプ状に加工されて、アモルファスシリコンからなるシリコン部分２１ａが形成される。シリコン部分２１ａは、素子分離絶縁体ＳＴＩの直上域に配置される。
次に、図５に示すように、例えば、ＴＥＯＳ（tetraethoxysilane：Si(OC2H5)4）を原料としたＣＶＤ（chemical vapor deposition：化学気相成長）法により、全面にシリコン酸化物を堆積させて、シリコン部分２１ａを覆うように、シリコン酸化膜２５を形成する。シリコン酸化膜２５は、シリコン部分２１ａ間に埋め込まれると共に、シリコン部分２１ａ上にも形成される。次に、シリコン酸化膜２５の上面に対して、例えばＣＭＰ（chemical mechanical polishing：化学的機械研磨）等の平坦化処理を施し、シリコン酸化膜２５の上部を除去する。
これにより、図６に示すように、シリコン部分２１ａの直上域からシリコン酸化膜２５が除去される。また、シリコン部分２１ａの側方、すなわち、シリコン部分２１ａ間にシリコン酸化膜２５が残留することにより、シリコン酸化物からなる酸化部分２５ａが形成される。酸化部分２５ａは、アクティブエリアＡＡの直上域に配置される。このようにして、シリコン部分２１ａ及び酸化部分２５ａが交互に配列された複合膜２６が形成される。
次に、図７に示すように、複合膜２６上の全面に、有機膜３１、シリコン酸化膜３２及びフォトレジスト膜３３をこの順に形成する。
次に、図８に示すように、リソグラフィ法によりフォトレジスト膜３３を加工して、ゲート方向に延びる溝状の開口部３３ａを形成する。開口部３３ａは、リセス構造のチャネル領域が形成される予定の領域に形成する。これにより、フォトレジスト膜３３がパターニングされたマスクパターン３３ｂが形成される。次に、マスクパターン３３ｂをマスクとしてエッチングを施し、シリコン酸化膜３２及び有機膜３１を選択的に除去する。
これにより、図９に示すように、有機膜３１及びシリコン酸化膜３２からなり、ゲート方向に延びる開口部３４ａが形成されたマスクパターン３４ｂが形成される。このとき、開口部３４ａの底には、交互に配列されたシリコン部分２１ａ及び酸化部分２５ａが露出する。
次に、マスクパターン３４ｂをマスクとし、ストッパ膜１５をエッチングストッパとして、複合膜２６に対してエッチングを施す。具体的には、アモルファスシリコンからなるシリコン部分２１ａに対して、シリコン窒化物からなるストッパ膜１５との間でエッチング選択比がとれるような最適な条件でエッチングを施す。例えば、エッチングガスとして、臭化水素（ＨＢｒ）及び酸素（Ｏ２）の混合ガスを使用する。このとき、十分にオーバーエッチングをかけることにより、開口部３４ａの直下域において、シリコン部分２１ａが残留しないようにする。
また、シリコン酸化物からなる酸化部分２５ａに対して、シリコン窒化物からなるストッパ膜１５との間でエッチング選択比がとれるような最適な条件でエッチングを施す。例えば、エッチングガスとして、オクタフルオロシクロブタン（Ｃ４Ｆ８）、酸素（Ｏ２）及びアルゴン（Ａｒ）の混合ガスを使用する。又は、エッチングガスとして、ヘキサフルオロ１，３ブタジエン（Ｃ４Ｆ６）、酸素（Ｏ２）及びアルゴン（Ａｒ）の混合ガスを使用する。このとき、十分にオーバーエッチングをかけることにより、開口部３４ａの直下域において、酸化部分２５ａが残留しないようにする。なお、シリコン部分２１ａに対するエッチングと、酸化部分２５ａに対するエッチングの順序は任意である。
このように、複合膜２６に対するエッチングにおいては、ストッパ膜１５をエッチングストッパとして利用できるため、シリコン部分２１ａ及び酸化部分２５ａをそれぞれ独立にエッチングすることができる。このため、各部分に対して最適な条件でエッチングを施すことができる。また、ストッパ膜１５においてエッチングを確実に停止させることができるため、シリコン部分２１ａ及び酸化部分２５ａに対して十分なオーバーエッチングをかけることができ、各部分の形状を精度良く制御することができる。
この結果、図１０に示すように、被加工基材１３上に、複合膜２６にゲート方向に延びる開口部２６ａが形成されたマスク膜２６ｂが形成される。マスク膜２６ｂにおいては、アクティブエリアＡＡの直上域に配置されシリコン酸化物からなる酸化部分２５ａ、及び素子分離絶縁体ＳＴＩの直上域に配置されアモルファスシリコンからなるシリコン部分２１ａを含み、酸化部分２５ａ及びシリコン部分２１ａの双方に開口部２６ａが形成されている。
次に、マスク膜２６ｂをマスクとしてエッチングを行い、マスク膜１５及び犠牲膜１４を除去する。次に、マスク膜２６ｂをマスクとして、アクティブエリアＡＡ及び素子分離絶縁体ＳＴＩに対して、ＲＩＥ（reactive ion etching：反応性イオンエッチング）等の異方性エッチングを施す。このエッチングは、アクティブエリアＡＡの断面形状の制御に都合の良い条件で行う。すなわち、シリコンのエッチングに適合した条件でエッチングを施す。このようなエッチングにおいては、シリコンのエッチングレートがシリコン酸化物のエッチングレートよりも高くなる。なお、「シリコン」には、「アモルファスシリコン」、「単結晶シリコン」及び「多結晶シリコン」が含まれる。例えば、エッチングガスとして、フッ素を含むガス、例えば四フッ化メタン（ＣＦ４）ガスに、臭化水素（ＨＢｒ）若しくは塩素（Ｃｌ２）等のハロゲンを含むガス、又は、酸素（Ｏ２）若しくは窒素（Ｎ２）等の側壁保護効果があるガスを添加した混合ガスを使用する。
これにより、図１１に示すように、エッチングの開始時においては、単結晶シリコンからなるアクティブエリアＡＡのエッチングレートが、シリコン酸化物からなる素子分離絶縁体ＳＴＩのエッチングレートよりも高くなり、マスク膜２６ｂの開口部２６ａの直下域において、アクティブエリアＡＡの上面が素子分離絶縁体ＳＴＩの上面よりも低くなる。一方、マスク膜２６ｂにおいては、アモルファスシリコンからなるシリコン部分２１ａのエッチングレートが、シリコン酸化物からなる酸化部分２５ａのエッチングレートよりも高くなり、シリコン部分２１ａの上面が酸化部分２５ａの上面よりも低くなる。
この結果、上下方向において、酸化部分２５ａの上面とアクティブエリアＡＡの上面との間の距離は、シリコン部分２１ａの上面と素子分離絶縁体ＳＴＩの上面の間の距離よりも長くなる。このため、マスク膜２６ｂの開口部２６ａ及び被加工基材１３におけるエッチングされた部分によって形成される空間（以下、「マスク空間」という）は、アクティブエリアＡＡの直上域においては上下方向の長さが相対的に長くなり、素子分離絶縁体ＳＴＩの直上域においては上下方向の長さが相対的に短くなる。すなわち、アクティブエリアＡＡの直上域におけるマスク空間のアスペクト比は、素子分離絶縁体ＳＴＩの直上域におけるマスク空間のアスペクト比よりも高くなる。
マスク空間のアスペクト比が高いと、マスク空間の底面、すなわち、エッチング加工面に到達するイオン及びラジカルの数が減少し、エッチングレートが低下する。このため、エッチングが進行すると、アクティブエリアＡＡのエッチングレートは、エッチング開始時よりも低下する。一方、素子分離絶縁体ＳＴＩのエッチングレートは、アクティブエリアＡＡのエッチングレートほどは低下しない。このように、被加工基材１３をエッチングする際には、シリコンのエッチングレートがシリコン酸化物のエッチングレートよりも高くなるような条件でエッチングを行い、これ自体は、アクティブエリアＡＡのエッチングレートが素子分離絶縁体ＳＴＩのエッチングレートよりも高くなるように作用する。しかしながら、上述のマスク空間のアスペクト比による影響、所謂マイクロローディング効果は、アクティブエリアＡＡのエッチングレートが素子分離絶縁体ＳＴＩのエッチングレートよりも低くなるように作用する。
この結果、図１２に示すように、エッチングの終了時においては、エッチングの開始時と比較して、開口部２６ａの直下域において、アクティブエリアＡＡの上面の高さと素子分離絶縁体ＳＴＩの上面の高さが近づく。すなわち、被加工基材１３をエッチングする際に、エッチング条件をアクティブエリアＡＡの断面形状の制御に都合の良い条件とすると、必然的にシリコンのエッチングレートがシリコン酸化物のエッチングレートよりも高くなるが、本実施形態のように、マスク膜２６ｂを複合膜とすることで、このエッチングレートの差が緩和され、アクティブエリアＡＡのエッチングレートと素子分離絶縁体ＳＴＩのエッチングレートが近づいてくる。この結果、アクティブエリアＡＡのエッチング面の高さと、素子分離絶縁体ＳＴＩのエッチング面の高さが、揃ってくる。これにより、アクティブエリアＡＡの形状を制御しつつ、同時に、素子分離絶縁体ＳＴＩを確実にエッチングすることができる。
アクティブエリアＡＡ及び素子分離絶縁体ＳＴＩに対するエッチングが終了したら、犠牲膜１４を剥離することにより、ストッパ膜１５と共に、マスク膜２６ｂの残留部分を除去する。
これにより、図１３に示すように、被加工基材１３に、ゲート方向に延びるトレンチ４１が複数本形成される。
次に、図１４に示すように、例えば熱酸化処理を施し、アクティブエリアＡＡの露出面上にゲート絶縁膜４２を形成する。次に、全面に不純物を導入したポリシリコンを堆積させて、ポリシリコン膜４５を形成する。ポリシリコン膜４５は、トレンチ４１内に埋め込まれると共に、被加工基材１３上にも配置される。次に、ポリシリコン膜４５上に、タングステン膜４６、シリコン窒化膜４７及びレジスト膜（図示せず）をこの順に形成する。
次に、リソグラフィ法によりレジスト膜をパターニングし、トレンチ４１の直上域のみに残留させる。次に、エッチングを行うことにより、レジスト膜のパターンを、シリコン窒化膜４７、タングステン膜４６及びポリシリコン膜４５に順次転写する。このエッチング工程において、レジスト膜は消失する。これにより、ポリシリコン膜４５及びタングステン膜４６がトレンチ４１の内部及び直上域のみに残留し、ゲート電極４８となる。ゲート電極４８は、ゲート方向に延びるストライプ状に形成される。次に、ゲート電極４８をマスクとして、リン等の不純物をアクティブエリアＡＡの最上層部分にイオン注入する。これにより、アクティブエリアＡＡにおけるゲート電極４８の側面上に、ソース・ドレイン領域４９が形成される。その後、通常の方法により、上部配線構造（図示せず）を形成する。このようにして、リセス型トランジスタを含む半導体装置５０が製造される。
次に、本実施形態の作用効果について説明する。
図１１及び図１２に示すアクティブエリアＡＡ及び素子分離絶縁体ＳＴＩのエッチングにおいては、図９に示す混合膜２６のエッチングとは異なり、ストッパ膜を利用することができない。このため、アクティブエリアＡＡ及び素子分離絶縁体ＳＴＩのうちの一方を先にオーバーエッチングして十分に除去した後、他方をオーバーエッチングして十分に除去することができない。従って、アクティブエリアＡＡのオーバーエッチングを防止しつつ、素子分離絶縁体ＳＴＩを十分にエッチングする必要がある。
そこで、本実施形態においては、図１０に示すように、アクティブエリアＡＡ及び素子分離絶縁体ＳＴＩを含む被加工基材１３上に、シリコン部分２１ａ及び酸化部分２５ａを含むマスク膜２６ｂを形成する。そして、マスク膜２６ｂをマスクとしてエッチングを施し、アクティブエリアＡＡ及び素子分離絶縁体ＳＴＩを加工している。これにより、図１１及び図１２に示すように、本来エッチングレートが高いシリコンからなるアクティブエリアＡＡにおいて、マスク空間のアスペクト比が高くなることによりエッチングが抑制される。この結果、上下方向において、アクティブエリアＡＡの上面の位置と素子分離絶縁体ＳＴＩの上面の位置とが近くなり、トレンチ４１をゲート方向において均一に形成することができる。これにより、形状が均一なゲート電極４８を形成することができ、リセス型トランジスタの特性を良好にすることができる。
以下、本実施形態の作用効果を、比較例と比較して説明する。
以下に説明する各比較例においては、アクティブエリアＡＡ及び素子分離絶縁体ＳＴＩをエッチングする際に、組成が一様なマスク膜（図示せず）を使用する。すなわち、このマスク膜におけるアクティブエリアＡＡの直上域に位置する部分の組成と、素子分離絶縁体ＳＴＩの直上域に位置する部分の組成は、相互に同一であり、例えば、アモルファスシリコンによって形成されている。
先ず、第１の比較例について説明する。
図１５（ａ）〜（ｃ）は、本比較例に係る半導体装置の製造方法を例示する工程断面図である。
図１５（ａ）に示すように、本比較例においては、シリコンのエッチングに適した条件で、アクティブエリアＡＡを先にエッチングする。しかしながら、このとき、素子分離絶縁体ＳＴＩの形状は逆テーパ形状になっているため、上方から見て、素子分離絶縁体ＳＴＩの影になる部分はエッチングが遅れ、フェンス状の突起部分１０１が残留してしまう。なお、仮に、アクティブエリアＡＡの下方にストッパ膜が存在していれば、アクティブエリアＡＡに対して十分にオーバーエッチングをかけて突起部分１０１を除去することも可能であるが、実際にはアクティブエリアＡＡの下方にストッパ膜は存在しないため、突起部分１０１を除去することは困難である。
次に、図１５（ｂ）に示すように、シリコン酸化物のエッチングに適した条件で、素子分離絶縁体ＳＴＩをエッチングする。この場合、シリコン酸化物からなる素子分離絶縁体ＳＴＩは除去されるものの、シリコンからなる突起部分１０１はほとんど除去されず、トレンチ４１の底面から起立した状態で残留してしまう。
次に、図１５（ｃ）に示すように、ポリシリコン等を堆積させて、ゲート電極４８を形成する。このとき、突起部分１０１はゲート電極４８に食い込んだ状態で残ってしまう。この結果、半導体装置の完成後、リセス型トランジスタを駆動したときに、突起部分１０１の先端部１０１ａにおいて電界が集中してしまい、リセス型トランジスタがオンしやすくなってしまう。これにより、半導体装置の特性が低下する。
次に、第２の比較例について説明する。
図１６（ａ）〜（ｃ）は、本比較例に係る半導体装置の製造方法を例示する工程断面図である。
図１６（ａ）に示すように、本比較例においては、シリコン酸化物のエッチングに適した条件で、素子分離絶縁体ＳＴＩを先にエッチングする。しかしながら、シリコン酸化物を垂直にエッチングすることは困難であるため、未加工のアクティブエリアＡＡの側面上にシリコン酸化物が残留し、フェンス状の突起部分１０２が形成されてしまう場合がある。本比較例においても、素子分離絶縁体ＳＴＩの下方にストッパ膜は存在しないため、オーバーエッチングにより突起部分１０２を除去することは困難である。
次に、図１６（ｂ）に示すように、シリコンのエッチングに適した条件で、アクティブエリアＡＡをエッチングする。このとき、シリコン酸化物からな突起部分１０２は除去されず、トレンチ４１の底面から起立した状態で残留してしまう。
そして、図１６（ｃ）に示すように、ゲート電極４８を形成したときに、ゲート電極４８に突起部分１０２が食い込んでしまう。この結果、例えば、突起部分１０２の根本部分１０２ａにおいて電界が集中してしまい、半導体装置の特性が低下する。
次に、第３の比較例について説明する。
図１７（ａ）〜（ｃ）は、本比較例に係る半導体装置の製造方法を例示する工程断面図である。
図１７（ａ）に示すように、本比較例においては、前述の第２の比較例と同様に素子分離絶縁体ＳＴＩを先にエッチングするが、第２の比較例よりも高い加速エネルギーでエッチングを施す。これにより、突起部分１０２（図１６（ａ）参照）の形成は防止できるものの、アクティブエリアＡＡの角部がエッチングされて、肩落ちしてしまう。この結果、アクティブエリアＡＡの幅方向中央部に、上方に突出した突出部分１０３が形成される。
次に、図１７（ｂ）に示すように、アクティブエリアＡＡをエッチングしても、突出部分１０３は残留してしまう。
図１７（ｃ）に示すように、この状態でゲート電極４８を形成すると、突起部分１０３がゲート電極４８内に埋めこまれる。これにより、デート電極４８に電圧を印加したときに、突起部分１０３に電界が集中してしまい、半導体装置の特性が低下する。
また、前述の第１〜第３の比較例において説明した状況を回避するために、シリコンのエッチングレートとシリコン酸化物のエッチングレートとがほぼ等しくなるような条件で、エッチングを行うことも可能である。しかしながら、この場合は、エッチングガスの種類、イオンの加速電圧等のプロセス条件が著しく限定されてしまう。一方で、リセス型トランジスタにおいては、ゲート電極の断面形状、例えば、寸法及び側面のテーパ角等がトランジスタの特性に大きな影響を及ぼすため、トレンチ４１の断面形状も精度良く制御する必要がある。このため、シリコンのエッチングレートとシリコン酸化物のエッチングレートがほぼ等しくなるという極めて限定された条件の中で、トレンチ４１の形状制御を行う必要が生じるため、プロセスの難易度が極めて高くなってしまう。
例えば、シリコンのエッチングレートとシリコン酸化物のエッチングレートを等しくする場合には、エッチングガスとして四フッ化メタンガス（ＣＦ４）を用いることができるが、四フッ化メタンガスのみを用いてアクティブエリアＡＡのエッチング形状を高精度に制御することは困難である。そこで、例えば、一般的にシリコンのエッチングに用いられる臭化水素（ＨＢｒ）又は塩素（Ｃｌ２）といった他のハロゲンガスを併せて用いる必要がある。ところが、このようなハロゲンガスをエッチングガスに混合させた途端に、シリコン酸化物のエッチングレートが低下し、シリコンのエッチングレートとのバランスが崩れてしまう。
これに対して、第１の実施形態によれば、複合構造のマスク膜２６ｂを用いてエッチングを行うことにより、アクティブエリアＡＡのエッチングに適した条件でエッチングを行っても、マイクロローディング効果により、素子分離絶縁体ＳＴＩも全体的に高いエッチングレートでエッチングすることができる。この結果、アクティブエリアＡＡ及び素子分離絶縁体ＳＴＩを同時にエッチングすることができ、これにより、形状が均一なトレンチ４１を形成することができる。この結果、特性が良好なリセス型トランジスタを含む半導体装置を製造することができる。
なお、第１の実施形態においては、被加工基材１３上に設けたマスク膜２６ｂにおいて、シリコンからなるアクティブエリアＡＡの直上域に、シリコン酸化物からなる酸化部分２５ａを配置し、シリコン酸化物からなる素子分離絶縁体ＳＴＩの直上域に、シリコンからなるシリコン部分２１ａを配置した。しかしながら、本発明はこれに限定されない。被加工基材におけるエッチングレートが相対的に高い部分の直上域に、マスク膜におけるエッチングレートが相対的に低い部分を配置し、被加工基材におけるエッチングレートが相対的に低い部分の直上域に、マスク膜におけるエッチングレートが相対的に高い部分を配置すればよい。
例えば、マスク膜として、シリコンからなるシリコン部分とシリコン窒化物からなる窒化部分を含むマスク膜を使用してもよい。この場合は、シリコンのエッチングに適合させたエッチング条件においては、窒化部分の方がシリコン部分よりもエッチングレートが低いため、窒化部分を、被加工基材における相対的にエッチングレートが高い部分、例えば、アクティブエリアＡＡの直上域に配置する。
また、マスク膜として、シリコンからなるシリコン部分と金属からなる金属部分を含むマスク膜を使用してもよい。金属には、例えば、アルミニウム、チタン又はタンタル等を用いることができる。この場合は、シリコンのエッチングに適合させたエッチング条件においては、金属部分の方がシリコン部分よりもエッチングレートが低いため、金属部分を、被加工基材における相対的にエッチングレートが高い部分の直上域に配置する。
次に、第２の実施形態について説明する。
図１８は、本実施形態に係る半導体装置の製造方法を例示する斜視断面図であり、
図１９は、本実施形態に係る半導体装置の製造方法を例示する断面図である。
本実施形態においては、被加工基材１３をエッチングするときのマスク膜として、アモルファスシリコンからなるシリコン部分と、炭素からなる炭素部分とが設けられたマスク膜を使用する。そして、アクティブエリアＡＡの直上域に、炭素部分を配置する。
先ず、前述の第１の実施形態と同様に、図１〜図４に示す工程を実施する。
次に、図５に示す工程において、前述の第１の実施形態においてはシリコン酸化膜２５を形成したが、本実施形態においては、シリコン酸化膜２５の替わりに、炭素からなる炭素膜を形成する。
そして、図６に示す工程と同様に、ＣＭＰ等の平坦化処理を施すことにより、ＡＡ方向に延びるストライプ状であって、シリコンからなるシリコン部分２１ａと、ＡＡ方向に延びるストライプ状であって、炭素からなる炭素部分６１ａ（図１８参照）とが、ゲート方向に沿って交互に配列された複合膜６２を形成する。
次に、図７〜図９に示す工程と同様な工程を実施して、複合膜６２に、ゲート方向に延びるストライプ状の開口部６２ａを複数本形成する。このとき、炭素部分をエッチングするためのエッチングガスには、臭化水素ガス（ＨＢｒ）又は塩素ガス（Ｃｌ２）に、フッ素を含むガスを加えた混合ガスを使用する。
これにより、図１８に示すように、被加工基材１３上に、複合膜６２にゲート方向に延びる開口部６２ａが形成されたマスク膜６２ｂが形成される。マスク膜６２ｂにおいては、アクティブエリアＡＡの直上域に配置され炭素からなる炭素部分６１ａ、及び素子分離絶縁体ＳＴＩの直上域に配置されアモルファスシリコンからなるシリコン部分２１ａを含み、炭素部分６１ａ及びシリコン部分２１ａの双方に開口部６２ａが形成されている。
次に、マスク膜６２ｂをマスクとして、アクティブエリアＡＡ及び素子分離絶縁体ＳＴＩに対して、ＲＩＥ等の異方性エッチングを施す。このエッチングは、前述の第１の実施形態と同様に、アクティブエリアＡＡの断面形状の制御に都合の良い条件、すなわち、シリコンのエッチングに適合した条件で行う。
これにより、エッチングの開始時においては、単結晶シリコンからなるアクティブエリアＡＡのエッチングレートが、シリコン酸化物からなる素子分離絶縁体ＳＴＩのエッチングレートよりも高くなり、マスク膜６２ｂの開口部６２ａの直下域において、アクティブエリアＡＡの上面が素子分離絶縁体ＳＴＩの上面よりも低くなる。
但し、図１９に示すように、エッチングガスのイオン６６によって炭素部分６１ａからスパッタされた炭素材料６７が、アクティブエリアＡＡのエッチング面に堆積する。なお、堆積する物質は、炭素材料６７を含む炭素の混合物又は化合物である場合もある。これにより、アクティブエリアＡＡのエッチングが阻害され、エッチングレートが低下する。この結果、前述の第１の実施形態と同様に、アクティブエリアＡＡのエッチングレートが素子分離絶縁体ＳＴＩのエッチングレートに近づき、トレンチ４１の底面において、アクティブエリアＡＡによって構成されている部分の高さと、素子分離絶縁体ＳＴＩによって構成されている部分の高さとが、揃ってくる。本実施形態における上記以外の製造方法及び作用効果は、前述の第１の実施形態と同様である。
以上説明した実施形態によれば、トレンチを均一に形成することができる半導体装置の製造方法を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１０：シリコン基板、１０ａ：上面、１１：トレンチ、１３：被加工基材、１４：犠牲膜、１５：ストッパ膜、２１：アモルファスシリコン膜、２１ａ：シリコン部分、２２：反射防止膜、２３：フォトレジスト膜、２３ａ：開口部、２３ｂ：マスクパターン、２５：シリコン酸化膜、２５ａ：酸化部分、２６：複合膜、２６ａ：開口部、２６ｂ：マスク膜、３１：有機膜、３２：シリコン酸化膜、３３：フォトレジスト膜、３３ａ：開口部、３３ｂ：マスクパターン、３４ａ：開口部、３４ｂ：マスクパターン、４１：トレンチ、４２：ゲート絶縁膜、４５：ポリシリコン膜、４６：タングステン膜、４７：シリコン窒化膜、４８：ゲート電極、４９：ソース・ドレイン領域、５０：半導体装置、６１ａ：炭素部分、６２：複合膜、６２ａ：開口部、６２ｂ：マスク膜、６６：イオン、６７：炭素材料、１０１：突起部分、１０１ａ：先端部、１０２：突起部分、１０２ａ：根本部分、１０３：突起部分、ＡＡ：アクティブエリア、ＳＴＩ：素子分離絶縁体

Claims (11)

  1. シリコンからなる第１部分及びシリコン酸化物からなる第２部分を含む被加工基材上に、前記第１部分の直上域に配置されシリコン酸化物からなる第３部分及び前記第２部分の直上域に配置されシリコンからなる第４部分を含み、前記第３部分及び前記第４部分の双方に開口部が形成されたマスク膜を形成する工程と、
    前記マスク膜をマスクとして、シリコンのエッチングレートがシリコン酸化物のエッチングレートよりも高くなるような条件でエッチングを施すことにより、前記第１部分及び前記第２部分をそれぞれ選択的に除去する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記エッチングは、臭化水素、窒素、酸素及び塩素からなる群から選択された１種以上のガス、並びにフッ素を含むガスを含む混合ガスをエッチングガスとして行うことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 第１の材料からなる第１部分及び前記第１の材料とは異なる第２の材料からなる第２部分を含む被加工基材上に、前記第１部分の直上域に配置され第３の材料からなる第３部分及び前記第２部分の直上域に配置され前記第３の材料とは異なる第４の材料からなる第４部分を含み、前記第３部分及び前記第４部分の双方に開口部が形成されたマスク膜を形成する工程と、
    前記マスク膜をマスクとして、前記第４の材料のエッチングレートが前記第３の材料のエッチングレートよりも高く、前記第１の材料のエッチングレートが前記第２の材料のエッチングレートよりも高くなるような条件でエッチングを施すことにより、前記第１部分及び前記第２部分をそれぞれ選択的に除去する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  4. 前記第４の材料は前記第１の材料と同じ材料とし、前記第３の材料は前記第２の材料と同じ材料とすることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記第１の材料及び前記第４の材料はシリコンであり、前記第２の材料及び前記第３の材料はシリコン酸化物であることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記エッチングは、臭化水素、窒素、酸素及び塩素からなる群から選択された１種以上のガス、並びにフッ素を含むガスを含む混合ガスをエッチングガスとして行うことを特徴とする請求項５記載の半導体装置の製造方法。
  7. 第１の材料からなる第１部分及び前記第１の材料とは異なる第２の材料からなる第２部分を含む被加工基材上に、前記第１部分の直上域に配置され第３の材料からなる第３部分及び前記第２部分の直上域に配置され前記第３の材料とは異なる第４の材料からなる第４部分を含み、前記第３部分及び前記第４部分の双方に開口部が形成されたマスク膜を形成する工程と、
    前記マスク膜をマスクとして、前記第１の材料のエッチングレートが前記第２の材料のエッチングレートよりも高くなるような条件でエッチングを施すことにより、前記第１部分及び前記第２部分をそれぞれ選択的に除去する工程と、
    を備え、
    前記選択的に除去する工程において、前記第３部分からエッチングされた材料が前記第１部分の表面に堆積することにより、前記第１部分のエッチングが抑制されることを特徴とする半導体装置の製造方法。
  8. 前記第１の材料及び前記第４の材料はシリコンであり、前記第２の材料はシリコン酸化物であり、前記第３の材料は炭素であることを特徴とする請求項７記載の半導体装置の製造方法。
  9. 前記エッチングは、臭化水素及び塩素からなる群から選択された１種以上のガス、並びにフッ素を含むガスを含む混合ガスをエッチングガスとして行うことを特徴とする請求項８記載の半導体装置の製造方法。
  10. 前記第１部分及び前記第２部分の形状は、前記被加工基材の上面に対して平行な方向に延びるストライプ状であり、
    前記第１部分及び前記第２部分は交互に配列されており、
    前記マスク膜の開口部は、前記第１部分及び前記第２部分の配列方向に延びていることを特徴とする請求項１〜９のいずれか１つに記載の半導体装置の製造方法。
  11. 前記マスク膜を形成する工程は、
    前記被加工基材上に、前記第４の材料からなる第４材料膜を形成する工程と、
    前記第４材料膜上に、前記第１部分の直上域に開口部が形成された第１マスクパターンを形成する工程と、
    前記第１マスクパターンをマスクとしてエッチングを施し、前記第４材料膜を選択的に除去することにより、前記第４部分を形成する工程と、
    前記第４部分を覆うように、前記第３の材料からなる第３材料膜を形成する工程と、
    前記第３材料膜の上部を除去することにより、前記第４部分の直上域から前記第３材料膜を除去すると共に、前記第４部分の側方に前記第３材料膜を残留させて第３部分を形成する工程と、
    前記第３部分上及び前記第４部分上に、前記第３部分の直上域及び前記第４部分の直上域の双方に開口部が形成された第２マスクパターンを形成する工程と、
    前記第２マスクパターンをマスクとしてエッチングを施すことにより、前記第３部分及び前記第４部分をそれぞれ選択的に除去する工程と、
    を有したことを特徴とする請求項１〜１０のいずれか１つに記載の半導体装置の製造方法。
JP2011122124A 2011-05-31 2011-05-31 半導体装置の製造方法 Withdrawn JP2012253056A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011122124A JP2012253056A (ja) 2011-05-31 2011-05-31 半導体装置の製造方法
US13/311,199 US20120309202A1 (en) 2011-05-31 2011-12-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011122124A JP2012253056A (ja) 2011-05-31 2011-05-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012253056A true JP2012253056A (ja) 2012-12-20

Family

ID=47262006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011122124A Withdrawn JP2012253056A (ja) 2011-05-31 2011-05-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20120309202A1 (ja)
JP (1) JP2012253056A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258244A (ja) * 2012-06-12 2013-12-26 Tokyo Electron Ltd エッチング方法及びプラズマ処理装置
US9129823B2 (en) 2013-03-15 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI)
US20150236248A1 (en) 2014-02-18 2015-08-20 Everspin Technologies, Inc. Top electrode etch in a magnetoresistive device and devices manufactured using same
US9466788B2 (en) * 2014-02-18 2016-10-11 Everspin Technologies, Inc. Top electrode etch in a magnetoresistive device and devices manufactured using same
JP6993982B2 (ja) * 2016-03-11 2022-02-04 インプリア・コーポレイション 予めパターン形成されたリソグラフィ・テンプレート、該テンプレートを使用した放射線パターニングに基づくプロセス、及び該テンプレートを形成するためのプロセス

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2680276B1 (fr) * 1991-08-05 1997-04-25 Matra Mhs Procede de controle du profil de gravure d'une couche d'un circuit integre.
KR100447263B1 (ko) * 1999-12-30 2004-09-07 주식회사 하이닉스반도체 식각 폴리머를 이용한 반도체 소자의 제조방법
US20080048340A1 (en) * 2006-03-06 2008-02-28 Samsung Electronics Co., Ltd. Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same
KR100791344B1 (ko) * 2006-08-29 2008-01-03 삼성전자주식회사 반도체 집적 회로 장치의 제조 방법
US8907456B2 (en) * 2007-03-21 2014-12-09 Olambda, Inc. Multi-material hard mask or prepatterned layer for use with multi-patterning photolithography
KR100932334B1 (ko) * 2007-11-29 2009-12-16 주식회사 하이닉스반도체 반도체 소자의 하드 마스크 패턴 형성 방법

Also Published As

Publication number Publication date
US20120309202A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
TWI668744B (zh) 半導體裝置及其形成方法
US8557662B2 (en) Method for fabricating side contact in semiconductor device using double trench process
US6323104B1 (en) Method of forming an integrated circuitry isolation trench, method of forming integrated circuitry, and integrated circuitry
US9178064B2 (en) Method for manufacturing fin semiconductor device using dual masking layers
US11024627B2 (en) High-K metal gate transistor structure and fabrication method thereof
US8022483B2 (en) Semiconductor and manufacturing method for the same
JP2013058688A (ja) 半導体装置の製造方法
US8354345B2 (en) Method for forming side contact in semiconductor device through self-aligned damascene process
US7355233B2 (en) Apparatus and method for multiple-gate semiconductor device with angled sidewalls
US9514943B1 (en) Method for etching high-k metal gate stack
US9870951B2 (en) Method of fabricating semiconductor structure with self-aligned spacers
TWI679769B (zh) 半導體裝置、半導體裝置結構及半導體裝置的形成方法
KR102365317B1 (ko) 역으로 경사진 격리 구조체
TW201816855A (zh) 鰭結構及其製造方法
JP2012253056A (ja) 半導体装置の製造方法
US7687341B2 (en) Method for fabricating semiconductor device
CN106952816B (zh) 鳍式晶体管的形成方法
TW202017057A (zh) 鰭狀場效電晶體裝置
US20120302047A1 (en) Method for fabricating semiconductor device with partially open sidewall
US7816208B2 (en) Method of manufacturing semiconductor device having trench-gate transistor
US20120149202A1 (en) Method for fabricating semiconductor device
US8119486B2 (en) Methods of manufacturing semiconductor devices having a recessed-channel
KR20190063484A (ko) N7/n5 finfet 및 그 이상을 위한 공극 스페이서를 제조하는 방법
US9287376B1 (en) Method of manufacturing a gate trench with thick bottom oxide
US20160163559A1 (en) Method for recessing a carbon-doped layer of a semiconductor structure

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805