KR102164398B1 - 구리층을 에칭하는 방법 - Google Patents

구리층을 에칭하는 방법 Download PDF

Info

Publication number
KR102164398B1
KR102164398B1 KR1020140138163A KR20140138163A KR102164398B1 KR 102164398 B1 KR102164398 B1 KR 102164398B1 KR 1020140138163 A KR1020140138163 A KR 1020140138163A KR 20140138163 A KR20140138163 A KR 20140138163A KR 102164398 B1 KR102164398 B1 KR 102164398B1
Authority
KR
South Korea
Prior art keywords
gas
copper layer
metal mask
layer
plasma
Prior art date
Application number
KR1020140138163A
Other languages
English (en)
Other versions
KR20150043994A (ko
Inventor
에이이치 니시무라
게이이치 시모다
게이 나카야마
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150043994A publication Critical patent/KR20150043994A/ko
Application granted granted Critical
Publication of KR102164398B1 publication Critical patent/KR102164398B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

구리층을 에칭하는 방법이 제공된다. 이 방법은 구리층 및 이 구리층 상에 형성된 메탈 마스크를 갖는 피처리체를 수용한 처리 용기 내에서 처리 가스의 플라즈마를 생성하는 공정을 포함한다. 메탈 마스크는 티탄을 함유한다. 또한, 처리 가스는 CH4 가스, 산소 가스, 및 희가스를 포함한다. 일 형태에 있어서, 메탈 마스크는 TiN으로 구성된 층을 포함하여도 좋다.

Description

구리층을 에칭하는 방법{METHOD FOR ETCHING COPPER LAYER}
본 발명의 실시형태는 구리층을 에칭하는 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 상호 접속 라인이나 콘택트와 같은 배선을 형성하는 프로세스가 행해진다. 이 프로세스로서는, 종래부터 다마신 프로세스라고 불리는 프로세스가 이용되고 있다. 다마신 프로세스에서는, 에칭에 의해 층간 절연막에 홈이나 구멍과 같은 형상을 형성하고, 형성한 홈이나 구멍에 금속 재료를 매립하는 처리가 행해진다. 그러나, 최근의 배선의 미세화에 따라, 다마신 프로세스에서는, 미세한 구멍이나 홈에 대한 금속 재료의 매립이 곤란해지고 있다고 하는 여러 가지 문제가 발생하고 있다.
전술한 다마신 프로세스의 문제에 대처하기 위해서, 구리층을 성막한 후에, 상기 구리층을 에칭함으로써, 미세한 구리 배선을 형성하는 프로세스가 제안되어 있다. 이러한 프로세스에 대해서는, 하기의 비특허문헌 1에 기재되어 있다. 비특허문헌 1에 기재된 프로세스에서는, 수소 가스와 아르곤 가스를 함유하는 처리 가스의 플라즈마에 구리층이 노출됨으로써, 구리층이 에칭되고 있다.
Fangyu Wu 외, "Low-Temperature Etching of Cu by Hydorgen-Based Plasmas", ACS APPLIED MATERIALS & INTERFACES, 2010, Vol.2, No.8, p.2175-2179.
그런데, 구리층의 에칭을 위한 마스크로서는, 메탈 마스크가 이용될 수 있다. 그러나, 수소 가스와 아르곤 가스를 함유하는 처리 가스의 플라즈마에 의한 에칭에서는, 구리층뿐만 아니라 메탈 마스크도 깎인다. 또한, 구리층의 에칭에는, 구리 배선의 밀도가 낮은 패턴(이하, 「성긴 패턴」이라고 함)과 구리 배선의 밀도가 높은 패턴(이하, 「조밀 패턴」이라고 함)을 동시에 형성하는 것이 요구된다. 즉, 메탈 마스크 및 에칭에 의해 형성되는 형상 사이의 스페이스의 넓이를 불문하고, 상기 스페이스의 하방의 구리층을 에칭하는 것이 요구된다.
이러한 배경으로부터, 본 기술 분야에서는, 구리층의 에칭에 있어서 메탈 마스크를 유지할 수 있고, 또한, 고밀도의 패턴 및 저밀도의 패턴을 동시에 형성하는 것이 가능한 구리층을 에칭하는 것이 필요하다.
일 측면에 있어서는, 구리층을 에칭하는 방법이 제공된다. 이 방법은, 구리층 및 이 구리층 상에 형성된 메탈 마스크를 갖는 피처리체를 수용한 처리 용기 내에서 처리 가스의 플라즈마를 생성하는 공정을 포함한다. 메탈 마스크는 티탄을 함유한다. 또한, 처리 가스는 CH4 가스, 산소 가스, 및 희가스를 포함한다. 일 형태에 있어서, 메탈 마스크는 TiN으로 구성된 층을 포함하여도 좋다.
이 방법에 따르면, 처리 가스의 플라즈마에 의한 구리층의 에칭시에, 메탈 마스크의 표면을, CH4 가스로부터 유래하는 탄소를 함유하는 보호막에 의해 보호할 수 있다. 또한, 메탈 마스크가 티탄을 함유하고 있으며, 플라즈마 중의 산소의 활성종이 구리층보다도 메탈 마스크의 산화를 촉진시킨다. 따라서, 구리층의 에칭에 있어서 메탈 마스크를 유지하는 것이 가능하다. 또한, 플라즈마 중의 산소의 활성종에 의해, 지나친 보호막의 형성이 억제된다. 따라서, 구리층의 에칭에 기여하는 활성종을 넓은 스페이스 및 좁은 스페이스의 양방에 진입시킬 수 있다. 그 결과, 고밀도의 패턴 및 저밀도의 패턴을 동시에 형성하는 것이 가능해진다.
일 형태에 있어서는, 플라즈마를 생성하는 상기 공정에 있어서, 처리 용기 내의 압력이 50 mTorr(6.666 ㎩) 이하로 설정될 수 있다. 이러한 저압 환경하에 있어서 구리층을 에칭함으로써, 플라즈마 중의 이온의 연직 방향의 직진성이 높아진다. 그 결과, 구리층의 에칭에 의해 형성되는 형상의 수직성을 높이는 것이 가능해진다.
일 형태에 있어서는, 플라즈마를 생성하는 상기 공정에 있어서, 피처리체를 배치하는 배치대의 온도가 80℃ 이상 120℃ 이하로 설정될 수 있다. 이러한 범위 내의 온도로 설정된 배치대 상에서 구리층을 에칭함으로써, 구리층의 산화를 억제하고, 또한, 메탈 마스크의 산화를 촉진할 수 있다.
일 형태에 있어서는, CH4 가스의 유량에 대한 산소 가스의 유량의 비율은 1/4 이상 3/2 이하일 수 있다. 이러한 범위 내의 비율로 산소 가스의 유량과 CH4 가스의 유량을 제어함으로써, 구리층의 산화를 억제하고, 또한, 보호막의 양을 적절한 양으로 제어하는 것이 가능해진다.
이상 설명한 바와 같이, 구리층의 에칭에 있어서 메탈 마스크를 유지할 수 있고, 또한, 고밀도의 패턴 및 저밀도의 패턴을 동시에 형성하도록, 구리층을 에칭하는 것이 가능해진다.
도 1은 일 실시형태에 따른 에칭 방법을 도시한 흐름도이다.
도 2는 일 실시형태에 따른 에칭 방법의 실시에 이용할 수 있는 플라즈마 처리 장치의 일례를 개략적으로 도시한 도면이다.
도 3은 일 실시형태에 따른 에칭 방법의 각 처리 후의 웨이퍼의 상태를 도시한 단면도이다.
도 4는 메탈 마스크 및 구리층을 갖는 피처리체의 일례를 도시한 단면도이다.
도 5는 공정 ST2의 원리를 설명하기 위한 도면이다.
도 6은 실험예에서 계측한 치수를 설명하기 위한 도면이다.
도 7은 실험예 1의 결과를 나타낸 그래프이다.
도 8은 실험예 2의 결과를 나타낸 그래프이다.
도 9는 실험예 3의 결과를 나타낸 그래프이다.
이하, 도면을 참조하여 여러 가지 실시형태에 대해서 상세히 설명한다. 한편, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이기로 한다.
도 1은 일 실시형태에 따른 에칭 방법을 도시한 흐름도이다. 도 1에 도시한 방법은 구리층을 에칭하는 공정 ST2를 포함한다. 이 방법의 공정 ST2에서는, 구리층이 에칭된다. 이 공정 ST2에서는, CH4 가스, 산소 가스(O2 가스), 및 희가스를 포함하는 처리 가스의 플라즈마가 생성되고, 상기 플라즈마에 의해 구리층의 에칭이 행해진다. 또한, 일 실시형태에 있어서는, 도 1에 도시한 방법은 공정 ST2 전에 공정 ST1이 행해진다. 공정 ST1에서는, 구리층 상에 메탈 마스크가 작성된다.
도 2는 도 1에 도시한 방법의 실시에 이용할 수 있는 플라즈마 처리 장치의 일례를 개략적으로 도시한 도면이다. 도 2에서는, 일 실시형태에 따른 플라즈마 처리 장치의 단면이 도시되어 있다. 도 2에 도시한 플라즈마 처리 장치(10)는 용량 결합형의 플라즈마 처리 장치이다.
도 2에 도시한 바와 같이, 플라즈마 처리 장치(10)는 처리 용기(12)를 구비하고 있다. 처리 용기(12)는 그 내부에 처리 공간(S)을 구획하고 있다. 이 처리 공간(S)은 밀폐되어 있고, 감압 가능하게 되어 있다. 처리 용기(12)는 측벽을 포함하고 있고, 이 측벽은 대략 원통 형상을 갖고 있다. 처리 용기(12)의 측벽에는, 피처리체[이하, 「웨이퍼(W)」라고 함]의 반입구 및 반출구를 개폐하는 게이트 밸브(30)가 부착되어 있다.
플라즈마 처리 장치(10)는 처리 용기(12) 내에, 배치대(14)를 구비하고 있다. 배치대(14)는 베이스(16) 및 정전척(18)을 갖고 있다. 베이스(16)는 대략 원반 형상을 갖고 있고, 도전성을 갖고 있다. 베이스(16)는, 예컨대 알루미늄제이며, 하부 전극을 구성하고 있다.
배치대(14)는 웨이퍼(W)를 위한 온도 제어 기구를 갖고 있다. 온도 제어 기능의 일부로서, 베이스(16)의 내부에는, 냉매 유로(16p)가 형성되어 있다. 이 냉매 유로(16p)에는, 냉매 입구 배관, 냉매 출구 배관이 접속될 수 있다. 배치대(14)는 냉매 유로(16p) 중에 적절한 냉매, 예컨대 냉각수 등을 순환시킴으로써, 베이스(16) 및 정전척(18)을 정해진 온도로 제어 가능한 구성으로 되어 있다.
플라즈마 처리 장치(10)는 통 형상 유지부(20) 및 통 형상 지지부(22)를 더 구비하고 있다. 통 형상 유지부(20)는 베이스(16)의 측면 및 저면의 가장자리부에 접하여, 상기 베이스(16)를 유지하고 있다. 통 형상 지지부(22)는 처리 용기(12)의 저부로부터 수직 방향으로 연장되어 있다. 통 형상 지지부(22)는 통 형상 유지부(20)를 통해 베이스(16)를 지지하고 있다.
베이스(16)의 상면에는, 정전척(18)이 설치되어 있다. 정전척(18)은 대략 원반 형상의 부재이며, 절연층(18a) 및 급전층(18b)을 갖고 있다. 절연층(18a)은 세라믹 등의 절연체에 의해 형성되는 막이다. 급전층(18b)은 절연층(18a)의 내층으로서 형성된 도전성의 막이다. 급전층(18b)에는, 스위치(SW)를 통해 직류 전원(56)이 접속되어 있다. 직류 전원(56)으로부터 급전층(18b)에 직류 전압이 부여되면, 쿨롱력이 발생하고, 상기 쿨롱력에 의해 웨이퍼(W)가 정전척(18) 상에 흡착된다. 정전척(18)의 외측에는, 포커스 링(FR)이 설치되어 있다. 포커스 링(FR)은 정전척(18)의 에지 및 웨이퍼(W)의 에지를 따라 환형으로 연장되는 판 형상의 부재이다. 포커스 링(FR)은, 예컨대 실리콘 또는 석영으로 구성될 수 있다.
또한, 온도 조정 기구의 일부로서, 정전척(18)의 내부에는, 가열 소자인 히터(HT)가 매립되어 있다. 히터(HT)는 히터 전원(HP)에 전기적으로 접속되어 있다. 또한, 온도 조정 기구의 일부로서, 플라즈마 처리 장치(10)는 가스 공급 라인(58 및 60) 및 전열 가스 공급부(62 및 64)를 더 구비하고 있다. 전열 가스 공급부(62)는 가스 공급 라인(58)에 접속되어 있다. 가스 공급 라인(58)은 정전척(18)의 상면까지 연장되고, 상기 상면의 중앙 부분에 있어서 환형으로 연장되어 있다. 전열 가스 공급부(62)는, 예컨대 He 가스와 같은 전열 가스를, 정전척(18)의 상면과 웨이퍼(W) 사이에 공급한다. 또한, 전열 가스 공급부(64)는 가스 공급 라인(60)에 접속되어 있다. 가스 공급 라인(60)은 정전척(18)의 상면까지 연장되고, 상기 상면에서 가스 공급 라인(58)을 둘러싸도록 환형으로 연장되어 있다. 전열 가스 공급부(64)는, 예컨대 He 가스와 같은 전열 가스를, 정전척(18)의 상면과 웨이퍼(W) 사이에 공급한다.
처리 용기(12)의 측벽과 통 형상 지지부(22) 사이에는, 배기로(24)가 형성되어 있다. 배기로(24)의 입구 또는 그 도중에는, 배플판(25)이 설치되어 있다. 배플판(25)에는, 연직 방향으로 연장되는 복수의 관통 구멍이 형성되어 있다. 또한, 배기로(24)의 하단에는, 배기구(26a)가 형성되어 있다. 배기구(26a)는 처리 용기(12)의 저부에 끼워진 배기관(26)에 의해 제공되어 있다. 이 배기관(26)에는, 배기 장치(28)가 접속되어 있다. 배기 장치(28)는 진공 펌프를 갖고 있고, 처리 용기(12) 내의 처리 공간(S)을 정해진 진공도까지 감압할 수 있다.
베이스(16)에는, 고주파 전원(32)이 정합기(34)를 통해 전기적으로 접속되어 있다. 일 실시형태에 있어서는, 고주파 전원(32)은 이온 인입용의 정해진 주파수의 고주파 바이어스 전력을 베이스(16)에 공급한다. 고주파 바이어스 전력의 주파수는, 예컨대 300 ㎑∼27 ㎒의 범위 내의 주파수이며, 일례에 있어서는 400 ㎑이다.
플라즈마 처리 장치(10)는, 또한 샤워 헤드(38)를 구비하고 있다. 샤워 헤드(38)는 배치대(14)의 상방에 설치되어 있다. 샤워 헤드(38)는 전극판(40) 및 전극 지지체(42)를 포함하고 있다.
전극판(40)은 대략 원반 형상을 갖는 도전성의 판이며, 상부 전극을 구성하고 있다. 전극판(40)에는, 고주파 전원(35)이 정합기(36)를 통해 전기적으로 접속되어 있다. 고주파 전원(35)은 플라즈마 생성용의 정해진 주파수의 고주파 전력을 전극판(40)에 공급한다. 고주파 전원(35)에서 발생하는 고주파 전력의 주파수는, 예컨대 27 ㎒보다 큰 주파수이며, 일례에 있어서는, 60 ㎒이다.
전극판(40)에는, 복수의 가스 분사구(40h)가 형성되어 있다. 전극판(40)은 전극 지지체(42)에 의해 착탈 가능하게 지지되어 있다. 전극 지지체(42)의 내부에는, 버퍼실(42a)이 형성되어 있다. 또한, 플라즈마 처리 장치(10)는 가스 공급부(44)를 더 구비하고 있다. 가스 공급부(44)는 가스 공급 도관(46)을 통해, 버퍼실(42a)의 가스 도입구(42b)에 접속되어 있다. 이 가스 공급부(44)는 프로세스에 따른 가스종의 처리 가스를 설정된 유량으로 출력한다.
전극 지지체(42)에는, 복수의 가스 분사구(40h)에 각각 연속하는 복수의 구멍이 형성되어 있다. 이들 복수의 구멍은 버퍼실(42a)에 연통되어 있다. 따라서, 가스 공급부(44)로부터 공급되는 처리 가스는 버퍼실(42a), 가스 분사구(40h)를 경유하여, 처리 공간(S)에 공급된다.
일 실시형태에 있어서, 처리 용기(12)의 천장부에는, 환형 또는 동심형으로 연장되는 자장 형성 기구(48)가 설치되어 있다. 이 자장 형성 기구(48)는 처리 공간(S)에 있어서의 고주파 방전의 개시(플라즈마 착화)를 용이하게 하여 방전을 안정적으로 유지하도록 기능한다.
또한, 플라즈마 처리 장치(10)는 제어부(66)를 더 구비하고 있다. 제어부(66)는 배기 장치(28), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급부(44), 전열 가스 공급부(62 및 64), 및 히터 전원(HP)에 접속되어 있다. 제어부(66)는 배기 장치(28), 스위치(SW), 고주파 전원(32), 정합기(34), 고주파 전원(35), 정합기(36), 가스 공급부(44), 전열 가스 공급부(62 및 64), 및 히터 전원(HP)의 각각에 제어 신호를 송출한다. 제어부(66)로부터의 제어 신호에 의해, 배기 장치(28)에 의한 배기, 스위치(SW)의 개폐, 고주파 전원(32)으로부터의 전력 공급, 정합기(34)의 임피던스 조정, 고주파 전원(35)으로부터의 전력 공급, 정합기(36)의 임피던스 조정, 가스 공급부(44)에 의한 처리 가스의 공급, 전열 가스 공급부(62 및 64) 각각에 의한 전열 가스의 공급, 히터 전원(HP)으로부터의 전력 공급이 제어된다.
이 플라즈마 처리 장치(10)에서는, 가스 공급부(44)로부터 처리 공간(S)에 처리 가스가 공급된다. 또한, 고주파 전원(35)에 의해 전극판(40)에 고주파 전력이 부여된다. 이에 따라, 베이스(16)와 전극판(40) 사이의 공간, 즉 처리 공간(S)에 있어서 고주파 전계가 형성된다. 이 고주파 전계에 의해 처리 가스가 여기되고, 처리 공간(S)에 있어서 플라즈마가 발생한다. 이 플라즈마 중에 포함되는 원소의 라디칼 또는 이온과 같은 활성종에 의해, 웨이퍼(W)의 처리가 행해진다. 또한, 고주파 전원(32)에 의해 베이스(16)에 고주파 바이어스 전력이 공급된다. 고주파 바이어스 전력이 베이스(16)에 공급되면, 플라즈마 중의 이온이 가속되고, 가속된 이온이 웨이퍼(W)를 향해 조사된다.
이하, 도 1과 함께 도 3을 참조하여, 도 1에 도시한 방법의 상세에 대해서 설명한다. 도 3은 일 실시형태에 따른 에칭 방법의 각 처리 후의 웨이퍼의 상태를 도시한 단면도이다. 먼저, 공정 ST1에서는, 메탈 마스크가 작성된다. 도 3의 (a)에는, 메탈 마스크를 작성하기 전 단계의 웨이퍼(W)가 도시되어 있다. 도 3의 (a)에 도시한 바와 같이, 웨이퍼(W)는 기판(100), 하지층(102), 구리층(104), 상층(106), 메탈층(108), 제1 층(110), 제2 층(112), 및 레지스트 마스크(114)를 구비하고 있다.
기판(100)은, 예컨대 Si 기판이다. 기판(100) 상에는 하지층(102)이 형성되어 있고, 하지층(102) 상에는 구리층(104)이 형성되어 있으며, 구리층(104) 상에는 상층(106)이 형성되어 있다. 상층(106) 위에는, 메탈층(108)이 형성되어 있다. 메탈층(108)은 티탄(Ti)을 함유하는 층이며, 메탈 마스크(MM)가 되는 층이다. 일 실시형태에서는, 메탈층(108)은 TiN층이다. 이 메탈층(108) 상에는, 제1 층(110), 제2 층(112), 및 레지스트 마스크(114)가 순서대로 적층되어 있다.
일례에 있어서, 하지층(102) 및 상층(106)은 탄탈(Ta)로 구성되어 있고, 제1 층(110)은 SOG(Spin On Glass)에 의해 형성되어 있으며, 제2 층(112)은 SiOC로 구성되어 있다. 또한, 다른 일례에 있어서는, 하지층(102)은 저유전률 재료, 소위 Low-K 재료로 구성되어 있고, 상층(106)은 질화실리콘으로 구성되어 있으며, 제1 층(110)은 탄소를 함유하는 유기막으로 구성되어 있고, 제2 층(112)은 SiOC로 구성되어 있다.
공정 ST1에서는, 먼저, 제2 층(112)이 에칭된다. 제2 층(112)은, 예컨대 플라즈마 처리 장치(10)에 있어서 플루오로카본계 가스의 플라즈마를 생성하고, 웨이퍼(W)를 상기 플라즈마에 노출시킴으로써 에칭된다. 이에 따라, 제2 층(112)에 레지스트 마스크(114)의 패턴이 전사되고, 도 3의 (b)에 도시한 바와 같이, 마스크(112M)가 형성된다.
계속해서, 제1 층(110)이 에칭된다. 제1 층(110)은, 예컨대 플라즈마 처리 장치(10)에 있어서 산소 가스의 플라즈마를 생성하고, 웨이퍼(W)를 상기 플라즈마에 노출시킴으로써 에칭된다. 이에 따라, 마스크(112M)의 패턴이 제1 층(110)에 전사되고, 도 3의 (c)에 도시한 바와 같이, 마스크(110M)가 형성된다.
계속해서, 메탈층(108)이 에칭된다. 또한, 메탈층(108)의 에칭에 이어서 상층(106)이 에칭된다. 메탈층(108) 및 상층(106)은, 예컨대 플라즈마 처리 장치(10)에 있어서 할로겐계 가스의 플라즈마를 생성하고, 웨이퍼(W)를 상기 플라즈마에 노출시킴으로써 에칭된다. 할로겐계 가스는, 예컨대 불소를 함유한다. 이에 따라, 마스크(110M)의 패턴이 메탈층(108)에 전사되고, 도 3의 (d)에 도시한 바와 같이, 메탈 마스크(MM)가 형성된다. 또한, 상층(106)은 메탈 마스크(MM)의 형상을 따른 층(106M)이 된다.
여기서, 도 4를 참조한다. 도 4는 메탈 마스크 및 구리층을 갖는 피처리체의 일례를 도시한 단면도이다. 도 4에 도시한 바와 같이, 일 실시형태에 있어서, 웨이퍼(W)는 제1 영역(R1)과 제2 영역(R2)을 포함하고 있다. 제1 영역(R1)은 구리층(104)의 에칭에 의해 저밀도의 패턴이 형성되는 영역이고, 제2 영역(R2)은 구리층(104)의 에칭에 의해 고밀도의 패턴이 형성되는 영역이다. 이 때문에, 제1 영역(R1)의 메탈 마스크(MM)에 의해 구획되는 스페이스(SP1)의 넓이는 제2 영역(R2)의 메탈 마스크(MM)에 의해 구획되는 스페이스(SP2)의 넓이보다 커지게 된다. 즉, 제1 영역(R1)의 메탈 마스크보다도, 제2 영역(R2)의 메탈 마스크(MM)는 조밀하게 형성되어 있다. 예컨대, 메탈 마스크(MM)의 패턴이 라인 앤드 스페이스 패턴인 경우에는, 제2 영역(R2)에 있어서의 메탈 마스크(MM)의 라인의 폭 및 스페이스의 폭은 각각, 60 ㎚ 이하이다. 도 1에 도시한 방법의 공정 ST2에서는, 이러한 제1 영역(R1) 및 제2 영역(R2)의 양방에 있어서, 메탈 마스크(MM)의 스페이스(SP1 및 SP2)의 하방의 구리층(104)을 에칭한다.
공정 ST2에서는, 도 3의 (d)에 도시한 웨이퍼(W)가 수용된 플라즈마 처리 장치의 처리 용기 내에 있어서, CH4 가스, 산소 가스(O2 가스), 및 희가스를 포함하는 처리 가스의 플라즈마가 생성되고, 상기 플라즈마에 웨이퍼(W)가 노출된다. 이에 따라, 웨이퍼(W)는 도 3의 (e)에 도시한 바와 같이, 구리층(104)에 메탈 마스크(MM)의 패턴이 전사된 상태가 된다. 한편, 희가스는, 예컨대 Ar 가스이다. 또한, 희가스는 Xe 가스 또는 Ne 가스와 같은 다른 희가스여도 좋다. 이하, 희가스가 Ar 가스인 것으로 하여, 공정 ST2에 대해서 설명한다.
도 5는 공정 ST2의 원리를 설명하기 위한 도면이다. 도 5에 도시한 바와 같이, 공정 ST2에서는, CH4 가스의 해리에 의해 수소 이온이 발생하고, 희가스의 해리에 의해 Ar 이온이 발생한다. 수소 이온 및 Ar 이온은 하부 전극에 공급되는 고주파 바이어스 전력에 의해, 웨이퍼(W)에 인입된다. 이에 따라, 구리층(104)이 에칭된다. 한편, 도 5에 있어서, 원으로 둘러싸인 「H」는 수소 이온을 나타내고 있고, 원으로 둘러싸인 「Ar」은 아르곤 이온을 나타내고 있다.
또한, 공정 ST2에서는, CH4 가스의 해리에 의해 탄소 및/또는 탄화수소의 활성종이 발생한다. 또한, 산소 가스의 해리에 의해 산소의 활성종이 발생한다. 도 5에 있어서는, 원으로 둘러싸인 「C」는 탄소 및/또는 탄화수소의 활성종을 나타내고 있고, 원으로 둘러싸인 「O」는 산소의 활성종을 나타내고 있다. 공정 ST2에서는, 산소의 활성종에 의해, 메탈 마스크(MM)가 산화되고, 메탈 마스크(MM)가 경화한다. 또한, 탄소 및/또는 탄화수소의 활성종에 의해, 메탈 마스크(MM)의 표면 상에 탄소를 함유하는 보호막(PF)이 형성된다. 이에 따라, 메탈 마스크(MM)가 공정 ST2의 종료까지 유지되게 된다.
또한, 공정 ST2에서는, 산소의 활성종에 의해, 탄소 및/또는 탄화수소의 활성종의 지나친 퇴적이 억제된다. 즉, 산소의 활성종에 의해, 적절한 두께의 보호막(PF)이 메탈 마스크(MM)의 표면 상에 유지된다. 특히, 제2 영역(R2)에서는, 탄소 및/또는 탄화수소의 활성종이 메탈 마스크(MM) 상에 지나치게 퇴적되면, 보호막(PF)이 스페이스(SP2)를 폐색하여, 수소 이온 및 Ar 이온이 구리층(104)에 도달하는 것이 저해된다. 그러나, 공정 ST2에서는, 산소의 활성종이 탄소 및/또는 탄화수소의 활성종의 지나친 퇴적을 억제하기 때문에, 수소 이온 및 Ar 이온은 제1 영역(R1)의 스페이스(SP1) 뿐만 아니라, 제2 영역(R2)의 스페이스(SP2)에도 진입할 수 있다. 따라서, 공정 ST2에서는, 고밀도의 패턴 및 저밀도의 패턴을 동시에 형성하는 것이 가능해진다.
또한, 공정 ST2에서는, 할로겐계 가스를 사용하지 않고 구리층(104)을 에칭한다. 따라서, 구리(Cu)와 할로겐 원소의 결합에 의한 부동태를 발생시키지 않고, 구리층(104)을 에칭하는 것이 가능하다.
일 실시형태의 공정 ST2에서는, 플라즈마 처리 장치의 처리 용기 내의 압력이 50 mTorr(6.666 ㎩) 이하의 압력으로 설정된다. 이러한 압력으로 설정된 처리 용기 내에서는, 이온 밀도가 낮아지고, 이온의 연직 방향의 직진성이 높아진다. 그 결과, 구리층(104)의 에칭에 의해 형성되는 형상의 수직성을 높이는 것이 가능해진다.
또한, 일 실시형태의 공정 ST2에서는, 배치대(14)의 온도, 특히, 정전척(18)의 표면 온도가 80℃ 이상 120℃ 이하로 설정된다. 이러한 범위 내의 온도로 설정된 배치대(14) 상에서 구리층(104)을 에칭함으로써, 구리층(104)의 산화를 억제하고, 또한, 메탈 마스크(MM)의 산화를 촉진할 수 있다.
또한, 일 실시형태의 공정 ST2에서는, CH4 가스의 유량에 대한 산소 가스의 유량의 비율은 1/4 이상 3/2 이하로 설정된다. 이러한 비율로 산소 가스의 유량 및 CH4 가스의 유량이 설정됨으로써, 구리층(104)의 산화를 억제하고, 또한, 보호막(PF)의 퇴적량을 적절한 양으로 제어하는 것이 가능해진다.
이하, 공정 ST2의 평가를 위해서 도 2의 플라즈마 처리 장치(10)를 이용한 실험예에 대해서 설명한다.
(실험예 1)
실험예 1에서는, 구리층 상에 TiN제의 메탈 마스크가 형성된 웨이퍼에 대하여 공정 ST2를 행하였다. 이 메탈 마스크는 라인 앤드 스페이스 패턴을 갖는 것이며, 60 ㎚의 선폭과 60 ㎚의 스페이스폭을 갖는 것이었다. 또한, 구리층의 두께는 50 ㎚이고, 메탈 마스크의 두께는 50 ㎚였다. 실험예 1에서는, 공정 ST2에서의 처리 용기(12) 내의 압력을 여러 가지로 다르게 하였다. 실험예 1의 다른 조건은 이하와 같다.
<실험예 1의 조건>
·고주파 전원(35)의 고주파 전력: 60 ㎒, 500 W
·고주파 전원(32)의 고주파 전력: 400 ㎑, 500 W
·처리 시간: 300초
·CH4 가스 유량/Ar 가스 유량/O2 가스 유량: 150 sccm/200 sccm/100 sccm
·정전척(18)의 온도: 80℃
실험예 1에서는, 공정 ST2 후의 웨이퍼(W)의 SEM 사진을 촬영하고, 각종 치수를 계측하였다. 도 6은 실험예에서 계측한 치수를 설명하기 위한 도면이다. 구체적으로, 실험예 1에서는, 공정 ST2 후의 구리층(104)의 잔막의 두께(CR), 메탈 마스크(MM)의 막 두께(MR), 메탈 마스크(MM)의 측면에 있어서의 보호막(PF)의 두께(PW), 및 구리층(104)의 측벽의 테이퍼각(θ)을 계측하였다.
도 7은 실험예 1의 결과를 나타낸 그래프이다. 도 7에 있어서, 횡축은 공정 ST2의 처리 용기(12) 내의 압력을 나타내고 있고, 좌측의 종축은 공정 ST2 후의 메탈 마스크(MM)의 막 두께(MR), 구리층(104)의 잔막의 두께(CR), 메탈 마스크(MM)의 측면에 있어서의 보호막(PF)의 두께(PW)를 나타내고 있으며, 우측의 종축은 공정 ST2 후의 구리층(104)의 측벽의 테이퍼각(θ)을 나타내고 있다.
도 7에 도시한 바와 같이, 공정 ST2에서의 처리 용기 내의 압력을 50 mTorr 이하의 압력으로 설정한 경우에는, 구리층(104)의 측벽의 테이퍼각(θ)은 90도에 가깝고, 구리층(104)의 잔막의 두께(CR)는 작은 값으로 되었다. 또한, 공정 ST2에서의 처리 용기 내의 압력을 50 mTorr 이하의 압력으로 설정한 경우에는, 공정 ST2 후의 메탈 마스크(MM)의 막 두께(MR) 및 보호막(PF)의 두께(PW)는 적절한 양으로 되었다. 한편, 공정 ST2에서의 처리 용기 내의 압력을 50 mTorr보다 큰 압력으로 설정한 경우에는, 테이퍼각(θ)은 90도보다 상당히 작은 값이 되고, 구리층(104)의 잔막의 두께(CR)는 커졌다. 또한, 공정 ST2에서의 처리 용기 내의 압력을 50 mTorr보다 큰 압력으로 설정한 경우에는, 메탈 마스크(MM)의 막 두께(MR) 및 보호막(PF)의 두께(PW)는 커지는 경향이 있었다. 이 실험예 1로부터, 공정 ST2에서의 처리 용기 내의 압력을 50 mTorr 이하의 압력으로 설정함으로써, 구리층(104)의 에칭에 의해 형성되는 형상의 수직성을 높이는 것이 가능해지고, 또한, 구리층(104)의 에칭률을 높이는 것이 가능한 것이 확인되었다.
(실험예 2)
실험예 2에서는, 실험예 1과 동일한 웨이퍼에 대하여, O2 가스와 CH4 가스의 유량비를 여러 가지로 다르게 하여, 공정 ST2의 처리를 행하였다. 구체적으로, O2 가스의 유량/CH4 가스의 유량을, 4/1, 3/2, 2/3, 1/4의 4종류로 설정하여, 공정 ST2를 행하였다. 실험예 2의 다른 조건은, 이하와 같다.
<실험예 2의 조건>
·고주파 전원(35)의 고주파 전력: 60 ㎒, 500 W
·고주파 전원(32)의 고주파 전력: 400 ㎑, 500 W
·처리 시간: 300초
·정전척(18)의 온도: 80℃
·처리 용기(12) 내의 압력: 10 mTorr(1.333 ㎩)
실험예 2에 있어서도, 공정 ST2 후의 웨이퍼(W)의 SEM 사진을 촬영하고, 상기 SEM 사진으로부터, 공정 ST2 후의 구리층(104)의 잔막의 두께(CR), 메탈 마스크(MM)의 막 두께(MR), 메탈 마스크(MM)의 측면에 있어서의 보호막(PF)의 두께(PW), 및 구리층(104)의 측벽의 테이퍼각(θ)을 계측하였다. 도 8은 실험예 2의 결과를 나타낸 그래프이다. 도 8에 있어서, 횡축은 O2 가스의 유량/CH4 가스의 유량을 비율로 나타내고 있고, 좌측의 종축은 공정 ST2 후의 메탈 마스크(MM)의 막 두께(MR), 구리층(104)의 잔막의 두께(CR), 메탈 마스크(MM)의 측면에 있어서의 보호막(PF)의 두께(PW)를 나타내고 있으며, 우측의 종축은 공정 ST2 후의 구리층(104)의 측벽의 테이퍼각(θ)을 나타내고 있다.
도 8에 도시한 바와 같이, O2 가스의 유량/CH4 가스의 유량의 비율을 1/4 이상 3/2 이하의 비율로 설정한 경우에는, 구리층(104)의 잔막의 두께(CR)는 작고, 또한, 테이퍼각(θ)은 90도에 가까운 각도로 되어 있었다. 또한, O2 가스의 유량/CH4 가스의 유량의 비율을 1/4 이상 3/2 이하의 비율로 설정한 경우에는, 공정 ST2 후의 메탈 마스크(MM)의 막 두께(MR) 및 보호막(PF)의 두께(PW)는 적절한 양으로 되어 있었다. 한편, O2 가스의 유량/CH4 가스의 유량의 비율을 3/2보다 큰 비율(4/1의 비율)로 설정한 경우에는, 구리층(104)의 잔막의 두께(CR)가 커졌다. 이것은, CH4 가스의 유량에 대하여 O2 가스의 유량이 지나치게 많기 때문에, 구리층(104)의 산화가 과도하게 진행되었기 때문이라고 생각된다. 또한, 도 8에는 도시되어 있지 않으나, O2 가스의 유량/CH4 가스의 유량의 비율을 1/4보다 작은 비율로 설정한 경우에는, 보호막(PF)의 두께가 지나치게 커져, 구리층의 에칭이 저해되었다. 이 실험예 2로부터, O2 가스의 유량/CH4 가스의 유량의 비율을 1/4 이상 3/2 이하의 비율로 설정함으로써, 구리층의 산화를 억제하고, 또한, 보호막의 퇴적량을 적절한 양으로 제어하는 것이 가능해지는 것이 확인되었다.
(실험예 3)
실험예 3에서는, 구리층 상에 라인 앤드 스페이스 패턴의 메탈 마스크가 형성된 웨이퍼에 대하여 공정 ST2를 행하였다. 이 웨이퍼는 제1 영역과 제2 영역을 가지며, 메탈 마스크는 제1 영역에 있어서 200 ㎚의 선폭과 200 ㎚의 스페이스폭을 갖고 있고, 제2 영역에 있어서 60 ㎚의 선폭과 60 ㎚의 스페이스폭을 갖고 있었다. 또한, 구리층의 두께는 50 ㎚이며, 메탈 마스크의 두께는 50 ㎚였다. 실험예 3에서는, 공정 ST2에서의 정전척(18)의 표면 온도를 여러 가지로 다르게 하였다. 실험예 3의 다른 조건은 이하와 같다.
<실험예 3의 조건>
·고주파 전원(35)의 고주파 전력: 60 ㎒, 500 W
·고주파 전원(32)의 고주파 전력: 400 ㎑, 500 W
·공정 ST2의 처리 시간: 300초
·CH4 가스 유량/Ar 가스 유량/O2 가스 유량: 150 sccm/200 sccm/100 sccm
·처리 용기(12) 내의 압력: 10 mTorr(1.333 ㎩)
실험예 3에서는, 공정 ST2 후의 웨이퍼의 SEM 사진을 촬영하고, 상기 SEM 사진으로부터, 공정 ST2의 처리에 의한 구리층의 막 두께의 감소량을 구하며, 상기 감소량으로부터 구리층의 에칭률을 구하였다. 또한, 상기 SEM 사진으로부터, 공정 ST2 후의 메탈 마스크(MM)의 측면에 있어서의 보호막(PF)의 두께(PW)를 계측하였다. 한편, 에칭률에 대해서는, 제1 영역 및 제2 영역의 양방에서 구하였다. 또한, 두께(PW)에 대해서는, 제2 영역에 대해서만 구하였다.
도 9는 실험예 3의 결과를 나타낸 그래프이다. 도 9에 있어서, 횡축은 공정 ST2에 있어서의 정전척(18)의 표면 온도를 나타내고 있고, 좌측의 종축은 구리층의 에칭률을 나타내고 있으며, 우측의 종축은 메탈 마스크(MM)의 측면에 있어서의 보호막(PF)의 두께(PW)를 나타내고 있다.
도 9에 도시한 바와 같이, 공정 ST2의 정전척(18)의 표면 온도를 80℃ 이상 120℃ 이하의 온도로 설정한 경우에는, 제1 영역 및 제2 영역의 양방에서 구리층은 높은 에칭률로 에칭되었다. 또한, 공정 ST2의 정전척(18)의 표면 온도를 80℃ 이상 120℃ 이하의 온도로 설정한 경우에는, 공정 ST2 후의 보호막(PF)의 두께(PW)는 적절한 양으로 되었다. 한편, 도 9에는 도시되어 있지 않으나, 공정 ST2의 정전척(18)의 표면 온도를 80℃보다 작은 온도로 설정한 경우에는, 메탈 마스크가 깎이기 쉬운 경향이 있었다. 이것은 80℃보다 작은 온도에서는 메탈 마스크를 충분히 산화시킬 수 없는 것이 원인인 것으로 생각된다. 또한, 공정 ST2의 정전척(18)의 표면 온도를 120℃보다 큰 온도(150℃)로 설정한 경우에는, 구리층의 에칭률이 저하되었다. 이것은 120℃보다 큰 온도에서는, 구리층의 산화가 과도하게 진행된 것이 원인인 것으로 생각된다. 따라서, 공정 ST2의 정전척(18)의 표면 온도를 80℃ 이상 120℃ 이하의 온도로 설정함으로써, 구리층의 산화를 억제하면서 메탈 마스크의 산화를 촉진하는 것이 가능한 것이 확인되었다.
이상, 여러 가지 실시형태에 대해서 설명해 왔으나, 전술한 실시형태에 한정되지 않고 여러 가지 변형 형태를 구성할 수 있다. 예컨대, 플라즈마 처리 장치(10)에서는, 상부 전극에 고주파 전원(35)이 접속되고, 하부 전극에 고주파 전원(32)이 접속되어 있으나, 고주파 전원(32 및 35)은 모두, 하부 전극에 접속되어 있어도 좋다. 또한, 도 1에 도시한 방법의 실시에는, 용량 결합형의 플라즈마 처리 장치 이외의 플라즈마 처리 장치, 예컨대 유도 결합형의 플라즈마 처리 장치, 마이크로파와 같은 표면파에 의해 처리 가스를 여기시키는 표면파 플라즈마 처리 장치, 전자 사이클로트론 공명(ECR) 플라즈마 처리 장치와 같은, 여러 가지 타입의 플라즈마 처리 장치를 이용하는 것이 가능하다.
10: 플라즈마 처리 장치 12: 처리 용기
14: 배치대 18: 정전척
28: 배기 장치 32: 고주파 전원
35: 고주파 전원 38: 샤워 헤드
44: 가스 공급부 HT: 히터
HP: 히터 전원 W: 웨이퍼
100: 기판 102: 하지층
104: 구리층 108: 메탈층
MM: 메탈 마스크 PF: 보호막
R1: 제1 영역 R2: 제2 영역
ST1, ST2: 공정

Claims (5)

  1. 구리층을 에칭하는 방법에 있어서,
    상기 구리층 및 이 구리층 상에 형성된 메탈 마스크를 갖는 피처리체를 수용한 처리 용기 내에서 처리 가스의 플라즈마를 생성하는 공정
    을 포함하고,
    상기 메탈 마스크는 티탄을 함유하며,
    상기 처리 가스는 CH4 가스, 산소 가스 및 희가스를 포함하는 것인 구리 에칭 방법.
  2. 제1항에 있어서, 상기 플라즈마를 생성하는 공정에서는, 상기 처리 용기 내의 압력이 6.666 ㎩ 이하로 설정되는 것인 구리 에칭 방법.
  3. 제1항 또는 제2항에 있어서, 상기 플라즈마를 생성하는 공정에서는, 상기 피처리체를 배치하는 배치대의 온도가 80℃ 이상 120℃ 이하로 설정되는 것인 구리 에칭 방법.
  4. 제1항 또는 제2항에 있어서, 상기 CH4 가스의 유량에 대한 상기 산소 가스의 유량의 비율은 1/4 이상 3/2 이하인 것인 구리 에칭 방법.
  5. 제1항 또는 제2항에 있어서, 상기 메탈 마스크는 TiN으로 구성된 층을 포함하는 것인 구리 에칭 방법.
KR1020140138163A 2013-10-15 2014-10-14 구리층을 에칭하는 방법 KR102164398B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-214911 2013-10-15
JP2013214911A JP2015079797A (ja) 2013-10-15 2013-10-15 銅層をエッチングする方法

Publications (2)

Publication Number Publication Date
KR20150043994A KR20150043994A (ko) 2015-04-23
KR102164398B1 true KR102164398B1 (ko) 2020-10-12

Family

ID=51730368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140138163A KR102164398B1 (ko) 2013-10-15 2014-10-14 구리층을 에칭하는 방법

Country Status (5)

Country Link
US (1) US9803286B2 (ko)
EP (1) EP2863416B1 (ko)
JP (1) JP2015079797A (ko)
KR (1) KR102164398B1 (ko)
TW (1) TWI633601B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102280449B1 (ko) * 2015-01-19 2021-07-23 삼성디스플레이 주식회사 산화물 박막트랜지스터의 제조방법
WO2017213193A1 (ja) * 2016-06-10 2017-12-14 東京エレクトロン株式会社 銅層をエッチングする方法
JP6745199B2 (ja) * 2016-06-10 2020-08-26 東京エレクトロン株式会社 銅層をエッチングする方法
KR102081614B1 (ko) * 2018-03-29 2020-02-26 인하대학교 산학협력단 구리 박막의 건식 식각방법
KR102205628B1 (ko) 2019-02-12 2021-01-21 김진호 구리 또는 구리 함유 금속막 식각액 조성물

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100055897A1 (en) 2008-09-03 2010-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3077178B2 (ja) 1990-08-11 2000-08-14 ソニー株式会社 銅薄膜の選択的ドライエッチング方法
JPH0729878A (ja) 1993-06-24 1995-01-31 Susumu Kogyo Kk 銅薄膜のドライエッチング方法
JP2985858B2 (ja) * 1997-12-19 1999-12-06 日本電気株式会社 エッチング方法
WO2000033370A1 (fr) 1998-12-02 2000-06-08 Japan As Represented By Director General Of National Research Institute For Metals Gravure a sec
US6274499B1 (en) * 1999-11-19 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to avoid copper contamination during copper etching and CMP
TWI243404B (en) * 2001-05-24 2005-11-11 Lam Res Corp Applications of oxide hardmasking in metal dry etch processors
TW560034B (en) * 2002-10-25 2003-11-01 Taiwan Semiconductor Mfg Manufacturing method of copper interconnection
KR20070031237A (ko) * 2005-09-14 2007-03-19 소니 가부시끼 가이샤 반도체 장치를 제조하는 방법
JP5728221B2 (ja) * 2010-12-24 2015-06-03 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP2014086500A (ja) * 2012-10-22 2014-05-12 Tokyo Electron Ltd 銅層をエッチングする方法、及びマスク

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100055897A1 (en) 2008-09-03 2010-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process

Also Published As

Publication number Publication date
TW201517170A (zh) 2015-05-01
US9803286B2 (en) 2017-10-31
EP2863416A1 (en) 2015-04-22
TWI633601B (zh) 2018-08-21
EP2863416B1 (en) 2016-04-13
JP2015079797A (ja) 2015-04-23
US20150104951A1 (en) 2015-04-16
KR20150043994A (ko) 2015-04-23

Similar Documents

Publication Publication Date Title
KR102426264B1 (ko) 에칭 방법
KR102127175B1 (ko) 구리층을 에칭하는 방법 및 마스크
KR101083211B1 (ko) 높은 선택도로 유전체 배리어층을 에칭하는 방법
KR102482619B1 (ko) 에칭 방법
KR102164398B1 (ko) 구리층을 에칭하는 방법
KR102260339B1 (ko) 반도체 장치의 제조 방법
JP4754374B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
US20110201208A1 (en) Plasma etching method and plasma etching apparatus
TW201546876A (zh) 在針對半導體應用之整合群集系統中形成互連結構的方法
US9224616B2 (en) Etching method and plasma processing apparatus
KR20160103531A (ko) 에칭 방법
KR102056751B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US11710643B2 (en) Method of etching and plasma processing apparatus
KR100886274B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
CN109923648B (zh) 处理被处理体的方法
JP2023053351A (ja) プラズマ処理装置
JP2021150510A (ja) エッチング方法及びプラズマ処理装置
JP2024013628A (ja) エッチング方法及びプラズマ処理装置
KR20210029137A (ko) 에칭 방법 및 기판 처리 장치
JP2020177958A (ja) 基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant