KR100702729B1 - 유도-연결된 플라즈마 공정 시스템에서 고애스펙트비의미세 접점 에칭 공정 - Google Patents

유도-연결된 플라즈마 공정 시스템에서 고애스펙트비의미세 접점 에칭 공정 Download PDF

Info

Publication number
KR100702729B1
KR100702729B1 KR1020017007935A KR20017007935A KR100702729B1 KR 100702729 B1 KR100702729 B1 KR 100702729B1 KR 1020017007935 A KR1020017007935 A KR 1020017007935A KR 20017007935 A KR20017007935 A KR 20017007935A KR 100702729 B1 KR100702729 B1 KR 100702729B1
Authority
KR
South Korea
Prior art keywords
layer
flow rate
etching
plasma
oxide layer
Prior art date
Application number
KR1020017007935A
Other languages
English (en)
Other versions
KR20010099887A (ko
Inventor
린다 마퀴스
Original Assignee
램 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리서치 코포레이션 filed Critical 램 리서치 코포레이션
Publication of KR20010099887A publication Critical patent/KR20010099887A/ko
Application granted granted Critical
Publication of KR100702729B1 publication Critical patent/KR100702729B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 포토레지스트 마스크를 이용하여 산화물층의 특징부를 에칭하는 방법에 관한 것이다. 이때 상기 산화물층은 유도-연결된 플라즈마 공정 챔버 내부에서 기판의 하부층 위에 배치된다. 이 방법은 CH2F2/C4F8/O 2와 C3H3F5/C4F8/O2 중 어느 한 그룹을 포함하는 에칭 소스 기체를 플라즈마 공정 챔버로 흐르게 하는 단계를 포함한다. 이 방법은 상기 에칭 소스 기체로부터 플라즈마를 형성하는 단계를 또한 포함한다. 이 방법은 플라즈마로 기판의 상부층을 따라 에칭을 하는 단계를 포함하며, 이때 상기 에칭은 상기 하부층 상에서 정지되고, 상기 하부층은 실리콘층, 텅스텐-기반층, TiN층 중 하나이다.

Description

유도-연결된 플라즈마 공정 시스템에서 고애스펙트비의 미세 접점 에칭 공정{HIGH ASPECT RATIO SUB-MICRON CONTACT ETCH PROCESS IN AN INDUCTIVELY-COUPLED PLASMA PROCESSING SYSTEM}
본 발명은 반도체 집적 회로(IC)의 제작에 관한 것이다. 특히, 본 발명은 에칭부 형성을 위해 IC 제작 중 산화물층을 포함하는 IC의 적층 구조를 따라 에칭하기 위한 방법 및 장치에 관한 것이다.
평판 디스플레이 장치나 집적 회로와 같은 반도체 기반의 제품의 제작 중, 다중 증착이나 에칭 단계가 사용될 수 있다. 증착 단계 중, 기판 표면(글래스 패널이나 웨이퍼 면) 위에 물질이 증착된다. 역으로, 기판 표면의 정해진 영역으로부터 물질을 선택적으로 제거하기 위해 에칭이 사용될 수 있다. 이러한 방식의 에칭은 기판 표면의 산화물층에 에칭부(바이어, 접점, 트렌치)를 생성할 수 있다. 이때 에칭부는 전도 경로를 형성하기 위해 금속으로 채워질 수 있다. 본 명세서에서 산화물층이란, TEOS(테트라에틸오소실리케이트), BPSG(보로포스포실리케이트 글래스), PSG(포스포로스-도핑된 실리케이트 글래스) 등과 같이 이산화규소 포함 물질로 형성되는 층을 의미한다.
에칭 중, 포토레지스트와 같이 적절한 마스크 물질로 형성되는 마스크는 산 화물층에 에칭될 영역을 형성하도록 하기 위해 일반적으로 사용된다. 한 예의 포토레지스트 기술에서, 포토레지스트 물질은 에칭될 산화물층에 먼저 증착된다. 적절한 리소그래피 시스템에서 포토레지스트 물질을 노출시킴으로서, 그리고 이어지는 에칭을 돕고자 마스크를 형성하기 위해 포토레지스트 물질을 현상시킴으로서, 포토레지스트 물질이 패턴처리된다. 마스크에 의해 보호되지 않는 타겟층(산화물층) 영역은 적절한 에칭 소스 기체를 이용하여 에칭되어 사라질 수 있고, 그래서 하부층에 에칭부를 형성한다.
도 1a에서, 적층구조(10)가 도시된다. 기판(20)은 적층구조(10)의 맨 하부에 위치하고, 통상적으로 실리콘인 반도체 웨이퍼를 포함한다. 기판(20)은 에칭될 산화물층의 아래에 놓일 수 있는 다른 층을 또한 포함할 수 있다. 산화물층(24)이 기판(20) 위에 형성된다. 기판(20)으로부터 산화물층(24)까지 에칭부를 형성하기 위해, 포토레지스트 물질층이 증착되고 기존 포토리소그래피 단계를 이용하여 패턴처리된다. 패턴 처리 후, 포토레지스트 마스크(28)에 초기 구멍(26)이 형성되어, 이어지는 산화물 에칭을 용이하게 한다. 앞서 기술된 층 및 특징부와, 이 형성 과정에 연루된 과정은 당 분야에 공지된 내용이다.
도 1b는 도 1a와 동일한 적층 구조를 가지며, 도 1a 이후의 단계를 나타낸다. 포토레지스트 마스크(28) 내에 구멍(26)이 도시되고, 이 구멍(26)은 마스크 패턴처리 과정 중 생성된다. 구멍(26)을 따라, 에칭제는 산화물층(24)의 물질과 반응하여, 산화물층(24) 부위를 에칭한다. 이 에칭 과정 중, 에칭제는 포토레지스트 마스크(28)의 구멍(26)을 따라 산화물층(24)을 이방성으로 에칭하는 경향이 있어서, 직경(또는 폭)(32)과 깊이(34)를 가지는 에칭부(30)를 형성한다. 직경(또는 폭)은 특징부 크기로 불리고, 회로 밀도가 증가할수록 작아지는 경향이 있다. 애스펙트비는 폭에 대한 깊이의 비로서, 이 비의 분모인 폭이 감소함에 따라 증가하는 경향이 있다. 에칭부가 형성된 후, 금속 전도체가 증착되어 에칭부(30)를 따라 기판(20)의 하부층과 접촉할 수 있다.
도 1b는 에칭제에 의해 타격받는 층들을 점선으로 또한 도시한다. 포토레지스트층(28)은 산화물층(24)과는 다른 속도로 침식된다. 일반적으로, 산화물층은 포토레지스트층보다 훨씬 더 빠른 속도로 에칭된다. 두 에칭 속도간의 차이는 산화물-포토레지스트 선택도로 명명되는 비에 의해 정량화될 수 있다. 가령, 산화물-포토레지스트 선택도가 3:1일 경우, 산화물층은 포토레지스트층보다 세배 속도로 에칭된다.
집적 밀도를 증가시키기 위해, 현대의 집적 회로는 보다 근접한 설계 규칙을 이용하여 집적된다. 가령, 일부 고밀도 집적 회로 제작시 0.18 미크론이나 그 이하의 설계 규칙을 사용하는 것이 더 이상 드문 일이 아니다. 소자가 더 가깝게 집적될수록, 산화물-포토레지스트 선택도가 증가하여야 한다. 왜냐하면 얇은 포토레지스트 층이 적용되기 때문이다. 더욱이, 에칭부의 폭이 감소할수록, 애스펙트비가 증가하고, 높은 애스펙트비의 에칭 과정을 필요로한다. 더욱이, 에칭부의 폭이 감소할수록, 직선의 측벽 프로파일에 대한 요구가 증가한다. 직선 프로파일로 인해, 이어 증착되는 금속 물질이 핀치-오프(pinch-off) 등으로 인한 보이드(void) 문제점없이 에칭부를 적절하게 채울 수 있다.
더욱이, 산화물층을 통한 에칭에 사용되는 현재의 화학물질은 주변 환경에 유독성인 경향이 있다. 따라서, 부산물 배출 기체는 적절히 방출되기 전에 광범위한 처리 과정을 필요로한다. 이러한 처리 과정은 값비싼 세척 장치와 과정을 필요로하고, 이는 반도체 기반 제품의 최종 가격을 증가시킨다.
앞서로부터, 좁은 폭, 높은 애스펙트비, 산화물층의 직선 프로파일을 가지는 에칭부를 에칭하기 위한 개선된 기술이 요구된다.
발명은, 한 실시예에서, 유도적으로 연결된 플라즈마 공정 챔버에서 기판의 하부층 위에 배치되는 산화물층의 특징부를, 포토레지스트 마스크를 이용하여 에칭하는 방법에 관한 것이다. 이 방법은 에칭 소스 기체를 플라즈마 공정 챔버로 흐르게 하는 단계를 포함한다. 이때 에칭 소스 기체는 CH2F2, C4F8, O2를 포함한다. 이 방법은 에칭 소스 기체로부터 플라즈마를 형성하는 단계를 또한 포함한다. 이 방법은 플라즈마로 기판의 산화물층까지 에칭을 실행하는 단계를 추가로 포함하고, 이때 에칭은 하부층 상에서 정지되며, 이 하부층은 실리콘층과 텅스텐 기반층 중 하나이다.
발명은, 또다른 실시예에서, 에칭 중 유도적으로 연결된 플라즈마 공정 챔버의 정전 척에 배치되는 기판의 하부층 위에 배치되는 산화물층의 특징부를, 포토레지스트 마스크를 이용하여 에칭하는 방법에 관한 것이다. 이 방법은 CH2F2, C4 F8, O2를 포함하는 에칭 소스 기체를 플라즈마 공정 챔버로 흐르게 하는 과정을 포함한 다. 이 방법은 에칭 소스 기체로부터 플라즈마를 형성하는 단계를 또한 포함한다. 이 방법은 플라즈마로 기판의 산화물층을 통한 에칭을 추가로 포함하고, 이 에칭은 하부층에서 정지되며, 이 하부층은 실리콘층이나 텅스텐 기반 층 중 하나이며, 이때 플라즈마 공정 챔버는 온도에 따라 제어되는 상부 전극을 포함하고, 상부 전극과 정전 척간의 거리는 에칭중 10cm이다.
발명은, 또 하나의 실시예에서, 포토레지스트 마스크를 이용하여 산화물층의 특징부를 에칭하는 방법에 관한 것이다. 이때 상기 산화물층은 유도적으로 연결되는 플라즈마 공정 챔버에서 기판의 하부층 위에 배치된다. 이 방법은 C3H3F5, C4F8, O2를 포함하는 에칭 소스 기체를 플라즈마 공정 챔버로 흐르게하는 단계를 포함한다. 이 방법은 에칭 소스 기체로부터 플라즈마를 형성하는 단계를 또한 포함한다. 이 방법은 기판의 산화물층을 따라 플라즈마로 에칭하는 단계를 추가로 포함하고, 이때 에칭은 하부층 상에서 정지하고, 이 하부층은 실리콘층이거나 TiN층 중 하나이다.
다른 하나의 실시예에서, 발명은 포토레지스트 마스크를 이용하여 산화물층의 특징부를 에칭하는 방법에 관한 것이다. 이때 산화물층은 기판의 하부층 위에 배열되고, 기판은 에칭중 유도적으로 연결되는 플라즈마 공정 챔버의 정전 척에 배치된다. 이 방법은 C3H3F5, C4F8, O2를 포함하는 에칭 소스 기체를 플라즈마 공정 챔버로 흐르게하는 단계를 포함한다. 이 방법은 에칭 소스 기체로부터 플라즈마를 형성하는 단계를 또한 포함한다. 이 방법은 기판의 산화물층을 따라 플라즈마로 에칭 하는 단계를 추가로 포함하고, 이때 에칭은 하부층 상에서 정지하고, 이 하부층은 실리콘층이거나 TiN층 중 하나이다. 이때 플라즈마 공정 챔버는 온도에 의해 제어되는 상부 전극을 포함하고, 상부 전극과 정전 척간의 거리는 에칭 중 약 10cm이다.
도 1a는 전형적인 반도체 IC 제작 중 형성되는 일부층을 나타내는 적층구조의 단면도.
도 1b는 산화물층을 따라 접점 구멍이 에칭된 후 도 1a와 동일한 적층 구조의 도면.
도 2는 창의적 에칭 과정에 적절히 사용될 수 있는 플라즈마 반응기의 단순화된 도면.
도 3a는 CH2F2/C4F8/O2 에칭 소스 기체를 사용하는 창의적인 에칭 공정을 이용하여 에칭되기 전에 산화물층을 포함하는 적층 구조의 단면도.
도 3b는 CH2F2/C4F8/O2 에칭 소스 기체를 사용하는 창의적인 에칭 공정을 이용하여 산화물층을 따라 접점 구멍이 에칭된 후 도 3a의 적층구조의 도면.
도 4a는 C3H3F5/C4F8/O2 에칭 소스 기체를 사용하는 창의적 에칭 공정을 이용하여 에칭되기 전에 산화물층을 포함하는 적층구조의 단면도.
도 4b는 C3H3F5/C4F8/O2 에칭 소스 기체를 사용하는 창의적 에칭 공정을 이용하여 산화물층을 따라 접점 구멍이 에칭된 후 도 4a의 적층구조의 도면.
도 5는 본 발명의 한 실시예에 따른 에칭 공정의 순서도.
본 발명의 한 태양에 따라, 플라즈마 공정 챔버에서 창의적인 에칭 소스 기체 화학물질로 산화물층을 에칭함으로서 높은 애스펙트비와 증가된 산화물-포토레지스트 선택도를 얻을 수 있다. 플라즈마 공정 챔버 내 척에 기판이 배치될 때 에칭이 일어난다. 일반적으로, 에칭 소스 기체는 챔버 내로 유입되고, 압력이 일정해진다. 압력이 안정된 후 플라즈마가 점화되어, 에칭 소스 기체로부터 이온을 발생시킨다. 그 후, 플라즈마는 안정되고, 이온은 기판을 향해 가속된다. 이 기판에서 이온들은 산화물층을 에칭한다. 앞서 언급한 바와 같이, 에칭부는 바이어, 접점 구멍, 트렌치로 사용될 수 있다.
한 실시예에서, 산화물층을 따라 하부 실리콘층까지 특징부를 에칭하기 위해 CH2F2/C4F8/O2의 에칭 소스 기체 화학물질이 사용된다. 여기서 공개되는 에칭 매개변수와 함께 CH2F2/C4F8/O2 화학 물질이 사용될 때, 에칭 과정은 포토레지스트 마스크와 하부 실리콘층에 양호한 선택도를 제공하면서 높은 애스펙트비로 산화물층에 작은 특징부를 생성한다. CH2F2/C4F8/O2의 에칭 소스 기체 화학 물질은 산화물층을 따라 하부 텅스텐 기반층까지 특징부를 에칭하기 위해 또한 사용될 수도 있다. 여기서 공개되는 에칭 매개변수와 함께 CH2F2/C4F8/O2 화학 물질이 사용될 경우, 포트레지스트 마스크와 하부 텅스텐 기반층에 대한 양호한 선택도를 또한 얻을 수 있다.
한 실시예에서, 산화물층을 따라 하부 실리콘층까지 특징부를 에칭하기 위해 C3H3F5/C4F8/O2의 에칭 소스 기체 화학 물질이 사용된다. 여기서 공개되는 에칭 매개변수와 함께 C3H3F5/C4F8/O2가 사용될 때, 에칭 공정은 포토레지스트 마스크와 하부 실리콘층에 양호한 선택도를 제공하면서 높은 애스펙트비로 산화물층에 작은 특징부를 생성한다. C3H3F5/C4F8/O2 에칭 소스 기체 화학물질은 산화물층을 따라 하부 TiN 층까지 특징부를 에칭하기 위해 또한 사용될 수 있다. 여기서 공개되는 에칭 매개변수와 함께 C3H3F5/C4F8/O2가 사용될 때, 포토레지스트 마스크와 하부 TiN층에 대한 양호한 선택도를 또한 얻을 수 있다.
선호되는 실시예에서, 본 발명은 수정된 TCP 9100 플라즈마 반응기에서 실현되며, 이 제품은 RAM RESEARCH CORPORATION 사의 제품이다. 도 2는 수정된 TCP 9100 플라즈마 반응기의 단순화된 도면이다. 플라즈마 반응기(100)는 플라즈마 공정 챔버(102)를 포함한다. 챔버(102)는 양극화된 알루미늄으로 제작되는 것이 선호된다. 챔버(102) 위에는 유도 전극(104)(코일로 나타남)이 배치된다. 유도 전극(104)은 제 1 RF 전원(106)에 의해 정합망(도 2에 도시되지 않음)을 통해 전력을 공급받는다.
일반적으로, 기체 분배판이나 샤워 헤드(108)가 챔버(102) 내에 제공된다. 샤워 헤드(108)는 질화실리콘이나 그외 다른 적절한 물질로 만들어지는 것이 선호되며, 에칭 소스 기체와 같은 기체성 소스 물질을 샤워헤드(108) 및 기판(110) 사이 RF 유도 플라즈마 영역으로 분사하기 위한 다수의 구멍을 포함한다. 기체 소스 물질은 챔버 자체의 벽에 구축된 포트로부터 또한 분사될 수 있다. 기판(110)은 챔 버(102) 내에 삽입되어 척(112) 위에 배치된다. 이 척(112)은 하부 전극으로 작용하고, 제 2 RF 전원(114)에 의해 바이어스되는 것이 선호된다. 척(112)은 하부 전극 주위로 배치되는 포커스 링(도시되지 않음)을 포함할 수 있다. 이 포커스 링은 질화실리콘이나 질화실리콘과 탄화실리콘의 조합으로 만들어지는 것이 선호된다. 척(112)은 예를 들어 ESC(정전) 척을 나타낼 수 있고, 정전 척은 전기력으로 기판(110)을 척의 표면에 고정시킨다.
헬륨 냉각 기체가 척(112)과 기판(110) 사이에 어떤 압력(한 실시예에서 약 20토르) 하에 삽입되어, 균일하고 반복가능한 에칭 결과를 보장하기 위해 처리 과정 중 기판 온도를 정확하게 제어하는 열전달 매질로 작용한다. 플라즈마 에칭중, 챔버(102) 내의 압력은 에칭 중 0 mTorr에서 30 mTorr까지와 같이 포트(116)를 통해 부산물을 배출함으로서 낮게 유지되는 것이 선호된다. 에칭에 적절한 챔버 온도를 유지하기 위해 다수의 히터(도시되지 않음)가 제공될 수도 있다. 전기 경로의 접지 제공을 위해, 챔버(102)의 챔버 벽이 통상적으로 접지된다.
본 발명의 한 실시예에서, 플라즈마 반응기(100) 내에서 샤워 헤드(상부 전극)(108)의 하부면과 척(하부 전극)(112)의 상부면 사이의 간격이 에칭 중에 10cm로 설정되는 것이 선호된다. 기판(110)과 접촉하기 전에, 고리형으로 유도된 플라즈마를 균일한 플라즈마로 확산시키게 하는 더 큰 챔버 공간을 제공하는 효과가 큰 간격에 의해 나타난다고 알려져 있다. 따라서, 척(112)과 샤워 헤드(108)간 간격이 플라즈마의 균일성을 향상시킬 수 있고, 특히 10cm이하의 간격에서도 적용될 수 있다. 균일한 플라즈마는 기판(110)의 중심 영역으로부터 기판(110)의 변부까지 보다 균일한 에칭을 발생시킨다.
플라즈마 반응기(100)는 유도 전극(104)의 온도를 제어하기 위해 유도 전극(104)의 안테나를 통해 글리콜이나 이온제거된 물과 같은 냉매를 순환시키는 장비를 또한 포함하는 LAM RESEARCH사의 TCP 9100 반응기에 바탕한, 수정된 설계 장비이다. 안테나는 샤워 헤드(108)와 물리적으로 접촉하는 유전체 윈도에 연결된다. 냉매는 냉각 장치(chiller)에 의해 순환된다. 이러한 수정형 플라즈마 공정 시스템에 의해 생성되는 에칭은 현재의 비수정 플라즈마 공정 시스템(온도 제어 메카니즘용 설비를 포함하지 않음)에 의해 생성되는 에칭에 비해 일부 에칭에 대해 보다 재생이 용이한 것으로 판명된다.
비수정 플라즈마 공정 시스템의 온도 제어 결여는 시간에 따른 산화물 에칭 특성에 불필요한 타격을 가하고, 재생산 불량의 문제점을 가진다. 샤워 헤드(108)의 온도는 앞서 언급한 온도 제어 메카니즘에 의해 또한 제어된다. 산화물 에칭 중, 챔버(102)에서 발생된 플라즈마로부터 일부 폴리머는 샤워 헤드(108)의 보다 찬 표면에서 응축된다. 에칭을 촉진시키고자 그외 다른 에칭 화학 물질과 통상적인 화학 물질이 사용될 때, 기판(110) 에칭 전면에 폴리머 부족이 생길 수 있다. 이 폴리머 부족은 폴리머 형성 및 산화물 에칭 사이 공지된 균형을 붕괴시키는 것으로 파악된다. 그러나 후에 설명되는 바와 같이, 본 발명의 화학 물질은 수정된 플라즈마 공정 시스템에서 최적의 에칭 특성을 제공한다.
도 2에서, 챔버(102)의 측부나 아래에 위치하는 터보몰레큘러 펌프(118)는 챔버(102) 내에 적절한 압력을 유지시킨다. 터보몰레큘러 펌프(118)는 플라즈마 반 응기(100)의 챔버(102) 아래에 위치하는 것으로 도시된다. 한 실시예에서, 터보몰레큘러 펌프(118)는 2000 리터/초의 용량을 가진다. 그러나 비용절감을 위해, 본 발명의 선호되는 실시예에 따른 수정형 플라즈마 반응기 설계는 약 1300 리터/초의 상대적으로 낮은 용량을 가지는 터보몰레큘러 펌프(118)를 사용한다. 높은 용량에 비해 상대적으로 저렴한 낮은 용량의 터보몰레큘러 펌프는 챔버 내부로부터 부산물 기체를 배출시키는 속도를 변화시킨다. 이 부산물은 에칭 공정에 해를 끼칠 수 있다. 이는 산화물 에칭에 요구되는 저압 범위로 압력을 유지하기 위해 챔버 내로 에칭 소스 기체를 흐르게 하는 속도가 또한 감소되어야 하기 때문이다. 아래에 기술되는 바와 같이 본 발명의 한가지 태양은 두 창의적인 화학물질을 이용하여 수정형 유도-연결 플라즈마 공정 반응기에서 작은 폭, 높은 애스펙트비, 타층에 대한 높은 선택도로 산화물 에칭을 실행시키는 적절한 매개변수를 찾는 과정을 포함한다.
플라즈마 공정 챔버로의 높은 총 유동 속도와 관련된 에칭 매개변수는 총 유동 속도가 감소할 때 실현되지 못할 수 있는 산화물 에칭 결과를 제공한다. 상기 총 유동 속도는 저압 유지를 위해 약 2000 리터/초의 고용량을 가지는 터보몰레큘러 펌프를 이용하여 수용될 수 있다. 앞서 언급한 바와 같이, 에칭 중 원하는 저압 범위 내로 챔버압을 유지하기 위해 유입과 유출 사이에 어떤 균형의 유지가 필요하기 때문에, 저용량 터보몰레큘러 펌프가 사용될 때 챔버 내로의 총 유동 속도는 감소한다.
고용량 챔버와 연계하여 저용량 펌프가 사용될 경우 추가적인 복잡화가 생긴다(예를 들어, 본 발명의 수정형 플라즈마 공정 반응기에서 행해지는 바와 같이 간 격을 키우는 등의 예). 이 경우에, 상대적으로 작은 체적의 플라즈마 챔버(한 예로, 척(112)과 샤워 헤드(108) 간의 간격이 10cm 미만이기 때문)와 상대적으로 고용량의 터보몰레큘러 펌프(가령, 약 2000 리터/초)를 이용하는 에칭 공정에서 상업적으로 가용한 에칭 속도 및 산화물 에칭 특성을 생성하는 공정 매개변수는 상대적으로 큰 체적의 플라즈마 챔버(예를 들어, 척(118)과 샤워 헤드(108) 간의 간격이 약 10cm이기 때문)와 상대적 저용량의 터보몰레큘러 펌프(가령, 1300 리터/초)를 사용하는 에칭 공정에서 구현될 때 수용가능한 에칭 속도와 산화물 에칭 특성을 제공하지 못할 수 있다. 한 실시예에서, 발명은 작은 폭, 높은 애스펙트비, 양호한 선택도를 얻으면서 산화물층의 특징부를 에칭하기 위해 상대적으로 큰 간격, 저온 상부 전극, 저용량 터보몰레큘러 펌프를 가지는 수정형 유도-연결 플라즈마 공정 반응기에서 새로운 화학물질을 이용하는 과정을 포함한다.
본 발명의 한 실시예에 따라,10:1의 애스펙트 비와 0.2-0.35 미크론 사이의 에칭 특징부 크기를 가지는 에칭 특징부를 형성하기 위해, CH2F2/C4F8 /O2를 포함하는 에칭 화학물질을 사용하는 창의적인 에칭 공정이 이용된다. 또한 창의적인 에칭 공정은 88도의 에칭 프로파일을 생성하고, 상대적으로 높은 약 5:1의 산화물-포토레지스트 선택도와 약 50:1의 산화물-실리콘 선택도를 유지한다. 에칭 프로파일은 산화물층의 상부면에 평행한 평면에 대해 에칭 측벽에 의해 형성되는 각도로 측정된다.
도 3a는 CH2F2/C4F8/O2를 포함하는 에칭 소스 기체 화학물질을 이용하는 창의 적 에칭 공정으로 에칭될 수 있는 전형적인 적층구조(20)를 도시한다. 패턴처리된 마스크 구멍(212)을 가지는 포토레지스트층(210)이 산화물층(214) 위에 배치된다. 산화물층(214)은 실리콘층(216)(단결정 또는 다결정)의 기판 위에 배치된다. 이 실리콘층(216)은 타겟 산화물층의 아래에 놓인다.
도 3b는 창의적인 에칭 공정을 이용하여 에칭이 달성된 후 도 3a의 적층구조(200)의 도면이다. 이 에칭 공정은 CH2F2/C4F8/O2 기반의 에칭 소스 기체를 이용한다. 패턴처리된 마스크 구멍(212)을 통하여, 에칭제는 산화물층(214)의 물질과 반응하여, 산화물층(212)의 에칭부(218)까지 에칭시킨다. 이 에칭 과정 중, 플라즈마는 에칭부(218)를 이방성으로 에칭하는 경향이 있다. 플라즈마는 포토레지스트층(210)의 일부를 초기 두께(점선 220)로부터 도시되는 최종 두께까지 침식시키는 경향이 또한 있다. 그러나 높은 산화물-포토레지스트 선택도로 인해, 일부 포토레지스트는 에칭이 필요하지 않은 산화물층 영역을 보호하기 위해 에칭 후에도 유지된다. 더욱이, 높은 산화물-실리콘 선택도는 하부 실리콘층(216) 상에서 에칭을 정지하게 한다.
CH2F2/C4F8/O2 기반의 에칭 소스 기체를 이용하는 창의적인 에칭 공정은 높은 산화물-텅스텐 선택도를 또한 가진다는 것이 발견되었다. 따라서, 하부층은 텅스텐 기반의 금속으로 형성될 수 있고, 창의적인 에칭 공정은 산화물층을 통한 에칭 후 그 위에서 효과적으로 정지될 것이다. 이러한 두가지 텅스텐 기반 금속은 W이거나 WSi이다.
본 발명의 한 실시예에 따라, 0.25 미크론의 에칭부 크기와 7:1보다 큰 애스펙트비를 가지는 에칭부를 형성하기 위해, C3H3F5/C4F8 /O2를 포함하는 에칭 화학 물질을 이용하는 창의적인 에칭 공정이 사용된다. 또한, 창의적인 에칭 공정은 상대적으로 높은 약 5;1의 산화물-포토레지스트 선택도와 약 50:1의 산화물-실리콘(단결정 또는 다결정) 선택도를 유지한다. 이 공정에 사용되는 화학 물질은 비독성, 비가연성, 낮은 반응성의 장점을 또한 제공한다.
도 4a는 C3H3F5/C4F8/O2를 포함하는 에칭 소스 기체 화학물질을 이용하는 창의적인 에칭 공정으로 에칭될 수 있는 전형적인 적층 구조(300)를 도시한다. 패턴처리된 마스크 구멍(312)을 가지는 포토레지스트층(310)은 산화물층(314) 위에 배치된다. 산화물층(314)은 실리콘층(316)(단결정 또는 다결정)을 가지는 기판 위에 배치되고, 상기 실리콘층(316)은 타겟 산화물층 아래에 놓인다.
도 4b는 C3H3F5/C4F8/O2 기반의 에칭 소스 기체를 이용하는 창의적 에칭 공정에서의 에칭 후 도 4a의 적층 구조(300)의 도면이다. 패턴처리된 마스크 구멍(312)을 따라, 에칭제가 산화물층(314) 물질과 반응하여 산화물층(312)의 에칭부(318)까지 에칭시킨다. 이 에칭 공정 중, 플라즈마는 에칭부(318)를 이방성으로 에칭하려는 경향이 있다. 플라즈마는 초기 두께(점선(320))로부터 최종 두께까지 포토레지스트층(310)의 일부를 침식시키는 경향을 또한 보인다. 그러나 높은 산화물-포토레지스트 선택도로 인해, 에칭이 필요하지 않은 산화물층의 영역을 보호하기 위해 에칭 후에도 일부 포토레지스트가 유지된다. 더욱이, 높은 산화물-실리콘 선택도는 도시되는 바와 같이 에칭이 하부 실리콘층(316) 위에서 정지하게 한다.
C3H3F5/C4F8/O2 기반의 에칭 소스 기체를 이용하는 창의적 에칭 공정은 높은 산화물-질화티타늄(TiN) 선택도를 또한 가진다는 것이 또한 발견되었다. 일부 공정에서, 질화물층이 확산 장벽으로 이용된다. 따라서, 하부층은 TiN으로 형성되고, 창의적인 에칭 공정은 산화물층을 따른 에칭후 그 위에서 효과적으로 정지된다. 한 실시예에서, 산화물-TiN 선택도는 약 20:1이다.
에칭 공정을 설명하기 위해, 도 5는 창의적 에칭 공정으로 산화물층을 에칭함에 있어 관련 단계의 순서도를 보여준다. 에칭전 기존 사전 에칭 단계가 실행된다(단계 500). 즉, 기판 및 플라즈마 반응기를 준비한다. 이 사전 에칭 단계는 공지된 공정이다. 일반적으로, 산화물층 에칭은 3단계로 이루어진다. 단계 1(502)은 압력을 안정시키고 에칭 소스 기체를 흐르게 한다. 에칭 소스 기체가 챔버 내로 유입되고, 특정 압력으로 안정화된다. 기체는 안정되면 단계 2가 시작된다. 단계 2(504)는 유도 전극에 연결된 제 1 RF 전원으로 플라즈마를 충돌시키는 과정을 포함한다. 점화된 플라즈마는 챔버 내의 특정 에칭 압력으로 안정화된다. 챔버압이 안정화된 후, 진정한 에칭 단계인 단계 3(506)이 실행된다. 에칭 단계 중, 기판을 향해 이온을 가속시키기 위해 하부 전극 위 바이어스 전력이 위치하는 것이 선호된다.
플라즈마는 기존 산화물층을 에칭하고 기존 종료 과정을 이용하여 종료된다. 그후, 기존 에칭후 공정(단계 508)이 실시될 수 있다. 이 에칭후 공정 단계는 공지 된 과정으로서, IC나 평판 디스플레이 제품을 제작하기 위한 추가 공정 단계를 포함할 수 있다.
본 발명의 두 예에서, 이산화규소 포함층(가령, TEOS, BPSG, PSG 등)과 같은 산화물층을 가지는 200nm 기판이 기존 수정형 TCP 9100 플라즈마 공정 시스템에서 에칭된다. 그러나, 본 발명은 이러한 특정 크기의 기판에 제한되지 않는다.
응용 #1
본 응용에서, 수정형 TCP 9100 플라즈마 에칭 반응기에서 CH2F2/C4F8 /O2 기반의 화학물질을 사용하는 에칭 공정을 이용하여 BPSG층이 에칭된다. 기판은 직영 200nm이고, 단결정 실리콘 하부층 위의 BPSG층의 두께는 4.0 미크론이다. 포토레지스트층의 두께는 6000-8000 옹스트롬이다. 하부 전극은 헬륨으로 냉각되고, 섭씨 20도의 온도에서 작동한다.
앞서 언급한 플라즈마 공정 반응기 시스템 내의 압력은 에칭 중 5-30 mTorr로 유지되는 것이 선호되고, 20-30mTorr가 더욱 선호되며, 가장 선호되는 값은 30mTorr이다. 상부 RF 전력은 에칭 중 500-2000 와트로 유지되는 것이 선호되고, 1200-1500 와트가 더 선호되며, 가장 선호되는 값은 1500 와트이다. 하부 전극 전력은 에칭 중 500-2000 와트가 선호, 700-1100 와트가 더욱 선호, 가장 선호값은 900 와트이다.
CH2F2의 유동 속도는 에칭 중 20-50 sccm이 선호, 40-50 sccm이 더욱 선호, 가장 선호값은 50 sccm이다. CH2F2의 유동 속도는 총 유동 속도의 10-50% 사이가 선호된다. C4F8의 유동 속도는 에칭 중 5-30sccm이 선호, 10-20 sccm이 더욱 선호, 20sccm이 가장 선호된다. CH2F2 유동 속도에 대한 C4F8 유동 속도의 비는 10-150% 사이가 선호되고, 40%가 가장 선호된다. C4F8 유동 속도는 총 유동의 5-30% 사이가 선호된다. O2의 유동 속도는 에칭 중 0-30 sccm이 선호, 10-20 sccm이 더욱 선호, 17 sccm이 가장 선호된다. CH2F2 유동 속도에 대한 O2 유동 속도의 비는 0-150%가 선호되고, 30%가 가장 선호된다. O2 유동 속도는 총 유동 속도의 0-30% 사이가 선호된다. 앞서 기술된 에칭 소스 기체는 아르곤과 같은 희석 기체를 포함할 수 있다.
그러나, 더 큰 기판이 사용될 때와 같이 성분 소스 기체의 유동 속도가 필요한 대로 변화될 수 있다. 따라서, 여러 성분 기체간의 상대적 유동 속도가 중요하며, 각 성분 기체의 절대 유동 속도는 다른 기판 크기를 수용하기 위해 필요한 대로 수정될 수 있다.
앞서 공개된 에칭 매개변수와 화학물질을 이용하여 기판이 에칭될 때, 10:1보다 큰 애스펙트비(2.4 미크론과 4 미크론 깊이에 대해 0.2 미크론과 0.35 미크론의 특징부 크기)를 얻는다. 또한, 에칭 프로파일이나 에칭 속도에 악영향을 미치지 않으면서 5:1의 산화물-포토레지스트 선택도를 얻을 수 있다. 실제로, 생성되는 에칭 프로파일은 88도의 가늘어짐을 가진다.
응용 #2
본 응용에서, 수정형 TCP 9100 플라즈마 에칭 반응기에서 C3H3F5/C4 F8/O2 기반의 화학물질을 사용하는 에칭 공정을 이용하여 TEOS층이 에칭된다. 기판 직경은 200 nm이고, TiN 하부층 위의 TEOS층의 두께는 1.0 미크론이다. 포토레지스트층의 두께는 8000-10000 옹스트롬이다. 하부 전극은 헬륨으로 냉각되고, 섭씨 20도의 온도에서 작동한다.
앞서 언급한 플라즈마 공정 반응기 시스템 내의 압력은 에칭 중 5-30 mTorr로 유지되는 것이 선호되고, 20-30mTorr가 더욱 선호되며, 가장 선호되는 값은 30mTorr이다. 상부 RF 전력은 에칭 중 500-2000 와트로 유지되는 것이 선호되고, 1200-2000 와트가 더 선호되며, 가장 선호되는 값은 1700 와트이다. 하부 전극 전력은 에칭 중 500-2000 와트가 선호, 1200-2000 와트가 더욱 선호, 가장 선호값은 1700 와트이다.
C3H3F5의 유동 속도는 에칭 중 5-30 sccm이 선호, 10-20 sccm이 더욱 선호, 가장 선호값은 20 sccm이다. C3H3F5의 유동 속도는 총 유동 속도의 5-30% 사이가 선호된다. C4F8의 유동 속도는 에칭 중 5-30sccm이 선호, 5-15 sccm이 더욱 선호, 8sccm이 가장 선호된다. C3H3F5 유동 속도에 대한 C4F8 유동 속도의 비는 10-300% 사이가 선호되고, 50%가 가장 선호된다. C4F8 유동 속도는 총 유동의 0-30% 사이가 선호된다. O2의 유동 속도는 에칭 중 0-30 sccm이 선호, 10-20 sccm이 더욱 선호, 15 sccm이 가장 선호된다. C3H3F5 유동 속도에 대한 O2 유동 속도의 비는 10-300%가 선 호되고, 50%가 가장 선호된다. O2 유동 속도는 총 유동 속도의 0-30% 사이가 선호된다. 앞서 기술된 에칭 소스 기체는 아르곤과 같은 희석 기체를 포함할 수 있다.
그러나, 더 큰 기판이 사용될 때와 같이 성분 소스 기체의 유동 속도가 필요한 대로 변화될 수 있다. 따라서, 여러 성분 기체간의 상대적 유동 속도가 중요하며, 각 성분 기체의 절대 유동 속도는 다른 기판 크기를 수용하기 위해 필요한 대로 수정될 수 있다.
앞서 공개된 에칭 매개변수와 화학물질을 이용하여 기판이 에칭될 때, 7:1보다 큰 애스펙트비(1.8 미크론 깊이에 대해 0.25 미크론의 특징부 크기)를 얻는다. 또한, 에칭 프로파일이나 에칭 속도에 악영향을 미치지 않으면서 5:1의 산화물-포토레지스트 선택도를 얻을 수 있다. 또한, C3H3F5/C4F8 /O2의 기체 화학 물질은 약 20:1의 TiN 선택도를 생성한다. C3H3F5/C4F8/O2 의 기체 화학 물질의 또다른 구별되는 장점은 낮은 광역 워밍 전위(low global warming potential), 낮은 독성, 낮은 반응성, 비가연성에 있다.
다수의 하부층(실리콘, 텅스텐 기반 금속, TiN 등)과 포토레지스트에 높은 선택도를 제공하면서, 높은 애스펙트비를 가지는 작은 특징부를 산화물층을 따라 에칭하는 능력을 본 발명이 제공한다는 것이 관찰되었다. 본 발명은 에칭 프로파일 및 에칭 속도에 큰 악영향을 미치지 않으면서 7:1에서 10:1 이상의 범위의 애스펙트비를 얻으며 0.25 미크론 이하의 특징부 크기를 에칭할 수 있다. 공개되는 공정에서, 포토레지스트 선택도는 약 5:1까지 증가되었고, 한 실시예에서, TiN 선택도 는 약 20:1까지 증가되었다. 또한, 상부 전극과 기판 사이 간격을 키움으로서 플라즈마를 채우고 그 부피를 증가시킴으로서, 기판의 내부 변부로부터 외부 변부까지 균일한 에칭을 얻을 수 있었다.
C3H3F5/C4F8/O2
의 화학 물질의 추가적 장점은 이것이 환경친화적인 기체라는 점이다. 즉, 이 화학 물질에 추가 처리없이 대기로 안전하게 방출할 수 있는 것이다. 이 특징은 유독성 부산물 기체의 남용과 연관된 비용을 크게 감소시킨다.

Claims (68)

  1. 유도-연결 플라즈마 공정 챔버에서 포토레지스트 마스크를 이용하여 산화물층의 특징부를 에칭하는 방법으로서, 상기 산화물층은 기판의 하부층 위에 배치되고, 상기 방법은,
    - CH2F2, C4F8, O2를 포함하는 에칭 소스 기체를 상기 플라즈마 공정 챔버로 흐르게하고,
    - 상기 에칭 소스 기체로부터 플라즈마를 형성하며,
    - 상기 기판의 상기 산화물층을 따라 상기 플라즈마로 에칭을 실시하고, 이때 상기 에칭은 상기 하부층 상에서 정지되며, 상기 하부층은 실리콘층이나 텅스텐 기반층 중 하나인, 이상의 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 플라즈마 공정 챔버는 온도에 의해 제어되는 상부 전극을 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 플라즈마 공정 챔버는 상부 전극을 포함하고, 상기 기판은 상기 에칭 단계 중 정전 척 상에 배치되며, 상기 상부 전극과 상기 정전 척간의 거리는 약 10cm인 것을 특징으로 하는 방법.
  4. 제 1 항에 있어서, 상기 에칭 소스 기체는 CH2F2, C4F8, O2 로 구성되는 것을 특징으로 하는 방법.
  5. 제 1 항에 있어서, 상기 산화물층은 BPSG, PSG, TEOS로 구성되는 그룹으로부터 선택되는 물질로 이루어지는 것을 특징으로 하는 방법.
  6. 제 1 항에 있어서, 상기 포토레지스트 마스크는 6000-8000 옹스트롬 사이의 두께를 가지는 것을 특징으로 하는 방법.
  7. 제 1 항에 있어서, 상기 하부층은 상기 실리콘층인 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서, 상기 실리콘층은 단결정 실리콘 물질과 다결정 실리콘 물질 중 하나로 형성되는 것을 특징으로 하는 방법.
  9. 제 1 항에 있어서, 상기 에칭 소스 기체는 희석 기체를 포함하는 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서, 상기 희석 기체가 아르곤인 것을 특징으로 하는 방법.
  11. 제 1 항에 있어서, 상기 하부층은 상기 텅스텐-기반층인 것을 특징으로 하는 방법.
  12. 제 1 항에 있어서, 상기 텅스텐-기반층은 W층과 WSi층 중 하나인 것을 특징으로 하는 방법.
  13. 제 1 항에 있어서, 상기 특징부는 0.2-0.35 미크론 사이의 특징부 크기를 가지는 것을 특징으로 하는 방법.
  14. 제 1 항에 있어서, 상기 산화물층은 3-4 미크론 사이의 깊이를 가지는 것을 특징으로 하는 방법.
  15. 제 1 항에 있어서, 상기 CH2F2의 유동 속도에 대한 상기 C4F8의 유동 속도의 비는 10-150% 사이인 것을 특징으로 하는 방법.
  16. 제 1 항에 있어서, 상기 CH2F2의 유동 속도에 대한 상기 C4F8의 유동 속도의 비는 40%인 것을 특징으로 하는 방법.
  17. 상기 CH2F2의 유동 속도에 대한 상기 O2의 유동 속도의 비는 0-150% 사이인 것을 특징으로 하는 방법.
  18. 상기 CH2F2의 유동 속도에 대한 상기 O2의 유동 속도의 비는 30%인 것을 특징으로 하는 방법.
  19. 제 1 항에 있어서, 상기 CH2F2의 유동 속도는 총 유동의 10-50% 사이인 것을 특징으로 하는 방법.
  20. 제 1 항에 있어서, 상기 C4F8의 유동 속도는 총 유동의 5-30% 사이인 것을 특징으로 하는 방법.
  21. 제 1 항에 있어서, 상기 O2의 유동 속도는 총 유동의 0-30% 사이인 것을 특징으로 하는 방법.
  22. 유도-연결된 플라즈마 공정 챔버에서 포토레지스트 마스크를 이용하여 산화물층의 특징부를 에칭하는 방법으로서, 상기 산화물층은 기판의 하부층 위에 배치되고, 상기 기판은 상기 에칭 중 상기 플라즈마 공정 챔버의 정전 척에 배치되며, 상기 방법은,
    - CH2F2, C4F8, O2를 포함하는 에칭 소스 기체를 상기 플라즈마 공정 챔버로 흐르게하고,
    - 상기 에칭 소스 기체로부터 플라즈마를 형성하며,
    - 상기 기판의 상기 산화물층을 따라 상기 플라즈마로 에칭을 실시하고, 이때 상기 에칭은 상기 하부층 상에서 정지되며, 상기 하부층은 실리콘층이나 텅스텐 기반층 중 하나이고, 상기 플라즈마 공정 챔버는 온도에 의해 제어되는 상부 전극을 포함하고, 상기 상부 전극과 상기 정전 척간의 거리는 상기 에칭 중에 10cm인, 이상의 단계를 포함하는 것을 특징으로 하는 방법.
  23. 제 22 항에 있어서, 상기 하부층은 상기 실리콘층인 것을 특징으로 하는 방법.
  24. 제 22 항에 있어서, 상기 희석 기체는 아르곤인 것을 특징으로 하는 방법.
  25. 제 22 항에 있어서, 상기 하부층은 상기 텅스텐-기반층인 것을 특징으로 하는 방법.
  26. 제 25 항에 있어서, 상기 텅스텐-기반층은 W층과 WSi층 중 하나인 것을 특징으로 하는 방법.
  27. 제 22 항에 있어서, 상기 특징부는 0.2-0.35 미크론 사이의 특징부 크기를 가지는 것을 특징으로 하는 방법.
  28. 제 22 항에 있어서, 상기 산화물층은 3-4 미크론 사이의 두께를 가지는 것을 특징으로 하는 방법.
  29. 제 22 항에 있어서, 상기 CH2F2의 유동 속도에 대한 상기 C4F8의 유동 속도의 비는 10-100% 사이인 것을 특징으로 하는 방법.
  30. 제 22 항에 있어서, 상기 CH2F2의 유동 속도에 대한 상기 C4F8의 유동 속도의 비는 41%인 것을 특징으로 하는 방법.
  31. 상기 CH2F2의 유동 속도에 대한 상기 O2의 유동 속도의 비는 0-150% 사이인 것을 특징으로 하는 방법.
  32. 상기 CH2F2의 유동 속도에 대한 상기 O2의 유동 속도의 비는 30%인 것을 특징으로 하는 방법.
  33. 제 22 항에 있어서, 상기 CH2F2의 유동 속도는 총 유동의 10-50% 사이인 것을 특징으로 하는 방법.
  34. 제 22 항에 있어서, 상기 C4F8의 유동 속도는 총 유동의 5-30% 사이인 것을 특징으로 하는 방법.
  35. 제 22 항에 있어서, 상기 O2의 유동 속도는 총 유동의 0-30% 사이인 것을 특징으로 하는 방법.
  36. 유도-연결된 플라즈마 공정 챔버에서 포토레지스트 마스크를 이용하여 산화물층의 특징부를 에칭하는 방법으로서, 상기 산화물층은 기판의 하부층 위에 배열되며, 상기 방법은,
    - C3H3F5, C4F8, O2를 포함하는 에칭 소스 기체를 상기 플라즈마 공정 챔버로 흐르게하고,
    - 상기 에칭 소스 기체로부터 플라즈마를 형성하며,
    - 상기 기판의 상기 산화물층을 따라 상기 플라즈마로 에칭을 실시하고, 이때 상기 에칭은 상기 하부층 상에서 정지되며, 상기 하부층은 실리콘층이나 텅스텐 기반층 중 하나인, 이상의 단계를 포함하는 것을 특징으로 하는 방법.
  37. 제 36 항에 있어서, 상기 플라즈마 공정 챔버는 온도에 의해 제어되는 상부 전극을 포함하는 것을 특징으로 하는 방법.
  38. 제 36 항에 있어서, 상부 전극을 포함하고, 상기 기판은 상기 에칭 중 정전 척 위에 배치되며, 상기 상부 전극과 상기 정전 척 간의 거리는 10cm인 것을 특징으로 하는 방법.
  39. 제 36 항에 있어서, 상기 에칭 소스 기체는 C3H3F5, C4F8 , O2로 구성되는 것을 특징으로 하는 방법.
  40. 제 36 항에 있어서, 상기 산화물층은 BPSG, PSG, TEOS로 구성되는 그룹으로부터 선택된 물질을 포함하는 것을 특징으로 하는 방법.
  41. 제 36 항에 있어서, 상기 포토레지스트 마스크는 8000-10000 옹스트롬 사이의 두께를 가지는 것을 특징으로 하는 방법.
  42. 제 36 항에 있어서, 상기 하부층이 상기 실리콘층인 것을 특징으로 하는 방법.
  43. 제 42 항에 있어서, 상기 실리콘층은 단결정 실리콘 물질과 다결정 실리콘 물질 중 하나로 형성되는 것을 특징으로 하는 방법.
  44. 제 36 항에 있어서, 상기 에칭 소스 기체는 희석 기체를 포함하는 것을 특징으로 하는 방법.
  45. 제 44 항에 있어서, 상기 희석 기체는 아르곤인 것을 특징으로 하는 방법.
  46. 제 36 항에 있어서, 상기 하부층은 상기 TiN층인 것을 특징으로 하는 방법.
  47. 제 36 항에 있어서, 상기 특징부는 0.25 미크론 이하의 특징부 크기를 가지는 것을 특징으로 하는 방법.
  48. 제 36 항에 있어서, 상기 산화물층은 1.8 미크론의 깊이를 가지는 것을 특징으로 하는 방법.
  49. 제 36 항에 있어서, C3H3F5의 유동 속도에 대한 상기 C4F8 의 유동 속도의 비는 10-300% 사이인 것을 특징으로 하는 방법.
  50. 제 36 항에 있어서, C3H3F5의 유동 속도에 대한 상기 C4F8 의 유동 속도의 비는 50%인 것을 특징으로 하는 방법.
  51. 제 36 항에 있어서, C3H3F5의 유동 속도에 대한 상기 O2의 유동 속도의 비는 10-300% 사이인 것을 특징으로 하는 방법.
  52. 제 36 항에 있어서, C3H3F5의 유동 속도에 대한 상기 O2의 유동 속도의 비는 50%인 것을 특징으로 하는 방법.
  53. 제 36 항에 있어서, C3H3F5의 유동 속도는 총 유동의 5-30% 사이인 것을 특징으로 하는 방법.
  54. 제 36 항에 있어서, C4F8의 유동 속도는 총 유동의 0-30% 사이인 것을 특징으로 하는 방법.
  55. 제 36 항에 있어서, 상기 O2의 유동 속도는 총 유동의 0-30% 사이인 것을 특징으로 하는 방법.
  56. 유도-연결된 플라즈마 공정 챔버에서, 포토레지스트 마스크를 이용하여 산화물층의 특징부를 에칭하는 방법으로서, 상기 산화물층은 기판의 하부층 위에 배열되고, 상기 기판은 상기 에칭 중 상기 플라즈마 공정 챔버의 정전 척 상에 배치되며, 상기 방법은,
    - C3H3F5, C4F8, O2를 포함하는 에칭 소스 기체를 상기 플라즈마 공정 챔버로 흐르게하고,
    - 상기 에칭 소스 기체로부터 플라즈마를 형성하며,
    - 상기 기판의 상기 산화물층을 따라 상기 플라즈마로 에칭을 실시하고, 이때 상기 에칭은 상기 하부층 상에서 정지되며, 상기 하부층은 실리콘층이나 TiN층 중 하나이고, 상기 플라즈마 공정 챔버는 온도에 의해 제어되는 상부 전극을 포함하며, 상기 상부 전극과 상기 정전 척간의 거리는 상기 에칭 중에 10cm인, 이상의 단계를 포함하는 것을 특징으로 하는 방법.
  57. 제 56 항에 있어서, 상기 하부층이 상기 실리콘층인 것을 특징으로 하는 방법.
  58. 제 56 항에 있어서, 상기 희석 기체가 아르곤인 것을 특징으로 하는 방법.
  59. 제 56 항에 있어서, 상기 하부층이 상기 TiN층인 것을 특징으로 하는 방법.
  60. 제 56 항에 있어서, 상기 특징부는 0.25 미크론 이하의 특징부 크기를 가지는 것을 특징으로 하는 방법.
  61. 제 56 항에 있어서, 상기 산화물층의 두께가 1.8미크론인 것을 특징으로 하는 방법.
  62. 제 56 항에 있어서, C3H3F5의 유동 속도에 대한 상기 C4F8 의 유동 속도의 비는 10-300% 사이인 것을 특징으로 하는 방법.
  63. 제 56 항에 있어서, C3H3F5의 유동 속도에 대한 상기 C4F8 의 유동 속도의 비는 50%인 것을 특징으로 하는 방법.
  64. 제 56 항에 있어서, C3H3F5의 유동 속도에 대한 상기 O2의 유동 속도의 비는 10-300% 사이인 것을 특징으로 하는 방법.
  65. 제 56 항에 있어서, C3H3F5의 유동 속도에 대한 상기 O2의 유동 속도의 비는 50%인 것을 특징으로 하는 방법.
  66. 제 56 항에 있어서, C3H3F5의 유동 속도는 총 유동의 5-30% 사이인 것을 특징으로 하는 방법.
  67. 제 56 항에 있어서, C4F8의 유동 속도는 총 유동의 0-30% 사이인 것을 특징으로 하는 방법.
  68. 제 56 항에 있어서, 상기 O2의 유동 속도는 총 유동의 0-30% 사이인 것을 특징으로 하는 방법.
KR1020017007935A 1998-12-29 1999-12-28 유도-연결된 플라즈마 공정 시스템에서 고애스펙트비의미세 접점 에칭 공정 KR100702729B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/222,551 US6228774B1 (en) 1998-12-29 1998-12-29 High aspect ratio sub-micron contact etch process in an inductively-coupled plasma processing system
US09/222,551 1998-12-29

Publications (2)

Publication Number Publication Date
KR20010099887A KR20010099887A (ko) 2001-11-09
KR100702729B1 true KR100702729B1 (ko) 2007-04-03

Family

ID=22832679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017007935A KR100702729B1 (ko) 1998-12-29 1999-12-28 유도-연결된 플라즈마 공정 시스템에서 고애스펙트비의미세 접점 에칭 공정

Country Status (7)

Country Link
US (1) US6228774B1 (ko)
EP (1) EP1149407A2 (ko)
JP (1) JP2002533951A (ko)
KR (1) KR100702729B1 (ko)
IL (1) IL143992A (ko)
TW (1) TW502334B (ko)
WO (1) WO2000039839A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6828250B1 (en) * 2000-10-13 2004-12-07 Lam Research Corporation Process for etching vias in organosilicate glass materials without causing RIE lag
US7931820B2 (en) * 2000-09-07 2011-04-26 Daikin Industries, Ltd. Dry etching gas and method for dry etching
US6693042B1 (en) * 2000-12-28 2004-02-17 Cypress Semiconductor Corp. Method for etching a dielectric layer formed upon a barrier layer
DE10301291B3 (de) * 2003-01-15 2004-08-26 Infineon Technologies Ag Verfahren zum Einbringen von eine unterschiedliche Dimensionierung aufweisenden Strukturen in ein Substrat
US7344975B2 (en) 2005-08-26 2008-03-18 Micron Technology, Inc. Method to reduce charge buildup during high aspect ratio contact etch
EP2908345A1 (en) 2014-02-13 2015-08-19 IMEC vzw Contact formation in Ge-containing semiconductor devices
KR102333443B1 (ko) 2014-10-24 2021-12-02 삼성전자주식회사 반도체 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061117A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 콘택홀 형성방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214946A (en) * 1979-02-21 1980-07-29 International Business Machines Corporation Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant
US4568410A (en) * 1984-12-20 1986-02-04 Motorola, Inc. Selective plasma etching of silicon nitride in the presence of silicon oxide
JPH04239723A (ja) 1991-01-23 1992-08-27 Nec Corp 半導体装置の製造方法
US6238588B1 (en) 1991-06-27 2001-05-29 Applied Materials, Inc. High pressure high non-reactive diluent gas content high plasma ion density plasma oxide etch process
US5176790A (en) 1991-09-25 1993-01-05 Applied Materials, Inc. Process for forming a via in an integrated circuit structure by etching through an insulation layer while inhibiting sputtering of underlying metal
JP3271359B2 (ja) 1993-02-25 2002-04-02 ソニー株式会社 ドライエッチング方法
US5756222A (en) * 1994-08-15 1998-05-26 Applied Materials, Inc. Corrosion-resistant aluminum article for semiconductor processing equipment
US5935877A (en) * 1995-09-01 1999-08-10 Applied Materials, Inc. Etch process for forming contacts over titanium silicide
EP0777267A1 (en) 1995-11-28 1997-06-04 Applied Materials, Inc. Oxide etch process with high selectivity to nitride suitable for use on surfaces of uneven topography
JPH10199865A (ja) * 1996-10-30 1998-07-31 Agency Of Ind Science & Technol ドライエッチング用ガス組成物およびドライエッチング方法
JP4215294B2 (ja) * 1996-10-30 2009-01-28 独立行政法人産業技術総合研究所 ドライエッチング方法
TW403955B (en) 1996-10-30 2000-09-01 Agency Ind Science Techn Dry-etching method
JPH10177992A (ja) * 1996-12-16 1998-06-30 Sharp Corp 微細コンタクトホールのテーパエッチング方法
US5965463A (en) * 1997-07-03 1999-10-12 Applied Materials, Inc. Silane etching process
JP3380846B2 (ja) * 1997-11-05 2003-02-24 松下電器産業株式会社 半導体装置の製造方法
US5968278A (en) 1998-12-07 1999-10-19 Taiwan Semiconductor Manufacturing Company Ltd. High aspect ratio contact

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990061117A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 콘택홀 형성방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990061117 *

Also Published As

Publication number Publication date
US6228774B1 (en) 2001-05-08
EP1149407A2 (en) 2001-10-31
KR20010099887A (ko) 2001-11-09
IL143992A (en) 2005-11-20
IL143992A0 (en) 2002-04-21
WO2000039839A2 (en) 2000-07-06
WO2000039839A3 (en) 2000-11-23
TW502334B (en) 2002-09-11
JP2002533951A (ja) 2002-10-08

Similar Documents

Publication Publication Date Title
JP4657458B2 (ja) 低容量の誘電体層をエッチングするための技術
US6617257B2 (en) Method of plasma etching organic antireflective coating
US6211092B1 (en) Counterbore dielectric plasma etch process particularly useful for dual damascene
US6670278B2 (en) Method of plasma etching of silicon carbide
US7166535B2 (en) Plasma etching of silicon carbide
US6284149B1 (en) High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6630407B2 (en) Plasma etching of organic antireflective coating
KR100887911B1 (ko) 암모니아를 이용한 저유전율 유기 유전체 에칭 방법
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6991739B2 (en) Method of photoresist removal in the presence of a dielectric layer having a low k-value
US7329610B2 (en) Method of high selectivity SAC etching
US6297163B1 (en) Method of plasma etching dielectric materials
US20020142610A1 (en) Plasma etching of dielectric layer with selectivity to stop layer
US6432832B1 (en) Method of improving the profile angle between narrow and wide features
US6136722A (en) Plasma etching method for forming hole in masked silicon dioxide
KR20030087637A (ko) 유기계 절연막의 에칭 방법 및 이중 상감 방법
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
WO2001024230A2 (en) Techniques for improving etching in a plasma processing chamber
JP2002520848A (ja) 2ステップ自己整合コンタクトエッチング
KR100702729B1 (ko) 유도-연결된 플라즈마 공정 시스템에서 고애스펙트비의미세 접점 에칭 공정
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
US9384979B2 (en) Apparatus for the deposition of a conformal film on a substrate and methods therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120312

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee