CN105712291B - 斜槽刻蚀方法 - Google Patents

斜槽刻蚀方法 Download PDF

Info

Publication number
CN105712291B
CN105712291B CN201410737528.7A CN201410737528A CN105712291B CN 105712291 B CN105712291 B CN 105712291B CN 201410737528 A CN201410737528 A CN 201410737528A CN 105712291 B CN105712291 B CN 105712291B
Authority
CN
China
Prior art keywords
skewed slot
flow
lower electrode
lithographic method
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410737528.7A
Other languages
English (en)
Other versions
CN105712291A (zh
Inventor
李成强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201410737528.7A priority Critical patent/CN105712291B/zh
Publication of CN105712291A publication Critical patent/CN105712291A/zh
Application granted granted Critical
Publication of CN105712291B publication Critical patent/CN105712291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种斜槽刻蚀方法,其包括以下步骤:向反应腔室内通入SF6、O2和C4F8作为刻蚀气体,并开启上电极电源和下电极电源,以在硅片的待刻蚀表面上刻蚀斜槽;其中,下电极电源为低频电源;下电极电源的下电极功率、反应腔室的腔室压强以及SF6、O2和C4F8的流量的设置方式为:提高下电极功率、腔室压强和O2的流量,同时降低SF6和C4F8的流量,以使得斜槽的侧壁平直,同时提高刻蚀速率。

Description

斜槽刻蚀方法
技术领域
本发明涉及微电子技术领域,特别涉及一种斜槽刻蚀方法。
背景技术
随着MEMS器件和MEMS系统被越来越广泛地应用于汽车和消费电子领域,以及TSV通孔刻蚀(Through Silicon Etch)技术在未来封装领域的广阔前景,干法等离子体深硅刻蚀工艺逐渐成为MEMS加工领域及TSV技术中最炙手可热的工艺之一。硅槽的刻蚀工艺是一种常见的刻蚀工艺,基于不同的应用,对硅槽形貌的要求也不同。例如,在封装领域中,通常需要获得侧壁倾斜的硅槽形貌,以满足后续的其他工艺需求。通常,为了便于后道的PVD填充,一般要求硅槽侧壁的倾斜角度在56°左右,同时对硅槽侧壁的平直度也有一定要求,以保证器件的性能和稳定。
现有的斜槽刻蚀方法是采用SF6、C4F8和O2的混合气体作为刻蚀气体在硅片上单步刻蚀斜槽。其主要特点为:上电极电源和下电极电源均采用频率为13.56MHZ的高频射频源,且在腔室压强较低的条件下,通过采用较大的SF6和O2的流量比以及较小的偏压功率,实现斜槽的刻蚀形貌。典型的工艺参数为:腔室压强为50mT;SF6的气流量为500sccm;C4F8的气流量为100sccm;O2的气流量为30sccm;激励功率为2500W;偏压功率为10W。图1为采用现有的斜槽刻蚀方法获得的斜槽的电镜扫描图。由图1可知,上述斜槽刻蚀方法在实际应用中存在以下缺陷:
其一,由于现有的斜槽刻蚀方法采用较大的SF6和O2的流量比,即,SF6的流量相对较大,而O2的流量相对较小,导致SF6所起到的各向同性刻蚀作用较强,而O2所起到的侧壁保护作用较弱,从而造成获得的斜槽的侧壁不够平直。
其二,由于现有的斜槽刻蚀方法采用较低的腔室压强,导致气体的离化率较低、F离子的浓度较低,从而造成刻蚀速率较低,只有9μm/min。另外,由于C4F8的大量加入,这增强了其所起到的沉积作用,进一步降低了刻蚀速率。
其三,由于C4F8的大量加入,由其产生的CF基团自掩膜效应会使得斜孔侧壁粗糙。同时,较高的离子轰击能量也会使得斜孔侧壁粗糙。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一,提出了一种斜槽刻蚀方法,其不仅可以使获得的斜槽的侧壁光滑平直,而且还可以提高刻蚀速率,从而既满足了对斜槽的刻蚀形貌的要求,又提高了工艺效率。
为实现本发明的目的而提供一种斜槽刻蚀方法,包括以下步骤:
向反应腔室内通入SF6、O2和C4F8作为刻蚀气体,并开启上电极电源和下电极电源,以在硅片的待刻蚀表面上刻蚀斜槽;其中,
所述下电极电源为低频电源;所述下电极电源的下电极功率、所述反应腔室的腔室压强以及所述SF6、O2和C4F8的流量的设置方式为:提高所述下电极功率、腔室压强和O2的流量,同时降低所述SF6和C4F8的流量,以使得所述斜槽的侧壁平直,同时提高刻蚀速率。
优选的,所述低频电源的射频频率范围在350~450KHz,所述低频电源的脉冲频率的取值范围在500~1500Hz。
优选的,所述低频电源的射频频率为430KHz,所述低频电源的脉冲频率为1000Hz,所述低频电源的占空比为30%。
优选的,所述下电极功率的取值范围在20~40W。
优选的,所述下电极功率为30W。
优选的,所述腔室压强的取值范围在100~200mT,所述O2的流量的取值范围在100~200sccm,所述C4F8的流量的取值范围在10~50sccm,所述SF6的流量的取值范围在300~400sccm。
优选的,所述腔室压强的取值范围在120~150mT,所述O2的流量为150sccm,所述C4F8的流量为30sccm,所述SF6的流量为300sccm。
优选的,所述斜槽刻蚀方法所采用的冷却器温度为20~40℃。
优选的,所述斜槽刻蚀方法所采用的冷却器温度为20℃。
优选的,所述上电极电源的上电极功率的取值范围在2000~3000W。
本发明具有以下有益效果:
本发明提供的斜槽刻蚀方法,其采用SF6、O2和C4F8作为刻蚀气体,同时采用低频电源用作下电极电源,并相对于现有技术采用较高的下电极功率、腔室压强和较大的O2流量以及采用较低的SF6和C4F8的流量,也就是说,本发明提供的斜槽刻蚀方法在设置工艺参数时,相对于现有技术提高了下电极功率、腔室压强和O2的流量,同时减小了SF6和C4F8的流量。这样设置具有以下优势:
其一,由于采用低频电源用作下电极电源,其与高频电源相比,可以增大离子的运动能量,从而可以缩短离子运动至硅片表面的时间,进而可以提高刻蚀速率。
其二,通过采用较高的下电极功率,可以使侧壁表面上的副产物能够及时地脱离并排出,从而可以保证侧壁表面能够均匀地发生反应。
其三,由于较高的腔室压强可以提高等离子体的密度,从而可以提高刻蚀速率,进而可以提高工艺效率。同时,在高压条件下提高O2的流量,可以在提高刻蚀气体的离化率的同时,提高对侧壁的保护作用。另外,由于在O离子充足的条件下,可以增加在刻蚀过程中产生的SiOFx的数量,这可以使侧壁顶部的流场静止区和侧壁的中下部的横向刻蚀和纵向刻蚀达到一种平衡,从而可以使侧壁倾斜且平直。
其四,通过减小SF6流量,可以减弱各向同性刻蚀,从而有利于横向刻蚀和纵向刻蚀的平衡;与此同时,少量的C4F8既可以避免出现现有技术中因C4F8的大量加入而使得斜槽侧壁粗糙的问题,又可以有效避免侧壁顶部的表面弯曲的现象,从而可以使得侧壁更加平直。
因此,本发明提供的斜槽刻蚀方法,通过相对于现有技术提高下电极功率、腔室压强和O2的流量,同时减小SF6和C4F8的流量,不仅可以使获得的斜槽的侧壁光滑平直,而且还可以提高刻蚀速率,从而既满足了对斜槽的刻蚀形貌的要求,又提高了工艺效率。
附图说明
图1为现有的斜槽刻蚀方法获得的斜槽的扫描电镜图;以及
图2为本发明提供的斜槽刻蚀方法获得的斜槽的扫描电镜图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图来对本发明提供的斜槽刻蚀方法进行详细描述。
本发明提供的斜槽刻蚀方法包括以下步骤:向反应腔室通入刻蚀气体,同时开启上电极电源和下电极电源,上电极电源用于向反应腔室施加上电极功率,以使反应腔室内的刻蚀气体激发形成等离子体;下电极电源用于向硅片施加下电极功率,以使等离子体刻蚀硅片,直至在硅片的待刻蚀表面上形成具有预定刻蚀深度的斜槽。在实际应用中,通常采用电感耦合等离子体(Inductively Coupled Plasma,以下简称ICP)设备进行上述刻蚀工艺。
在进行刻蚀工艺之前,通常需要对刻蚀气体的种类和流量、上电极功率、下电极功率以及腔室压强等的工艺参数进行设置,用以控制斜槽的刻蚀形貌,以使其能够满足工艺要求。为了获得理想的斜槽刻蚀形貌,本发明提供的斜槽刻蚀方法所采用的以下工艺参数的设置方式相对于现有技术不同。
具体地,本发明提供的斜槽刻蚀方法与现有技术相比,其区别在于:下电极电源为低频电源;刻蚀气体包括SF6、O2和C4F8;下电极电源的下电极功率、反应腔室的腔室压强以及SF6、O2和C4F8的流量的设置方式为:提高下电极功率、腔室压强和O2的流量,同时降低SF6和C4F8的流量,这样设置具有以下优势:
其一,由于采用低频电源用作下电极电源,其与高频电源相比,可以增大离子的运动能量,从而可以缩短离子运动至硅片表面的时间,进而可以提高刻蚀速率。该低频电源的射频频率范围在350~450KHz,低频电源的脉冲频率的取值范围在500~1500Hz。优选的,低频电源的射频频率为430KHz,低频电源的脉冲频率为1000Hz,低频电源的占空比为30%。低频电源的占空比越大,低频电源向硅片施加下电极功率的时间就越长;反之,低频电源的占空比越小,低频电源向硅片施加下电极功率的时间就越短。这里,优选低频电源的占空比为30%,有利于刻蚀钝化平衡。
其二,在现有技术中,腔室压强通常在50mT以下,较低的腔室压强不仅会导致离子的密度较低,从而限制了刻蚀速率。与之相比,本申请的技术方案采用较高的腔室压强进行刻蚀工艺,较高的腔室压强会提高等离子体的密度,从而可以提高刻蚀速率,进而可以提高工艺效率。
此外,造成侧壁不平直的主要原因是:在刻蚀的过程中,侧壁顶部及掩膜底部会形成一个流场静止区,由于该流场静止区和侧壁的中下部的横向刻蚀和纵向刻蚀不同,导致反应物气体进入困难、生成物气体排出困难,从而造成气体滞留时间明显延长,进而使得侧壁顶部的各向同性刻蚀变得异常严重,最终出现侧壁不平直的现象。因此,可以通过控制横向刻蚀和纵向刻蚀的平衡,达到侧壁平直的目的。基于上述原理,通过在高压条件下提高O2的流量,可以在提高刻蚀气体的离化率的同时,提高对侧壁的保护作用。另外,由于在O离子充足的条件下,可以增加在刻蚀过程中产生的SiOFx的数量,这可以使侧壁顶部的流场静止区和侧壁的中下部的横向刻蚀和纵向刻蚀达到一种平衡,从而可以使侧壁倾斜且平直。优选的,腔室压强的取值范围在100~200mT;O2的流量的取值范围在100~200sccm。进一步优选的,腔室压强的取值范围在120~150mT,O2的流量为150sccm。腔室压强和O2的流量在上述范围内取值,可以达到提高刻蚀速率以及使侧壁倾斜且平直的作用。
其三,通过采用较高的下电极功率,可以使侧壁表面上的副产物能够及时地脱离并排出,从而可以保证侧壁表面能够均匀地发生反应。另外,优选的,下电极功率的取值范围在20~40W,优选为30W。下电极功率通过在该范围内取值,可以起到控制侧壁中下部平直,以及控制侧壁角度的作用。
其四,通过减小SF6流量,可以减弱各向同性刻蚀,从而有利于横向刻蚀和纵向刻蚀的平衡;与此同时,少量的C4F8既可以避免出现现有技术中因C4F8的大量加入而使得斜槽侧壁粗糙的问题,而且由于解离的C4F8可以形成链状大分子聚合物,该聚合物附着在侧壁表面,可以有效避免侧壁顶部的表面弯曲的现象,从而可以使得侧壁更加平直。优选的,C4F8的流量的取值范围在10~50sccm,优选为30sccm;SF6的流量的取值范围在300~400sccm,优选为300sccm。
另外,本发明提供的斜槽刻蚀方法所采用的冷却器温度(冷却器控制硅片的温度)为20~40℃,优选为20℃。在该范围内取值的好处在于:较高的冷却器温度有利于使氟基与硅片的化学反应速率加快,从而不仅可以提高刻蚀速率,而且还有利于生成物的排出。
下面采用本发明提供的斜孔刻蚀方法进行刻蚀实验。具体地,该刻蚀实验所采用的工艺参数具体为:
下电极电源为低频电源,该低频电源的射频频率为430KHz,所述低频电源的脉冲频率为1000Hz,所述低频电源的占空比为30%。该下电极电源的下电极功率为30W。腔室压强为120mT;上电极功率为2500W;SF6的流量为300sccm;O2的流量为150sccm;C4F8的流量为30sccm;冷却器温度为20℃;工艺时间为240s。
采用本发明提供的斜槽刻蚀方法以上述工艺参数进行刻蚀工艺,获得的斜槽的刻蚀形貌如图2所示。由图可以看出,本发明提供的斜槽刻蚀方法,通过相对于现有技术提高下电极功率、腔室压强和O2的流量,同时减小SF6和C4F8的流量,不仅可以使获得的斜槽的侧壁光滑平直,而且刻蚀速率还可以提高刻蚀速率,其可以达到20μm/min从而既满足了对斜槽的刻蚀形貌的要求,又提高了工艺效率。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (6)

1.一种斜槽刻蚀方法,其特征在于,包括以下步骤:
向反应腔室内通入SF6、O2和C4F8作为刻蚀气体,并开启上电极电源和下电极电源,以在硅片的待刻蚀表面上刻蚀斜槽;其中,
所述下电极电源为低频电源;
所述下电极电源的下电极功率、所述反应腔室的腔室压强以及所述SF6、O2和C4F8的流量的设置方式为:提高所述下电极功率、腔室压强和O2的流量,同时降低所述SF6和C4F8的流量,以使得所述斜槽的侧壁平直,同时提高刻蚀速率;
所述低频电源的射频频率范围在350~450KHz;
所述低频电源的脉冲频率的取值范围在500~1500Hz;
所述低频电源的占空比与加载下电极功率的时间成正相关关系;
所述下电极功率的取值范围在30~40W;
所述腔室压强的取值范围在100~200mT,所述O2的流量的取值范围在100~200sccm,所述C4F8的流量的取值范围在10~50sccm,所述SF6的流量的取值范围在300~400sccm。
2.如权利要求1所述的斜槽刻蚀方法,其特征在于,所述低频电源的射频频率为430KHz,所述低频电源的脉冲频率为1000Hz,所述低频电源的占空比为30%。
3.如权利要求1所述的斜槽刻蚀方法,其特征在于,所述腔室压强的取值范围在120~150mT,所述O2的流量为150sccm,所述C4F8的流量为30sccm,所述SF6的流量为300sccm。
4.如权利要求1所述的斜槽刻蚀方法,其特征在于,所述斜槽刻蚀方法所采用的冷却器温度为20~40℃。
5.如权利要求4所述的斜槽刻蚀方法,其特征在于,所述斜槽刻蚀方法所采用的冷却器温度为20℃。
6.如权利要求1所述的斜槽刻蚀方法,其特征在于,所述上电极电源的上电极功率的取值范围在2000~3000W。
CN201410737528.7A 2014-12-04 2014-12-04 斜槽刻蚀方法 Active CN105712291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410737528.7A CN105712291B (zh) 2014-12-04 2014-12-04 斜槽刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410737528.7A CN105712291B (zh) 2014-12-04 2014-12-04 斜槽刻蚀方法

Publications (2)

Publication Number Publication Date
CN105712291A CN105712291A (zh) 2016-06-29
CN105712291B true CN105712291B (zh) 2018-07-06

Family

ID=56144287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410737528.7A Active CN105712291B (zh) 2014-12-04 2014-12-04 斜槽刻蚀方法

Country Status (1)

Country Link
CN (1) CN105712291B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109326519B (zh) * 2018-09-11 2021-05-04 西安微电子技术研究所 一种倾角硅槽刻蚀工艺

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629237A (en) * 1994-10-24 1997-05-13 Taiwan Semiconductor Manufacturing Company Ltd. Taper etching without re-entrance profile
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
US6137135A (en) * 1997-08-08 2000-10-24 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating the same
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN102103996A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 沟槽mos器件制备中沟槽的制备方法
CN103021924A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法
CN103094297A (zh) * 2013-02-17 2013-05-08 中微半导体设备(上海)有限公司 Cmos图像传感器的制造方法及其所用的刻蚀方法
CN103811331A (zh) * 2012-11-08 2014-05-21 中微半导体设备(上海)有限公司 一种具有倾斜侧壁刻蚀孔的刻蚀方法
CN103915308A (zh) * 2012-12-31 2014-07-09 中微半导体设备(上海)有限公司 一种双射频脉冲等离子体的刻蚀方法及其刻蚀装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629237A (en) * 1994-10-24 1997-05-13 Taiwan Semiconductor Manufacturing Company Ltd. Taper etching without re-entrance profile
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
US6137135A (en) * 1997-08-08 2000-10-24 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating the same
US6849554B2 (en) * 2002-05-01 2005-02-01 Applied Materials, Inc. Method of etching a deep trench having a tapered profile in silicon
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN102103996A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 沟槽mos器件制备中沟槽的制备方法
CN103811331A (zh) * 2012-11-08 2014-05-21 中微半导体设备(上海)有限公司 一种具有倾斜侧壁刻蚀孔的刻蚀方法
CN103021924A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 浅沟槽隔离结构的形成方法
CN103915308A (zh) * 2012-12-31 2014-07-09 中微半导体设备(上海)有限公司 一种双射频脉冲等离子体的刻蚀方法及其刻蚀装置
CN103094297A (zh) * 2013-02-17 2013-05-08 中微半导体设备(上海)有限公司 Cmos图像传感器的制造方法及其所用的刻蚀方法

Also Published As

Publication number Publication date
CN105712291A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
CN107644812B (zh) 基片刻蚀方法
JP2002542623A (ja) 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法
CN103915330A (zh) 基片刻蚀方法
CN103578973A (zh) 氮化硅高深宽比孔的循环刻蚀方法
CN105185704A (zh) 深硅刻蚀方法
CN106504982B (zh) 一种基片的刻蚀方法
CN104952788B (zh) 一种斜孔刻蚀方法
CN105810582A (zh) 蚀刻方法
CN105712291B (zh) 斜槽刻蚀方法
CN110211870A (zh) 晶圆减薄方法
JP2015032597A (ja) プラズマエッチング方法
CN106960812B (zh) 斜孔刻蚀方法
CN104925739A (zh) 二氧化硅的刻蚀方法
CN105702569A (zh) 刻蚀方法
CN103531464B (zh) 氮化硅高深宽比孔的刻蚀方法
CN101789372A (zh) 一种含硅绝缘层的等离子刻蚀方法
CN108573867A (zh) 硅深孔刻蚀方法
CN105720002B (zh) 斜孔刻蚀方法
CN105565257B (zh) 斜孔刻蚀方法
CN105470193A (zh) 金属钼材料的刻蚀方法
CN103887164B (zh) 一种深硅刻蚀方法
CN104253017B (zh) 基片刻蚀方法
CN108133888B (zh) 一种深硅刻蚀方法
JP2007141918A (ja) ドライエッチング方法
CN105720003B (zh) 深硅孔刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

GR01 Patent grant
GR01 Patent grant