CN103578973A - 氮化硅高深宽比孔的循环刻蚀方法 - Google Patents
氮化硅高深宽比孔的循环刻蚀方法 Download PDFInfo
- Publication number
- CN103578973A CN103578973A CN201210265970.5A CN201210265970A CN103578973A CN 103578973 A CN103578973 A CN 103578973A CN 201210265970 A CN201210265970 A CN 201210265970A CN 103578973 A CN103578973 A CN 103578973A
- Authority
- CN
- China
- Prior art keywords
- etching
- hole
- gas
- silicon nitride
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 102
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 46
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 35
- 229920000642 polymer Polymers 0.000 claims abstract description 39
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 29
- 230000001590 oxidative effect Effects 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000010410 layer Substances 0.000 claims description 20
- 238000012876 topography Methods 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229920002313 fluoropolymer Polymers 0.000 claims description 15
- 238000010790 dilution Methods 0.000 claims description 13
- 239000012895 dilution Substances 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims description 6
- 238000000708 deep reactive-ion etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000004811 fluoropolymer Substances 0.000 claims description 3
- 230000001737 promoting effect Effects 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 23
- 230000008021 deposition Effects 0.000 abstract description 16
- 238000007865 diluting Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920006254 polymer film Polymers 0.000 description 3
- 238000013064 process characterization Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000013000 chemical inhibitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种氮化硅薄膜高深宽比孔的循环刻蚀方法，步骤一通过干法等离子体工艺采用碳氟基气体进行氮化硅薄膜的刻蚀并形成孔，同时生成聚合物沉积在所述孔的底部及侧壁；步骤二再向刻蚀腔体内通入氧化性气体及稀释性气体，既可控制深孔侧壁上的碳氟聚合物的沉积量、又可去除已沉积在深孔底部的聚合物以保证刻蚀可以继续进行，重复进行上述两步骤直至所述孔的刻蚀形貌达到要求。当增加步骤一中的碳氟基气体从而增加聚合物的量时，孔的形貌为略倾斜；当增加步骤二中的氧化性气体时，孔的形貌为陡直；通过将参数调节到介于上述二者之间时，即可根据需求而获得不同的孔的刻蚀形貌。
Description
技术领域
本发明属于半导体集成电路制造领域，更具体地说，涉及一种氮化硅薄膜高深宽比孔的循环刻蚀方法。
背景技术
氮化硅在超大规模半导体集成电路制造中有广泛的用途，诸如刻蚀阻挡层，电绝缘介质层，抗反射层，或者作为刻蚀其他半导体材料的硬掩摸，等等。
对于氧化硅、氮化硅薄膜的孔刻蚀，一般采用碳氟基气体如CF4、CHF3、CH2F2、CH3F、C4F8等来刻蚀，侧壁表面的陡直度是其中关键的参数。陡直度的控制主要在于调节聚合物的量，即O2和碳氟基化合物反应后侧壁上沉积的量的多少而定。对于高深宽比孔刻蚀来说，这个结果依赖于反应气体的中性原子或自由基及离子浓度的量，当然同时腔体本身的参数也是极重要的，如射频功率、腔体压力的大小等。
高深宽比孔的介质一般由二氧化硅制备而成，通常采取一步刻蚀方法。其大体步骤是：在定义好孔的关键尺寸(简称CD)后打开掩摸，转入氧化硅薄膜的刻蚀。通过氧化性气体如O2、CO等的搭配，以获得足够的刻蚀速度与聚合物量，并且不至于发生刻蚀停止。当前，在flash方面，氧化硅的深孔刻蚀已经达到了40∶1以上的深宽比，随之亦出现了许多新的问题，如ARDE(深宽比依赖效应)、由于掩摸或光阻荷电导致的离子轨迹畸变引起的深孔异变，比较典型的如弧形(bow)效应。
氮化硅孔刻蚀在半导体集成电路制造中涉及的还不多，只有一些较少的应用，如在DRAM。从材料上来讲，氮化硅的生长、制备一般采用PECVD及LPCVD的方式，其与氧化硅相比，氮化硅的键能较低，易于打开，所以氮化硅刻蚀更多的依赖于化学反应，而非高能离子的轰击。由于氮化硅在采用碳氟基气体刻蚀时，易于产生聚合物，并且在深孔中难于去除，极易影响深孔的陡直度及CD的大小。因此，当需要制备深宽比为5∶1(CD在100nm左右)以上的深孔时，聚合物在侧壁沉积的量的多少至关重要，它决定刻蚀的形貌及反应的进程。如果聚合物太少，则难以获得理想的刻蚀形貌，并且选择比低，难以控制孔的关键尺寸CD的大小；然而，如果深孔中沉积太多的碳氟聚合物薄膜，则将对侧壁及底部起到化学抑制剂的作用，会导致刻蚀中止。
因此，需要一种能够控制深孔中碳氟聚合物沉积量的氮化硅薄膜的孔刻蚀方法。
发明内容
本发明的目的是克服现有技术的缺陷，提供一种氮化硅薄膜高深宽比孔的循环刻蚀方法，既可控制深孔侧壁上的碳氟聚合物的沉积量、又可去除已沉积在深孔底部的聚合物以保证刻蚀可以继续进行，进而能够调节孔的刻蚀形貌。
实现本发明目的的技术方案是：
一种氮化硅高深宽比孔的循环刻蚀方法，首先将已经形成半导体所需图形的氮化硅薄膜的半导体器件放入刻蚀腔体内，接着还包括如下步骤：步骤一、向所述刻蚀腔体内通入碳氟基气体，采用干法等离子体工艺进行氮化硅薄膜的刻蚀并形成孔，同时生成碳氟聚合物沉积在所述孔的底部及侧壁。步骤二、关闭步骤一的气体，再向所述刻蚀腔体内通入氧化性气体，采用等离子体处理工艺去除所述孔的底部及侧壁上的碳氟聚合物。重复进行上述两步骤，直至所述孔的刻蚀形貌达到要求。
所述步骤二中，所述孔的底部的碳氟聚合物被所述氧化性气体轰击并反应掉，而所述侧壁上的碳氟聚合物则会保留一部分。
当增加步骤一中的碳氟基气体流量从而增加聚合物的量、同时降低步骤二中的氧化性气体流量时，所述孔的形貌为略倾斜；当降低步骤一中的碳氟基气体流量从而减少聚合物的量、同时增加步骤二中的氧化性气体流量时，所述孔的形貌为陡直；通过将参数调节到介于上述二者之间时，即可根据需求而获得不同的孔的刻蚀形貌。
所述步骤一在通入碳氟基气体的同时还通入用于提升刻蚀速度的氧化性气体、和/或通入用于形成稳定的等离子体的稀释性气体；所述步骤二在通入氧化性气体的同时还通入用于形成稳定的等离子体的稀释性气体。
所述碳氟基气体选自CHF3、CH2F2及CH3F中至少其一；所述氧化性气体选自CO、O2中至少其一；所述稀释性气体为Ar。
刻蚀陡直形貌的高深宽比孔时，采用LAM Exelan HPt的刻蚀设备，采用双射频系统，高频系统为27MHz，低频系统为2MHz，步骤一，腔体压力保持在80mt，30sccm CH2F2，高低频功率选择1000W/200W；步骤二，腔体压力保持在90mt，20sccm O2，高低频功率选择1000W/200W；或者：
刻蚀陡直形貌的高深宽比孔时，采用中微半导体Primo-DRIE的刻蚀设备，采用双射频系统，高频系统为27MHz，低频系统为2MHz，其中步骤一，腔体压力保持在10-100mt，优选50mt，90sccm CH2F2，500sccm Ar，高低频功率选择800W/1200W；步骤二，腔体压力保持在10-100mt，优选50mt，120sccm O2，高低频功率选择800W/1000W。
刻蚀略倾斜形貌的高深宽比孔时，采用LAM Exelan HPt的刻蚀设备，采用双射频系统，高频系统为27MHz，低频系统为2MHz，步骤一，腔体压力保持在80mt，将CH2F2的流量增大到35sccm，高低频功率选择1000W/200W；步骤二，腔体压力保持在90mt，将O2的流量降低到15sccm，高低频功率选择1000W/200W；或者：
刻蚀略倾斜形貌的高深宽比孔时，采用中微半导体Primo-DRIE的刻蚀设备，采用双射频系统，高频系统为27MHz，低频系统为2MHz，步骤一，腔体压力保持在80mt，将CH2F2的流量增大到100sccm，高低频功率选择1000W/200W；步骤二，腔体压力保持在90mt，将O2的流量降低到100sccm。
在一个实施例中，步骤一还通入8sccm O2，以及500sccm Ar；步骤二还通入500sccm Ar。
所述半导体器件为单层结构，步骤一的刻蚀停止在硅衬底上；或者所述半导体器件为多层结构，步骤一的刻蚀停止在介电层之上或之下。介电层的材质可以是氧化硅、硅或其他衬底。
本发明通过首先对氮化硅薄膜刻蚀并形成高深宽比孔、然后再对孔中聚合物去除这样两个步骤的多次循环，实现对氮化硅深孔的各向异性及快速刻蚀，既可控制深孔侧壁上的碳氟聚合物的沉积量、又可去除已沉积在深孔底部的聚合物以保证刻蚀可以继续进行，进而能够调节孔的刻蚀形貌。本方法适用于诸如动态随机存储器等半导体器件中。
附图说明
图1为本发明的流程图；
图2为本发明的一个实施例中的氮化硅薄膜刻蚀的循环曲线图；
图3为本发明实施例一的单层氮化硅薄膜的高深宽比孔的陡直刻蚀形貌截面图；
图4为本发明实施例二的单层氮化硅薄膜的高深宽比孔的略倾斜刻蚀形貌截面图；
图5本发明实施例三的多层结构氮化硅薄膜的高深宽比孔的刻蚀形貌截面图。
具体实施方式
以下结合附图并以具体实施方式为例，对本发明进行详细说明。但是，本领域技术人员应该知晓的是，本发明不限于所列出的具体实施方式，只要符合本发明的精神，都应该包括于本发明的保护范围内。
本发明的基本原理可参见图1的流程图；本发明的方法将传统的一步刻蚀分解为两步循环刻蚀：步骤一，采用干法等离子体工艺、使用碳氟基气体如CHF3、CH2F2及CH3F等，对氮化硅薄膜进行刻蚀并形成深孔，同时生成碳氟聚合物薄膜沉积在孔的侧壁及底部，从而对氮化硅形成各向异性的刻蚀；然后步骤二，采用氧化性气体O2、CO以及以及可选地还通入稀释性气体如Ar，用于去除已沉积在孔的底部和侧壁尤其是底部的聚合物，从而使得刻蚀可以继续进行。
通过这样两个步骤的不断循环，就可以调节聚合物的量，既可在深孔侧壁沉积足量的聚合物以获得理想的刻蚀形貌，又能保证深孔底部沉积的碳氟聚合物薄膜不过多而导致刻蚀中止。
如图2是为本发明的一个实施例中氮化硅薄膜刻蚀的循环曲线图，以CH2F2用作碳氟基气体为例，X轴为同步的时间轴，其中下图示意了若干个循环周期中循环交替的步骤一通入CH2F2与步骤二通入O2的流量，上图中的实线代表了深孔底部沉积的聚合物厚度随通入O2的变化曲线，而虚线则代表侧壁上沉积的聚合物厚度随通入O2的变化曲线。图2中的一个周期即1cycle，可设定为10秒(对应通入O2)+20秒(对应通入CH2F2)。通过对比可以看出，通入O2时，深孔底部沉积的聚合物厚度、以及侧壁上沉积的聚合物厚度都在减薄，尤其是底部沉积的聚合物减薄较为明显；而通入CH2F2时，深孔底部沉积的聚合物厚度、以及侧壁上沉积的聚合物厚度都在增厚。
本发明的氮化硅薄膜两步循环刻蚀而获得高深宽比孔的方法，首先将已经形成半导体所需图形的氮化硅薄膜的器件放入刻蚀腔体(图中未示)，然后包括如下二个步骤：
步骤一、采用干法等离子体工艺进行氮化硅薄膜的刻蚀，向刻蚀腔体中通入碳氟基气体，根据具体需要还可通入氧化性气体、稀释性气体以调节刻蚀速度及聚合物的厚度；其中碳氟基气体是主刻蚀气体，氧化性气体用于提升刻蚀速度及去除刻蚀过程中生成的聚合物量，稀释性气体用于激发等离子体，形成稳定的等离子体及调控刻蚀速度。在这一过程中，碳氟基气体会刻蚀氮化硅薄膜并形成深孔，同时也会在孔侧壁及底部沉积聚合物薄膜，即一边刻蚀一边沉积聚合物，两者同时进行，只是刻蚀占主导地位。
步骤二、关闭上述气体，通入氧化性气体、以及可选地还通入稀释性气体，采用氧化性气体如O2等离子体处理工艺进行孔中聚合物的去除，使得底部的聚合物被O2轰击并反应掉，而侧壁上则会保留一部分。
重复进行上述步骤一和步骤二，直至高深宽比孔的刻蚀形貌及孔径大小及深度达到要求。
本发明中，碳氟基气体可从CHF3、CH2F2及CH3F中选择；氧化性气体可从CO、O2中进行选择；稀释性气体为Ar。在本发明的某些实施例中，碳氟基气体、以及氧化性气体以及稀释性气体的选择可以分别在上述范围内只选其一，也可以都选；在本发明的优选实施例中，则分别只选其一。
本发明步骤一中的碳氟基气体CHF3、CH2F2及CH3F除了具有刻蚀氮化硅的作用外，更重要的是能够产生较多的含碳氟的聚合物薄膜并沉积在孔侧壁及底部，从而对氮化硅形成各向异性的刻蚀。步骤二中的氧化性气体CO、O2的主要作用是去除已沉积在底部的聚合物，从而使得刻蚀可以继续进行；同时氧化性气体对于已沉积在侧壁上的聚合物也有去除作用，可用于调节侧壁上沉积的碳氟聚合物的量。
本发明的氮化硅薄膜高深宽比孔的循环刻蚀方法，可以根据需要刻蚀出深孔的不同形貌，而不改变所刻蚀孔在其他方面的形貌特征。当增加步骤一中的碳氟基气体从而增加聚合物的量时，可产生略倾斜的深孔；当增加步骤二中的氧化性气体时，可形成较为陡直的深孔。因此，通过调节刻蚀设备的相应参数，将参数调节到介于上述二者之间时，即可根据需求而获得不同的深孔刻蚀形貌。
以下结合附图和具体实施例对上述方法作进一步详细说明。
实施例一、在单层氮化硅薄膜上刻蚀陡直形貌的高深宽比孔
图3为本发明实施例一的单层氮化硅薄膜的高深宽比孔的陡直刻蚀形貌截面图。该实施例首先要在已经形成基本半导体结构的衬底上采用PECVD沉积上一层氮化硅薄膜21，采用光阻作为掩摸20(视不同工艺节点的要求，有时可能还需要加上硬掩摸)，光刻出所需图形。然后在刻蚀腔体内通入刻蚀气体，采用射频功率激发，待等离子体稳定后，进行本发明的两个步骤的氮化硅刻蚀工艺。
本实施例一中，首先在步骤一通入碳氟基刻蚀气体CH2F2进行氮化硅薄膜的孔刻蚀并形成深孔，为了提升刻蚀速度也可同时通入一些O2；在这一刻蚀过程中，侧壁表面及深孔底部也将沉积上一层聚合物薄膜。然后，转入步骤二进行O2等离子体处理工艺，使得底部的聚合物被O2轰击并反应掉，而侧壁上则会保留一部分，从而可以保证图2所示的陡直刻蚀形貌。
由于刻蚀设备厂商众多，本发明的参数设定以LAM Exelan HPt的刻蚀设备为例。采用双射频系统，高频系统为27MHz主要用来产生等离子体，调节等离子体密度；低频系统为2MHz用于增强离子能量及轰击强度，提升刻蚀方向性。步骤一，腔体压力保持在80mt，30sccm CH2F2，在其他实施例中，这时还可通入氧化性气体及稀释性气体调节刻蚀速度及聚合物的厚度，如8sccm O2，500sccm Ar，高低频功率选择1000W/200W。步骤二，腔体压力保持在90mt，20sccm O2，高低频功率选择1000W/200W，500sccm Ar。
在其他实施例中，也可采用中微半导体Primo-DRIE的刻蚀设备，其中步骤一，腔体压力保持在10-100mt，优选50mt，90sccm CH2F2，500sccmAr，高低频功率选择800W/1200W。步骤二，腔体压力保持在10-100mt，优选50mt，120sccm O2，高低频功率选择800W/1000W，从而刻蚀出陡直的形貌。
实施例二、在单层氮化硅薄膜上刻蚀略倾斜形貌的高深宽比孔
图4为本发明实施例二的单层氮化硅薄膜的高深宽比孔的略倾斜刻蚀形貌截面图。因为对于高深宽比的刻蚀孔，图2所示的陡直的形貌会为后续的填充带来相当挑战。有时候为了随后的工艺，需要将底部的尺寸做的小一些，做出略倾斜的结果。实施例二同样首先要在已经形成基本半导体结构的衬底上采用PECVD沉积上一层氮化硅薄膜31，采用光阻作为掩摸30(视不同工艺节点的要求，有时可能还需要加上硬掩摸)，光刻出所需图形。然后在刻蚀腔体内通入刻蚀气体，采用射频功率激发，待等离子体稳定后，进行两个步骤的氮化硅刻蚀工艺。
图4的实施例二与实施例一不同之处在于，要在步骤一中通过调节碳氟基气体CH2F2的流量，如采用LAM Exelan HPt的刻蚀设备的话，增大到35sccm；如采用中微半导体Primo-DRIE的刻蚀设备的话，增大到100sccm，以此来增强聚合物在侧壁的沉积。同时降低步骤二中的O2的流量，如采用LAM Exelan HPt的刻蚀设备的话，降低到15sccm；如采用中微半导体Primo-DRIE的刻蚀设备的话，则降低到100sccm，使得侧向刻蚀降低，O2对于已沉积在侧壁上的聚合物的去除作用也随之减少；而底部沉积的聚合物可以在低频高功率下被轰击掉，所以不影响各向异性的刻蚀。最终，形成如图4所示略倾斜的刻蚀形貌。
通过实施例一和二的对比可见，当增加步骤一中的碳氟基气体流量从而增加聚合物的量、同时降低步骤二中的氧化性气体流量时，所述孔的形貌为略倾斜；当降低步骤一中的碳氟基气体流量从而减少聚合物的量、同时增加步骤二中的氧化性气体流量时，所述孔的形貌为陡直；通过将参数调节到介于上述二者之间时，即可根据需求而获得不同的孔的刻蚀形貌。
实施例三、在多层结构氮化硅薄膜上刻蚀高深宽比孔
图5本发明实施例三的多层结构氮化硅薄膜的高深宽比孔的刻蚀截面图。实施例三首先要在已经形成多层半导体结构的器件表面，采用PECVD沉积上一层氮化硅薄膜41，采用光阻作为掩摸40(视不同工艺节点的要求，有时可能还需要加上硬掩摸)，光刻出所需图形。然后在刻蚀腔体内通入刻蚀气体，采用射频功率激发，待等离子体稳定后，进行两个步骤的氮化硅刻蚀工艺。
工艺参数可以参照上述示例。根据要求可以停止在介电层42之上或之下。本实施例与实施例一和实施例二不同的是，实施例一与实施例二是单层结构，步骤一的刻蚀停止在硅衬底上，而实施例三涉及的是多层结构，步骤一的刻蚀停止在介电层42之上或之下，介电层42的材质可以是氧化硅或其他材料。
应该注意的是上述实施例是示例而非限制本发明，本领域技术人员将能够设计很多替代实施例而不脱离附后的权利要求书的范围。
Claims (10)
1.一种氮化硅高深宽比孔的循环刻蚀方法，首先将已经形成半导体所需图形的氮化硅薄膜的半导体器件放入刻蚀腔体内，其特征在于，所述方法接着还包括如下步骤：
步骤一、向所述刻蚀腔体内通入碳氟基气体，采用干法等离子体工艺进行氮化硅薄膜的刻蚀并形成孔，同时生成碳氟聚合物沉积在所述孔的底部及侧壁；
步骤二、关闭步骤一的气体，再向所述刻蚀腔体内通入氧化性气体，采用等离子体处理工艺去除所述孔的底部及侧壁上的碳氟聚合物；
重复进行上述两步骤，直至所述孔的刻蚀形貌达到要求。
2.如权利要求1所述方法，其特征在于，所述步骤二中，所述孔的底部的碳氟聚合物被所述氧化性气体轰击并反应掉，而所述侧壁上的碳氟聚合物则会保留一部分。
3.如权利要求1或2所述方法，其特征在于，当增加步骤一中的碳氟基气体流量从而增加聚合物的量、同时降低步骤二中的氧化性气体流量时，所述孔的形貌为略倾斜；当降低步骤一中的碳氟基气体流量从而减少聚合物的量、同时增加步骤二中的氧化性气体流量时，所述孔的形貌为陡直；通过将参数调节到介于上述二者之间时，即可根据需求而获得不同的孔的刻蚀形貌。
4.如权利要求3所述方法，其特征在于，所述步骤一在通入碳氟基气体的同时还通入用于提升刻蚀速度的氧化性气体、和/或通入用于形成稳定的等离子体的稀释性气体；所述步骤二在通入氧化性气体的同时还通入用于形成稳定的等离子体的稀释性气体。
5.如权利要求4所述方法，其特征在于，所述碳氟基气体选自CHF3、CH2F2及CH3F中至少其一；所述氧化性气体选自CO、O2中至少其一；所述稀释性气体为Ar。
6.如权利要求5所述方法，其特征在于，刻蚀陡直形貌的高深宽比孔时，采用LAM Exelan HPt的刻蚀设备，采用双射频系统，高频系统为27MHz，低频系统为2MHz，步骤一，腔体压力保持在80mt，30sccm CH2F2，高低频功率选择1000W/200W；步骤二，腔体压力保持在90mt，20sccm O2，高低频功率选择1000W/200W；或者：
刻蚀陡直形貌的高深宽比孔时，采用中微半导体Pr i mo-DRIE的刻蚀设备，采用双射频系统，高频系统为27MHz，低频系统为2MHz，其中步骤一，腔体压力保持在10-100mt，优选50mt，90sccm CH2F2，500sccmAr，高低频功率选择800W/1200W；步骤二，腔体压力保持在10-100mt，优选50mt，120sccm O2，高低频功率选择800W/1000W。
7.如权利要求5所述方法，其特征在于，刻蚀略倾斜形貌的高深宽比孔时，采用LAM Exelan HPt的刻蚀设备，采用双射频系统，高频系统为27MHz，低频系统为2MHz，步骤一，腔体压力保持在80mt，将CH2F2的流量增大到35sccm，高低频功率选择1000W/200W；步骤二，腔体压力保持在90mt，将O2的流量降低到15sccm，高低频功率选择1000W/200W；或者：
刻蚀略倾斜形貌的高深宽比孔时，采用中微半导体Pr i mo-DR I E的刻蚀设备，采用双射频系统，高频系统为27MHz，低频系统为2MHz，步骤一，腔体压力保持在80mt，将CH2F2的流量增大到100sccm，高低频功率选择1000W/200W；步骤二，腔体压力保持在90mt，将O2的流量降低到100sccm。
8.如权利要求6或7所述方法，其特征在于，步骤一还通入8sccm O2，以及500sccm Ar；步骤二还通入500sccm Ar。
9.如权利要求1所述方法，其特征在于，所述半导体器件为单层结构，步骤一的刻蚀停止在硅衬底上；或者
所述半导体器件为多层结构，步骤一的刻蚀停止在介电层之上或之下。
10.如权利要求9所述方法，其特征在于，所述介电层的材质可以是氧化硅、硅或其他衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210265970.5A CN103578973B (zh) | 2012-07-29 | 2012-07-29 | 氮化硅高深宽比孔的循环刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210265970.5A CN103578973B (zh) | 2012-07-29 | 2012-07-29 | 氮化硅高深宽比孔的循环刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103578973A true CN103578973A (zh) | 2014-02-12 |
| CN103578973B CN103578973B (zh) | 2017-09-05 |
Family
ID=50050491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210265970.5A Active CN103578973B (zh) | 2012-07-29 | 2012-07-29 | 氮化硅高深宽比孔的循环刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103578973B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733306A (zh) * | 2015-04-17 | 2015-06-24 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件刻蚀方法 |
| CN105390433A (zh) * | 2014-09-05 | 2016-03-09 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105470104A (zh) * | 2014-09-09 | 2016-04-06 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 刻蚀方法 |
| CN105702572A (zh) * | 2014-12-11 | 2016-06-22 | 东京毅力科创株式会社 | 等离子体蚀刻方法 |
| CN110571150A (zh) * | 2019-09-12 | 2019-12-13 | 长江存储科技有限责任公司 | 高深宽比开口的刻蚀方法及半导体器件 |
| CN111066129A (zh) * | 2018-06-04 | 2020-04-24 | 东京毅力科创株式会社 | 蚀刻处理方法和蚀刻处理装置 |
| CN113140505A (zh) * | 2021-03-18 | 2021-07-20 | 上海华力集成电路制造有限公司 | 通孔的制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051504A (en) * | 1997-08-15 | 2000-04-18 | International Business Machines Corporation | Anisotropic and selective nitride etch process for high aspect ratio features in high density plasma |
| TW200401049A (en) * | 1998-11-16 | 2004-01-16 | Applied Materials Inc | An oxide etching process for etching an oxide layer over a nitride layer |
| CN1483219A (zh) * | 2000-12-21 | 2004-03-17 | 东京毅力科创株式会社 | 绝缘膜的蚀刻方法 |
| CN1802730A (zh) * | 2003-04-09 | 2006-07-12 | 兰姆研究有限公司 | 用于利用气体化学剂周期调制的等离子体蚀刻的方法 |
| CN101789372A (zh) * | 2010-02-11 | 2010-07-28 | 中微半导体设备(上海)有限公司 | 一种含硅绝缘层的等离子刻蚀方法 |
| CN101800174A (zh) * | 2010-02-11 | 2010-08-11 | 中微半导体设备(上海)有限公司 | 一种含碳层的等离子刻蚀方法 |
-
2012
- 2012-07-29 CN CN201210265970.5A patent/CN103578973B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051504A (en) * | 1997-08-15 | 2000-04-18 | International Business Machines Corporation | Anisotropic and selective nitride etch process for high aspect ratio features in high density plasma |
| TW200401049A (en) * | 1998-11-16 | 2004-01-16 | Applied Materials Inc | An oxide etching process for etching an oxide layer over a nitride layer |
| CN1483219A (zh) * | 2000-12-21 | 2004-03-17 | 东京毅力科创株式会社 | 绝缘膜的蚀刻方法 |
| CN1802730A (zh) * | 2003-04-09 | 2006-07-12 | 兰姆研究有限公司 | 用于利用气体化学剂周期调制的等离子体蚀刻的方法 |
| CN101789372A (zh) * | 2010-02-11 | 2010-07-28 | 中微半导体设备(上海)有限公司 | 一种含硅绝缘层的等离子刻蚀方法 |
| CN101800174A (zh) * | 2010-02-11 | 2010-08-11 | 中微半导体设备(上海)有限公司 | 一种含碳层的等离子刻蚀方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105390433A (zh) * | 2014-09-05 | 2016-03-09 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN105470104B (zh) * | 2014-09-09 | 2019-01-18 | 北京北方华创微电子装备有限公司 | 刻蚀方法 |
| CN105470104A (zh) * | 2014-09-09 | 2016-04-06 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 刻蚀方法 |
| CN105702572A (zh) * | 2014-12-11 | 2016-06-22 | 东京毅力科创株式会社 | 等离子体蚀刻方法 |
| JP2016115719A (ja) * | 2014-12-11 | 2016-06-23 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| CN105702572B (zh) * | 2014-12-11 | 2019-11-26 | 东京毅力科创株式会社 | 等离子体蚀刻方法 |
| TWI719958B (zh) * | 2014-12-11 | 2021-03-01 | 日商東京威力科創股份有限公司 | 電漿蝕刻方法 |
| CN104733306B (zh) * | 2015-04-17 | 2018-01-26 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件刻蚀方法 |
| CN104733306A (zh) * | 2015-04-17 | 2015-06-24 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件刻蚀方法 |
| CN111066129A (zh) * | 2018-06-04 | 2020-04-24 | 东京毅力科创株式会社 | 蚀刻处理方法和蚀刻处理装置 |
| CN111066129B (zh) * | 2018-06-04 | 2024-04-05 | 东京毅力科创株式会社 | 蚀刻处理方法和蚀刻处理装置 |
| CN110571150A (zh) * | 2019-09-12 | 2019-12-13 | 长江存储科技有限责任公司 | 高深宽比开口的刻蚀方法及半导体器件 |
| CN110571150B (zh) * | 2019-09-12 | 2022-09-02 | 长江存储科技有限责任公司 | 高深宽比开口的刻蚀方法及半导体器件 |
| CN113140505A (zh) * | 2021-03-18 | 2021-07-20 | 上海华力集成电路制造有限公司 | 通孔的制造方法 |
| CN113140505B (zh) * | 2021-03-18 | 2023-08-11 | 上海华力集成电路制造有限公司 | 通孔的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103578973B (zh) | 2017-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103578973A (zh) | 氮化硅高深宽比孔的循环刻蚀方法 | |
| US11018014B2 (en) | Dry etching method | |
| TWI509684B (zh) | A plasma etch device, a plasma etch method, and a computer readable memory medium | |
| JP4852196B2 (ja) | 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法 | |
| JP6352771B2 (ja) | 低減されたトリミングレートで炭素含有膜をトリミングする方法 | |
| JP5214596B2 (ja) | プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 | |
| JP5764186B2 (ja) | プラズマエッチング装置およびプラズマエッチング方法 | |
| CN102044410B (zh) | 减少微负载的等离子体蚀刻方法 | |
| US9165785B2 (en) | Reducing bowing bias in etching an oxide layer | |
| JP6423534B2 (ja) | 二酸化ケイ素基板のエッチング方法およびエッチング装置 | |
| CN107644812B (zh) | 基片刻蚀方法 | |
| TW201403704A (zh) | 半導體結構的形成方法 | |
| US8828882B2 (en) | Method for forming a deep trench in a microelectronic component substrate | |
| TW201642342A (zh) | 利用電漿對多層材料蝕刻的方法 | |
| CN103531464B (zh) | 氮化硅高深宽比孔的刻蚀方法 | |
| US20070212888A1 (en) | Silicon Substrate Etching Method | |
| US6828251B2 (en) | Method for improved plasma etching control | |
| CN105097494B (zh) | 刻蚀方法 | |
| CN103887164B (zh) | 一种深硅刻蚀方法 | |
| JPWO2020008703A1 (ja) | プラズマ処理方法 | |
| CN108133888B (zh) | 一种深硅刻蚀方法 | |
| CN117936376B (zh) | 一种碳化硅沟槽的刻蚀方法及碳化硅半导体器件 | |
| CN106495087B (zh) | 二氧化硅基片的刻蚀方法 | |
| TW202324531A (zh) | 用於製造高深寬比(har)特徵部的電漿蝕刻製程 | |
| TW202422701A (zh) | 高深寬比接點(harc)蝕刻 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201231 Address after: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee after: AoXin integrated circuit technology (Guangdong) Co.,Ltd. Address before: 100029 No. 3 Beitucheng West Road, Chaoyang District, Beijing Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220506 Address after: 510000 room 710, Jianshe building, No. 348, Kaifa Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd. Address before: 510000 601, building a, 136 Kaiyuan Avenue, Huangpu District, Guangzhou City, Guangdong Province Patentee before: AoXin integrated circuit technology (Guangdong) Co.,Ltd. |
|
| TR01 | Transfer of patent right |