CN1483219A - 绝缘膜的蚀刻方法 - Google Patents

绝缘膜的蚀刻方法 Download PDF

Info

Publication number
CN1483219A
CN1483219A CNA018203515A CN01820351A CN1483219A CN 1483219 A CN1483219 A CN 1483219A CN A018203515 A CNA018203515 A CN A018203515A CN 01820351 A CN01820351 A CN 01820351A CN 1483219 A CN1483219 A CN 1483219A
Authority
CN
China
Prior art keywords
gas
etching
ratio
dielectric film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018203515A
Other languages
English (en)
Other versions
CN1249788C (zh
Inventor
足立宪治
之
小林典之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1483219A publication Critical patent/CN1483219A/zh
Application granted granted Critical
Publication of CN1249788C publication Critical patent/CN1249788C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

作为蚀刻气体用至少包含：C≥4、C/F比在0.625以上的第一氟碳系气体；F≥4、C/F比0.5以下的第二氟碳系气体；Ar气；和O2气的混合气体，对由氧化硅膜等形成的绝缘膜进行蚀刻。据此，即使在形成深径比高的接触孔的情况下，在提高蚀刻速度以及抗蚀剂掩膜选择比的同时，可抑制接触孔变成弯曲状。

Description

绝缘膜的蚀刻方法
技术领域
本发明涉及绝缘膜的蚀刻方法，尤其是恰好适用于具有高的深径比(high-aspect-ratio)的接触孔的蚀刻。
背景技术
伴随着近年来的半导体集成电路的高密度化，接触孔的深径比正在变大，为了形成这样的接触孔，应用了C5F8/Ar/O2系的蚀刻气体。
可是应用C5F8/Ar/O2系的蚀刻气体，除了所谓蚀刻速度慢、生产率差的问题之外，也产生所谓抗蚀剂掩膜选择比低，出现弯曲(细长嘴酒壶)形状的问题。
发明内容
本发明的目的是提供可以提高蚀刻速度以及抗蚀剂掩膜选择比、同时可以抑制弯曲形状的绝缘膜的蚀刻方法。
为了解决上述任务，根据本发明，其特征为，作为蚀刻气体用至少包含：C≥4，C/F比0.625以上的第一氟碳系气体；和F≥4，C/F比0.5以下的第二氟碳系气体；Ar气；和O2气的混合气体。
通过混合C多、C/F比大的第一氟碳系气体和F多、C/F比小的第二氟碳系气体加以应用，通过第一氟碳系气体争取可提高抗蚀剂掩膜选择比的同时，通过第二氟碳系气体抑制弯曲形状的发生，而且可争取高蚀刻速度，可以提高蚀刻速度及抗蚀剂掩膜选择比两方。
根据本发明，其特征为，第一氟碳系气体是C为4以上，C/F在0.625以上的C5F8气体或C4F6气体。
根据本发明，其特征为，前述第二氟碳系气体是从CF4气体、C2F6气体、C3F8气体、C4F8气体中选择的任一种气体。
据此，可抑制弯曲形状的发生，且提高蚀刻速度，可高效形成高深径比的接触孔。
在这里，通过使第二氟碳系气体的C/F比(即通过制成CF4→C2F6→C3F8→C4F8)更大，可高效生成蚀刻种核(主要为CFx游离基)，可进一步改善蚀刻速度。
根据本发明，其特征为，前述第一氟碳系气体和前述第二氟碳系气体的流量比(第一氟碳系气体流量/第二氟碳系气体流量)为0.5以上。
据此，可抑制蚀刻速度降低，且确保抗蚀剂掩膜选择比。
根据本发明，其特征为，前述混合气体还包含氢氟碳系气体。在这里，前述氢氟碳系气体优选CH2F2气体。
据此，几乎不影响弯曲形状以及蚀刻速度，可进一步提高抗蚀剂掩膜选择比。
根据本发明，其特征为，前述混合气体全体的C/F比在0.5以上。
根据本发明，其特征为，前述绝缘膜是氧化硅膜。此外，根据本发明，其特征为，在前述氧化硅的蚀刻中，上层或下层露出氮化硅膜。此外，其特征为，这样的氧化硅膜的蚀刻在自对准接触的形成工序内进行。
根据本发明，其特征为，形成前述绝缘膜的基板温度取80～120℃。
通过对基板温度取上述温度范围，可以将蚀刻速度、抗蚀剂掩膜选择比、弯曲比、底径比、氮化硅膜选择比保持于良好的值。
附图说明
图1是示出本发明的实施例的蚀刻装置的概略构成的截面图。
图2是示出本发明的实施例的蚀刻试料构成的截面图，图2(a)示出蚀刻前，图2(b)示出蚀刻后。
图3是示出本发明的一实施例的以氟碳种类及流量比作为参量的蚀刻特性的图。
图4是示出本发明的一实施例的蚀刻气体全体的C/F比计算结果的图。
图5是示出本发明的一实施例的CF4添加量和蚀刻特性关系的图，图5(a)示出蚀刻速度、抗蚀剂掩膜选择比，图5(b)示出弯曲比、底径比。
图6是示出本发明的一实施例的C2F6添加量和蚀刻特性关系的图，图6(a)示出蚀刻速度、抗蚀剂掩膜选择比，图6(b)示出弯曲比、底径比。
图7是示出本发明的一实施例的C3F8添加量和蚀刻特性关系的图，图7(a)示出蚀刻速度、抗蚀剂掩膜选择比，图7(b)示出弯曲比、底径比。
图8是示出本发明的一实施例的蚀刻试料构成的截面图。
图9是示出本发明的一实施例的CF4添加量和蚀刻特性关系的图。
图10是示出本发明的一实施例的蚀刻特性随温度变化关系的图。
具体实施方式
以下，参照附图，对本发明实施方式的蚀刻方法加以说明。
图1是示出本发明一实施方式的蚀刻装置的概略构成的截面图。在该实施方式示出取第一氟碳系气体为具有直链分子构造的C4F6，取第二氟碳系气体为CF4，用C4F6/CF4/Ar/O2系混合气体进行蚀刻情况。
在图1中，在处理室1内设置有上部电极2及感受器3。该感受器3兼作下部电极。上部电极2设置有将蚀刻气体导入处理室1内的气体喷出孔2a。
上述感受器3被感受器支持台4支持，感受器支持台4经绝缘板5保持在处理室1内。在上部电极2以及感受器3上分别连接高频电源13，11，使导入处理室1内的蚀刻气体等离子体化。
在感受器支持台4上设置冷媒室10。液氮等冷媒经冷媒供给管10a及冷媒排出管10b在冷媒室10内循环。而且，通过从这里产生的冷热经感受器支持台4以及感受器3传送到晶片W，可以冷却晶片W。
在感受器3上设置有静电卡盘6。静电卡盘6具有由聚酰亚胺膜8a、8b夹持导电层7的构成。直流高压电源12与导电层7连接，通过给与导电层7的直流高电压，在晶片W上作用库伦力，可以将晶片W固定在感受器3上。
在感受器3及静电卡盘6上设置导入He气的气体通路9。通过经该气体通路9把He气提供给晶片W的背面侧，可以冷却在感受器3上载置的晶片W。气体通路9经开闭阀18a以及流量调整阀18b与He气供给源18连接，可以控制在晶片W背面的He气的压力。
气体供给管1a以及排气管1b连接于处理室1。气体供给管1a经开闭阀14a～17a以及流量调整阀14b～17b与C4F6气供给源14、CF4气供给源15、Ar气供给源16以及O2气供给源17连接。
排气管1b与真空泵连接，利用该真空泵将处理室1内排气，可以调节处理室1的压力。
在进行绝缘膜刻蚀时，把形成有绝缘膜的晶片W载置在感受器3上，通过静电卡盘6固定。
其次，对处理室1进行排气，边调节处理室1内的压力，边打开开闭阀14a～17a，把C4F6气，CF4气，Ar气以及O2气导入处理室1内。
C4F6气、CF4气、Ar气以及O2气的流量比可以通过流量调整阀14b～17b加以调节。为了确保抗蚀剂掩膜选择比，C4F6气体和CF4气体的流量比(C4F6气体流量/CF4气体流量)优选在0.5以上。
其次，在向上部电极2施加来自高频电源13的RF功率(60MHz)的同时，通过将来自高频电源11的RF功率(2MHz)施加到感受器3，使蚀刻气体等离子体化，进行绝缘膜的蚀刻。此时，为了高效冷却晶片W，打开开闭阀18a，通过气体通路9把He气供给晶片W的背面侧。晶片W的冷却温度通过用流量调整阀18b调节He气的压力而可加以控制。蚀刻条件优选上部电极2及感受器3的RF功率为140～2100W左右，处理室1内的压力为1.33～9.31Pa(10～70mTorr)左右，感受器3的温度为-20～20℃左右，晶片W的温度为80～120℃温度左右。
分子中C(碳原子)的数目大，C4F6气供给CF系游离基(CF*，CF2 *，CF3 *)等的大量蚀刻种核，且促进碳系聚合体的堆积，提高蚀刻速度，可提高抗蚀剂选择比，然而容易发生弯曲形状。
C4F6气体容易使弯曲产生的理由是由于碳系聚合体大量堆积在接触孔入口附近，相反，在其堆积部下侧处难以引起堆积，促进了该部分处接触孔侧壁部的蚀刻。
而且，通过在使弯曲形状容易产生的C4F6气体中，加入分子中F(氟原子)数目多且C/F比小的CF4，可以抑制在接触孔入口处的碳系聚合体的堆积，最终可抑制弯曲形状的产生。
如果碳系聚合体堆积，则抗蚀剂选择比上升的理由为：在氧化膜的蚀刻面上氧化膜内包含的氧被溅射掉，对于碳系聚合体的分解作贡献，与此相反，在抗蚀剂表面，即使通过离子轰击等也不能容易地除去碳系聚合体。此外，因为CF4气体边抑制碳系聚合体堆积，边促进蚀刻，可使蚀刻速度上升。尤其是，通过在C4F6气内混合CF4，可边供给大量蚀刻种核，边抑制碳系聚合体的堆积。据此，即使在形成深径比10以上的接触孔的情况下，也可以抑制孔的脱落性的变差，可高效形成10以上的高深径比的接触孔。
绝缘膜例如除了SiO2膜之外，也可以是PSG膜，BSG膜，BPSG膜，AsSG膜，AsPSG膜，AsBSG膜等。在上述的实施方式中，虽然对使用C4F6/CF4/Ar/O2系气体的情况加以说明，然而也可以用具有环状分子构造的C4F6、C5F8气取代具有直链分子构造的C4F6气体。也可以用C2F6气体，C3F8气体或C4F8气体取代CF4气体。
在上述的实施方式，虽然对种类各异的两个系统氟碳气体与Ar/O2系气体混合的方法加以说明，然而也可以用种类各异的三个系统以上的氟碳气体。也还可以添加CH2F2气体、CH3F气体等的分子构造中具有氢的氢氟碳系气体。如果添加CH2F2气体等，则通过用CH2F2气体内包含的氢来捕获氟，增加蚀刻气体的C/F比，可进一步提高抗蚀剂选择比。
此外，在上述的实施方式，虽对采用在上部电极和下部电极的双方加高频电压类型的RIE装置而进行蚀刻的方法加以说明，然而也可以适用磁控RIE装置、ECR(电子回旋加速器共振)等离子体蚀刻装置、HEP(螺旋波激励等离子体)蚀刻装置、ICP(感应耦合等离子体)蚀刻装置、TCP(传输耦合等离子体)蚀刻装置等。以下边参照实验数据边对本发明的实施例加以说明。
图2(a)是示出本发明的一实施例的蚀刻试料构成的截面图。在图2(a)，在硅基板21上叠层氧化硅膜22(热氧化膜)，在氧化硅膜22上叠层形成了开口部24的光致抗蚀剂膜23。在这里，氧化硅膜22的膜厚Th取2μm，光致抗蚀剂膜23的膜厚Tr取600nm，开口部24的直径Hφ取0.15μm。用该图(2)的样品，用图1的蚀刻装置进行蚀刻ET。
图2(b)是示出蚀刻后的弯曲形状的截面图。在图2(b)，如果进行图2(a)的样品蚀刻ET，则在氧化硅膜22内形成具有弯曲形状的接触孔。
表示弯曲程度的弯曲比通过弯曲直径GC/顶端直径TC定义。该弯曲比最优选1，优选的范围为0.95～1.05(±5％以内)。弯曲直径GC是在接触孔25的中途膨胀最大部分的直径，顶端直径TC是接触孔25最上部的直径。
底径BC是接触孔25底的直径。通过底径BC/顶径TC定义的底径比最优选1。可是，在小直径深孔的情况下，底径比变小。通常在顶径为0.15μm左右、孔深2～3μm的情况下，作为30％的过蚀刻，底径比为70％左右。
本实施例的抗蚀剂掩膜选择比是氧化硅膜22的蚀刻速度除以平坦部的光致抗蚀剂膜23的蚀刻速度的值。抗蚀剂掩膜选择比越大越佳，优选5.0以上。
为了把本发明的一实施例的蚀刻结果与现有例进行比较，进行了利用现有例的蚀刻。作为现有例蚀刻的条件以C5F8/Ar/O2系混合气体的流量比取15/380/19sccm。设定上部电极2的RF功率在2170W，下部电极3的RF功率在1550W，压力2.00Pa(15mTorr)，晶片W背面的He压力在中心为2000Pa(15Torr)，在边缘为3330Pa(25Torr)，顶部温度为60℃，壁温50℃，底温20℃。蚀刻时间，在求蚀刻速度及抗蚀剂选择比的情况，取与30％欠蚀刻的条件相当的时间，在评价截面形状的情况，取与30％过蚀刻相当的4分48秒时间。电极间间隔为25mm。
这时，在晶片W的中心、中部、边缘，蚀刻速度分别为560、558、504nm/min，在刻面的抗蚀剂掩膜选择比分别为4.9、5.4、5.0，弯曲比分别为1.02、1.06、1.03，底径BC分别为107、108、95nm，底径比分别为71.3、72.0、63.3％，可以得到具有弯曲形状的截面形状。
另一方面，作为本实施例的蚀刻条件，取第一氟碳系气体为C4F6，和取第二氟碳系气体为CF4的C4F6/CF4/Ar/O2系混合气体以流量比25/10/500/26sccm使用。上部电极2的RF功率设定在1800W，下部电极3的RF功率设定在1800W，压力设定在2.66Pa(20mTorr)，在晶片W背面的He压力，在中心设定在665Pa(5Torr)，在边缘设定在3330Pa(25Torr)，顶部温度设定在60℃，壁温设定在50℃，底温设定在一10℃。蚀刻时间在求蚀刻速度以及抗蚀剂选择比的情况取与30％欠蚀刻的条件相当的时间，在评价截面形状的情况取与30％过蚀刻相当的4分24秒时间。
这时，在晶片W的中心、中部、边缘，蚀刻速度分别为588、606、622nm/min，刻面上的抗蚀剂掩膜选择比分别为7、5.3、5.5，弯曲比分别为1.00、1.00、1.00，底径BC分别为99、93、109nm，底径比分别为66.0％、62.0％、72.7％，得到没有弯曲形状的截面形状。
这样，通过用C4F6/CF4/Ar/O2系混合气体替换C5F8/Ar/O2系混合气体，进行蚀刻，可在±5％以内抑制弯曲比，同时，可以提高蚀刻速度约1.12倍，抗蚀剂选择比约1.08倍。
采用取第二氟碳系为C2F6的C4F6/C2F6/Ar/O2系混合气体代替C4F6/CF4/Ar/O2系混合气体进行蚀刻。评价截面形状时的30％过蚀刻的蚀刻时间为4分32秒，其它的蚀刻条件与前述实施例是同样的。
在这种情况，在晶片W的中心、中部、边缘，蚀刻速度分别为608、636、686nm/min，在刻面的抗蚀剂掩膜选择比分别为6.2、5.9、6.0，弯曲比分别为0.98、0.99、1.00，底径BC分别为105、99、99nm，底径比分别为70.0％、66.0％、66.0％。
这样，即使用C4F6/C2F6/Ar/O2系混合气体替换C4F6/CF4/Ar/O2系混合气体进行蚀刻也可以在±5％以内抑制弯曲比，可以提高蚀刻速度约1.19倍，提高抗蚀剂选择比1.18倍。
采用取第一氟碳系气体为C5F8的C5F8/CF4/Ar/O2系混合气体替换C4F6/CF4/Ar/O2系混合气体进行蚀刻。样品的衬底是硅，其上形成3μm厚的BPSG膜。通过蚀刻形成的孔径为0.25μm。
蚀刻条件：流量比25/15/500/25sccm，上部电极2的RF功率1750W，下部电极3的RF功率1800W，压力2.66Pa(20mTorr)，晶片背面的He压力在中心665Pa(5Torr)，边缘为3330Pa(25Torr)，顶部温度20℃，晶片温度60℃，底部温度50℃，蚀刻时间是与30％过蚀刻相当的时间。
这时，晶片W的中心、中部、边缘的平均蚀刻速度为680.5nm/min。
在晶片W的中心、中部、边缘，刻面的抗蚀剂掩膜的残膜量分别为184、158、86nm(初始膜厚约800nm)，弯曲比分别为1.00、1.00、1.00，底径比分别为0.59、0.59、0.59。
另一方面，作为比较例，从上述气体系除去CF4，其它条件与上述情况相同，用C5F8/Ar/O2系混合气体进行蚀刻。其结果，平均蚀刻速度为561.1nm/min，在晶片W中心、中央、边缘，刻面的抗蚀剂掩膜的残膜量分别为91、112、33nm(初始膜厚约为800nm)，弯曲比分别为1.15、1.10、1.05，底径比分别为0.77、0.67、0.62。
这样，取第一氟碳系气体为C5F8，在用C5F8/CF4/Ar/O2系混合气体时，底径比有若干变差，弯曲比为1.00，良好，与比较例相比，蚀刻速度可以提高1.2倍。此外，与比较例相比，可以看出：由于抗蚀剂掩膜的残膜量多，也可以提高抗蚀剂掩膜选择比。
图3是示出本发明一实施例的以氟碳的种类以及流量比作为参量时的蚀刻特性。处理条件是与先前的实施例相同的，过蚀刻为30％。在图3示出C/F比大的第一氟碳系气体用C4F6，C/F比小的第二氟碳系气体是CxFy，曲线A1、A2示出CxFy＝CF4的情况，曲线B1、B2示出CxFy＝C2F6的情况，曲线C1、C2示出CxFy＝C3F8的情况，曲线D1、D2示出CxFy＝C4F8的情况。
在图3，总气体流量相同(35sccm)，如果C4F6对CxFy气体的流量比(C4F6气体流量/CxFy气体流量)变大，则抗蚀剂掩膜选择比上升，蚀刻速度也增大。认为这是由于作为气体全体的C/F比增加引起的蚀刻种核的增加以及碳系聚合物堆积对于蚀刻速度上升以及抗蚀剂掩膜选择比上升起了作用的缘故。
另一方面，如果C4F6气体的流量相同(25sccm)，而CxFy气体流量增加，则蚀刻速度虽然增加，然而抗蚀剂掩膜选择比下降。认为这是由于一旦CxFy气体流量增加，通过作为气体全体的C/F比下降，碳系聚合物的堆积减少。因此，从抗蚀剂掩膜选择比的观点出发，C4F6气体对CxFy气体的流量比(C4F6气体流量/CxFy气体流量)优选为0.5以上，更优选1以上。从蚀刻速度的观点，C4F6气体的流量优选为20sccm以上。
图4是示出本发明一实施例的蚀刻气体全体的C/F比计算结果图。
在图4可以看到，在C4F6气体对CxFy气体的流量比大于1时，蚀刻气体全体的C/F比变为0.5以上。在图3，用圆形记号表示C/F比0.5以上的情况。如图3所示，为了提高抗蚀剂掩膜选择比，混合2种氟碳系气体的蚀刻气体全体的C/F比优选0.5以上。
通过把CxFy更换为CF4→C2F6→C3F8→C4F8，在使抗蚀剂掩膜选择比大体大致保持一定时，可以提高蚀刻速度。认为这是由于：因为通过CxFy中的C数(X)的增加，增加蚀刻种核的CxFy中的C/F比(X/Y)保持在0.5以下，所以碳系聚合物堆积影响减小的缘故。因此，从蚀刻速度的观点，CxFy中的C数(X)优选大的。
在CxFy＝C4F8的情况，由于C数(X)大，所以促进碳系聚合物的堆积。因此，如果深径比在10以上的接触孔在SiO2膜上形成，则孔的脱落性变差。可是由于对PSG膜、BSG膜、BPSG膜、AsSG膜、AsPSG膜、AsBSG膜等的低熔点膜，可维持孔的脱落性，所以CxFy＝C4F8的混合气体尤适合于这些低熔点膜的蚀刻。
图5～图7是示出在分别改变C/F比小的第二氟碳系气体流量(添加量)情况下研究蚀刻速度、平坦部的抗蚀剂掩膜选择比、弯曲比、底径比变化结果的图。图5是CF4的情况，图6是C2F6的情况，图7是C3F8的情况。在这些图上，图5(a)、图6(a)、图7(a)是示出蚀刻速度和平坦部的抗蚀剂掩膜选择比的变化，图5(b)、图6(b)、图7(b)是示出弯曲比、底径比的变化。蚀刻条件为：C4F6/CxFy/Ar/O2的流量比35/0～35/700/36sccm，上部电极2的RF功率为2200W，下部电极3的RF功率为1800W，压力为2.66Pa(20mTorr)，在晶片W背面的He压力，在中心为665Pa(5Torr)、在边缘为3330Pa(25Torr)、顶部温度为60℃、晶片温度为50℃、底部温度为-10℃。
蚀刻时间，在求蚀刻速度以及抗蚀剂选择比的情况，取与30％欠蚀刻条件相当的时间、在评价截面形状的情况取与30％过蚀相当的时间。
如这些图中所示，通过添加CF4、C2F6、C3F8，蚀刻速度提高了，而且弯曲比也得以改善，底径比也得以改善。另一方面，通过添加CF4、C2F6、C3F8，抗蚀剂掩膜选择比一度上升，然而如果增加添加量，有逐渐下降倾向。因此CF4、C2F6、C3F8的添加量优选取图中给出纵向实线的C/F比在0.52以上的范围(在实线的左侧范围)。
可是，在通过所谓自对准技术形成接触孔(自对准接触)的蚀刻工序，如图8所示，经抗蚀剂掩膜31，蚀刻氧化硅膜32等，形成直到硅基板的接触孔34时，往往露出在下层形成的栅极35周围形成的氮化硅膜(SiN膜)36。
如上述所示，在露出氮化硅膜的工序，在形成接触孔的蚀刻，有必要提高氧化硅膜对氮化硅膜的选择比(氮化硅膜的选择比)。图9是示出根据CF4添加量的不同测定氧化硅膜(BPSG膜)的蚀刻速度、抗蚀剂掩膜选择比(刻面部)、氮化硅膜选择比(SiN选择比)的变化的结果。
蚀刻条件：C4F6/CF4/Ar/O2的流量比为16/0～10/800/16sccm，上部电极2的RF功率为1530W，下部电极3的RF功率为1350W，压力为3.99Pa(30mTorr)，晶片W背面的He压力在中心为665Pa(5Torr)，在边缘为1330Pa(10Torr)，顶部温度40℃，晶片温度60℃，底部温度50℃。此外，蚀刻时间，在蚀刻速度、抗蚀剂掩膜选择比测定时为90秒，在氮化硅膜选择比测定时是与100％过蚀刻相当的时间。氧化硅膜厚为1400nm，接触孔径为400nm。
如同一图所示，通过添加CF4，提高蚀刻速度以及SiN选择比。可是，一旦CF4的添加量增加，则有降低抗蚀剂掩膜选比的倾向。然而，通过同一图所示的例子，CF4的添加量在10sccm左右以下，如果用C/F比示出，则优选取图中给出实线的C/F比在5.4以上(在实线的左侧)。
即使在氧化硅膜上形成氮化硅膜的构造中，在蚀刻氧化硅膜的情况下，也可得到与上述情况相同的效果。
图10是示出氧化硅膜(P-SiO2膜)的蚀刻速度、抗蚀剂掩膜选择比(刻面部)、弯曲比(弯曲CD率)、底径比(底径CD率)、氮化硅膜选择比随温度变化关系的测量结果的图。
蚀刻条件：C4F6/CF4/Ar/O2系混合气体的流量比取24/9/700/30sccm(底部温度-20、0℃(晶片温度＝80、100℃)的情况下)，或取30/11/850/36sccm(底部温度＝0、20℃(晶片温度＝100、120℃)的情况下)。
其它蚀刻条件设定为，上部电极2的RF功率设定为1800W，下部电极3的RF功率为2100W，压力为2.66Pa(20mTorr)～3.33Pa(25mTorr)，晶片W背面的He压力，在中心为2000Pa(15mTorr)，在边缘为4660Pa(35mTorr)，顶部温度为60℃，壁温度为50℃，底部温度为-20～20℃(晶片温度为80～120℃)。蚀刻时间，在求氧化硅膜的蚀刻速度和抗蚀剂掩膜选择比的情况取与30％欠蚀刻相当的时间，除此之外，取与20％过蚀刻相当的时间。
如同一图所示，可以看出，蚀刻速度，抗蚀剂掩膜选择比，弯曲比，底径比，氮化硅膜选择比分别与温度变化有关系。
在晶片温度低的一方蚀刻速度以及抗蚀剂掩膜选择比大，而氮化硅膜选择比以及弯曲比、底径比优选晶片温度高的一方。即：可以看出它们有折衷关系。因为一旦晶片温度超过140℃(底部温度40℃)，则抗蚀剂软化、变质，所以不能保持作为掩模的形状。因此优选晶片温度取80～120℃。
如以上说明所示，根据本发明，通过使两种以上的氟碳系气体混合进行蚀刻，可以抑制弯曲发生的同时，可以提高蚀刻速度以及抗蚀剂掩膜选择比。此外，在露出氮化硅膜的情况下可以提高氮化硅膜选择比。
工业上利用的可能性
本发明的绝缘膜的蚀刻方法在进行半导体器件制造的半导体制造工业等内可使用。因此具有工业上利用的可能性。

Claims (11)

1.一种绝缘膜的蚀刻方法，其特征为，作为蚀刻气体使用至少包含：C≥4、C/F比0.625以上的第一氟碳系气体；F≥4、C/F比0.5以下的第二氟碳系气体；Ar气；和O2气的混合气体。
2.根据权利要求1所述的绝缘膜的蚀刻方法，其特征为，
所述第一氟碳系气体是C5F8气体或C4F6气体。
3.根据权利要求1所述的绝缘膜的蚀刻方法，其特征为，
所述第二氟碳系气体是从CF4气体、C2F6气体、C3F8气体、C4F8气体中选择的任一种气体。
4.根据权利要求1所述的绝缘膜的蚀刻方法，其特征为，
所述第一氟碳系气体和所述第二氟碳系气体的流量比(第一氟碳系气体流量/第二氟碳系气体流量)为0.5以上。
5.根据权利要求1所述的绝缘膜的蚀刻方法，其特征为，
所述混合气体还包含氢氟碳系气体。
6.根据权利要求5所述的绝缘膜的蚀刻方法，其特征为，
所述氢氟碳系气体是CH2F2气体。
7.根据权利要求1所述的绝缘膜的蚀刻方法，其特征为，
所述混合气体全体的C/F比为0.5以上。
8.根据权利要求1所述的绝缘膜的蚀刻方法，其特征为，
所述绝缘膜为氧化硅膜。
9.根据权利要求8所述的绝缘膜的蚀刻方法，其特征为，
在所述氧化硅膜的上层或下层露出氮化硅膜。
10.根据权利要求9所述的绝缘膜的蚀刻方法，其特征为，
所述氧化硅膜的蚀刻在自对准接触的形成工序中进行。
11.根据权利要求1所述的绝缘膜的蚀刻方法，其特征为，
形成有所述绝缘膜的基板温度为80～120℃。
CNB018203515A 2000-12-21 2001-12-13 绝缘膜的蚀刻方法 Expired - Lifetime CN1249788C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000389151 2000-12-21
JP389151/00 2000-12-21
JP389151/2000 2000-12-21

Publications (2)

Publication Number Publication Date
CN1483219A true CN1483219A (zh) 2004-03-17
CN1249788C CN1249788C (zh) 2006-04-05

Family

ID=18855762

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018203515A Expired - Lifetime CN1249788C (zh) 2000-12-21 2001-12-13 绝缘膜的蚀刻方法

Country Status (7)

Country Link
US (1) US20040035826A1 (zh)
JP (1) JP4008352B2 (zh)
KR (1) KR100782632B1 (zh)
CN (1) CN1249788C (zh)
AU (1) AU2002222631A1 (zh)
TW (1) TW521335B (zh)
WO (1) WO2002050885A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870199A (zh) * 2010-04-30 2013-01-09 应用材料公司 利用孔比例传导控制降低分流错误的方法和设备
CN103578973A (zh) * 2012-07-29 2014-02-12 中国科学院微电子研究所 氮化硅高深宽比孔的循环刻蚀方法
CN103903978A (zh) * 2012-12-27 2014-07-02 南亚科技股份有限公司 蚀刻方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4164643B2 (ja) * 2002-07-17 2008-10-15 日本ゼオン株式会社 ドライエッチング方法及びパーフルオロ−２−ペンチンの製造方法
JP4963156B2 (ja) * 2003-10-03 2012-06-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4723871B2 (ja) * 2004-06-23 2011-07-13 株式会社日立ハイテクノロジーズ ドライエッチング装置
US7794616B2 (en) * 2004-08-09 2010-09-14 Tokyo Electron Limited Etching gas, etching method and etching gas evaluation method
KR100650835B1 (ko) * 2004-10-29 2006-11-27 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 소자분리막 형성방법
US7416676B2 (en) * 2005-02-16 2008-08-26 Tokyo Electron Limited Plasma etching method and apparatus, control program for performing the etching method, and storage medium storing the control program
JP2007242753A (ja) * 2006-03-07 2007-09-20 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
US7517804B2 (en) 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
JP5214152B2 (ja) * 2007-02-08 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP4450245B2 (ja) * 2007-06-07 2010-04-14 株式会社デンソー 半導体装置の製造方法
JP4978512B2 (ja) * 2008-02-29 2012-07-18 日本ゼオン株式会社 プラズマエッチング方法
CN106297831B (zh) * 2015-05-21 2020-04-21 新科实业有限公司 在衬底形成图案的方法
JP6836959B2 (ja) 2017-05-16 2021-03-03 東京エレクトロン株式会社 プラズマ処理装置、処理システム、及び、多孔質膜をエッチングする方法
US10276439B2 (en) 2017-06-02 2019-04-30 International Business Machines Corporation Rapid oxide etch for manufacturing through dielectric via structures

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3038950B2 (ja) * 1991-02-12 2000-05-08 ソニー株式会社 ドライエッチング方法
JP3154128B2 (ja) * 1991-05-24 2001-04-09 ソニー株式会社 ドライエッチング方法
JP3116569B2 (ja) * 1992-06-29 2000-12-11 ソニー株式会社 ドライエッチング方法
KR100246029B1 (ko) * 1997-10-20 2000-03-02 구자홍 간헐 영상 녹화재생장치
TW394989B (en) * 1997-10-29 2000-06-21 Matsushita Electronics Corp Semiconductor device manufacturing and reaction room environment control method for dry etching device
JP3003657B2 (ja) * 1997-12-24 2000-01-31 日本電気株式会社 半導体装置の製造方法
US6159862A (en) * 1997-12-27 2000-12-12 Tokyo Electron Ltd. Semiconductor processing method and system using C5 F8
JPH11330046A (ja) * 1998-05-08 1999-11-30 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
TW511335B (en) * 1998-06-09 2002-11-21 Mitsubishi Electric Corp Integrated circuit
US6297163B1 (en) * 1998-09-30 2001-10-02 Lam Research Corporation Method of plasma etching dielectric materials
US6316349B1 (en) * 1998-11-12 2001-11-13 Hyundai Electronics Industries Co., Ltd. Method for forming contacts of semiconductor devices
JP4230029B2 (ja) * 1998-12-02 2009-02-25 東京エレクトロン株式会社 プラズマ処理装置およびエッチング方法
US6417090B1 (en) * 1999-01-04 2002-07-09 Advanced Micro Devices, Inc. Damascene arrangement for metal interconnection using low k dielectric constant materials for etch stop layer
JP2000252259A (ja) * 1999-02-25 2000-09-14 Sony Corp ドライエッチング方法及び半導体装置の製造方法
US6184107B1 (en) * 1999-03-17 2001-02-06 International Business Machines Corp. Capacitor trench-top dielectric for self-aligned device isolation
US6849193B2 (en) * 1999-03-25 2005-02-01 Hoiman Hung Highly selective process for etching oxide over nitride using hexafluorobutadiene
JP4578651B2 (ja) * 1999-09-13 2010-11-10 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置、プラズマエッチング方法
JP2001135630A (ja) * 1999-11-10 2001-05-18 Matsushita Electronics Industry Corp 半導体装置の製造方法
US6326307B1 (en) * 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
US6337244B1 (en) * 2000-03-01 2002-01-08 Micron Technology, Inc. Method of forming flash memory
US6451703B1 (en) * 2000-03-10 2002-09-17 Applied Materials, Inc. Magnetically enhanced plasma etch process using a heavy fluorocarbon etching gas
US6337285B1 (en) * 2000-03-21 2002-01-08 Micron Technology, Inc. Self-aligned contact (SAC) etch with dual-chemistry process
JP4839506B2 (ja) * 2000-04-28 2011-12-21 ダイキン工業株式会社 ドライエッチング方法
KR100362834B1 (ko) * 2000-05-02 2002-11-29 삼성전자 주식회사 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
US7030029B2 (en) * 2000-05-12 2006-04-18 Tokyo Electron Limited Method of high selectivity SAC etching
US6362109B1 (en) * 2000-06-02 2002-03-26 Applied Materials, Inc. Oxide/nitride etching having high selectivity to photoresist
KR100363710B1 (ko) * 2000-08-23 2002-12-05 삼성전자 주식회사 셀프-얼라인 콘택 구조를 갖는 반도체 장치 및 그 제조방법
US6797639B2 (en) * 2000-11-01 2004-09-28 Applied Materials Inc. Dielectric etch chamber with expanded process window
WO2002039494A1 (fr) * 2000-11-08 2002-05-16 Daikin Industries, Ltd. Gaz de gravure seche et procede de gravure seche
JP4213871B2 (ja) * 2001-02-01 2009-01-21 株式会社日立製作所 半導体装置の製造方法
TW483111B (en) * 2001-06-08 2002-04-11 Promos Technologies Inc Method for forming contact of memory device
US6674241B2 (en) * 2001-07-24 2004-01-06 Tokyo Electron Limited Plasma processing apparatus and method of controlling chemistry
US6518164B1 (en) * 2001-11-30 2003-02-11 United Microelectronics Corp. Etching process for forming the trench with high aspect ratio

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870199A (zh) * 2010-04-30 2013-01-09 应用材料公司 利用孔比例传导控制降低分流错误的方法和设备
CN103578973A (zh) * 2012-07-29 2014-02-12 中国科学院微电子研究所 氮化硅高深宽比孔的循环刻蚀方法
CN103578973B (zh) * 2012-07-29 2017-09-05 中国科学院微电子研究所 氮化硅高深宽比孔的循环刻蚀方法
CN103903978A (zh) * 2012-12-27 2014-07-02 南亚科技股份有限公司 蚀刻方法
CN103903978B (zh) * 2012-12-27 2016-12-28 南亚科技股份有限公司 蚀刻方法

Also Published As

Publication number Publication date
CN1249788C (zh) 2006-04-05
JP4008352B2 (ja) 2007-11-14
JPWO2002050885A1 (ja) 2004-04-22
KR20030066747A (ko) 2003-08-09
AU2002222631A1 (en) 2002-07-01
WO2002050885A1 (fr) 2002-06-27
KR100782632B1 (ko) 2007-12-06
US20040035826A1 (en) 2004-02-26
TW521335B (en) 2003-02-21

Similar Documents

Publication Publication Date Title
CN1249788C (zh) 绝缘膜的蚀刻方法
JP5894622B2 (ja) シリコン含有ハードマスクをエッチングする方法
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
CN1286153C (zh) 一种用于蚀刻晶片的电介质层的方法
JP5553501B2 (ja) 基板上に高アスペクト比の特徴部を形成する方法
CN101064244A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
US20110201208A1 (en) Plasma etching method and plasma etching apparatus
CN101030530A (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
CN1505831A (zh) 蚀刻有机抗反射涂层(arc)的方法
JP2001517868A (ja) フルオロプロペンまたはフルオロプロピレンを用いた酸化物の選択的エッチングプラズマ処理
JP2004247755A (ja) キセノンを用いたプラズマエッチング
CN100521111C (zh) 等离子体蚀刻方法
KR100255405B1 (ko) 드라이에칭방법
CN1624881A (zh) 选择性蚀刻掺杂碳的低介电常数材料的方法
CN1664995A (zh) 等离子体处理方法和等离子体处理装置
CN1524287A (zh) 用于蚀刻有机低k材料的特殊化学工艺
JP2002513207A (ja) 低ｋ誘電体層をエッチングする方法
JP2002543613A (ja) 低容量の誘電体層をエッチングするための技術
CN1815697A (zh) 等离子体蚀刻方法
KR20010043324A (ko) 불화탄소 가스를 사용하는 이산화 실리콘막의 에칭방법
KR20030022361A (ko) 티타늄 질화물 에칭방법
CN1529905A (zh) 有机绝缘膜的蚀刻方法和双波纹处理方法
CN101038861A (zh) 等离子体蚀刻方法及计算机可读取的存储介质
WO2000039846A1 (en) Method of etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
TWI356454B (en) Two step etching of a bottom anti-reflective coati

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060405