CN105470104B - 刻蚀方法 - Google Patents
刻蚀方法 Download PDFInfo
- Publication number
- CN105470104B CN105470104B CN201410456701.6A CN201410456701A CN105470104B CN 105470104 B CN105470104 B CN 105470104B CN 201410456701 A CN201410456701 A CN 201410456701A CN 105470104 B CN105470104 B CN 105470104B
- Authority
- CN
- China
- Prior art keywords
- frequency power
- pressure
- hole
- lithographic method
- bias radio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种刻蚀方法,用以去除孔底部的绝缘层,包括以下步骤:对孔底部进行刻蚀;采用第一清理气体,在第一压力和第一偏压射频功率的条件下对孔进行第一等离子体清理;以及采用第二清理气体,在第二压力和第二偏压射频功率的条件下对孔进行第二等离子体清理,其中,第一压力大于第二压力,第一偏压射频功率小于第二偏压射频功率。本发明实施例的刻蚀方法具有简单易行、得到的孔表面粗糙度低且损伤少等优点。
Description
技术领域
本发明涉及半导体工艺技术领域,具体涉及一种刻蚀方法。
背景技术
基于TSV(Through Silicon Via,硅通孔技术)的集成电路3D封装技术是目前最新的封装技术。该技术能够使封装后的器件尺寸小、质量轻,还能够有效地降低寄生效应,改善芯片速度和降低功耗。TSV的技术原理为通过在芯片和芯片之间制作垂直或倾斜的通孔然后沉积导电材料以实现垂直导通,从而实现芯片之间互联。现有TSV技术中在制作硅通孔后需要将孔底部绝缘层(SiO2)去除以实现电信号导通,并要求绝缘层刻蚀完成后孔的表层、侧壁及底部应当尽可能地平整光亮,以免影响器件封装后的导电性能。
C4F8是刻蚀SiO2的最高效的刻蚀气体之一,但是它在等离子体功率下极易发生副反应产生聚合物。副反应过程如下:
C4F8→n CF2
n CF2→(CF2)n
因此,在刻蚀后的硅通孔的表面和底部易被碳氟类聚合物(CF2)n以及含碳化合物CF2覆盖,粗糙度较差,容易导致在后续向通孔中填镀导电金属(例如Cu)时填充效果不佳,也容易导致后续填镀金属与通孔底部其他材料层(例如Al)接触不良,最终严重影响产品导电性能。
发明内容
本发明旨在至少在一定程度上解决刻蚀图形粗糙不平的技术问题之一。为此,本发明的目的在于提出一种改善刻蚀粗糙度的刻蚀方法。
有鉴于此,根据本发明实施例的刻蚀方法,用以去除孔底部的绝缘层,包括以下步骤:对孔底部进行刻蚀;采用第一清理气体,在第一压力和第一偏压射频功率的条件下对所述孔进行第一等离子体清理;以及采用第二清理气体,在第二压力和第二偏压射频功率的条件下对所述孔进行第二等离子体清理,其中,所述第一压力大于所述第二压力,所述第一偏压射频功率小于所述第二偏压射频功率。
通过本发明实施例的刻蚀方法形成的孔具有表面粗糙度低且损伤少的优点,且该方法工艺成本低。
另外,根据本发明上述实施例的刻蚀方法,还可具有如下附加的技术特征:
在本发明的一个实施例中,所述第一压力为50-100mT,所述第二压力为5-50mT。
在本发明的一个实施例中,所述第一压力为60-80mT,所述第二压力为10-30mT。
在本发明的一个实施例中,所述第一偏压射频功率为10-100W,所述第二偏压射频功率为50-1000W。
在本发明的一个实施例中,所述第一偏压射频功率为20-50W,所述第二偏压射频功率为200-400W。
在本发明的一个实施例中,所述绝缘层为SiO2,所述对孔底部进行刻蚀包括:采用C4F8和Ar的混合气体对孔底部进行刻蚀。
在本发明的一个实施例中,所述第一清理气体为O2和Ar的混合气体。
在本发明的一个实施例中,所述O2和Ar的混合气体流量为50-500sccm。
在本发明的一个实施例中,所述第二清理气体为O2。
在本发明的一个实施例中,所述O2流量为50-500sccm。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
图1是本发明实施例的刻蚀方法的流程图。
图2是不同工艺形成的硅通孔的顶部和底部的光学显微镜形貌图,其中(a)为现有工艺形成的硅通孔的顶部图,(b)为现有工艺形成的硅通孔的底部图,(c)为通过本发明实施例形成的硅通孔的顶部图,(d)为通过本发明实施例形成的硅通孔的底部图。
具体实施方式
下面详细描述本发明的实施例。在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
根据本发明实施例的刻蚀方法,用以去除孔底部的绝缘层。如图1所示,该实施例的刻蚀方法可以包括以下步骤:
A.对晶圆中孔底部进行刻蚀以去除底部绝缘层。
需要说明的是,本发明中的“孔”作广义理解,可以为通孔或盲孔,并且其形状不限于传统的圆孔、方孔等等,可以为任意刻蚀图形,本发明不做限定。具体的刻蚀孔底绝缘层的方法可以为基于等离子体的干法刻蚀等等,本领域技术人员可以根据需要灵活选择,本发明不做限定。
B.采用第一清理气体,在第一压力和第一偏压射频功率的条件下对孔进行第一等离子体清理。
C.采用第二清理气体,在第二压力和第二偏压射频功率的条件下对孔进行第二等离子体清理,其中,第一压力大于第二压力,第一偏压射频功率小于第二偏压射频功率。
上述实施例的刻蚀方法中:第一等离子体清理的过程中采用高压力、低偏压射频功率的工艺条件,有利于增加清理气体的粒子数量并且减小粒子平均自由程,可以进行浅表清洁。因此第一等离子体清理的主要目的是清除孔的表层的刻蚀残余物。第二等离子体清理的过程中采用低压力、高偏压射频功率的工艺条件,有利于增强清理气体的粒子能量,从而能够提高粒子平均自由程并增强其粒子运动的方向性,可以实现深层清洁。因此第二等离子体清理的主要目的是清除孔的侧壁及底部的刻蚀残余物。
由上可知,通过本发明实施例的刻蚀方法形成的孔具有表面粗糙度低且损伤少的优点,且本发明实施例的方法工艺成本低。本发明实施例特别适用于加工孔深大于100μm的孔。
在本发明的一个实施例中,第一压力约为50-100mT,优选约为60-80mT;第二压力约为5-50mT,优选约为10-30mT。申请人经过研究发现,第一压力和第二压力处于上述取值范围内时,能获得较好的实验结果。
在本发明的一个实施例中,第一偏压射频功率约为10-100W,优选约为20-50W;第二偏压射频功率约为50-1000W,优选约为200-400W。申请人经过研究发现,第一偏压射频功率和第二偏压射频功率处于上述取值范围内时,能获得较好的实验结果。
在本发明的一个实施例中,采用刻蚀硅玻璃(Silicon on Glass,SOG)晶圆,且绝缘层为SiO2时,可以采用C4F8和Ar的混合气体对晶圆孔底部进行刻蚀。第一清理气体可以为O2和Ar的混合气体。其中O2和Ar的混合气体流量为50-500sccm。第二清理气体为O2,其中,O2流量为0-500sccm。第一等离子体清理和第二等离子体清理的过程中发生的反应为:
(CF2)n+O2→CO2↑+CO↑+COF2↑
其中,第一等离子体清理步骤的浅表清洁可以处理掉孔内部的侧壁和底部表面的碳氟聚合物(CF2)n以及含碳化合物CF2,但是无法完全清理掉侧壁和底部的聚合物,因此,如果只进行第一等离子体清理步骤容易造成孔内部,侧壁和底部仍有部分碳氟聚合物(CF2)n以及含碳化合物CF2残留,从而导致后道工艺中侧壁的粘附性不够。第二等离子体清理步骤的深层清洁,粒子能量较高,长时间轰击孔时,容易造成孔内部的侧壁和底部的表面损伤。故采用了第一等离子体清理和第二等离子体清理的两步骤清理法。
在本发明的一个实施例中,第一等离子体清理步骤中,用于将清理气体激发为等离子体状态的第一激发射频功率约为500~3000W,优选约为500~800W。第二等离子体清理步骤中,用于将清理气体激发为等离子体状态的第二激发射频功率约为500~3000W,优选约为500~100W。申请人经过研究发现,第一射频功率和第二射频功率处于上述取值范围内时,能获得较好的实验结果。
根据现有的单步加工孔的工艺得到的、未经清理的硅通孔的顶部和底部的光学显微镜形貌图分别如图2(a)和图2(b)所示。根据上述实验方法进行孔清理之后得到的硅通孔的顶部和底部的光学显微镜形貌图分别如图2(c)和图2(d)所示。经过对照比较可知,现有工艺完成底部刻蚀后的孔的表面黑色生成物多,且孔底部粗糙模糊无法聚焦,说明表面和底部粗糙度均不理想。而按照本发明技术方案刻蚀形成的孔的表面和底部具有平整光亮、粗糙度低的优点。优化了后道工艺向通孔中填镀导电金属(例如Cu)时的填充效果,避免了后续填镀金属与孔底部的其他材料层(例如Al)接触不良,提升了产品导电性能。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (10)
1.一种刻蚀方法,用以去除孔底部的绝缘层,其特征在于,包括以下步骤:
对孔底部进行刻蚀;
采用第一清理气体,在第一压力和第一偏压射频功率的条件下对所述孔进行第一等离子体清理;以及
采用第二清理气体,在第二压力和第二偏压射频功率的条件下对所述孔进行第二等离子体清理,其中,所述第一压力大于所述第二压力,所述第一偏压射频功率小于所述第二偏压射频功率。
2.根据权利要求1所述的刻蚀方法,其特征在于,所述第一压力为50-100mT,所述第二压力为5-50mT。
3.根据权利要求2所述的刻蚀方法,其特征在于,所述第一压力为60-80mT,所述第二压力为10-30mT。
4.根据权利要求1所述的刻蚀方法,其特征在于,所述第一偏压射频功率为10-100W,所述第二偏压射频功率为50-1000W。
5.根据权利要求4所述的刻蚀方法,其特征在于,所述第一偏压射频功率为20-50W,所述第二偏压射频功率为200-400W。
6.根据权利要求1所述的刻蚀方法,其特征在于,所述绝缘层为SiO2,所述对孔底部进行刻蚀包括:采用C4F8和Ar的混合气体对孔底部进行刻蚀。
7.根据权利要求1所述的刻蚀方法,其特征在于,所述第一清理气体为O2和Ar的混合气体。
8.根据权利要求7所述的刻蚀方法,其特征在于,所述O2和Ar的混合气体流量为50-500sccm。
9.根据权利要求1所述的刻蚀方法,其特征在于,所述第二清理气体为O2。
10.根据权利要求9所述的刻蚀方法,其特征在于,所述O2流量为50-500sccm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410456701.6A CN105470104B (zh) | 2014-09-09 | 2014-09-09 | 刻蚀方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410456701.6A CN105470104B (zh) | 2014-09-09 | 2014-09-09 | 刻蚀方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105470104A CN105470104A (zh) | 2016-04-06 |
CN105470104B true CN105470104B (zh) | 2019-01-18 |
Family
ID=55607693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410456701.6A Active CN105470104B (zh) | 2014-09-09 | 2014-09-09 | 刻蚀方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105470104B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111863591A (zh) * | 2019-04-28 | 2020-10-30 | 北京北方华创微电子装备有限公司 | 一种预清洗方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103390581A (zh) * | 2013-07-26 | 2013-11-13 | 中微半导体设备(上海)有限公司 | 硅通孔刻蚀方法 |
CN103578973A (zh) * | 2012-07-29 | 2014-02-12 | 中国科学院微电子研究所 | 氮化硅高深宽比孔的循环刻蚀方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1786027A3 (en) * | 2005-11-14 | 2009-03-04 | Schott AG | Plasma etching of tapered structures |
CN101866877A (zh) * | 2009-04-14 | 2010-10-20 | 中芯国际集成电路制造(上海)有限公司 | 通孔形成方法 |
-
2014
- 2014-09-09 CN CN201410456701.6A patent/CN105470104B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103578973A (zh) * | 2012-07-29 | 2014-02-12 | 中国科学院微电子研究所 | 氮化硅高深宽比孔的循环刻蚀方法 |
CN103390581A (zh) * | 2013-07-26 | 2013-11-13 | 中微半导体设备(上海)有限公司 | 硅通孔刻蚀方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105470104A (zh) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10580725B2 (en) | Articles having vias with geometry attributes and methods for fabricating the same | |
US8617962B2 (en) | Method for finishing a substrate of the semiconductor-on-insulator type | |
US9711365B2 (en) | Etch rate enhancement for a silicon etch process through etch chamber pretreatment | |
CN105097487A (zh) | 一种晶圆背面减薄工艺 | |
TWI601185B (zh) | A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer | |
CN105355566B (zh) | 焊盘的表面处理方法及焊盘的制作方法 | |
CN105470104B (zh) | 刻蚀方法 | |
CN103311104B (zh) | 一种石墨烯的制备方法 | |
CN106504982B (zh) | 一种基片的刻蚀方法 | |
CN103424998B (zh) | 微电机系统制造工艺中聚酰亚胺刻蚀后去除光刻胶的方法 | |
CN106548977B (zh) | 一种空气隙结构的制造方法 | |
KR20170036985A (ko) | 석영 유리의 표면 엠보싱화 방법 | |
TWI570803B (zh) | A deep silicon etch method | |
CN107342221B (zh) | 一种SiC基GaN晶体的深孔刻蚀方法 | |
TWI774645B (zh) | Tsv結構的平坦化裝置 | |
CN102903667B (zh) | 半导体器件的形成方法 | |
CN104637824A (zh) | 硅片的临时键合和解离工艺方法 | |
CN103646854A (zh) | 一种改善基于Cr掩模刻蚀工艺的方法 | |
CN105428306B (zh) | 一种通孔底部阻挡层的刻蚀方法 | |
KR101711647B1 (ko) | 도전성 라인 사이의 유전 물질 제거 방법 | |
TWI512826B (zh) | Dry etching method | |
CN105990105B (zh) | 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件 | |
CN103137538B (zh) | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 | |
CN108074788B (zh) | 半导体工艺设备与半导体装置的制造方法 | |
CN105762107A (zh) | 半导体结构的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 100176 No. 8, Wenchang Avenue, Daxing District economic and Technological Development Zone, Beijing Applicant after: Beijing North China microelectronics equipment Co Ltd Address before: 100176 No. 8, Wenchang Avenue, Daxing District economic and Technological Development Zone, Beijing Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing |
|
GR01 | Patent grant | ||
GR01 | Patent grant |