CN102903667B - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN102903667B
CN102903667B CN201110211064.2A CN201110211064A CN102903667B CN 102903667 B CN102903667 B CN 102903667B CN 201110211064 A CN201110211064 A CN 201110211064A CN 102903667 B CN102903667 B CN 102903667B
Authority
CN
China
Prior art keywords
dielectric layer
layer
formation method
semiconductor devices
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110211064.2A
Other languages
English (en)
Other versions
CN102903667A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110211064.2A priority Critical patent/CN102903667B/zh
Publication of CN102903667A publication Critical patent/CN102903667A/zh
Application granted granted Critical
Publication of CN102903667B publication Critical patent/CN102903667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种半导体器件的形成方法，包括：提供基底，所述基底上形成有介质层；对介质层进行氧气等离子体处理；用含碳气体对介质层进行处理；在介质层上形成掩膜层；刻蚀掩膜层和介质层至露出基底，形成通孔。本发明保证了介质层表面的平整性，提高了半导体器件的电性能和可靠性。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及半导体器件的形成方法。
背景技术
随着半导体逻辑技术的不断发展，对于形成半导体器件的各膜层及互连结构的质量要求也越来越高。膜层或互连结构中的沟槽/通孔在不同工艺中产生缺陷都会直接影响半导体器件的可靠性。
在半导体器件集成度不断增加的今天，逻辑器件的尺寸也越来越小，逻辑器件中的通孔尺寸也相应变小。现有逻辑器件中通孔的形成方法如图1至图3所示，在图1中，提供基底10，所述基底10依次包括半导体衬底、以及位于半导体衬底上的晶体管、电容器、金属布线层等结构；在半导体衬底10上形成沉积介质层20。如图2所示，在所述介质层20表面形成掩膜层30，用以后续刻蚀工艺中保护下面的膜层；在掩膜层30上旋涂光刻胶层40；接着，对光刻胶层40进行曝光及显影处理，形成通孔图形。如图3所示，以光刻胶层40为掩膜，沿通孔图形刻蚀掩膜层30及介质层20至露出半导体衬底10，形成通孔50。
美国专利US10/780554公开了一种逻辑器件中通孔的形成方法。
现有形成逻辑器件的通孔，通孔边缘的介质层上产生底切，于通孔沉积导电物质后会产生短路现象，影响半导体器件的电性能。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，防止制作通孔时在介质层上形成底切。
为解决上述问题，本发明实施例提供一种半导体器件的形成方法，包括：提供基底，所述基底上形成有介质层；对介质层进行氧气等离子体处理；用含碳气体对介质层进行处理；在介质层上形成掩膜层；刻蚀掩膜层和介质层至露出基底，形成通孔。
可选的，所述含碳气体包含C2H4或C2H2。
可选的，所述含碳气体处理介质层所需的压力为2～10托，功率为300～1500W，气体流量为100～2000sccm，处理时间为2s～10s。
可选的，所述介质层为低k材料，介电常数为2.2～2.9。
可选的，所述低k材料为SiOCH。
可选的，所述含碳气体还包含N2和NH2。
可选的，所述掩膜层材料为氧化硅。
可选的，形成所述氧化硅的反应物为TEOS。
可选的，形成介质层的方法为化学气相沉积法。
可选的，刻蚀介质层采用的是干法刻蚀工艺。
与现有技术相比，本发明技术方案具有以下优点：在对介质层进行氧气等离子体处理后，用含碳气体再对介质层进行处理。用氧气等离子体处理完介质层，增强介质层与后续掩膜层的结合力，但是氧离子会带走介质层表面的碳离子；用含碳气体再对介质层进行处理，将碳离子加入至介质层中，使介质层中的碳含量保持稳定，有效避免了酸液对掩膜层下缺少碳的介质层产生严重腐蚀，防止的底切现象的产生；保证了介质层表面的平整性，提高了半导体器件的电性能和可靠性。
附图说明
图1至图3是现有技术形成具有通孔的半导体器件的示意图；
图4是采用现有工艺形成的通孔具有缺陷的示意图；
图5是本发明形成具有通孔的半导体器件的具体实施方式流程示意图；
图6至图10是本发明形成具有通孔的半导体器件的示意图。
具体实施方式
在深亚微米以下的工艺，在逻辑半导体器件制作过程中在形成通孔时，发明人发现为了增强介质层与后续掩膜层的结合力，会采用氧气等离子体处理介质层，但是氧离子会带走介质层表面的碳离子，使介质层的SiCOH变为较为活泼的SiOH；在后续用氢氟酸刻蚀介质层形成通孔50时，介质层20表面的SiOH很容易被酸洗掉，使介质层20与掩膜层30之间的界面产生底切60(如图4所示)，影响半导体器件的电性能。
发明人针对上述技术问题，经过对原因的分析，不断研究发现介质层表面碳离子缺失会造成刻蚀过程中缺碳的介质层同时被去除；那么用含碳气体再对介质层进行处理，将碳离子加入至介质层中，使介质层中的碳含量保持稳定，有效避免了酸液对掩膜层下缺少碳的介质层产生严重腐蚀，防止的底切现象的产生；保证了介质层表面的平整性，提高了半导体器件的电性能和可靠性。
图5是本发明形成具有通孔的半导体器件的具体实施方式流程示意图。如图5所示，执行步骤S11，提供基底，所述基底上形成有介质层；
在本实施方式中，制作逻辑器件时，在形成介质层之前，会先于介质层下形成了金属布线层。
执行步骤S12，对介质层进行氧气等离子体处理；
为了增强介质层表面的附着力，通常会用氧气等离子体对介质层进行处理，使介质层表面产生氧化硅。
执行步骤S13，用含碳气体对介质层进行处理；
本实施方式中，用含碳气体对介质层进行处理能将氧气等离子体处理介质层带来的缺陷进行修复，保证介质层的完整。
执行步骤S14，在介质层上形成掩膜层；
执行步骤S15，刻蚀掩膜层和介质层至露出基底，形成通孔。
通常在刻蚀形成通孔之前，还需在介质层上形成抗反射层，用以后续曝光工艺中保护下面的膜层，避免下面膜层受到光的影响而改变性质；再于抗反射层上形成光刻胶层，定义出通孔图形。
下面结合附图对本发明的具体实施方式做详细的说明。
图6至图10是本发明形成具有通孔的半导体器件的示意图。如图6所示，提供基底100，所述基底100依次包括半导体衬底，以及位于半导体衬底上的晶体管、电容器、金属布线层等结构。用化学气相沉积法在基底100上形成介质层200。
本实施例中，所述介质层200为低k介质层，介电常数为2.2～2.9；所述低k介质层的材料为SiCOH，所述SiCOH的原子间间隔较为稀疏。
继续参考图6，对介质层200进行氧气等离子体205处理，用以增强介质层200表面的粘附力，使介质层200与后续形成掩膜层之间的结合力增强。
本实施例中，所述氧气等离子体处理介质层所需的压力为1～7托，功率为200～1000W，气体流量为50～2000sccm，处理时间为1～10s。
本实施例中，经过氧气等离子体处理后，氧离子会带走介质层表面的碳离子，使材料为SiCOH介质层变为较为活泼的SiOH。
参考图7，采用含碳气体210对介质层200进行处理，用以将碳离子加入至介质层200中，使介质层200中的碳含量保持稳定。
本实施例中，所述含碳气体包括前驱气体C2H4或C2H2。加入C2H4或C2H2后经过电离，产生CH+，与SiOH结合又重新生成SiCOH。
本实施例中，所述含碳气体还可以包括稀释气体N2和NH3。稀释气体N2和NH3经过电离后，产生N+或NH+，与CH+一起掺入SiOH中，可以形成更稳定的SiCOHN。
本实施例中，所述含碳气体处理介质层所需的压力为2～10托，功率为300～1500W，气体流量为100～2000sccm，处理时间为2s～10s。
如图8所示，于经过含碳气体处理的介质层200上形成掩膜层300；再于掩膜层300上涂覆光刻胶层400；经过曝光显影工艺后，在光刻胶层上定义出通孔图形。
本实施例中，所述掩膜层300的材料为氧化硅，厚度为10埃～50埃。形成所述掩膜层300的方法为化学气相沉积法，在形成掩膜层300的工艺中以正硅酸乙酯(TEOS)作为反应物。
如图9所示，以光刻胶层400为掩膜，沿通孔图形用湿法刻蚀法刻蚀掩膜层300和介质层200至露出基底100，形成通孔500。
本实施例中，所述湿法刻蚀所采用的溶液为氢氟酸。
如图10所示，灰化法去除光刻胶层。
后续可用化学气相沉积法在所述介质层200上形成金属层，且所述金属层填充满通孔；然后用化学机械抛光金属层至露出介质层200，形成导电插塞。
本实施例中，由于在对介质层进行氧气等离子体处理后，又用含碳气体再对介质层进行处理，使介质层表面的经过氧气等离子体处理后产生的活泼SiOH转化成稳定的SiCOH或SiCOHN。在刻蚀形成通孔时，有效避免了酸液对掩膜层下缺少碳的介质层产生严重腐蚀，防止的底切现象的产生；保证了介质层表面的平整性，提高了半导体器件的电性能和可靠性。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (7)

1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底上形成有介质层，所述介质层材料是介电常数为2.2～2.9的SiOCH；
对介质层进行氧气等离子体处理；
用含碳气体对介质层进行处理，所述含碳气体处理介质层所需的压力为2～10托，功率为300～1500W，气体流量为100～2000sccm，处理时间为2s～10s；
在介质层上形成掩膜层；
刻蚀掩膜层和介质层至露出基底，形成通孔。
2.根据权利要求1所述的形成方法，其特征在于：所述含碳气体包含C2H4或C2H2。
3.根据权利要求2所述的形成方法，其特征在于：所述含碳气体还包含N2和NH2。
4.根据权利要求1所述的形成方法，其特征在于：所述掩膜层材料为氧化硅。
5.根据权利要求4所述的形成方法，其特征在于：形成所述氧化硅的反应物为TEOS。
6.根据权利要求1所述的形成方法，其特征在于：形成介质层的方法为化学气相沉积法。
7.根据权利要求1所述的形成方法，其特征在于：刻蚀介质层采用的是干法刻蚀工艺。
CN201110211064.2A 2011-07-26 2011-07-26 半导体器件的形成方法 Active CN102903667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110211064.2A CN102903667B (zh) 2011-07-26 2011-07-26 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110211064.2A CN102903667B (zh) 2011-07-26 2011-07-26 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN102903667A CN102903667A (zh) 2013-01-30
CN102903667B true CN102903667B (zh) 2016-05-25

Family

ID=47575846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110211064.2A Active CN102903667B (zh) 2011-07-26 2011-07-26 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN102903667B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979269A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN104134612B (zh) * 2014-08-20 2017-11-10 上海华力微电子有限公司 一种修复超低介质常数薄膜侧壁损伤的方法
CN104134630B (zh) * 2014-08-20 2017-08-22 上海华力微电子有限公司 一种减少超低介质常数薄膜侧壁损伤的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941327A (zh) * 2005-09-30 2007-04-04 东部电子株式会社 制造图像传感器的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070048981A1 (en) * 2005-09-01 2007-03-01 International Business Machines Corporation Method for protecting a semiconductor device from carbon depletion based damage
US8017522B2 (en) * 2007-01-24 2011-09-13 International Business Machines Corporation Mechanically robust metal/low-κ interconnects

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941327A (zh) * 2005-09-30 2007-04-04 东部电子株式会社 制造图像传感器的方法

Also Published As

Publication number Publication date
CN102903667A (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
US9865472B2 (en) Fabrication of a silicon structure and deep silicon etch with profile control
KR101094681B1 (ko) 레지스트 박리 동안 다공성 로우-ｋ 재료의 손상을방지하는 방법
TWI423348B (zh) 斜面蝕刻處理期間之低-ｋ損壞防止技術
US8815745B2 (en) Reducing damage to low-K materials during photoresist stripping
US7981699B2 (en) Method for tunably repairing low-k dielectric damage
US20080293249A1 (en) In-situ photoresist strip during plasma etching of active hard mask
WO2006020344A1 (en) Method for stripping photoresist from etched wafer
CN100472707C (zh) 移除阻挡层后的无晶片自动清洗
TWI393997B (zh) 用於蝕刻基板上之低k介電層的方法、半導體裝置以及用於在低k介電層中形成特徵的設備
US20110097904A1 (en) Method for repairing low-k dielectric damage
WO2007041423A1 (en) Vertical profile fixing
CN102903667B (zh) 半导体器件的形成方法
JP5107842B2 (ja) 基板処理方法
US8236188B2 (en) Method for low-K dielectric etch with reduced damage
US7902073B2 (en) Glue layer for hydrofluorocarbon etch
US6500766B2 (en) Post-cleaning method of a via etching process
CN101937832A (zh) 干法蚀刻方法
CN105304554B (zh) 互连结构的形成方法
US20020096494A1 (en) Post-cleaning method of a via etching process
CN104425355B (zh) 导电插塞的形成方法
CN106298442B (zh) 残留物的清除方法
TW200412650A (en) Dual damascene process
CN106941078A (zh) 一种改善金属层光阻返工工艺的方法
CN105336678A (zh) 互连结构的形成方法
JP2004200284A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant