CN104425355B - 导电插塞的形成方法 - Google Patents

导电插塞的形成方法 Download PDF

Info

Publication number
CN104425355B
CN104425355B CN201310379843.2A CN201310379843A CN104425355B CN 104425355 B CN104425355 B CN 104425355B CN 201310379843 A CN201310379843 A CN 201310379843A CN 104425355 B CN104425355 B CN 104425355B
Authority
CN
China
Prior art keywords
dry etching
contact hole
conductive plunger
dielectric layer
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310379843.2A
Other languages
English (en)
Other versions
CN104425355A (zh
Inventor
黄敬勇
张城龙
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310379843.2A priority Critical patent/CN104425355B/zh
Publication of CN104425355A publication Critical patent/CN104425355A/zh
Application granted granted Critical
Publication of CN104425355B publication Critical patent/CN104425355B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

一种导电插塞的形成方法，导电插塞与金属栅极晶体管的金属栅极电连接，该形成方法包括：提供衬底；在衬底上形成金属栅极，金属栅极包括铝层；形成位于衬底上的第一层间介质层，第一层间介质层的上表面与铝层的上表面齐平；在第一层间介质层及金属栅极上形成第二层间介质层；进行第一干法刻蚀，以在第二层间介质层内形成底部露出铝层的接触孔；进行第二干法刻蚀，以去除第一干法刻蚀步骤在接触孔底部和侧壁上所形成的聚合物；第二干法刻蚀之后，向接触孔内填充金属，形成导电插塞。本发明的技术方案解决了金属栅极与导电插塞无法电连接的问题。

Description

导电插塞的形成方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种导电插塞的形成方法，该导电插塞与金属栅极晶体管的金属栅极电连接。
背景技术
随着集成电路集成度的提高，半导体制造工艺的特征尺寸也越来越小，传统的多晶硅栅极因其电性能的缺陷而逐渐被金属栅极替代。目前，栅极结构基本都采用高k介质层作为栅介质层、金属层作为栅极，以满足器件电学性能的要求。
图1是现有一种金属栅极晶体管的剖面结构示意图，如图1所示，该金属栅极晶体管包括：衬底1；位于衬底1上的高k介质层2；位于高k介质层2上的金属栅极3，金属栅极3包括功函数金属层31和位于功函数金属层31上的铝层32；位于金属栅极3两侧、并位于衬底1内的源极4和漏极5；位于金属栅极3和高k介质层2周围的侧墙6；位于衬底1上的第一层间介质层7，第一层间介质层7的上表面与铝层32的上表面齐平。
金属栅极晶体管的金属栅极3上方形成有导电插塞（未图示），使金属栅极3与导电插塞电连接，以布金属连接线。现有在金属栅极上方形成导电插塞的方法包括：
如图2所示，在第一层间介质层7及金属栅极3上形成第二层间介质层8；对第二层间介质层8进行干法刻蚀，以在第二层间介质层8内形成接触孔9，接触孔9的底部露出铝层32；
如图3所示，进行干法刻蚀之后，对接触孔9进行湿法清洗，以去除所述干法刻蚀步骤在接触孔9的底部和侧壁所形成的聚合物10（如图2所示）；
如图5所示，进行湿法清洗之后，向接触孔9（如图3所示）内填充金属，以形成导电插塞12。
但是，利用现有方法在金属栅极晶体管的金属栅极上方形成导电插塞时，会出现金属栅极与导电插塞无法电连接的问题出现。
发明内容
本发明要解决的问题是：利用现有方法在金属栅极晶体管的金属栅极上方形成导电插塞时，会出现金属栅极与导电插塞无法电连接的问题出现。
为解决上述问题，本发明提供了一种导电插塞的形成方法，所述导电插塞与金属栅极晶体管的金属栅极电连接，所述形成方法包括：
提供衬底；
在所述衬底上形成金属栅极，所述金属栅极包括铝层；
形成位于所述衬底上的第一层间介质层，所述第一层间介质层的上表面与铝层的上表面齐平；
在所述第一层间介质层及金属栅极上形成第二层间介质层；
进行第一干法刻蚀，以在所述第二层间介质层内形成底部露出铝层的接触孔；
进行第二干法刻蚀，以去除所述第一干法刻蚀步骤在接触孔底部和侧壁上所形成的聚合物；
所述第二干法刻蚀之后，向所述接触孔内填充金属，形成导电插塞。
可选地，所述第二干法刻蚀之后、导电插塞形成之前，还包括对接触孔进行湿法清洗的步骤。
可选地，所述第一干法刻蚀与第二干法刻蚀在同一反应腔室中进行。
可选地，利用含N2的气体进行所述第二干法刻蚀。
可选地，所述第二干法刻蚀的工艺参数包括：压强为50至200mtorr，射频功率为200至500w，偏置功率为50至300w。
可选地，所述气体还包括H2。
可选地，所述第二干法刻蚀的工艺参数包括：压强为50至200mtorr，射频功率为200至500w，偏置功率为50至300w，N2与H2的流量比为1：1至1：2。
可选地，利用含O2及CO的气体进行所述第二干法刻蚀。
可选地，所述第二干法刻蚀的工艺参数包括：压强为50至200mtorr，射频功率为200至500w，偏置功率为50至300w，O2与CO的流量比小于1：4。
可选地，所述接触孔的形成方法包括：
在所述第二层间介质层上形成图形化光刻胶层，所述图形化光刻胶层定义所述接触孔的位置；
以所述图形化光刻胶层为掩模，对所述第二层间介质层进行第一干法刻蚀，以在所述第二层间介质层内形成所述接触孔；
形成接触孔之后，去除所述图形化光刻胶层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案在利用第一干法刻蚀步骤，形成底部露出金属栅极的铝层的接触孔之后，进行了第二干法刻蚀，该第二干法刻蚀步骤能够较为干净地去除所述第一干法刻蚀步骤在接触孔底部和侧壁所形成聚合物，在进行第二干法刻蚀之后排队等待形成导电插塞的过程中，由于覆盖在接触孔底部和侧壁上的聚合物已经去除干净了，因此，不会出现聚合物中的活性氟离子与铝层发生化学反应并对铝层造成腐蚀，以及化学反应的生成物延伸至接触孔内导致接触孔无法被金属完全填满的问题，解决了金属栅极与导电插塞无法电连接的问题。
进一步地，所述第一干法刻蚀与第二干法刻蚀步骤在同一反应腔室中进行。一方面，第一干法刻蚀步骤之后，可以直接进行第二干法刻蚀步骤，节省了排队等待的时间，防止在排队等待进行第二干法刻蚀期间，覆盖在接触孔底部和侧壁上的聚合物的活性氟离子与铝层发生化学反应，对铝层造成损伤；另一方面，由于铝的电学迁移能力很强，在第一干法刻蚀及第二干法刻蚀步骤中都很容易对反应腔室造成污染，将第一干法刻蚀与第二干法刻蚀设置在同一反应腔室中进行，可以避免对其他反应腔室造成污染。
附图说明
图1是现有一种金属栅极晶体管的剖面结构示意图；
图2至图5是利用现有方法在金属栅极晶体管的金属栅极上方形成导电插塞的各个阶段中半导体器件的剖面结构示意图；
图6至图14是本发明的第一实施例中在金属栅极晶体管的金属栅极上方形成导电插塞的各个阶段中半导体器件的剖面结构示意图；
图15是分别利用四种技术方案在12寸晶圆上同等数量（数百万个）的金属栅极、及金属栅极上方的导电插塞时，晶圆上与金属栅极无法电连接的导电插塞的密度直方图。
具体实施方式
经研究发现，利用现有方法在金属栅极晶体管的金属栅极上方形成导电插塞时，造成金属栅极与导电插塞无法电连接的原因为：
如图2所示，在对第二层间介质层8进行干法刻蚀以形成接触孔9时，所采用的刻蚀气体为碳氟化合物，因此，所述干法刻蚀步骤在接触孔9底壁和侧壁所形成的聚合物10中会含有活性氟离子；
如图3所示，在对接触孔9进行湿法清洗，以去除所述干法刻蚀步骤在接触孔9的底部和侧壁所形成的聚合物10（如图2所示）时，为了避免清洗溶液会损伤铝层32，清洗溶液不能为强溶剂，但这会导致无法将覆盖在接触孔9底部和侧壁上的聚合物10（如图2所示）去除干净，换言之，对接触孔9进行湿法清洗之后，接触孔9的底部和侧壁上会有聚合物10a残留；
如图4所示，残留的聚合物10a（如图3所示）中含有活性氟离子，而铝是活泼金属，因此，聚合物10a中的活性氟离子会与铝层32发生化学反应（1），并生成氟化铝11；
继续参照图4所示，对接触孔进行湿法清洗的步骤与向接触孔内填充金属以形成导电插塞的步骤之间，存在一段很长的间隔时间，在排队等待形成导电插塞的过程中，半导体器件会暴露在空气中，使半导体器件有可能与空气中的水接触，生成的氟化铝11会与水发生化学反应（2），并生成氢氧化铝及氢氟酸，生成的氢氟酸又会与铝层32发生化学反应（1），因此，在排队等待形成导电插塞的过程中，会发生化学反应（1）和（2）的循环化学反应，使铝层32不断地被腐蚀，并生成越来越多的氟化铝11，生成的氟化铝11会延伸至接触孔9（如图3所示）内；
如图5所示，在向接触孔9（如图4所示）内填充金属以形成导电插塞12时，由于生成的氟化铝11延伸至接触孔9内，使金属不能将接触孔9完全填满，而氟化铝11的导电性能很差，造成金属栅极3与导电插塞12无法电连接。
Al+3F-→AlF3 （1）
AlF3+3H2O→Al(OH)3+3HF （2）
为了解决上述问题，本发明提供了一种改进的导电插塞的形成方法，该方法在利用第一干法刻蚀步骤形成底部露出金属栅极的铝层的接触孔之后，进行了第二干法刻蚀，该第二干法刻蚀步骤能够较为干净地去除所述第一干法刻蚀步骤在接触孔底部和侧壁所形成的聚合物，使铝层不会被腐蚀、接触孔能被金属完全填满，实现了导电插塞与金属栅极的电连接。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
第一实施例
如图6所示，提供衬底100。
衬底100可为硅衬底、硅锗衬底、绝缘体上硅（silicon on insulator，简称SOI）衬底等常规的半导体衬底。
然后，在衬底上形成金属栅极，所述金属栅极包括铝层。
在本实施例中，利用后栅极工艺（gate last）形成金属栅极晶体管的金属栅极，在形成金属栅极之前，先形成金属栅极晶体管的源极和漏极，该金属栅极晶体管的具体形成方法包括：
继续参照图6所示，在衬底100上形成伪栅极结构110，伪栅极结构110包括：高k介质层111和位于高k介质层111上的伪栅极112，高k介质层111可以为氧化铪、氮氧化铪、氧化锆、氮氧化锆等介电常数为7～20的介电材料，高k介质层111可以利用原子层沉积、金属有机气相沉积、分子束外延、化学气相沉积、物理气相沉积等方法形成；伪栅极112的材料可以为多晶硅或氮化硅等，伪栅极112可以利用化学气相沉积等方法形成；
如图7所示，在伪栅极结构110的周围形成侧墙130，具体方法包括：在衬底100及伪栅极结构110上形成侧墙材料层；对该侧墙材料层进行回刻，残留在伪栅极结构110周围的侧墙材料层构成侧墙130，该侧墙材料层的材料可以为氧化硅、氮化硅、氮氧化硅等；
继续参照图7所示，在伪栅极结构110两侧的衬底100内形成源极121和漏极122，具体方法包括：以伪栅极结构110及侧墙130为掩模进行离子注入，以在衬底100内形成源极121和漏极122；
如图8所示，形成第一层间介质层140，第一层间介质层140的上表面与伪栅极112的上表面齐平，第一层间介质层140的形成方法包括：在衬底100、伪栅极结构110及侧墙130上形成层间介质层；对该层间介质层进行化学机械研磨直至露出伪栅极112，形成平坦化的第一层间介质层140；
如图9所示，去除伪栅极112（如图8所示），在伪栅极112所在位置形成沟槽113，去除伪栅极112的方法可以为湿法刻蚀；
在沟槽内形成金属栅极，在本实施例中，金属栅极除了包括铝层之外，还包括位于铝层下方的功函数金属层，金属栅极的形成方法包括：如图10所示，形成覆盖在第一层间介质层140上、并填充在沟槽113（如图9所示）内的功函数金属材料层151a，功函数金属材料层151a并未将沟槽113填充满；在功函数金属材料层151a上形成铝材料层152a；如图11所示，对铝材料层152a及功函数金属材料层151a（如图10所示）进行化学机械研磨直至露出第一层间介质层140，剩余的填充在沟槽113（如图9所示）内的功函数金属材料层为功函数金属层151，剩余的填充在沟槽113（如图9所示）内的铝材料层为铝层152，铝层152的上表面与第一层间介质层140的上表面齐平。
然后，如图12所示，在第一层间介质层140及金属栅极150上形成第二层间介质层160。
在本实施例中，第二层间介质层160的材料为氧化硅。
然后，继续参照图12所示，进行第一干法刻蚀，以在第二层间介质层160内形成底部露出铝层152的接触孔170。
在本实施例中，接触孔170的形成方法包括：在第二层间介质层160上形成图形化光刻胶层，所述图形化光刻胶层定义接触孔170的位置；以所述图形化光刻胶层为掩模，对第二层间介质层160进行第一干法刻蚀，以在第二层间介质层160内形成接触孔170；形成接触孔170之后，去除所述图形化光刻胶层。
所述第一干法刻蚀步骤所采用的刻蚀气体为碳氟化合物，如CF4、C3F8、C4F8、CHF3、NF3等。
在第一干法刻蚀步骤中，会在接触孔170的底部和侧壁形成聚合物180，聚合物180会影响半导体器件的成品率和可靠性，因此，必须将聚合物180去除干净。
如图13所示，进行第二干法刻蚀，以去除所述第一干法刻蚀步骤在接触孔170底部和侧壁上所形成的聚合物180。
在第二干法刻蚀步骤中，借助等离子体的物理轰击作用，或者借助等离子体的物理轰击以及化学反应的共同作用，能较为干净地去除覆盖在接触孔170底部和侧壁上的聚合物180。
而现有方法是利用湿法清洗工艺来去除第一干法刻蚀步骤中在接触孔底部和侧壁上所形成的聚合物，但是，该方法并不能将覆盖在接触孔底部和侧壁上的聚合物去除干净。
在所述第二干法刻蚀步骤中，应该慎重选择刻蚀所采用的刻蚀气体，防止刻蚀气体与金属栅极150中的铝层152发生反应，对铝层152造成损伤。
经研究发现，利用含N2的气体P进行所述第二干法刻蚀时，不仅可以将覆盖在接触孔170底部和侧壁上的聚合物180去除干净，还不会对铝层152造成损伤。
在所述第二干法刻蚀步骤中，应该慎重选择刻蚀所采用的工艺参数，使得在将覆盖在接触孔170底部和侧壁上的聚合物180去除干净的同时，还不会对铝层152造成损伤。在具体实施例中，所述第二干法刻蚀的工艺参数设置为以下时可以实现上述目的，该工艺参数包括：压强为50至200mtorr，射频功率（产生等离子体的功率）为200至500w，偏置功率为50至300w。
在本实施例中，所述第一干法刻蚀与第二干法刻蚀步骤在同一反应腔室中进行。这样能带来以下有益效果：一方面，第一干法刻蚀步骤之后，可以直接进行第二干法刻蚀步骤，节省了排队等待的时间，防止在排队等待进行第二干法刻蚀期间，覆盖在接触孔底部和侧壁上的聚合物的活性氟离子与铝层发生化学反应，对铝层造成损伤；另一方面，由于铝的电学迁移能力很强，在第一干法刻蚀及第二干法刻蚀步骤中都很容易对反应腔室造成污染，将第一干法刻蚀与第二干法刻蚀设置在同一反应腔室中进行，可以避免对其他反应腔室造成污染。
在本实施例中，利用第一干法刻蚀形成接触孔170之后，继续以所述图形化光刻胶层为掩模，进行所述第二干法刻蚀步骤，第二干法刻蚀步骤之后再去除所述图形化光刻胶层。
继续参照图13所示，所述第二干法刻蚀之后，对接触孔170进行湿法清洗，以避免所述第二干法刻蚀之后接触孔170内还有少量的聚合物残留。
在本步骤中，所述湿法清洗步骤所采用的溶液，与现有导电插塞形成方法中清洗接触孔内聚合物的溶液相同。
然后，如图14所示，向接触孔170（如图13所示）内填充金属，形成导电插塞190。
在本实施例中，导电插塞190的形成方法包括：形成覆盖在第二层间介质层160上、并填充在接触孔170（如图13所示）内的金属层；对该金属层进行化学机械研磨直至露出第二层间介质层160，剩余的填充在接触孔170内的金属层构成导电插塞190。
在具体实施例中，所述金属层包括粘连层和粘连层上方的钨层，所述粘连层的材料为Ti/TiN。
在进行第二干法刻蚀之后排队等待形成导电插塞的过程中，由于覆盖在接触孔底部和侧壁上的聚合物已经去除干净了，因此，不会出现聚合物中的活性氟离子与铝层发生化学反应并对铝层造成腐蚀，以及化学反应的生成物延伸至接触孔内导致接触孔无法被金属完全填满的问题，解决了金属栅极与导电插塞无法电连接的问题。
第二实施例
第二实施例与第一实施例之间的区别在于：在第二实施例中，利用包含N2及H2的混合气体进行所述第二干法刻蚀步骤。
在具体实施例中，所述第二干法刻蚀的工艺参数包括：压强为50至200mtorr，射频功率为200至500w，偏置功率为50至300w，N2与H2的流量比为1：1至1：2。
研究发现，在利用包含N2及H2的混合气体进行所述第二干法刻蚀步骤时，采用以上工艺参数可以较为干净地去除覆盖在接触孔底部和侧壁上的聚合物。
第三实施例
第三实施例与第一实施例之间的区别在于：在第三实施例中，利用包含O2及CO的混合气体进行所述第二干法刻蚀步骤。
在具体实施例中，所述第二干法刻蚀的工艺参数包括：压强为50至200mtorr，射频功率为200至500w，偏置功率为50至300w，O2与CO的流量比小于1：4。
研究发现，在利用包含O2与CO的混合气体进行所述第二干法刻蚀步骤时，采用以上工艺参数可以较为干净地去除覆盖在接触孔底部和侧壁上的聚合物。
图15是分别利用四种技术方案在12寸晶圆上形成同等数量（数百万个）的金属栅极、及位于金属栅极上方的导电插塞时，晶圆上与金属栅极无法电连接的导电插塞的密度直方图（纵坐标单位为个/平方厘米）。第一种技术方案是：形成接触孔之后，不去除聚合物直接形成导电插塞；第二种技术方案是第三实施例的技术方案；第三种技术方案是第二实施例的技术方案；第四种技术方案是第一实施例的技术方案。
图15中第一至第十一列直方图表示：利用第一种技术方案在12寸晶圆上形成同等数量的金属栅极、及金属栅极上方的导电插塞时，晶圆上与金属栅极无法电连接的导电插塞的密度；图15中第十二至第十三列直方图表示：利用第二种技术方案在12寸晶圆上形成同等数量的金属栅极、及金属栅极上方的导电插塞时，晶圆上与金属栅极无法电连接的导电插塞的密度；图15中第十四至第十五列直方图表示：利用第三种技术方案在12寸晶圆上形成同等数量的金属栅极、及金属栅极上方的导电插塞时，晶圆上与金属栅极无法电连接的导电插塞的密度；图15中第十六至第二十列直方图表示：利用第四种技术方案在12寸晶圆上形成同等数量的金属栅极、及金属栅极上方的导电插塞时，晶圆上与金属栅极无法电连接的导电插塞的密度。
由图15中可知，当采用第一实施例的技术方案在金属栅极晶体管的金属栅极上方形成导电插塞时，晶圆上与金属栅极无法电连接的导电插塞的密度最小。
需说明的是，金属栅极晶体管中金属栅极的结构并不局限于所给实施例，只要保证金属栅极中含有铝层，且金属栅极上方的接触孔底部有露出铝层即可。
所述第二干法刻蚀步骤中所采用的刻蚀气体并不局限于所给实施例，只要使得覆盖在接触孔底部和侧壁上的聚合物会被去除干净即可。
在其他实施例中，也可以利用后栅极工艺以外的方法来形成金属栅极晶体管的金属栅极。在这种情况下，也可以先形成金属栅极晶体管的金属栅极，再形成第一层间介质层。
本发明中，各实施例采用递进式写法，重点描述与前述实施例的不同之处，各实施例中的相同部分可以参照前述实施例。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种导电插塞的形成方法，所述导电插塞与金属栅极晶体管的金属栅极电连接，其特征在于，所述形成方法包括：
提供衬底；
在所述衬底上形成金属栅极，所述金属栅极包括铝层；
形成位于所述衬底上的第一层间介质层，所述第一层间介质层的上表面与铝层的上表面齐平；
在所述第一层间介质层及金属栅极上形成第二层间介质层；
进行第一干法刻蚀，以在所述第二层间介质层内形成底部露出铝层的接触孔；
进行第二干法刻蚀，以去除所述第一干法刻蚀步骤在接触孔底部和侧壁上所形成的聚合物；
所述第二干法刻蚀之后，向所述接触孔内填充金属，形成导电插塞；
进行所述第二干法刻蚀采用的气体为N2，或者进行所述第二干法刻蚀采用的气体为N2和H2，或者进行所述第二干法刻蚀采用的气体为O2及CO。
2.根据权利要求1所述的导电插塞的形成方法，其特征在于，所述第二干法刻蚀之后、形成导电插塞之前，还包括对接触孔进行湿法清洗的步骤。
3.根据权利要求1所述的导电插塞的形成方法，其特征在于，所述第一干法刻蚀与第二干法刻蚀在同一反应腔室中进行。
4.根据权利要求1所述的导电插塞的形成方法，其特征在于，当进行所述第二干法刻蚀采用的气体为N2时，所述第二干法刻蚀的工艺参数包括：压强为50至200mtorr，射频功率为200至500w，偏置功率为50至300w。
5.根据权利要求1所述的导电插塞的形成方法，其特征在于，当进行所述第二干法刻蚀采用的气体为N2和H2时，所述第二干法刻蚀的工艺参数包括：压强为50至200mtorr，射频功率为200至500w，偏置功率为50至300w，N2与H2的流量比为1：1至1：2。
6.根据权利要求1所述的导电插塞的形成方法，其特征在于，当进行所述第二干法刻蚀采用的气体为O2及CO时，所述第二干法刻蚀的工艺参数包括：压强为50至200mtorr，射频功率为200至500w，偏置功率为50至300w，O2与CO的流量比小于1：4。
7.根据权利要求1所述的导电插塞的形成方法，其特征在于，所述接触孔的形成方法包括：
在所述第二层间介质层上形成图形化光刻胶层，所述图形化光刻胶层定义所述接触孔的位置；
以所述图形化光刻胶层为掩模，对所述第二层间介质层进行第一干法刻蚀，以在所述第二层间介质层内形成所述接触孔；
形成接触孔之后，去除所述图形化光刻胶层。
CN201310379843.2A 2013-08-27 2013-08-27 导电插塞的形成方法 Active CN104425355B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310379843.2A CN104425355B (zh) 2013-08-27 2013-08-27 导电插塞的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310379843.2A CN104425355B (zh) 2013-08-27 2013-08-27 导电插塞的形成方法

Publications (2)

Publication Number Publication Date
CN104425355A CN104425355A (zh) 2015-03-18
CN104425355B true CN104425355B (zh) 2017-12-01

Family

ID=52973997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310379843.2A Active CN104425355B (zh) 2013-08-27 2013-08-27 导电插塞的形成方法

Country Status (1)

Country Link
CN (1) CN104425355B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452879A (zh) * 2007-12-05 2009-06-10 联华电子股份有限公司 开口蚀刻后的清洗方法
CN102148191A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 接触孔形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379574B1 (en) * 1999-05-03 2002-04-30 Applied Materials, Inc. Integrated post-etch treatment for a dielectric etch process

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452879A (zh) * 2007-12-05 2009-06-10 联华电子股份有限公司 开口蚀刻后的清洗方法
CN102148191A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 接触孔形成方法

Also Published As

Publication number Publication date
CN104425355A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
CN102148191B (zh) 接触孔形成方法
TW201905987A (zh) 半導體裝置與其形成方法
CN104347417B (zh) Mos晶体管的形成方法
CN102446815A (zh) 形成互连沟槽以及通孔的方法及形成互连结构的方法
CN107731738A (zh) 半导体结构的形成方法
CN105097650A (zh) 接触插塞的形成方法
CN104681424B (zh) 晶体管的形成方法
CN106486365B (zh) 半导体器件的形成方法
CN105990114B (zh) 半导体器件的形成方法
CN105870050B (zh) 半导体器件的形成方法
CN103021930B (zh) 一种金属互连层刻蚀方法
CN104979271B (zh) 互连结构的形成方法
CN104425355B (zh) 导电插塞的形成方法
CN101728307B (zh) 浅沟槽隔离结构的制作方法
CN105336690B (zh) 半导体器件的制作方法
CN104347489A (zh) 导电插塞的形成方法
CN111489972B (zh) 半导体结构及其形成方法
CN107731730A (zh) 半导体结构的形成方法
TWI479549B (zh) 去除蝕刻殘留物之方法
CN106033719A (zh) 半导体结构的形成方法
CN105742229B (zh) 半导体结构的形成方法
CN105742183B (zh) 半导体结构的形成方法
CN104241129A (zh) 金属栅极晶体管的形成方法
CN103871886B (zh) 晶体管的形成方法
CN109216321A (zh) 具有插塞的半导体器件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant