JP2004200284A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004200284A JP2004200284A JP2002365022A JP2002365022A JP2004200284A JP 2004200284 A JP2004200284 A JP 2004200284A JP 2002365022 A JP2002365022 A JP 2002365022A JP 2002365022 A JP2002365022 A JP 2002365022A JP 2004200284 A JP2004200284 A JP 2004200284A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fluorine
- etching
- forming
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】窒素を含有する光反射防止層を形成する工程及びフッ素反応ガスによるエッチングを行う工程を実施した場合であっても、その後に形成した金属層に欠陥が生じることを防止することができる半導体装置の製造方法を提供する。
【解決手段】図1(c)のように、レジスト層4に形成した接続孔パターンをマスクとして、反応性イオンエッチング法により光反射防止層3をエッチングし、更に、レジスト層4及び光反射防止層3に形成した接続孔パターンをマスクとして、フッ素系ガスを用いたプラズマエッチング法によって、絶縁層2にコンタクトホール5を開設する。そして、図1(e)のように、化学機械研磨法により、又は反応性イオンエッチング法により、絶縁層2上にあるレジスト層4及び光反射防止層3を除去する。
【選択図】 図1
【解決手段】図1(c)のように、レジスト層4に形成した接続孔パターンをマスクとして、反応性イオンエッチング法により光反射防止層3をエッチングし、更に、レジスト層4及び光反射防止層3に形成した接続孔パターンをマスクとして、フッ素系ガスを用いたプラズマエッチング法によって、絶縁層2にコンタクトホール5を開設する。そして、図1(e)のように、化学機械研磨法により、又は反応性イオンエッチング法により、絶縁層2上にあるレジスト層4及び光反射防止層3を除去する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、VLSI又はULSI等の半導体装置を製造する方法に関する。
【0002】
【従来の技術】
VLSI又はULSI等、半導体装置の高集積化、多層化に伴い、これら半導体装置の製造プロセスにおいは、配線、及び基板と外部電極とを接続するコンタクトホール又は複数の配線層間を接続するビアホールといったプラグ等の微細化が要求されている。
【0003】
この要求に対応すべく、下地層上に堆積したレジスト層にフォトリソグラフィ法を用いて所定のパターンを形成する場合、露光時の下地層からの反射光にて生じるハレーションによってパターン精度が低下することを防止するため、下地層とレジスト層との間に窒素含有酸化物を介装して光反射防止層を形成している。
【0004】
一方、得られたパターンをマスクとして下地層をエッチングする場合、異方性エッチング能が高いフッ素系ガスを使用する方法が用いられている。
【0005】
そして、レジストを除去した後、下地層の上方にTi又はAl等の金属層を積層することによって、半導体装置を製造していた。
【0006】
【発明が解決しようとする課題】
しかし、配線及びプラグ等の微細化を更に高精度に実現すべく、下地層とレジスト層との間に窒素含有酸化物による光反射防止層を形成してパターンニングを行った後、フッ素系ガスを用いて下地層をエッチングし、次いで、下地層の上方に金属層を積層した場合、積層された金属層に、隆起、亀裂又は剥がれ等の欠陥が発生し、後工程に不具合を招来するという問題が生じた。
【0007】
本発明は斯かる事情に鑑みてなされたものであって、その目的とするところは、窒素を含有する光反射防止層を形成する工程及びフッ素反応ガスによるエッチングを行う工程を実施した場合であっても、その後に形成した金属層に欠陥が生じることを防止することができる半導体装置の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
請求項1記載の本発明は、基板に設けた下地層上に、窒素を含有する光反射防止層を積層する光反射防止層積層工程と、この光反射防止層をマスクとしてフッ素を含有する反応ガスを用いたエッチングを行って前記下地層に所要のパターンを形成するパターン形成工程と、前記光反射防止層を除去する除去工程と、パターンを形成した下地層上に金属層を形成する金属層形成工程とをこの順に実施することを特徴とする。
【0009】
請求項2記載の本発明は、基板に設けた下地層上に、窒素を含有する光反射防止層を積層する光反射防止層積層工程と、この光反射防止層をマスクとして適宜な反応ガスを用いたエッチングを行って前記下地層に所要のパターンを形成するパターン形成工程と、前記光反射防止層を除去する除去工程と、フッ素を含有する反応ガスを用いたエッチングを行うエッチング工程と、パターンを形成した下地層上に金属層を形成する金属層形成工程とをこの順に実施することを特徴とする。
【0010】
【発明の実施の形態】
前述した如き金属層に欠陥が生じることを防止するという課題を解決すべく種々検討した結果、本発明者らは、次のような知見を得て本発明を完成するに至った。
【0011】
図3は、2次イオン質量分析装置を用いフッ素系反応ガスでエッチングした試料とフッ素を含まない反応ガスでエッチングした試料との深さ方向のフッ素の含有量を比較した結果を示すグラフであり、図中、(a)は前者の試料の深さ方向のフッ素の含有量を、(b)は後者の試料の深さ方向のフッ素の含有量をそれぞれ示している。なお、試料は、基板上にSiON等の窒素含有酸化物からなる光反射防止層が形成し、該光反射防止層上にチタン層を積層したものを用いた。また、図3(a)及び(b)のグラフは共に、縦軸はフッ素の含有量を、横軸は深さをそれぞれ示している。
【0012】
図3(b)から明らかな如く、窒素含有酸化物からなる光反射防止層が形成してある試料であっても、フッ素を含まない反応ガスでエッチングした場合は、光反射防止層のチタン層近傍の部分のフッ素の含有量の変化は僅かであった。これに対して、図3(a)から明らかな如く、窒素含有酸化物からなる光反射防止層が形成してある試料をフッ素系反応ガスでエッチングした場合、光反射防止層のチタン層近傍の図中円で囲んだ部分においてフッ素の含有量が大きく変化していた。なお、試料表面においてフッ素の含有量が大きく変化しているのは、測定時のノイズによるためである。
【0013】
一方、図4は光反射防止層を窒素含有酸化物で形成した試料と、光反射防止層を窒素を含まない酸化物で形成した試料とをフッ素系反応ガスでそれぞれエッチングした場合の試料の深さ方向のフッ素の含有量を比較した結果を示すグラフであり、図中、(a)は前者の試料の深さ方向のフッ素の含有量を、(b)は後者の試料の深さ方向のフッ素の含有量をそれぞれ示している。
【0014】
図4(b)から明らかな如く、フッ素系反応ガスでエッチングした場合であっても、窒素を含まない酸化物からなる光反射防止層が形成してある試料をエッチングした場合は、光反射防止層のチタン層近傍の部分のフッ素の含有量の変化は僅かであった。これに対して、図4(a)から明らかな如く、窒素含有酸化物からなる光反射防止層が形成してある試料をフッ素系反応ガスでエッチングした場合、光反射防止層のチタン層近傍の円で囲んだ部分においてフッ素の含有量が大きく変化していた。
【0015】
これらの比較結果より、エッチングの際に、フッ素が窒素含有酸化物からなる光反射防止層に取り込まれ、このフッ素がチタン層を形成する際に光反射防止層内で局所的に析出するという現象が生じているものと考えられる。従って、このようなフッ素の局所的な析出によって、光反射防止層上に積層した金属層に前述した如き欠陥が発生するものと考えられる。
【0016】
本発明では、基板に設けた下地層上に、窒素を含有する光反射防止層を積層する光反射防止層積層工程を実施した後、この光反射防止層をマスクとしてフッ素を含有する反応ガスを用いたエッチングを行って前記下地層に所要のパターンを形成するパターン形成工程を実施する。このように光反射によるハレーション防止すると共に、異方性エッチング能が高いエッチングを行って、微細なパターンを高精度に形成する。
【0017】
そして、光反射防止層を除去する除去工程を実施した後に、下地層上に金属層を形成する金属層形成工程を実施する。このように、フッ素を取り込んだ光反射防止層を除去した後に、金属層を形成するため、金属層に前述した欠陥が生じることが防止される。
【0018】
また、窒素を含有する光反射防止層をマスクとして適宜な反応ガスを用いたエッチングを行って前記下地層に所要のパターンを形成するパターン形成工程を実施した後、光反射防止層を除去する除去工程を実施する。その後、例えば、下地層のパターン形成によって露出した部分に自然発生する酸化膜を除去すべく、フッ素を含有する反応ガスを用いたエッチングを行うエッチング工程を所要の減圧状態で実施し、次いで、金属層形成工程を、好ましくは減圧状態で連続的に実施する。
【0019】
このように、例えば、下地層のパターン形成によって露出した部分に自然発生する酸化膜を除去すべく、フッ素を含有する反応ガスを用いてエッチングを行う場合であっても、この工程を光反射防止層を除去した後に実施するため、フッ素が取り込まれず、これによって、金属層に欠陥が生じることが防止される。また、前述したエッチング工程と金属層形成工程とを連続的に実施することが可能となり、これにより半導体装置製造のスループットが向上する。
【0020】
ここで、前述した除去工程は、エッチングにより行う。これによって、マルチチャンバ等を用いて除去工程と金属層形成工程とを連続的に実施することができる。
【0021】
一方、除去工程は、化学機械研磨により行うこともできる。これによって、下地層表面の平坦化も合わせて実施される。
【0022】
以下、本発明の詳細な内容を図面に基づいて説明する。
図1及び図2は、本発明に係る半導体装置製造手順を説明する説明図であり、基板と配線とをコンタクトホールを介して層間導通させた場合について示してある。図1(a)のように、基板1上に、絶縁層2及び光反射防止層3をこの順に積層する。この光反射防止層3は、例えば、SiON等の窒素含有酸化物を含む材料を用いて形成する。
【0023】
図1(b)のように、光反射防止層3上に、レジスト層4を積層した後、フォトリソグラフィ法によって接続孔パターンを形成し、図1(c)のように、該接続孔パターンをマスクとして、例えば、CF4(テトラフルオロメタン)、C2F6(ヘキサフルオロエタン)、C4F8(オクタフルオロブテン)又はCHF3(トリフルオロメタン)等の炭化水素のフッ素置換体ガスを用いた反応性イオンエッチング法により光反射防止層3をエッチングし、更に、レジスト層4及び光反射防止層3に形成した接続孔パターンをマスクとして、フッ素系ガスを用いたプラズマエッチング法によって、絶縁層2にコンタクトホール5を開設する。なお、エッチング終了後に外気との接触によって、基板1のコンタクトホール5開設による露出部分(以後、コンタクトホール5の底部という。)の表面に酸化膜6が自然形成されている。
【0024】
前述したレジスト層4のエッチング条件は、例えば、Ar/O2=400/40sccm(standard cubic centimeter/minutes)のエッチングガス組成比として、圧力が10Pa、ソース出力が500W、RFバイアスが200W、ウェハー温度が0℃とし、光反射防止層3のエッチング条件は、例えば、Ar/CHF3/CF4/O2=400/20/30/10sccmのエッチングガス組成比として、圧力が2.0Pa、ソース出力が1000W、RFバイアスが50W、ウェハー温度が0℃とする。また、絶縁層2のエッチング条件は、例えば、Ar/CHF3/O2=400/20/10sccmのエッチングガス組成比として、圧力が10.0Pa、ソース出力が2000W、RFバイアスが1000W、ウェハー温度が0℃とする。
【0025】
図1(d)のように、残存するレジスト層4上にスピンコート法により更にレジストを塗布することによって、同時的にコンタクトホール5(図1(c)参照)内へレジストを埋め込む。このとき、例えば、光反射防止層3上のレジスト層4の厚さが1.5μmになるように新たなレジストを塗布する。
【0026】
そして、図1(e)のように、化学機械研磨(Chemical Mechanical Polish)法により、又は反応性イオンエッチング法により、絶縁層2上にあるレジスト層4及び光反射防止層3を除去する。これによって、この除去工程より前にフッ素系のガスを用いたエッチングを実施していた場合であっても、また、前記除去工程より後にフッ素系のガスを用いたエッチングを実施する場合であっても、フッ素を取り込んだ又は取り込む光反射防止層3を除去してあるため、後述する金属層に亀裂又は剥離等の欠陥が生じることが回避され、その後の工程に不具合が生じることが防止される。一方、コンタクトホール5内にレジストが埋め込んであるため、化学機械研磨又はエッチングの際にコンタクトホール5の内周面に欠陥が生じることが防止される。
【0027】
反応性イオンエッチング法によってレジスト層4及び光反射防止層3を除去する場合、前記(b)及び(c)で説明した条件と略同じ条件でエッチングを行う。一方、レジスト層4及び光反射防止層3を化学機械研磨法によって除去する場合は、例えば、次の条件で行う。すなわち、14質量%のコロイダルシリカ粒子を含む水酸化カリウム溶液を用い、研磨圧力を0.2−0.4N/cm2とし、研磨時間を略60秒とする。
【0028】
レジスト層4及び光反射防止層3を除去して絶縁層2を露出させた後、図1(f)のように、H2SO4/H2O2(硫酸と過酸化水素水の混合液)といったレジスト剥離剤を用いた洗浄を行ってコンタクトホール5内に埋め込んだレジストを除去し、更に、図2(g)のように、フッ素系ガスを用いたプラズマエッチング法によって、コンタクトホール5の底部に生じた酸化膜6を除去する。これによって、配線抵抗を低下させることができる。この場合のエッチング条件は、所要の真空度で、例えば、NF3ガスを3sccmの流量で、またHeガスを47sccmの流量でそれぞれ供給し、13.56MHzの高周波を100Wで、2MHzの低周波を100Wで出力する。
【0029】
そして、適宜の真空度を維持したまま、図2(h)のように、平行平板型プラズマCVD装置を用いて、コンタクトホール5の底部及び絶縁層2の表面に、金属層たるチタン層7をコンタクト層として形成し、熱CVD法により、更に、図2(i)のように、チタン層7の表面及びコンタクトホール5の内周面に、窒化チタン層8をのり層として形成した後、図2(j)のように、コンタクトホール5の内部及び絶縁層2の上方に金属層たるタングステン層9を導電層として形成する。
【0030】
チタン層7を形成する条件としては、例えば、四塩化チタンを100〜50mg/minの流量で気化供給し、基板温度を580℃とし、水素を3000sccmの流量で供給し、13.56MHzの高周波を300Wの出力で印加して、層厚が10nmとなるようにする。また、窒化チタン層8を形成する条件としては、例えば、四塩化チタンを50〜70mg/minの流量で気化供給とし、アンモニアを500sccmの流量で供給し、基板温度を600〜630℃とし、層厚が20nmとなるようにする。また、タングステン層9を形成するには、例えば、WF6/モノシラン/水素系を適用して行った。
【0031】
そして、図2(k)のように、絶縁層2の上方に堆積したタングステン層9、窒化チタン層8及びチタン層7を、絶縁層2の表面が露出するまで化学機械研磨法によって除去した後、図2(l)のように、タングステン層9と接触するように金属層たるアルミニウム配線10を形成する。
【0032】
【発明の効果】
請求項1の発明によれば、フッ素を取り込んだ光反射防止層を除去した後に、金属層を形成するため、金属層に前述した欠陥が生じることが防止される。
【0033】
請求項2の発明によれば、フッ素を含有する反応ガスを用いてエッチングを行う場合であっても、この工程を光反射防止層を除去した後に実施するため、フッ素が取り込まれず、これによって、金属層に欠陥が生じることが防止される等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【図1】本発明に係る半導体装置製造手順を説明する説明図である。
【図2】本発明に係る半導体装置製造手順を説明する説明図である。
【図3】フッ素系反応ガスでエッチングした試料とフッ素を含まない反応ガスでエッチングした試料との深さ方向の強度を比較した結果を示すグラフである。
【図4】光反射防止層を窒素含有酸化物で形成した試料と、光反射防止層を窒素を含まない酸化物で形成した試料とをフッ素系反応ガスでそれぞれエッチングした場合の試料の深さ方向の強度を比較した結果を示すグラフである。
【符号の説明】
1 基板
2 絶縁層
3 光反射防止層
4 レジスト層
5 コンタクトホール
6 酸化膜
7 チタン層
8 窒化チタン層
9 タングステン層
10 アルミニウム配線
【発明の属する技術分野】
本発明は、VLSI又はULSI等の半導体装置を製造する方法に関する。
【0002】
【従来の技術】
VLSI又はULSI等、半導体装置の高集積化、多層化に伴い、これら半導体装置の製造プロセスにおいは、配線、及び基板と外部電極とを接続するコンタクトホール又は複数の配線層間を接続するビアホールといったプラグ等の微細化が要求されている。
【0003】
この要求に対応すべく、下地層上に堆積したレジスト層にフォトリソグラフィ法を用いて所定のパターンを形成する場合、露光時の下地層からの反射光にて生じるハレーションによってパターン精度が低下することを防止するため、下地層とレジスト層との間に窒素含有酸化物を介装して光反射防止層を形成している。
【0004】
一方、得られたパターンをマスクとして下地層をエッチングする場合、異方性エッチング能が高いフッ素系ガスを使用する方法が用いられている。
【0005】
そして、レジストを除去した後、下地層の上方にTi又はAl等の金属層を積層することによって、半導体装置を製造していた。
【0006】
【発明が解決しようとする課題】
しかし、配線及びプラグ等の微細化を更に高精度に実現すべく、下地層とレジスト層との間に窒素含有酸化物による光反射防止層を形成してパターンニングを行った後、フッ素系ガスを用いて下地層をエッチングし、次いで、下地層の上方に金属層を積層した場合、積層された金属層に、隆起、亀裂又は剥がれ等の欠陥が発生し、後工程に不具合を招来するという問題が生じた。
【0007】
本発明は斯かる事情に鑑みてなされたものであって、その目的とするところは、窒素を含有する光反射防止層を形成する工程及びフッ素反応ガスによるエッチングを行う工程を実施した場合であっても、その後に形成した金属層に欠陥が生じることを防止することができる半導体装置の製造方法を提供することにある。
【0008】
【課題を解決するための手段】
請求項1記載の本発明は、基板に設けた下地層上に、窒素を含有する光反射防止層を積層する光反射防止層積層工程と、この光反射防止層をマスクとしてフッ素を含有する反応ガスを用いたエッチングを行って前記下地層に所要のパターンを形成するパターン形成工程と、前記光反射防止層を除去する除去工程と、パターンを形成した下地層上に金属層を形成する金属層形成工程とをこの順に実施することを特徴とする。
【0009】
請求項2記載の本発明は、基板に設けた下地層上に、窒素を含有する光反射防止層を積層する光反射防止層積層工程と、この光反射防止層をマスクとして適宜な反応ガスを用いたエッチングを行って前記下地層に所要のパターンを形成するパターン形成工程と、前記光反射防止層を除去する除去工程と、フッ素を含有する反応ガスを用いたエッチングを行うエッチング工程と、パターンを形成した下地層上に金属層を形成する金属層形成工程とをこの順に実施することを特徴とする。
【0010】
【発明の実施の形態】
前述した如き金属層に欠陥が生じることを防止するという課題を解決すべく種々検討した結果、本発明者らは、次のような知見を得て本発明を完成するに至った。
【0011】
図3は、2次イオン質量分析装置を用いフッ素系反応ガスでエッチングした試料とフッ素を含まない反応ガスでエッチングした試料との深さ方向のフッ素の含有量を比較した結果を示すグラフであり、図中、(a)は前者の試料の深さ方向のフッ素の含有量を、(b)は後者の試料の深さ方向のフッ素の含有量をそれぞれ示している。なお、試料は、基板上にSiON等の窒素含有酸化物からなる光反射防止層が形成し、該光反射防止層上にチタン層を積層したものを用いた。また、図3(a)及び(b)のグラフは共に、縦軸はフッ素の含有量を、横軸は深さをそれぞれ示している。
【0012】
図3(b)から明らかな如く、窒素含有酸化物からなる光反射防止層が形成してある試料であっても、フッ素を含まない反応ガスでエッチングした場合は、光反射防止層のチタン層近傍の部分のフッ素の含有量の変化は僅かであった。これに対して、図3(a)から明らかな如く、窒素含有酸化物からなる光反射防止層が形成してある試料をフッ素系反応ガスでエッチングした場合、光反射防止層のチタン層近傍の図中円で囲んだ部分においてフッ素の含有量が大きく変化していた。なお、試料表面においてフッ素の含有量が大きく変化しているのは、測定時のノイズによるためである。
【0013】
一方、図4は光反射防止層を窒素含有酸化物で形成した試料と、光反射防止層を窒素を含まない酸化物で形成した試料とをフッ素系反応ガスでそれぞれエッチングした場合の試料の深さ方向のフッ素の含有量を比較した結果を示すグラフであり、図中、(a)は前者の試料の深さ方向のフッ素の含有量を、(b)は後者の試料の深さ方向のフッ素の含有量をそれぞれ示している。
【0014】
図4(b)から明らかな如く、フッ素系反応ガスでエッチングした場合であっても、窒素を含まない酸化物からなる光反射防止層が形成してある試料をエッチングした場合は、光反射防止層のチタン層近傍の部分のフッ素の含有量の変化は僅かであった。これに対して、図4(a)から明らかな如く、窒素含有酸化物からなる光反射防止層が形成してある試料をフッ素系反応ガスでエッチングした場合、光反射防止層のチタン層近傍の円で囲んだ部分においてフッ素の含有量が大きく変化していた。
【0015】
これらの比較結果より、エッチングの際に、フッ素が窒素含有酸化物からなる光反射防止層に取り込まれ、このフッ素がチタン層を形成する際に光反射防止層内で局所的に析出するという現象が生じているものと考えられる。従って、このようなフッ素の局所的な析出によって、光反射防止層上に積層した金属層に前述した如き欠陥が発生するものと考えられる。
【0016】
本発明では、基板に設けた下地層上に、窒素を含有する光反射防止層を積層する光反射防止層積層工程を実施した後、この光反射防止層をマスクとしてフッ素を含有する反応ガスを用いたエッチングを行って前記下地層に所要のパターンを形成するパターン形成工程を実施する。このように光反射によるハレーション防止すると共に、異方性エッチング能が高いエッチングを行って、微細なパターンを高精度に形成する。
【0017】
そして、光反射防止層を除去する除去工程を実施した後に、下地層上に金属層を形成する金属層形成工程を実施する。このように、フッ素を取り込んだ光反射防止層を除去した後に、金属層を形成するため、金属層に前述した欠陥が生じることが防止される。
【0018】
また、窒素を含有する光反射防止層をマスクとして適宜な反応ガスを用いたエッチングを行って前記下地層に所要のパターンを形成するパターン形成工程を実施した後、光反射防止層を除去する除去工程を実施する。その後、例えば、下地層のパターン形成によって露出した部分に自然発生する酸化膜を除去すべく、フッ素を含有する反応ガスを用いたエッチングを行うエッチング工程を所要の減圧状態で実施し、次いで、金属層形成工程を、好ましくは減圧状態で連続的に実施する。
【0019】
このように、例えば、下地層のパターン形成によって露出した部分に自然発生する酸化膜を除去すべく、フッ素を含有する反応ガスを用いてエッチングを行う場合であっても、この工程を光反射防止層を除去した後に実施するため、フッ素が取り込まれず、これによって、金属層に欠陥が生じることが防止される。また、前述したエッチング工程と金属層形成工程とを連続的に実施することが可能となり、これにより半導体装置製造のスループットが向上する。
【0020】
ここで、前述した除去工程は、エッチングにより行う。これによって、マルチチャンバ等を用いて除去工程と金属層形成工程とを連続的に実施することができる。
【0021】
一方、除去工程は、化学機械研磨により行うこともできる。これによって、下地層表面の平坦化も合わせて実施される。
【0022】
以下、本発明の詳細な内容を図面に基づいて説明する。
図1及び図2は、本発明に係る半導体装置製造手順を説明する説明図であり、基板と配線とをコンタクトホールを介して層間導通させた場合について示してある。図1(a)のように、基板1上に、絶縁層2及び光反射防止層3をこの順に積層する。この光反射防止層3は、例えば、SiON等の窒素含有酸化物を含む材料を用いて形成する。
【0023】
図1(b)のように、光反射防止層3上に、レジスト層4を積層した後、フォトリソグラフィ法によって接続孔パターンを形成し、図1(c)のように、該接続孔パターンをマスクとして、例えば、CF4(テトラフルオロメタン)、C2F6(ヘキサフルオロエタン)、C4F8(オクタフルオロブテン)又はCHF3(トリフルオロメタン)等の炭化水素のフッ素置換体ガスを用いた反応性イオンエッチング法により光反射防止層3をエッチングし、更に、レジスト層4及び光反射防止層3に形成した接続孔パターンをマスクとして、フッ素系ガスを用いたプラズマエッチング法によって、絶縁層2にコンタクトホール5を開設する。なお、エッチング終了後に外気との接触によって、基板1のコンタクトホール5開設による露出部分(以後、コンタクトホール5の底部という。)の表面に酸化膜6が自然形成されている。
【0024】
前述したレジスト層4のエッチング条件は、例えば、Ar/O2=400/40sccm(standard cubic centimeter/minutes)のエッチングガス組成比として、圧力が10Pa、ソース出力が500W、RFバイアスが200W、ウェハー温度が0℃とし、光反射防止層3のエッチング条件は、例えば、Ar/CHF3/CF4/O2=400/20/30/10sccmのエッチングガス組成比として、圧力が2.0Pa、ソース出力が1000W、RFバイアスが50W、ウェハー温度が0℃とする。また、絶縁層2のエッチング条件は、例えば、Ar/CHF3/O2=400/20/10sccmのエッチングガス組成比として、圧力が10.0Pa、ソース出力が2000W、RFバイアスが1000W、ウェハー温度が0℃とする。
【0025】
図1(d)のように、残存するレジスト層4上にスピンコート法により更にレジストを塗布することによって、同時的にコンタクトホール5(図1(c)参照)内へレジストを埋め込む。このとき、例えば、光反射防止層3上のレジスト層4の厚さが1.5μmになるように新たなレジストを塗布する。
【0026】
そして、図1(e)のように、化学機械研磨(Chemical Mechanical Polish)法により、又は反応性イオンエッチング法により、絶縁層2上にあるレジスト層4及び光反射防止層3を除去する。これによって、この除去工程より前にフッ素系のガスを用いたエッチングを実施していた場合であっても、また、前記除去工程より後にフッ素系のガスを用いたエッチングを実施する場合であっても、フッ素を取り込んだ又は取り込む光反射防止層3を除去してあるため、後述する金属層に亀裂又は剥離等の欠陥が生じることが回避され、その後の工程に不具合が生じることが防止される。一方、コンタクトホール5内にレジストが埋め込んであるため、化学機械研磨又はエッチングの際にコンタクトホール5の内周面に欠陥が生じることが防止される。
【0027】
反応性イオンエッチング法によってレジスト層4及び光反射防止層3を除去する場合、前記(b)及び(c)で説明した条件と略同じ条件でエッチングを行う。一方、レジスト層4及び光反射防止層3を化学機械研磨法によって除去する場合は、例えば、次の条件で行う。すなわち、14質量%のコロイダルシリカ粒子を含む水酸化カリウム溶液を用い、研磨圧力を0.2−0.4N/cm2とし、研磨時間を略60秒とする。
【0028】
レジスト層4及び光反射防止層3を除去して絶縁層2を露出させた後、図1(f)のように、H2SO4/H2O2(硫酸と過酸化水素水の混合液)といったレジスト剥離剤を用いた洗浄を行ってコンタクトホール5内に埋め込んだレジストを除去し、更に、図2(g)のように、フッ素系ガスを用いたプラズマエッチング法によって、コンタクトホール5の底部に生じた酸化膜6を除去する。これによって、配線抵抗を低下させることができる。この場合のエッチング条件は、所要の真空度で、例えば、NF3ガスを3sccmの流量で、またHeガスを47sccmの流量でそれぞれ供給し、13.56MHzの高周波を100Wで、2MHzの低周波を100Wで出力する。
【0029】
そして、適宜の真空度を維持したまま、図2(h)のように、平行平板型プラズマCVD装置を用いて、コンタクトホール5の底部及び絶縁層2の表面に、金属層たるチタン層7をコンタクト層として形成し、熱CVD法により、更に、図2(i)のように、チタン層7の表面及びコンタクトホール5の内周面に、窒化チタン層8をのり層として形成した後、図2(j)のように、コンタクトホール5の内部及び絶縁層2の上方に金属層たるタングステン層9を導電層として形成する。
【0030】
チタン層7を形成する条件としては、例えば、四塩化チタンを100〜50mg/minの流量で気化供給し、基板温度を580℃とし、水素を3000sccmの流量で供給し、13.56MHzの高周波を300Wの出力で印加して、層厚が10nmとなるようにする。また、窒化チタン層8を形成する条件としては、例えば、四塩化チタンを50〜70mg/minの流量で気化供給とし、アンモニアを500sccmの流量で供給し、基板温度を600〜630℃とし、層厚が20nmとなるようにする。また、タングステン層9を形成するには、例えば、WF6/モノシラン/水素系を適用して行った。
【0031】
そして、図2(k)のように、絶縁層2の上方に堆積したタングステン層9、窒化チタン層8及びチタン層7を、絶縁層2の表面が露出するまで化学機械研磨法によって除去した後、図2(l)のように、タングステン層9と接触するように金属層たるアルミニウム配線10を形成する。
【0032】
【発明の効果】
請求項1の発明によれば、フッ素を取り込んだ光反射防止層を除去した後に、金属層を形成するため、金属層に前述した欠陥が生じることが防止される。
【0033】
請求項2の発明によれば、フッ素を含有する反応ガスを用いてエッチングを行う場合であっても、この工程を光反射防止層を除去した後に実施するため、フッ素が取り込まれず、これによって、金属層に欠陥が生じることが防止される等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【図1】本発明に係る半導体装置製造手順を説明する説明図である。
【図2】本発明に係る半導体装置製造手順を説明する説明図である。
【図3】フッ素系反応ガスでエッチングした試料とフッ素を含まない反応ガスでエッチングした試料との深さ方向の強度を比較した結果を示すグラフである。
【図4】光反射防止層を窒素含有酸化物で形成した試料と、光反射防止層を窒素を含まない酸化物で形成した試料とをフッ素系反応ガスでそれぞれエッチングした場合の試料の深さ方向の強度を比較した結果を示すグラフである。
【符号の説明】
1 基板
2 絶縁層
3 光反射防止層
4 レジスト層
5 コンタクトホール
6 酸化膜
7 チタン層
8 窒化チタン層
9 タングステン層
10 アルミニウム配線
Claims (2)
- 基板に設けた下地層上に、窒素を含有する光反射防止層を積層する光反射防止層積層工程と、この光反射防止層をマスクとしてフッ素を含有する反応ガスを用いたエッチングを行って前記下地層に所要のパターンを形成するパターン形成工程と、前記光反射防止層を除去する除去工程と、パターンを形成した下地層上に金属層を形成する金属層形成工程とをこの順に実施することを特徴とする半導体装置の製造方法。
- 基板に設けた下地層上に、窒素を含有する光反射防止層を積層する光反射防止層積層工程と、この光反射防止層をマスクとして適宜な反応ガスを用いたエッチングを行って前記下地層に所要のパターンを形成するパターン形成工程と、前記光反射防止層を除去する除去工程と、フッ素を含有する反応ガスを用いたエッチングを行うエッチング工程と、パターンを形成した下地層上に金属層を形成する金属層形成工程とをこの順に実施することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002365022A JP2004200284A (ja) | 2002-12-17 | 2002-12-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002365022A JP2004200284A (ja) | 2002-12-17 | 2002-12-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004200284A true JP2004200284A (ja) | 2004-07-15 |
Family
ID=32762689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002365022A Pending JP2004200284A (ja) | 2002-12-17 | 2002-12-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004200284A (ja) |
-
2002
- 2002-12-17 JP JP2002365022A patent/JP2004200284A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6780782B1 (en) | Bi-level resist structure and fabrication method for contact holes on semiconductor substrates | |
US6465352B1 (en) | Method for removing dry-etching residue in a semiconductor device fabricating process | |
US20120061840A1 (en) | Damascene interconnection structure and dual damascene process thereof | |
US7067435B2 (en) | Method for etch-stop layer etching during damascene dielectric etching with low polymerization | |
US6362093B1 (en) | Dual damascene method employing sacrificial via fill layer | |
US7473639B2 (en) | Method of forming dual damascene pattern | |
CN110890321A (zh) | 半导体结构的制作方法 | |
US6855629B2 (en) | Method for forming a dual damascene wiring pattern in a semiconductor device | |
US20040161942A1 (en) | Method of manufacturing semiconductor device | |
JP2001358218A (ja) | 有機膜のエッチング方法及び素子の製造方法 | |
JP4108228B2 (ja) | 半導体装置の製造方法 | |
US20050239286A1 (en) | Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features | |
US20040166691A1 (en) | Method of etching a metal line | |
US20040150075A1 (en) | Semiconductor device with cupper wiring and method for manufacturing semiconductor device | |
US5985750A (en) | Manufacturing method of semiconductor device | |
KR100219562B1 (ko) | 반도체장치의 다층 배선 형성방법 | |
JP2004260001A (ja) | 半導体装置の製造方法 | |
US7172965B2 (en) | Method for manufacturing semiconductor device | |
US6423650B2 (en) | Ultra-thin resist coating quality by increasing surface roughness of the substrate | |
JP3190830B2 (ja) | 半導体装置の製造方法 | |
TW200525692A (en) | Method of fabricating a semiconductor device with metal wiring | |
TW202201484A (zh) | 在微電子工件的處理中euv逆圖案化的方法 | |
JP2004200284A (ja) | 半導体装置の製造方法 | |
TW513747B (en) | Method to remove inorganic bottom anti-reflection coating layer | |
JPH05109702A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040818 |