CN107342221B - 一种SiC基GaN晶体的深孔刻蚀方法 - Google Patents

一种SiC基GaN晶体的深孔刻蚀方法 Download PDF

Info

Publication number
CN107342221B
CN107342221B CN201710481424.8A CN201710481424A CN107342221B CN 107342221 B CN107342221 B CN 107342221B CN 201710481424 A CN201710481424 A CN 201710481424A CN 107342221 B CN107342221 B CN 107342221B
Authority
CN
China
Prior art keywords
etching
sic
layer
dry etching
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710481424.8A
Other languages
English (en)
Other versions
CN107342221A (zh
Inventor
王珺楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hiwafer Technology Co Ltd
Original Assignee
Chengdu Hiwafer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hiwafer Technology Co Ltd filed Critical Chengdu Hiwafer Technology Co Ltd
Priority to CN201710481424.8A priority Critical patent/CN107342221B/zh
Publication of CN107342221A publication Critical patent/CN107342221A/zh
Application granted granted Critical
Publication of CN107342221B publication Critical patent/CN107342221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Abstract

本发明公开了一种SiC基GaN晶体的深孔刻蚀方法，主要包括刻蚀前处理、刻出预刻孔，对SiC衬底层在第一刻蚀参数下进行第一干法刻蚀，对GaN基层在第二刻蚀参数下进行第二干法刻蚀，经刻蚀后最终形成背孔，此刻蚀方法在大尺寸特别是六英寸SiC基GaN晶体上刻蚀时，实现了对SiC衬底层刻蚀时，SiC对GaN的选择比大于30:1、对Ni选择比大于30:1、侧壁角度85°‑87°，对GaN基层刻蚀时，GaN对SiC选择比大于3:1、侧壁角度大于85°，最终刻蚀出的背孔颗粒玷污少、金属侵蚀弱，孔内刻蚀均匀，器件本身的翘曲度得到了有效控制。

Description

一种SiC基GaN晶体的深孔刻蚀方法
技术领域
本发明涉及场效应晶体管(FET)领域和化合物半导体工艺领域，特别是涉及SiC基GaN晶体的SiC背孔刻蚀方法。
背景技术
作为第三代宽禁带化合物半导体器件的AlGaN/GaN HEMT在功率输出、频率特性等方面具有优良的特性，使其在高温、高频、大功率器件方面有着很好的应用前景，目前在国内外得到了广泛的研究目前，选用SiC作为AlGaN/GaNHEMT的首选衬底材料从而制造出SiC基AlGaN/GaN HEMT器件。
对于SiC基AlGaN/GaN HEMT器件而言，需要通孔接地，以改善器件的频率特性和可靠性，方便微波单片集成电路的设计制作，目前SiC基AlGaN/GaNHEMT器件的通孔是选择对SiC基AlGaN/GaN晶圆进行干法刻蚀。干法刻蚀的选择性差、存在离子辐射损伤等问题，对大尺寸的SiC基AlGaN/GaN HEMT器件进行刻蚀，特别是对6英寸的SiC基AlGaN/GaN HEMT器件进行刻蚀时，这些问题进而也被放大，因此在刻蚀速率、孔的均匀性、SiC和GaN选择比、GaN和金属选择上很难达到工艺要求，另外在大尺寸的SiC基AlGaN/GaN HEMT器件上进行刻孔时，很难对器件本身的翘曲度进行有效控制。
发明内容
本发明为解决上述技术问题采用了一种SiC基GaN晶体的深孔刻蚀方法，该方法采用更为细致的工艺步骤和更为优化的工艺参数，实现对SiC基GaN晶体，特别是6英寸SiC基GaN晶体的通孔刻蚀，具体技术方案是：
一种SiC基GaN晶体的深孔刻蚀方法，所述SiC基GaN晶体从下至上依次为SiC衬底层、GaN层、源金属层，其特征在于，包括以下步骤：
S1：刻蚀前处理，对所述SiC衬底层进行机械研磨将其减薄至90um-110μm，在所述SiC衬底层背面光刻出背孔图形并沉积Ti，形成Ti种子层，在所述Ti种子层上电镀金属Ni掩膜直至金属Ni掩膜的厚度为8μm-11μm；
S2：去除背孔图形处的金属Ni掩膜、Ti种子层，形成底部平整的预刻孔；
S3：沿所述预刻孔对SiC衬底层在第一刻蚀参数下进行第一干法刻蚀，所述第一干法刻蚀包括顺次进行的主刻蚀工序、过刻蚀工序及打底层处理工序，所述主刻蚀工序刻蚀SiC衬底层直至刻蚀的孔深度达到85-90μm，所述过刻蚀工序延续主刻蚀工序刻通SiC衬底层并停留在GaN层，所述打底层处理工序除去因过刻蚀工序而在GaN层上形成的聚合物；
S4：沿SiC衬底层上的孔对GaN层在第二干法刻蚀参数下进行第二干法刻蚀，所述第二干法刻蚀包括顺次进行的主刻蚀工序、过刻蚀工序及打底层处理工序，所述主刻蚀工序刻通GaN层，所述过刻蚀工序刻到源金属层的背面，所述打底层处理工序除去因过刻蚀工序而形成的镓聚合物。
进一步，所述干法刻蚀选用感应耦合等离子体刻蚀机。
进一步，所述第一干法刻蚀采用含六氟化硫气体、氩气、氧气的混合气体生成的等离子体进行刻蚀，所述第一刻蚀参数为：六氟化硫气体体积流量为4-135sccm，氩气体积流量为10-135sccm，氧气体积流量为0-5sccm，所述感应耦合等离子体刻蚀机的线圈功率为1000～1800W，板极功率为180～450W，刻蚀压力为10mTorr-20mTorr，刻蚀时间为180min-206min。
进一步，所述第二干法刻蚀采用含氯气、氧气、氩气的混合气体生成的等离子体进行干法刻蚀；所述第二刻蚀参数为：所述氯气气体体积流量为30-60sccm，所述氧气气体体积流量为0-60sccm，所述氩气气体体积流量为0-90sccm，所述感应耦合等离子体刻蚀机的线圈功率为500-1400W、板极功率为100-500W、刻蚀压力为10mTorr-20mTorr、刻蚀时间为8-11min。
进一步，包括在所述第一干法刻蚀后随即进行的清洗步骤，所述清洗步骤采用清洗液清洗所述SiC基GaN晶体的金属Ni掩膜和Ti种子层。
进一步，所述清洗液为硫酸、双氧水、去离子水之间体积比为3:1:4的混合腐蚀液。
进一步，所述SiC衬底层通过机械研磨减薄至100μm，所述金属Ni掩膜的厚度为10μm。
进一步，所述第二干法刻蚀步骤中利用终点监测装置控制主刻蚀工序及过刻蚀工序，保证背孔刻通。
进一步，所述第一干法刻蚀步骤中的打底层处理是利用氧气等离子体挥发GaN层上的聚合物。
进一步，所述第二干法刻蚀步骤中的打底层处理是利用氧气等离子体挥发源金属层背面上的镓基聚合物。
与现有技术相比，本发明的有益效果是：
(1)本发明刻蚀SiC速率在0.94μm/min时仍然可以保证SiC对GaN选择比大于30:1、对Ni选择比大于30:1、侧壁角度85o-87°；刻蚀GaN速率为0.33μm/min仍然可以保证GaN对SiC选择比大于3:1、侧壁角度大于85°，最终刻蚀出的背孔颗粒玷污少、金属侵蚀弱(即离子辐射损伤小)，孔内刻蚀均匀，且器件本身的翘曲度得到了有效控制。
(2)本发明方法可操作性强感应耦合等离子体刻蚀机广泛应用于SiC基的GaN晶体管制备工艺之中，通过气体流量、功率和刻蚀时间等参数可以获得丰富的结果，具备良好的操控性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明所述SiC基GaN晶体的结构示意图；
图2为本发明所述刻蚀前处理的示意图；
图3为本发明所述刻蚀SiC基层的示意图；
图4为本发明所述刻蚀GaN层的示意图
图5为本发明所述对SiC基GaN晶体进行干法刻蚀的操作流程图；
图6为本发明刻蚀完成后的实物电镜图；
附图中，1-预刻孔，2-SiC衬底层孔，3-SiC基GaN晶体背孔。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，以下结合附图及具体实施例对本申请作进一步地详细说明，为简单起见，以下描述中省略了本领域技术人员公知的某些技术特征。
请参见图1至图6，一种SiC基GaN晶体的深孔刻蚀方法，SiC基GaN晶体(见图1)从下至上依次为SiC衬底层、GaN层、源金属层，该深孔刻蚀是对SiC衬底层及GaN层进行干法刻蚀而形成SiC基GaN晶体的背孔，其完整的刻蚀步骤(见图5)如下：
S1：刻蚀前处理，对SiC衬底层进行机械研磨将其减薄至90um-110μm，之后在SiC衬底层背面光刻并沉积Ti，从而在SiC衬底层背面形成Ti种子层，继而在Ti种子层上电镀金属Ni掩膜直至金属Ni掩膜的厚度为8μm-11μm,SiC基GaN晶体经本步骤后从下至上依次为金属Ni掩膜、Ti种子层、SiC衬底层、GaN层、源金属层；
S2：如图2所示，去除背孔图形处的金属Ni掩膜、Ti种子层，形成底部平整的预刻孔1；
S3：如图3所示，将SiC基GaN晶体送入感应耦合等离子体刻蚀机，沿预刻孔对SiC衬底层在第一干法刻蚀参数下进行第一干法刻蚀，第一干法刻蚀包括顺次进行的主刻蚀工序、过刻蚀工序及打底层处理工序，主刻蚀工序刻蚀SiC衬底层直至刻蚀的孔深度达到85-90μm，过刻蚀工序延续主刻蚀工序刻通SiC衬底层并停留在GaN层，打底层处理工序除去因过刻蚀工序而在GaN层上形成的聚合物；，本步骤通过主刻蚀和过刻蚀工序可以保证SiC衬底层被刻通，因采用的刻蚀气体刻不动GaN，因而过刻蚀工序在刻通SiC衬底层并达到需要的背孔尺寸后会停留在GaN层；打底层处理工序将因过刻蚀工序而在GaN层上形成的聚合物变成等离子态挥发掉，具体地是采用氧气等离子体轰击在GaN层上形成的F基聚合物，将F基聚合物变成等离子态挥发掉，以方便后续对GaN层刻蚀，本步骤后形成了SiC衬底层孔2，本步骤第一干法刻蚀采用等离子为含六氟化硫气体、氩气、氧气的混合气体生成的等离子体进行刻蚀，第一干法刻蚀采用的是第一刻蚀参数，具体的对第一刻蚀参数阐述如下:
六氟化硫气体体积流量为4-135sccm，氩气体积流量为10-135sccm，氧气体积流量为0-5sccm，感应耦合等离子体刻蚀机的线圈功率为1000～1800W，板极功率为180～450W，刻蚀压力为10mTorr-20mTorr，刻蚀时间为180min-206min；
S4：将SiC基GaN晶体移出感应耦合等离子体刻蚀机，使用清洗液清洗第一干法刻蚀后在SiC基GaN晶体上残留的金属Ni掩膜和Ti种子层，本步骤中清洗液选用的是硫酸、双氧水、去离子水形成的混合腐蚀液，混合腐蚀液中硫酸、双氧水、去离子水的体积比为3:1:4；
S5：如图4所示，将清洗完成后的SiC基GaN晶体再次送入感应耦合等离子体刻蚀机，沿SiC衬底层上的孔对GaN层进行第二干法刻蚀，第二干法刻蚀包括顺次进行的主刻蚀工序、过刻蚀工序及打底层处理工序，主刻蚀工序刻通GaN层，过刻蚀工序继续沿GaN层刻至源金属层的背面，因采用的刻蚀气体刻不动源金属层的金属，因而过刻蚀工序会停留在源金属层的背面，最终形成SiC基GaN晶体的背孔3，第二干法刻蚀选用含氯气、氧气、氩气的混合气体生成的等离子体进行干法刻蚀，第二干法刻蚀选用的第二刻蚀参数阐述如下：
氯气气体体积流量为30-60sccm，氧气气体体积流量为0-60sccm，氩气气体体积流量为0-90sccm；感应耦合等离子体刻蚀机的线圈功率为500-1400W，板极功率在100-500W之间，刻蚀压力在10mTorr-20mTorr之间，刻蚀时间在5-11min之间；
优选地，在本步骤中利用终点监测装置控制主刻蚀工序和过刻蚀工序；
完成S4步后将SiC基GaN晶体移出感应耦合等离子体刻蚀机，并检查背孔是否刻通，最后形成的SiC基GaN晶体背孔的实物电镜图见图6。
作为一种工序的优选，本发明在对GaN层进行第二干法刻蚀中利用终点监测装置控制主刻蚀工序及过刻蚀工序，保证背孔刻通，具体地终点监测装置监测等离子体里一种具体成分的光波长，通过光波长信号的变化，判断有没有刻蚀到指定部分。
本实施中，作为一种优选措施，SiC衬底层通过机械研磨减薄至100μm，金属Ni掩膜的厚度为10μm。
本发明的技术方案可以使刻蚀SiC速率在0.94μm/min时仍然可以保证SiC对GaN选择比大于30:1、对Ni选择比大于30:1、侧壁角度85o-87°；刻蚀GaN速率为0.33μm/min仍然可以保证GaN对SiC选择比大于3:1、侧壁角度大于85°，最终刻蚀出的背孔颗粒玷污少、金属侵蚀弱(即离子辐射损伤小)，且孔内刻蚀均匀。
应当指出的是，针对本领域的技术人员来说，看到该技术方案的实施例可以不经创造性劳动做出其他变形和同等手段的技术方案替换，因此，凡在本发明的精神和原则之内，所做的任何修改和等同变换，都应视为在本发明的保护范围。

Claims (7)

1.一种SiC基GaN晶体的深孔刻蚀方法，所述SiC基GaN晶体从下至上依次为SiC衬底层、GaN层、源金属层，其特征在于，包括以下步骤：
S1：刻蚀前处理，对所述SiC衬底层进行机械研磨将其减薄至90um-110μm，在所述SiC衬底层背面光刻出背孔图形并沉积Ti，形成Ti种子层，在所述Ti种子层上电镀金属Ni掩膜直至金属Ni掩膜的厚度为8μm-11μm；
S2：去除背孔图形处的金属Ni掩膜、Ti种子层，形成底部平整的预刻孔；
S3：沿所述预刻孔对SiC衬底层在第一刻蚀参数下进行第一干法刻蚀，所述第一干法刻蚀包括顺次进行的主刻蚀工序、过刻蚀工序及打底层处理工序，所述主刻蚀工序刻蚀SiC衬底层直至刻蚀的孔深度达到85-90μm，所述过刻蚀工序延续主刻蚀工序刻通SiC衬底层并停留在GaN层，所述打底层处理工序除去因过刻蚀工序而在GaN层上形成的聚合物；
S4：沿SiC衬底层上的孔对GaN层在第二干法刻蚀参数下进行第二干法刻蚀，所述第二干法刻蚀包括顺次进行的主刻蚀工序、过刻蚀工序及打底层处理工序，所述主刻蚀工序刻通GaN层，所述过刻蚀工序刻到源金属层的背面，所述打底层处理工序除去因过刻蚀工序而形成的镓聚合物；
所述干法刻蚀选用感应耦合等离子体刻蚀机；
所述第一干法刻蚀采用含六氟化硫气体、氩气、氧气的混合气体生成的等离子体进行刻蚀，所述第一刻蚀参数为：六氟化硫气体体积流量为4-135sccm，氩气体积流量为10-135sccm，氧气体积流量为0-5sccm，所述感应耦合等离子体刻蚀机的线圈功率为1000～1800W，板极功率为180～450W，刻蚀压力为10mTorr-20mTorr，刻蚀时间为180min-206min；
所述第二干法刻蚀采用含氯气、氧气、氩气的混合气体生成的等离子体进行干法刻蚀；所述第二干法刻蚀参数为：所述氯气气体体积流量为30-60sccm，所述氧气气体体积流量为0-60sccm，所述氩气气体体积流量为0-90sccm，所述感应耦合等离子体刻蚀机的线圈功率为500-1400W、板极功率为100-500W、刻蚀压力为10mTorr-20mTorr、刻蚀时间为8-11min。
2.根据权利要求1所述的一种SiC基GaN晶体的深孔刻蚀方法，其特征在于：还包括在所述第一干法刻蚀后随即进行的清洗步骤，所述清洗步骤采用清洗液清洗所述SiC基GaN晶体的金属Ni掩膜和Ti种子层。
3.根据权利要求2所述的一种SiC基GaN晶体的深孔刻蚀方法，其特征在于：所述清洗液为硫酸、双氧水、去离子水之间体积比为3:1:4的混合腐蚀液。
4.根据权利要求1所述的一种SiC基GaN晶体的深孔刻蚀方法，其特征在于：所述SiC衬底层通过机械研磨减薄至100μm，所述金属Ni掩膜的厚度为10μm。
5.根据权利要求1所述的一种SiC基GaN晶体的深孔刻蚀方法，其特征在于：所述第二干法刻蚀步骤中利用终点监测装置控制主刻蚀工序及过刻蚀工序，保证背孔刻通。
6.根据权利要求1所述的一种SiC基GaN晶体的深孔刻蚀方法，其特征在于：所述第一干法刻蚀步骤中的打底层处理是利用氧气等离子体挥发GaN层上的聚合物。
7.根据权利要求1所述的一种SiC基GaN晶体的深孔刻蚀方法，其特征在于：所述第二干法刻蚀步骤中的打底层处理是利用氧气等离子体挥发源金属层背面上的镓基聚合物。
CN201710481424.8A 2017-06-22 2017-06-22 一种SiC基GaN晶体的深孔刻蚀方法 Active CN107342221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710481424.8A CN107342221B (zh) 2017-06-22 2017-06-22 一种SiC基GaN晶体的深孔刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710481424.8A CN107342221B (zh) 2017-06-22 2017-06-22 一种SiC基GaN晶体的深孔刻蚀方法

Publications (2)

Publication Number Publication Date
CN107342221A CN107342221A (zh) 2017-11-10
CN107342221B true CN107342221B (zh) 2020-09-01

Family

ID=60220810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710481424.8A Active CN107342221B (zh) 2017-06-22 2017-06-22 一种SiC基GaN晶体的深孔刻蚀方法

Country Status (1)

Country Link
CN (1) CN107342221B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116092922B (zh) * 2023-02-02 2024-01-23 江苏昕感科技有限责任公司 碳化硅晶圆沟槽刻蚀方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949463A (zh) * 2006-11-09 2007-04-18 厦门大学 减少ICP刻蚀SiC表面损伤的方法
CN103730348A (zh) * 2014-01-06 2014-04-16 中国科学院微电子研究所 一种降低背孔工艺中对等离子体刻蚀机腔体污染的方法
CN104241260A (zh) * 2013-06-18 2014-12-24 英飞凌科技奥地利有限公司 具有高电子迁移率晶体管和单片集成半导体二极管的高压级联二极管
CN105428222A (zh) * 2015-12-25 2016-03-23 成都嘉石科技有限公司 SiC基GaN器件的衬底通孔制作方法
CN105702569A (zh) * 2014-11-27 2016-06-22 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀方法
CN106206283A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 沟槽刻蚀方法及第一金属层制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1949463A (zh) * 2006-11-09 2007-04-18 厦门大学 减少ICP刻蚀SiC表面损伤的方法
CN104241260A (zh) * 2013-06-18 2014-12-24 英飞凌科技奥地利有限公司 具有高电子迁移率晶体管和单片集成半导体二极管的高压级联二极管
CN103730348A (zh) * 2014-01-06 2014-04-16 中国科学院微电子研究所 一种降低背孔工艺中对等离子体刻蚀机腔体污染的方法
CN105702569A (zh) * 2014-11-27 2016-06-22 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀方法
CN105428222A (zh) * 2015-12-25 2016-03-23 成都嘉石科技有限公司 SiC基GaN器件的衬底通孔制作方法
CN106206283A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 沟槽刻蚀方法及第一金属层制造方法

Also Published As

Publication number Publication date
CN107342221A (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
US8987140B2 (en) Methods for etching through-silicon vias with tunable profile angles
US9054050B2 (en) Method for deep silicon etching using gas pulsing
US10020184B2 (en) Method for cleaning substrate
KR20160044545A (ko) 하드마스크를 측면으로 트리밍하기 위한 방법
JP5214596B2 (ja) プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法
CN110416076B (zh) 一种改善金属线路断裂的方法及器件
WO2012108445A1 (ja) プラズマエッチング方法
JP2010272758A (ja) 被エッチング材のプラズマエッチング方法
TW201530648A (zh) 乾式蝕刻方法
TW202111806A (zh) 乾蝕刻化合物材料的方法
KR101337832B1 (ko) 플라즈마 처리 시스템의 노치 스탑 펄싱 공정
CN107342221B (zh) 一种SiC基GaN晶体的深孔刻蚀方法
CN101447426B (zh) 等离子体蚀刻方法
CN105810607A (zh) 通过原位刻蚀监控实现p型氮化物增强型hemt的方法及系统
JP2016207753A (ja) プラズマエッチング方法
TWI570803B (zh) A deep silicon etch method
KR101605363B1 (ko) 질화물 반도체 표면 처리방법
CN107464750B (zh) 一种去除光刻胶底膜的工艺方法
KR101711647B1 (ko) 도전성 라인 사이의 유전 물질 제거 방법
KR101133697B1 (ko) 반도체소자 가공방법
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
TW201502325A (zh) 晶片蝕刻方法
KR101290827B1 (ko) 플라즈마를 이용한 ＧａＡｓ／ＡｌＧａＡｓ이종 접합의 선택적 식각 방법
TW201917789A (zh) 半導體結構和高電子遷移率電晶體的製造方法
EP4300544A1 (en) Post-processing of indium-containing compound semiconductors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant