CN105590847B - 微结构释放的方法及深硅刻蚀微结构 - Google Patents

微结构释放的方法及深硅刻蚀微结构 Download PDF

Info

Publication number
CN105590847B
CN105590847B CN201410648558.0A CN201410648558A CN105590847B CN 105590847 B CN105590847 B CN 105590847B CN 201410648558 A CN201410648558 A CN 201410648558A CN 105590847 B CN105590847 B CN 105590847B
Authority
CN
China
Prior art keywords
microstructure
etching
gas
etching process
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410648558.0A
Other languages
English (en)
Other versions
CN105590847A (zh
Inventor
刘海鹰
蒋中伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN201410648558.0A priority Critical patent/CN105590847B/zh
Publication of CN105590847A publication Critical patent/CN105590847A/zh
Application granted granted Critical
Publication of CN105590847B publication Critical patent/CN105590847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种微结构释放的方法及深硅刻蚀微结构，包括以下步骤：采用刻蚀工艺在被加工工件的被加工面获得微结构；在所述微结构的侧壁和底部沉积保护层；采用各向异性刻蚀工艺去除所述微结构的底部的所述保护层；采用各向异性刻蚀工艺刻蚀所述微结构的底部至所需深度；采用各向同性刻蚀工艺释放所述微结构的下方以释放所述微结构。该微结构释放的方法简单，加工成本低。另外，本发明还提供一种深硅刻蚀微结构。

Description

微结构释放的方法及深硅刻蚀微结构
技术领域
本发明属于微电子技术，涉及一种半导体加工技术，具体涉及一种微结构释放的方法及深硅刻蚀微结构。
背景技术
牺牲层释放技术是硅微加工制备MEMS器件的关键技术之一，牺牲层去除后，能释放表面硅工艺中的薄膜悬浮架构或形成空腔，如图1a和图1b所示。在加速度器和陀螺仪等传感器件中，常用牺牲层释放技术获得活动结构以实现器件的性能。
牺牲层释放技术通常是采用结构为硅/二氧化硅/硅的SOI晶片(Silicon onInsulate，简称SOI)，由于刻蚀反应气体对二氧化硅的选择比高，刻蚀过程会在二氧化硅层停止，因此，利用二氧化硅作为深硅刻蚀的截止层。待完成硅结构的刻蚀后，再利用硅和二氧化硅的刻蚀速率不同，将底部二氧化硅刻蚀，从而达到结构释放的目的。
在批量生产工艺中，为避免湿法释放中因搅拌或粘连对器件的损伤，同时提高整片晶圆的均匀性、反应速率和效率高，通常以二氟化氙(XeF2)气体作为刻蚀反应气体，并以超临界二氧化碳气体作为运载气体对硅牺牲层进行释放。超临界二氧化碳特有的性质可使二氟化氙对硅的刻蚀更完全。但是，该方法需要SOI晶片，并需生长二氧化硅层，工艺复杂；而且，刻蚀二氧化硅的二氟化氙气体对设备和工艺的要求较高，加工成本高。
发明内容
为解决上述技术问题，本发明提供一种微结构释放的方法及深硅刻蚀微结构，其工艺简单，加工成本低。
解决上述技术问题的所采用的技术方案是提供一种微结构释放的方法，包括以下步骤：
步骤1：采用刻蚀工艺在被加工工件的被加工面获得微结构；
步骤2：在所述微结构的侧壁和底部沉积保护层；
步骤3：采用各向异性刻蚀工艺去除所述微结构底部的所述保护层；
步骤4：采用各向异性刻蚀工艺刻蚀所述微结构的底部至所需深度；
步骤5：采用各向同性刻蚀工艺刻蚀所述微结构的下方以释放所述微结构。
其中，所述步骤1包括交替进行的刻蚀步骤和沉积步骤；所述刻蚀步骤采用SF6作为工艺气体，所述沉积步骤采用C4F8作为工艺气体。
其中，所述步骤2的保护层通过CXFY类气体获得。
其中，所述步骤3采用CFX、CHXFY、Cl2、HBr、SF6中的一种或几种作为刻蚀气体进行所述各向异性刻蚀工艺。
其中，所述步骤3采用Ar、N2、He或O2气体作为载气体。
其中，所述步骤4采用SF6和O2的混合气体或NF3和O2的混合气体作为刻蚀气体进行各向异性刻蚀工艺。
其中，所述步骤4采用HBr或Cl2作为辅助刻蚀气体，和/或采用Ar、N2、He或O2气体作为载气体。
其中，所述步骤5采用SF6或NF3进行所述各向同性刻蚀工艺。
其中，所述被加工工件为硅片。
本发明还提供一种半导体微结构，包括悬浮架构和/或空腔，所述悬浮架构和/或空腔通过本发明提供的所述的微结构释放的方法获得。
本发明具有以下有益效果：
本发明提供的微结构释放的方法，首先在微结构的侧壁和底部形成保护层；再通过各向异性刻蚀使被加工工件需要进一步刻蚀的区域露出，同时保留其它区域的保护层，即通过各向异性工艺刻蚀保护层；然后通过各向异性刻蚀被加工工件至所需的深度，最后通过各向同性蚀刻实现结构释放。由于采用了各向异性工艺对保护层选择性刻蚀，无需截止层也可控制刻蚀的深度。因此，不再需要SOI晶片作为被加工工件，也不需要二氟化氙气体及对应的复杂设备，既简化了后续的刻蚀工艺，又降低了加工成本。
本发明提供的深硅刻蚀微结构，其包括悬浮架构和/或空腔，悬浮架构和/或空腔通过采用本发明提供的上述微结构释放的方法获得，不再需要SOI晶片作为被加工工件，也不需要二氟化氙气体及对应的复杂设备，从而简化了后续的刻蚀工艺，又降低了加工成本。
附图说明
图1a为释放后的硅结构的顶视图；
图1b为图1a中沿A-A线的截面图；
图2为本发明实施例微结构释放的方法的原理框图；
图3a为本发明实施例微结构释放的方法实施步骤S1后获得的微结构的截面示意图；
图3b为本发明实施例微结构释放的方法在实施步骤S2沉积聚合物保护层后微结构的截面示意图；
图3c为本发明实施例微结构释放的方法在实施步骤S3去除微结构的底部的保护层后微结构的截面示意图；
图3d为本发明实施例微结构释放的方法在实施步骤S4后微结构的截面示意图；
图3e为本发明实施例微结构释放的方法在实施步骤S5释放结构后微结构的截面示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的微结构释放的方法及深硅刻蚀微结构进行详细描述。
本实施例提供一种微结构释放的方法，可以采用等离子体设备实施。等离子体设备包括上电极和下电极，其中，上电极用于产生等离子体，下电极用于吸引等离子体对被加工工件进行刻蚀。如图2所示，该微结构释放的方法包括以下步骤：
步骤S1，采用刻蚀工艺在被加工工件的被加工面获得微结构。
在步骤S1中，被加工工件采用硅片即可，无需使用SOI晶片。采用快速切换工艺，刻蚀步骤和沉积步骤交替进行，多次循环切换，获得垂直的侧壁形貌，形成微结构31，如图3a所示。在刻蚀步骤中，采用SF6作为工艺气体。在沉积步骤中，采用C4F8作为工艺气体。
步骤S2，在微结构的侧壁和底部沉积保护层。
在步骤S2中，采用诸如C4F8或C5F8等CXFY类气体在微结构31的侧壁和底部沉积聚合物保护层32，如图3b所示，上电极功率为300-5000W，下电极功率为0-50W。聚合物保护层32的厚度由后续的微结构31决定，所需刻蚀的结构宽度越大，聚合物保护层32的厚度越厚，沉积工艺的时间越长。优选地，在沉积聚合物保护层32时，C/F的比值越高，沉积效果越明显。另外，上电极功率越高，聚合物保护层32的沉积效果越好。较低的下电极功率有利于各向同性沉积，从而获得均匀的聚合物保护层32。
步骤S3，采用各向异性刻蚀工艺去除微结构的底部的保护层。
在步骤S3中，采用CFX、CHXFY、Cl2、HBr、SF6中的一种或几种作为刻蚀气体进行保护层32各向异性刻蚀工艺，以去除微结构31的底部的保护层32，如图3c所示。上电极功率为300-5000W，下电极功率为10-200W。优选地，上电极功率越高，刻蚀速率越快。下电极功率越高，越有利于各向异性刻蚀，使得位于微结构31的底部的保护层32刻蚀干净，同时尽量多的保留微结构31的侧壁的保护层32。
另外，在去除微结构31的底部的保护层32时，还可以采用Ar、N2、He或O2等气体作为载气体。
步骤S4，采用各向异性刻蚀工艺刻蚀微结构的底部至所需深度。
在步骤S4中，采用SF6和O2的混合气体或NF3和O2的混合气体作为刻蚀气体进行各向异性刻蚀工艺，以进一步刻蚀被加工工件，如图3d所示。上电极功率为300-5000W，下电极功率为10-200W。优选地，上电极功率越高，刻蚀速率越快。下电极功率越高，越有利于各向异性刻蚀，从而获得垂直的侧壁形貌。
另外，在各向异性刻蚀工艺刻蚀微结构的底部至所需深度时，还可以采用HBr或Cl2作为辅助刻蚀气体，和/或，采用Ar、N2、He或O2气体作为载气体。
步骤S5，采用各向同性刻蚀工艺释放微结构的下方以释放微结构。
在步骤S5中，采用SF6或NF3进行各向同性刻蚀工艺，以达到结构释放，如图3e所示。上电极功率为300-5000W，下电极功率为0-50W，以达到结构释放。在工艺过程中，上电极功率越高，刻蚀速率越快。下电极功率越低，越有利于各向同性刻蚀，从而达到结构释放，因此，优选下电极功率为0W。
需说明的是，在释放结构的过程中，对于微结构31的固定部分，由于其尺寸较大，虽然在步骤S5的各向同性刻蚀过程中会有所损伤，但这并不影响器件的使用。
另外，本发明还提供一种深硅刻蚀微结构，该结构包含有悬浮架构或空腔，这些悬浮架构和/或空腔通过本实施例提供的微结构释放的方法获得。
本实施例提供的微结构释放的方法，首先在微结构的侧壁和底部形成保护层；再通过各向异性刻蚀使被加工工件需要进一步刻蚀的区域露出，同时保留其它区域的保护层，即通过各向异性工艺刻蚀保护层；然后通过各向异性刻蚀被加工工件至所需的深度，最后通过各向同性蚀刻实现结构释放。由于采用了各向异性工艺对保护层选择性刻蚀，无需截止层也可控制刻蚀的深度。因此，不再需要SOI晶片作为被加工工件，也不需要二氟化氙气体及对应的复杂设备，既简化了后续的刻蚀工艺，又降低了加工成本。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种微结构释放的方法，其特征在于，包括以下步骤：
步骤1：采用刻蚀工艺在被加工工件的被加工面获得微结构；
步骤2：在所述微结构的侧壁和底部沉积保护层；
步骤3：采用各向异性刻蚀工艺去除所述微结构底部的所述保护层；
步骤4：采用各向异性刻蚀工艺刻蚀所述微结构的底部至所需深度；
步骤5：采用SF6或NF3进行各向同性干法刻蚀工艺刻蚀所述微结构的下方以释放所述微结构。
2.根据权利要求1所述的微结构释放的方法，其特征在于，所述步骤1包括交替进行的刻蚀步骤和沉积步骤；所述刻蚀步骤采用SF6作为工艺气体，所述沉积步骤采用C4F8作为工艺气体。
3.根据权利要求1所述的微结构释放的方法，其特征在于，所述步骤2的保护层通过CXFY类气体获得。
4.根据权利要求1所述的微结构释放的方法，其特征在于，所述步骤3采用CFX、CHXFY、Cl2、HBr、SF6中的一种或几种作为刻蚀气体进行所述各向异性刻蚀工艺。
5.根据权利要求4所述的微结构释放的方法，其特征在于，所述步骤3采用Ar、N2、He或O2气体作为载气体。
6.根据权利要求1所述的微结构释放的方法，其特征在于，所述步骤4采用SF6和O2的混合气体或NF3和O2的混合气体作为刻蚀气体进行各向异性刻蚀工艺。
7.根据权利要求6所述的微结构释放的方法，其特征在于，所述步骤4采用HBr或Cl2作为辅助刻蚀气体，和/或采用Ar、N2、He或O2气体作为载气体。
8.根据权利要求1所述的微结构释放的方法，其特征在于，所述被加工工件为硅片。
9.一种半导体微结构，包括悬浮架构和/或空腔，其特征在于，所述悬浮架构和/或空腔通过权利要求1-8任意一项所述的微结构释放的方法获得。
CN201410648558.0A 2014-11-14 2014-11-14 微结构释放的方法及深硅刻蚀微结构 Active CN105590847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410648558.0A CN105590847B (zh) 2014-11-14 2014-11-14 微结构释放的方法及深硅刻蚀微结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410648558.0A CN105590847B (zh) 2014-11-14 2014-11-14 微结构释放的方法及深硅刻蚀微结构

Publications (2)

Publication Number Publication Date
CN105590847A CN105590847A (zh) 2016-05-18
CN105590847B true CN105590847B (zh) 2020-04-28

Family

ID=55930327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410648558.0A Active CN105590847B (zh) 2014-11-14 2014-11-14 微结构释放的方法及深硅刻蚀微结构

Country Status (1)

Country Link
CN (1) CN105590847B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111487826A (zh) * 2020-05-12 2020-08-04 Tcl华星光电技术有限公司 显示面板及其制作方法、显示终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787052B1 (en) * 2000-06-19 2004-09-07 Vladimir Vaganov Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers
CN101800175A (zh) * 2010-02-11 2010-08-11 中微半导体设备(上海)有限公司 一种含硅绝缘层的等离子刻蚀方法
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN102398887A (zh) * 2010-09-14 2012-04-04 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6905616B2 (en) * 2003-03-05 2005-06-14 Applied Materials, Inc. Method of releasing devices from a substrate
JP4556454B2 (ja) * 2004-03-15 2010-10-06 パナソニック電工株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787052B1 (en) * 2000-06-19 2004-09-07 Vladimir Vaganov Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN101800175A (zh) * 2010-02-11 2010-08-11 中微半导体设备(上海)有限公司 一种含硅绝缘层的等离子刻蚀方法
CN102398887A (zh) * 2010-09-14 2012-04-04 中微半导体设备(上海)有限公司 一种深孔硅刻蚀方法

Also Published As

Publication number Publication date
CN105590847A (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
CN104620364B (zh) 用于沟槽侧壁平坦化的硅蚀刻的方法
TWI558655B (zh) 微機電系統之製造方法
JP2013519217A5 (zh)
Sammak et al. Deep vertical etching of silicon wafers using a hydrogenation-assisted reactive ion etching
JP2017103388A5 (zh)
JP2009510750A (ja) シリコンを促進エッチングする方法
WO2012099838A3 (en) Structure and method for hard mask removal on an soi substrate without using cmp process
US20170207067A1 (en) Etching device and etching method
CN105590847B (zh) 微结构释放的方法及深硅刻蚀微结构
US10683204B2 (en) Semiconductor arrangement and formation thereof
TW200633923A (en) Method for releasing a micromechanical structure
CN105679700B (zh) 硅深孔刻蚀方法
Kulsreshath et al. High aspect ratio etched sub-micron structures in silicon obtained by cryogenic plasma deep-etching through perforated polymer thin films
US9505612B2 (en) Method for thin film encapsulation (TFE) of a microelectromechanical system (MEMS) device and the MEMS device encapsulated thereof
MY146154A (en) Radio frequency mems switch
JP2012187757A5 (zh)
Li et al. A facile and low-cost route to high-aspect-ratio microstructures on silicon via a judicious combination of flow-enabled self-assembly and metal-assisted chemical etching
Chen et al. Fabrication of silicon nanopore arrays with three-step wet etching
TWI589516B (zh) 製造半導體裝置的方法
Sanaee et al. High aspect ratio micro-and nano-machining of silicon using time-multiplexed reactive ion etching
CN103964374B (zh) 一种去除mems传感器之再沉积聚合物的方法
CN104627954A (zh) 用于mems传感器的刻蚀方法
US20200216307A1 (en) Method for manufacturing dual-cavity structure, and dual-cavity structure
CN104637866B (zh) 硅通孔刻蚀方法
Roxhed et al. Tapered deep reactive ion etching: Method and characterization

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 100176 No. 8, Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Beijing, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant