JP4576122B2 - シリコンに高アスペクト比の異方性エッチングを行う方法および機器 - Google Patents

シリコンに高アスペクト比の異方性エッチングを行う方法および機器 Download PDF

Info

Publication number
JP4576122B2
JP4576122B2 JP2003560972A JP2003560972A JP4576122B2 JP 4576122 B2 JP4576122 B2 JP 4576122B2 JP 2003560972 A JP2003560972 A JP 2003560972A JP 2003560972 A JP2003560972 A JP 2003560972A JP 4576122 B2 JP4576122 B2 JP 4576122B2
Authority
JP
Japan
Prior art keywords
gas
substrate
etching
depassivation
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003560972A
Other languages
English (en)
Other versions
JP2005515631A (ja
Inventor
ピユーシユ,ミシエル
フアン・デル・ドリフト,エミール
ジルストラ,トニー
ブラウ,ミヘル
Original Assignee
アルカテル−ルーセント
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルカテル−ルーセント filed Critical アルカテル−ルーセント
Publication of JP2005515631A publication Critical patent/JP2005515631A/ja
Application granted granted Critical
Publication of JP4576122B2 publication Critical patent/JP4576122B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619Forming high aspect ratio structures having deep steep walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111Bulk micromachining
    • B81C2201/0112Bosch process

Description

本発明は、基板、特にシリコン基板の表面にマイクロレリーフを製造するのに用いる方法および装置に関する。
本発明はより詳細には、シリコンベース部品、たとえば、電子装置用の半導体部品または微小機械部品用のパーツを製造するために、こうしたレリーフが、プラズマによる異方性の(anisotropic)化学侵食(attack)によって作られることを可能にする方法および装置に関する。
こうした部品を作製するとき、一般に、基板の表面上に、急峻でかつ平面に対して垂直な縁部を有する平面の2次元モデルを繰り返し作る(reproduce)レリーフを作ることが望まれる。たとえば、ブラインドホールまたはスルーホールであって、ホールの壁がホールの軸に平行であり、ホールの断面がホールの全体の長さにわたって一定であるようなブラインドホールまたはスルーホールを、シリコン基板すなわち「ウェハ」の全体の平面に垂直な方向に作ることが望ましい場合がある。
微小電気機械システム(MEMS)の産業分野において、シリコン基板において作られる、非常に高いアスペクト比の構造に対する需要がますます増加している。たとえば、移動電話で使用するための小型で大きな静電容量のコンデンサを作製するために、2マイクロメートル(μm)から3μmの直径、および、100μmから200μmの深さを有する(30から100の範囲にあるアスペクト比に相当する)ホールを作ることができる場合に得られると考えられる利点に言及することができる。
別の例は、接続ソケットを作るために、シリコンウェハの全体の厚みを通って約10μmの直径を有するホールを作るという希望である。すなわち、一旦金属メッキされると、こうしたホールによって、従来のように金ワイヤを用いることなく外側との電気接続を行うことが可能になるであろう。それによって、非常に再現性があり、とりわけ非常に短い接続を設けることが可能になり、それによって、浮遊インダクタンスが減り、したがった、高周波応用に大きな利点が提供される。
統合した信号処理を含むMEMSを得るために、従来の集積回路とMEMSとをハイブリッド化したものを作ることを想像することも可能である。
シリコン基板の微小機械加工は現在、プラズマエッチング技法によって実施される。現在、この目的のために最も普及している技法は、米国特許第5 501 893号明細書および米国特許第4 985 114号明細書に記載されるフッ素化ガスプラズマエッチングである。その技法は、シリコン基板の一部をマスクで保護すること、このようにして一部を保護された基板を、エッチングガスのプラズマを用いた侵食工程および不動態化ガスのプラズマを用いた不動態化工程の、交互の連続した工程を受けさせることにある。各侵食工程の間に、六フッ化硫黄SFなどのエッチングガスのプラズマは、マスクによって保護されていない基板のゾーンに空洞を作る。各不動態化工程の間に、過フッ化炭化水素ガス、たとえば、Cなどの不動態化ガスのプラズマは、空洞の壁上に保護ポリマ薄膜を堆積させる。これらの侵食および不動態化工程のそれぞれは、非常に短い持続期間、たとえば数秒であり、後続の侵食工程の間、不動態化によって、エッチングガスのプラズマが、空洞の側壁を確実に侵食しなくする。結果として、エッチングガスのプラズマが空洞の底部から保護ポリマ薄膜を除去した後に、侵食が空洞の底部において選択的に起こる。したがって、シリコンが、フッ素化ガスなどのエッチングガスのプラズマによって侵食される方法が等方的な性質であるにもかかわらず、結果として得られるシリコンのエッチングは、擬似異方性で、高速で、選択性がある。
しかし、その技法を用いて、2μmから3μmの幅を有するトレンチなどの、高アスペクト比を有するパターンがエッチングされるとき、最初はエッチング形状(profile)が垂直であるが、一定の深さを超えると、トレンチの両側が最後には互いに接するように形状は少し凸になり、その後、トレンチの深さを深くすることはもはや可能でなくなる。結果は図1に示されており、従来技術の方法を用いてエッチングしたシリコン基板の断面写真である。すなわち、マスク2cによって被覆された表面2aを有する基板2において、深い空洞2bを設ける試みが行われた。約50μmを超えた深さに達することができず、空洞の壁2bは、さらなるエッチングを妨げるゼロ断面の底部2gで接する。現在および実際に、約20を越えるアスペクト比を有する、すなわち、深さがその幅すなわち直径の20倍を超えるパターンをエッチングする方法は知られていない。
したがって、シリコン基板をエッチングすることによって作られるレリーフのアスペクト比を増加させる必要が存在している。
これをするために、第1の解決策は、基板のバイアス電圧を増加させることによって、エッチング工程の間にイオンのエネルギーを増加させることであった。これによってトレンチの壁に当たって失われるイオンの数が減り、より多くの数のイオンがトレンチの底部のポリマ層を砕く(break up)ことから利益を得ることが可能である。こうして、わずか20の比から23の比に過ぎないが、アスペクト比を少し増加させることが可能であった。しかし、その解決策は、マスク自体(そのマスクは、シリカまたは感光性樹脂でできている)が侵食される速度を速めるという大きな欠点を提示し、それによって、エッチングの選択性が減る。
考案された第2の解決策は、空洞の底部にあるポリマ薄膜を砕くのに十分なイオンが存在することを期待して、基板の表面に達するイオン束を増加させることである。これをするために、第1の技法は、プラズマ源のパワーを増加させることであった。それによって、アスペクト比が約27まで増加することが可能になるが、先の解決策と同様に、マスクと比較した選択性をやはり減少させる。代替として、基板はプラズマ源のより近くに設置され、それもまた、アスペクト比を約27まで増加させることを可能にする。しかし、その後、エッチングの一様性が低下する。すなわち、エッチングの深さが、基板の、検討中のゾーンに応じて変わる。
考案された第3の解決策は、粒子の平均自由行程長を増加させ、それによって、粒子間の衝突を減らし、イオンの指向性を増すために、作動圧力を減らすことである。第1の解決策と同様に、それによって、より多くの数のイオンがトレンチの底部の角にあるポリマ層を砕くことから利益を得ることが可能になり、アスペクト比を約23の値まで少し増加させることが可能であった。この解決策は、アスペクト比を大幅に増加させることはできず、シリコンがエッチングされる速度をかなり低下させるという欠点を提示し、探している目的の解決策とは相容れない。
これらの試験の結果は図2に要約されている。曲線Aは、米国特許第5 501 893号明細書に従って、フッ素化ガスプラズマによる侵食工程および過フッ化炭化水素ガスプラズマによる不動態化工程を交互に行うことによってエッチングする通常の方法を示す。曲線Bは、基板のバイアス電圧を増加させることによって、すなわち、プラズマイオンの衝突(bombardment)エネルギーを増加させることによって得られた結果を示す。曲線Cは、基板をプラズマ源のより近くに移動させることによって得られた結果を示す。曲線Dは、エッチング室内の空気の圧力を2分の1に減らすことによって得られた結果を示す。
それぞれの場合において、各曲線は、エッチング速度すなわち空洞が掘られる速度が、空洞が達した深さに応じて徐々に変わる程度を示す。各曲線について、エッチング速度が、空洞の深さに応じて徐々に減少することを理解することができる。各曲線について、深さの最大値に達し、この深さの最大値によって、方法が達成することができる最大アスペクト比が決まる。曲線Aは約21の最大アスペクト比を示す。曲線Bは約23の最大アスペクト比を示す。曲線Cは約29の最大アスペクト比を示す。曲線Dは約23の最大アスペクト比を示す。
本発明の目的は、異方性を有するシリコンについて、アンダーカット侵食をせず、また、空洞を徐々に先細にせずに、大幅に増加した深さまで、ほぼ完全なエッチングを実施し、30を超えるアスペクト比を達成することである。
好ましくは、本発明はまた、フッ素化ガスプラズマによる侵食および過フッ化炭化水素ガスプラズマによる不動態化の工程を交互に行う既知の方法によって達成されるエッチング速度より速くないにしても、少なくとも同程度に速い速度でこうしたエッチングを実施しようとする。
これらの目的および他の目的を達成するために、本発明は、シリコンを非等方的に(anisotropically)エッチングする方法であって、マスクによって一部を保護されたシリコン基板が、マスクによって保護されていない基板ゾーンに空洞を作るための、エッチングガスのプラズマを用いた侵食工程、および侵食工程から生ずる空洞の壁上に保護ポリマを堆積させるための、不動態化ガスのプラズマを用いた不動態化工程の交互の連続した工程を受ける、シリコンを非等方的にエッチングする方法を提供する。
本発明の方法はさらに、保護ポリマ堆積物が、空洞の底部ゾーンから保護ポリマを除去して、エッチングガスより効率的である、洗浄ガスのプラズマの作用を受ける、選択的な脱不動態化パルス工程を含む。
空洞の底部ゾーンにある保護薄膜をより効率的に取り除く(clean off)ことによって、空洞の壁が空洞の底部において徐々に接近するという欠点が回避され、それによって、かなり大きなアスペクト比を達成することが可能になる。
実施態様において、方法は、各不動態化工程後の選択的な脱不動態化パルス工程を含む。
有利には、各選択的な脱不動態化パルス工程は、先行する不動態化工程と重ならず、後続の侵食工程と重ならない。
有利には、エッチングガスはSF、CF、またはNFなどのフッ素ガスであってよい。最も良好な結果はSFについて得られるように思われる。
有利には、不動態化ガスはCHF、C、C、またはCなどの過フッ化炭化水素ガス、あるいは、その混合物であってよい。
あらゆる状況下で、洗浄ガスは酸素を含有するのが有利である。洗浄ガスとして、以下のガス、O、SO、CO、CO、NO、NO、NOおよびその混合物のうちの少なくとも1つを使用することが可能である。
別の態様において、本発明は、先に明示した方法を実施するように、シリコン基板を非等方的にエッチングする装置を提供し、装置は、
エッチングのために基板を受け入れ、収容するように形作られた気密格納部と、
格納部内に適度の真空を生成し、維持する手段と、
格納部内に、プログラムされた持続期間の間で、かつ、プログラムされた流量で、エッチングガス、不動態化ガス、および洗浄ガスを選択的に注入するガス注入手段と、
エッチングされる、基板の表面に面する格納部内でプラズマを生成する手段と、
基板にバイアス電圧を印加する手段と、
エッチング、不動態化、および脱不動態化の連続した工程を実施するために、ガス注入手段を制御する制御手段とを備える。
別の態様において、本発明は、たとえば、先に明示した方法を用いて、30を超えるアスペクト比を提供するマイクロレリーフを有するシリコンベース部品を作ることを可能にする。これまでこうした部品を作ることが可能でなかったために、こうした部品はそれ自体特性が新しい(novel in character)。
本発明の他の目的、特徴、および利点は、添付図を参照して示される特定の実施態様の以下の説明から明らかである。
最初に、本発明のエッチング装置に対して、たとえば、図4に示す実施形態において検討が行われる。
こうした装置は、エッチングのために基板2を受け入れ、収容するように形作られた気密格納部1を備える。基板2は、支持部3上に設置され、支持部3はそれ自体、バイアス源4を備えるバイアス手段によってグラウンドに対して負にバイアス電圧を印加される。
真空発生機器6は、パイプ7を介して格納部1に接続され、たとえば、適度の真空が格納部1内に生成され維持されることを可能にする1次ポンプおよび2次ポンプを備える。
基板2は、基板の作業するための表面2aが識別されるように格納部1内に置かれる(oriented)。たとえば、表面2a内の空洞2bなどの空洞を作ることが望ましい。
機械加工される表面2aに面して、機械加工される表面2aの方に送られ、バイアス源4によってバイアス電圧を印加された基板2によって引き寄せられるプラズマ9を生成するプラズマ発生手段8がある。概略を述べると、プラズマ発生手段8は、変換器または無線周波数アプリケータ11によって、プラズマ生成ゾーン12においてガス原子を励起するように作用するマイクロ波または無線周波数発生器10を備える。
装置はまた、格納部1に、エッチングガス、不動態化ガス、および脱不動態化ガスを選択的に注入する手段13を含む。こうして、これらのガス注入手段13は、ガスを格納部1内に導入するガス吸気部14(好ましくは、プラズマ生成ゾーン12から上流にある)を備え、ガス吸気部14は、パイプ15ならびにエッチングガス源19、不動態化ガス源20、および洗浄ガス源21に、それぞれ制御弁16、17、および18を介して接続される。制御弁16、17、および18は、制御手段22によって駆動されて、以下で述べる方法において、エッチング、不動態化、および脱不動態化の連続した工程で、ガスの注入を制御する。
ここで図5の図が参照される。図は、エッチングガスを導入するために弁16が開く時間、不動態化ガスを導入するために弁17が開く時間、および、洗浄ガスを導入するために弁18が開く時間をそれぞれ示す。方法の工程は、パルス工程、すなわち、停止期間と停止期間の間の持続時間が制限されている工程と理解することができる。
侵食の第1工程a)は、弁16を開いて、エッチングガスのプラズマ9を生成することにあることを理解することができる。侵食の第1工程a)の後に、重ならない、不動態化の第2工程b)が続き、第2工程b)の間に、弁16は閉じて、弁17が開き、不動態化ガスのプラズマ9が生成される。その後、弁17は閉じて、選択的な脱不動態化工程c)の間に、弁18が開いて、洗浄ガスのプラズマ9が生成される。その後、弁18が閉じて、作業は、弁16を再び開いて、エッチングガスのプラズマを生成することなどによって、工程d)で再び開始される。
図5に示す実施形態において、連続した工程a)、b)、c)、およびd)は互いに重ならない。それでも、本発明の範囲を超えることなく、工程c)が隣接する工程b)およびd)の一方および/または他方と重なるようにしておくことは可能である場合がある。
エッチングガスのプラズマを生成する工程a)の間に、たとえば、SF、CF、またはNFなどのフッ素化ガスタイプのエッチングガスを格納部1内に導入される。優れた結果は、六フッ化硫黄SFを用いて得られる。この工程の間に、プラズマによって生成されたフッ素原子が、シリコンの露出面の領域を等方的な方法で(in isotropic manner)侵食する。図6は、プラズマが基板に及ぼす作用を示す図であり、基板2は、空洞2bが作られる場所の、拡大した部分断面で示されており、基板2は、作られる空洞2bと重なり合う(in register with)開口2dを含むマスク2cによって被覆される。こうして、開口2dの下で、基板2の表面は、プラズマに対して識別できアクセスできるままにされる。
図6の図面o)において、エッチング前の基板2が示されている。
図6の図面a)において、空洞2bの第1のセグメント2b1を作るために、開口2dと重なったところの基板2のシリコンを等方的に侵食するエッチングガスSFのプラズマの作用が示されている。図5の時刻(instant)t1とt2の間のエッチング工程の持続期間は、空洞の第1のセグメント2b1が所望の形状とほとんど相違しない、すなわち、基板の表面2aにほぼ垂直な側壁2eを有する形状を提供するように選択される。数マイクロメートルの深さを有する第1のセグメント2b1が適している可能性がある。一般に用いる種類のエッチングパラメータを選択することが可能である。たとえば、基板2は、約20ボルト(V)から80Vにバイアスを印加されることができ、格納部1内の気体空気5の圧力は、約10パスカル(Pa)から100Paであることができ、エッチングガスの流量は、約10毎分標準立法センチメートル(sccm)から200sccmであることができる。
不動態化工程b)の間に、CHF、C、C、またはCなどの過フッ化炭化水素ガスを用いて、不動態化ガスのプラズマが生成される。格納部1内の空気5の圧力は、工程a)の圧力に等しく、不動態化ガスの流量は、50sccmから300sccmの範囲にある。図6の図面b)に示すこの工程の間に、不動態化ガスのプラズマによって、保護ポリマ薄膜2fが、空洞の第1のセグメント2b1の全内面にわたって、すなわち、空洞の側壁2eおよび底部2gの両方にわたって形成される。工程b)の開始時刻t2と終了時刻t3の間の持続期間は、保護薄膜の厚みを、申し分ない、たとえば、約数ナノメートル(nm)から数10nmにさせるように選択される。
工程c)の間に、洗浄または脱不動態化ガスのプラズマが生成され、そのガスが、エッチングガスが提供するよりも効率的なポリマの洗浄を提供するように選択され、また、洗浄または脱不動態化ガスのプラズマが、選択的な方法で、空洞2bの底部ゾーン2gからポリマを除去するのに役立つ。酸素を含有する洗浄ガス、たとえば、以下のガス、O、SO、CO、CO、NO、NO、NOのうちの少なくとも1つを含有する洗浄ガスを用いることによって、良好な結果が得られた。
基板2は、バイアス源4によって同時にバイアスを印加されて、基板2に対して酸素イオンを侵食させるようにするのが好ましい。
ポリマ薄膜が酸素プラズマによってエッチングされる速度を測定し、この速度をエッチング工程に対応するフッ素化ガスSFのプラズマによって得られる速度と比較することが可能である。この比較は図3に示される。酸素プラズマに対応する曲線によって、0と100Vの間の全てのバイアス電圧BVにおいて、得られる洗浄速度CSが、六フッ化硫黄SFを用いて洗浄するときに得られる速度より少なくとも4倍速くなることを理解することができる。その結果、酸素プラズマは、ポリマ薄膜を洗浄するために、SFなどのフッ素化ガスのプラズマより少なくとも4倍効率がよい。さらに、酸素原子を含有するガスのプラズマは、イオンの酸化作用だけからでなく、等方性の軌跡を有する中性粒子である原子の酸化作用からもまた利益を得る。洗浄工程はまた、空洞の底部の近傍にある空洞の垂直側壁からポリマ薄膜を除去することを可能にし、それによって、確実にパターンが先細にならないようにし、より大きなアスペクト比を得ることを可能にする。
ポリマ薄膜を除去するのにかかる時間が大幅に減るため、エッチング工程に利用できる時間は、それに応じて増加し、このことによって、エッチングの全体速度が上がり、したがって、機器の生産性が向上する。
選択的な脱不動態化または洗浄のパルス工程の間に、基板2は、通常20Vから120Vに範囲にあり、有利には20Vから80Vの範囲にある侵食工程の間に用いた電圧に近い電圧でバイアスを印加されて、プラズマイオンを引き寄せる。基板2の周囲の空気5の圧力は、0.5Paから10Paの範囲にあり、好ましくは2Paから5Paの範囲にある。洗浄ガスの流量は、10sccmから100sccmの範囲にあり、工程c)の持続期間は、空洞2bの底部ゾーン2gの効率的な洗浄を確保するのにちょうど十分であるように選択される。
図6の図面c)に見られるように、酸素Oのプラズマの作用による脱不動態化工程は、空洞の第1のセグメント2b1の底部2gからポリマ薄膜を効率的にかつ迅速に除去するのに役立つ。
その後、工程d)の間に、エッチングガスSFのプラズマの作用によって、工程a)と同様に侵食工程が再び行われ、それによって、空洞2bの第2のセグメント2b2が作られる。その後、不動態化のパルス工程および脱不動態化の工程などが続く。
実際、選択的な脱不動態化のためのパルス工程c)の持続期間は、先行する不動態化工程b)の持続期間に応じて決めることができる。ポリマ薄膜が厚ければ厚いほど、選択的な脱不動態化パルス工程に要求される時間は長くなる。
さらに、選択的な脱不動態化パルス工程の持続期間は、単一の基板2をエッチングする処理の間に、侵食および不動態化工程の繰り返し回数ごとに増加するように選択されることができる。図1に示すように、最初のエッチング工程によって、空洞のために一定の断面を確保するために、長時間の洗浄工程の使用を全く必要とせずに、ほぼ垂直な側壁を有する空洞が、約20のアスペクト比までになることが可能になる。このように、脱不動態化パルス工程の利点は、方法の速度を上げるという利点のみである。しかし、その後、20または30を上回るアスペクト比を達成することができることを保証するために、脱不動態化パルス工程を用いることが不可欠になる。したがって、アスペクト比が増加するにつれて徐々に長くなる持続期間を有する脱不動態化パルス工程、すなわち実際には、たとえば、3つの侵食および不動態化工程に対する1つの不動態化パルス工程から、2つの侵食および不動態化工程に対する1つの脱不動態化パルス工程へと増加し、最後に1つの侵食および不動態化工程に対する1つの脱不動態化パルス工程に進むように、回数を増加させた脱不動態化パルス工程を考慮することが可能である。
また、本発明において、基板2をエッチングする処理の間に、1つの脱不動態化工程から別の脱不動態化工程へと徐々に増加する、基板2に印加するバイアス電圧を提供することが可能である。
本発明の方法は、フォトレジストマスクに関する良好な選択性を維持しながら、また、エッチングの全体の速度を増加させながら、従来技術の方法を用いて得られるアスペクト比よりかなり大きなアスペクト比を得ることを同時に可能にする。
得られる効果は、本発明の方法を用いた部分的なエッチングの作業後のシリコン基板の断面写真である図7に示される。その表面2aがマスク2cで被覆されている基板2を見ることができる。エッチングされている空洞2bは、空洞の底部2gが、空洞2bの深さを増加させるために、さらなるエッチングを可能にさせるのに十分な断面を維持するようにほぼ垂直な側壁を提供し、それによって、空洞のアスペクト比が増加する。
本発明は、先に明確に述べた実施形態に限定しないが、本発明は、当業者の能力内にある変更および一般化を含む。
従来技術のエッチング方法を用いて作ったトレンチ形状を示す図である。 種々の従来技術のエッチング方法についての、アスペクト比に応じたエッチング速度曲線をプロットする図である。 一番目はSFを用いた侵食について、二番目は酸素プラズマを用いた侵食についての、基板のバイアス電圧に応じて保護ポリマ薄膜が侵食される速度をプロットする図である。 本発明の実施形態を構成するエッチング装置の図である。 本発明の実施形態における方法の工程を示すタイミングチャートである。 図5の方法における4つの連続した工程のシーケンスの間に空洞が形成される方法を示す図である。 本発明のエッチング方法によって作られるトレンチの形状を示す図である。

Claims (13)

  1. シリコンを非等方的にエッチングする方法において、マスク(2c)によって一部を保護されたシリコン基板(2)が、マスク(2c)によって保護されていない基板ゾーンに空洞(2b)を作るための、エッチングガスのプラズマを用いた侵食工程(a)、および、侵食工程から生ずる空洞(2b)の壁上に保護ポリマ(2f)を堆積させるための、不動態化ガスのプラズマを用いた不動態化工程(b)の交互の連続した工程を受ける方法であって、
    保護ポリマ(2f)の堆積物が、空洞(2b)の底部ゾーン(2g)から保護ポリマ(2f)を除去してエッチングガスより効率的である、洗浄ガスのプラズマの作用を受ける、選択的な脱不動態化パルス工程(c)をさらに含み、
    選択的な脱不動態化パルス工程(c)の間に、基板(2)は、プラズマイオンを侵食させるようにバイアス電圧を印加されており、
    基板(2)に印加されるバイアス電圧は、基板(2)のエッチング処理中に、1つの脱不動態化工程から別の脱不動態化パルス工程へ徐々に増加しており、
    選択的な脱不動態化パルス工程(c)の持続期間は、先行する不動態化工程(b)の持続期間に応じて決められることを特徴とする方法。
  2. 各不動態化工程(b)後の選択的な脱不動態化パルス工程(c)を含むことを特徴とする請求項1に記載の方法。
  3. 各選択的な脱不動態化パルス工程(c)は、先行する不動態化工程(b)と重ならず、後続の侵食工程(d)と重ならないことを特徴とする請求項2に記載の方法。
  4. エッチングガスはSF、CF、またはNFなどのフッ素ガスであることを特徴とする請求項1から3のいずれか一項に記載の方法。
  5. 不動態化ガスはCHF、C、C、またはCなどの過フッ化炭化水素ガスであることを特徴とする請求項1から4のいずれか一項に記載の方法。
  6. 洗浄ガスは酸素を含有することを特徴とする請求項1から5のいずれか一項に記載の方法。
  7. 洗浄ガスは、以下のガス、O、SO、CO、CO、NO、NO、NOのうちの少なくとも1つを含むことを特徴とする請求項6に記載の方法。
  8. 基板(2)は、通常20Vから100Vの範囲の、有利には20Vから80Vの範囲の、侵食工程(a)の間に用いる電圧に近い電圧でバイアス電圧を印加されることを特徴とする請求項1に記載の方法。
  9. 選択的な脱不動態化パルス工程(c)の間、エッチングのために基板(2)を受け入れ、収容するように形作られた気密格納部(1)内の基板(2)を取り囲む空気(5)の圧力は、0.5Paから10Paの範囲に、好ましくは2Paから5Paの範囲にあることを特徴とする請求項1または8に記載の方法。
  10. 選択的な脱不動態化パルス工程(c)の持続期間は、空洞(2b)の底部ゾーン(2g)の効率的な洗浄を確保するのにちょうど十分であるように選択されることを特徴とする請求項1から9のいずれか一項に記載の方法。
  11. 選択的な脱不動態化パルス工程(c)の持続期間は、基板(2)のエッチング処理中に、侵食工程および不動態化工程の繰り返し回数ごとに増加することを特徴とする請求項1から10のいずれか一項に記載の方法。
  12. 請求項1から4のいずれか一項に記載の方法を実施することによって、シリコン基板(2)を非等方的にエッチングする装置であって、
    エッチングのために基板(2)を受け入れ、収容するように形作られた気密格納部(1)と、
    格納部(1)内に適度の真空を生成し、維持する手段(6、7)と、
    格納部(1)内に、プログラムされた持続期間の間でかつプログラムされた流量で、エッチングガス、不動態化ガス、および洗浄ガスを選択的に注入するガス注入手段(13)と、
    エッチングされる基板(2)の表面(2a)に面する格納部(1)内でプラズマ(9)を生成する手段(8)と、
    基板(2)にバイアス電圧を印加する手段(4)と、
    エッチング、不動態化、および脱不動態化の連続した工程を実施するために、ガス注入手段(13)を制御する制御手段(22)とを備える装置。
  13. 請求項1から11のいずれか一項に記載の方法を用いて作られる、30を超えるアスペクト比を提供するマイクロレリーフ(2b)を有するシリコンベース部品。
JP2003560972A 2002-01-03 2002-12-31 シリコンに高アスペクト比の異方性エッチングを行う方法および機器 Expired - Lifetime JP4576122B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0200032A FR2834382B1 (fr) 2002-01-03 2002-01-03 Procede et dispositif de gravure anisotrope du silicium a haut facteur d'aspect
PCT/FR2002/004588 WO2003060975A1 (fr) 2002-01-03 2002-12-31 Procede et dispositif de gravure anisotrope du silicium a haut facteur d'aspect

Publications (2)

Publication Number Publication Date
JP2005515631A JP2005515631A (ja) 2005-05-26
JP4576122B2 true JP4576122B2 (ja) 2010-11-04

Family

ID=8871147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003560972A Expired - Lifetime JP4576122B2 (ja) 2002-01-03 2002-12-31 シリコンに高アスペクト比の異方性エッチングを行う方法および機器

Country Status (5)

Country Link
US (1) US20050103749A1 (ja)
EP (1) EP1464078A1 (ja)
JP (1) JP4576122B2 (ja)
FR (1) FR2834382B1 (ja)
WO (1) WO2003060975A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041226B2 (en) * 2003-11-04 2006-05-09 Lexmark International, Inc. Methods for improving flow through fluidic channels
US7708859B2 (en) * 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
FR2880469B1 (fr) * 2005-01-03 2007-04-27 Cit Alcatel Dispositif de fabrication d'un masque par gravure par plasma d'un substrat semiconducteur
JP4512529B2 (ja) * 2005-07-15 2010-07-28 住友精密工業株式会社 エッチング方法及びエッチング装置
JP4512533B2 (ja) * 2005-07-27 2010-07-28 住友精密工業株式会社 エッチング方法及びエッチング装置
US8486198B2 (en) 2005-08-04 2013-07-16 Aviza Technology Limited Method of processing substrates
KR101174775B1 (ko) * 2005-08-29 2012-08-20 엘지디스플레이 주식회사 인쇄판의 제조방법
WO2008007944A1 (en) * 2006-07-12 2008-01-17 Technische Universiteit Eindhoven Method and device for treating a substrate by means of a plasma
US8187483B2 (en) 2006-08-11 2012-05-29 Jason Plumhoff Method to minimize CD etch bias
GB0616125D0 (en) 2006-08-14 2006-09-20 Radiation Watch Ltd Etch process
KR101001875B1 (ko) * 2006-09-30 2010-12-17 엘지이노텍 주식회사 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재
US20080146034A1 (en) * 2006-12-13 2008-06-19 Applied Materials, Inc. Method for recess etching
CN101903977A (zh) 2007-12-21 2010-12-01 朗姆研究公司 光刻胶两次图案化
JP5102653B2 (ja) * 2008-02-29 2012-12-19 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
CN102446739B (zh) * 2008-03-21 2016-01-20 应用材料公司 基材蚀刻系统与制程的方法及设备
US20090242512A1 (en) * 2008-03-27 2009-10-01 Dalsa Semiconductor Inc. Deep reactive ion etching
JP5305734B2 (ja) * 2008-05-19 2013-10-02 ラピスセミコンダクタ株式会社 ドライエッチング方法
KR101795658B1 (ko) * 2009-01-31 2017-11-08 어플라이드 머티어리얼스, 인코포레이티드 에칭을 위한 방법 및 장치
JP5413331B2 (ja) * 2010-08-19 2014-02-12 株式会社デンソー 半導体装置の製造方法
JP5723678B2 (ja) * 2011-05-31 2015-05-27 東京エレクトロン株式会社 プラズマ処理装置及びそのガス供給方法
CN103620734B (zh) 2011-06-30 2017-02-15 应用材料公司 用于快速气体交换、快速气体切换以及可编程的气体输送的方法与装置
JP5961794B2 (ja) * 2012-08-29 2016-08-02 サムコ株式会社 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
DE102014216195A1 (de) 2014-08-14 2016-02-18 Robert Bosch Gmbh Vorrichtung zum anisotropen Ätzen eines Substrats und Verfahren zum Betreiben einer Vorrichtung zum anisotropen Ätzen eines Substrats
JP6456131B2 (ja) * 2014-12-18 2019-01-23 キヤノン株式会社 基板の加工方法及び液体吐出ヘッドの製造方法
JP6609535B2 (ja) * 2016-09-21 2019-11-20 株式会社日立ハイテクノロジーズ プラズマ処理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0612767B2 (ja) * 1984-01-25 1994-02-16 株式会社日立製作所 溝およびそのエッチング方法
JP2502536B2 (ja) * 1986-08-08 1996-05-29 松下電器産業株式会社 パタ―ン形成方法
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JPH0817796A (ja) * 1994-06-28 1996-01-19 Hitachi Ltd ドライエッチング装置とその方法および半導体装置
TW487983B (en) * 1996-04-26 2002-05-21 Hitachi Ltd Manufacturing method for semiconductor device
ATE251341T1 (de) * 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
JPH11195641A (ja) * 1998-01-05 1999-07-21 Matsushita Electric Ind Co Ltd プラズマ処理方法
JP4475548B2 (ja) * 1998-03-20 2010-06-09 サーフィス テクノロジー システムズ ピーエルシー ミクロメカニカルデバイスを製造する方法と装置
DE19826382C2 (de) * 1998-06-12 2002-02-07 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US7141504B1 (en) * 1998-07-23 2006-11-28 Surface Technology Systems Plc Method and apparatus for anisotropic etching
JP4680333B2 (ja) * 1998-12-28 2011-05-11 東京エレクトロンAt株式会社 プラズマ処理方法、エッチング方法、プラズマ処理装置及びエッチング装置
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
DE19919469A1 (de) * 1999-04-29 2000-11-02 Bosch Gmbh Robert Verfahren zum Plasmaätzen von Silizium
US20020134749A1 (en) * 2001-01-26 2002-09-26 Chromux Technologies. Inc. Method of making a vertical, mirror quality surface in silicon and mirror made by the method
US6846746B2 (en) * 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process

Also Published As

Publication number Publication date
JP2005515631A (ja) 2005-05-26
FR2834382B1 (fr) 2005-03-18
FR2834382A1 (fr) 2003-07-04
WO2003060975A1 (fr) 2003-07-24
EP1464078A1 (fr) 2004-10-06
US20050103749A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
JP4576122B2 (ja) シリコンに高アスペクト比の異方性エッチングを行う方法および機器
US6905626B2 (en) Notch-free etching of high aspect SOI structures using alternating deposition and etching and pulsed plasma
KR101445299B1 (ko) 반도체 구조물을 에칭하기 위한 펄스화된 샘플 바이어스를 가지는 펄스화된 플라즈마 시스템
JP4796965B2 (ja) エッチング方法及び装置
JP4601113B2 (ja) 基板の異方性エッチング方法
KR100590370B1 (ko) 플라즈마 에칭 방법
US9054050B2 (en) Method for deep silicon etching using gas pulsing
US6979652B2 (en) Etching multi-shaped openings in silicon
JP5214596B2 (ja) プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法
JP4209774B2 (ja) シリコン基板のエッチング方法およびエッチング装置
JP5686747B2 (ja) ドライエッチング方法
JP4065213B2 (ja) シリコン基板のエッチング方法及びエッチング装置
KR101337832B1 (ko) 플라즈마 처리 시스템의 노치 스탑 펄싱 공정
JP2014229751A (ja) プラズマ処理装置および処理方法
Ohara et al. Improvement of high aspect ratio Si etching by optimized oxygen plasma irradiation inserted DRIE
JP4769737B2 (ja) エッチング方法及びエッチング装置
Subasinghe et al. High aspect ratio plasma etching of bulk lead zirconate titanate
TWI589516B (zh) 製造半導體裝置的方法
Aydemir et al. DRIE process optimization to achieve high aspect ratio for capacitive MEMS sensors
Yang et al. Single-run single-mask inductively-coupled-plasma reactive-ion-etching process for fabricating suspended high-aspect-ratio microstructures
TWI836238B (zh) 沉積預蝕刻保護層之方法
JP2000012529A (ja) 表面加工装置
JP4578893B2 (ja) シリコン材のプラズマエッチング方法及びプラズマエッチング装置
Bogue Developments in advanced silicon etching techniques by STS Systems
TW202213519A (zh) 沉積預蝕刻保護層之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090331

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100330

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100823

R150 Certificate of patent or registration of utility model

Ref document number: 4576122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term