TWI589516B - 製造半導體裝置的方法 - Google Patents

製造半導體裝置的方法 Download PDF

Info

Publication number
TWI589516B
TWI589516B TW105121880A TW105121880A TWI589516B TW I589516 B TWI589516 B TW I589516B TW 105121880 A TW105121880 A TW 105121880A TW 105121880 A TW105121880 A TW 105121880A TW I589516 B TWI589516 B TW I589516B
Authority
TW
Taiwan
Prior art keywords
substrate
plasma
intensity
reaction
emitted light
Prior art date
Application number
TW105121880A
Other languages
English (en)
Other versions
TW201808784A (zh
Inventor
曾李全
吳常明
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI589516B publication Critical patent/TWI589516B/zh
Publication of TW201808784A publication Critical patent/TW201808784A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00563—Avoid or control over-etching
    • B81C1/00587—Processes for avoiding or controlling over-etching not provided for in B81C1/00571 - B81C1/00579
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0035—Testing
    • B81C99/004—Testing during manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Description

製造半導體裝置的方法
本揭露係關於製造半導體裝置的方法。
近年來，微機電系統(Micro-Electro-Mechanical System,MEMS)市場與半導體製程的其他領域已快速成長。MEMS的製造從半導體裝置製造中的製程技術演進，包含沉積製程、蝕刻製程、以及可製造小型裝置的其他技術。
該等技術其中之一，Bosch製程，係廣泛用於達成MEMS產業中所使用之極高的深寬比(aspect ratio)以及蝕刻矽微結構的高蝕刻速率。Bosch製程是一切換製程(switched process)，其特徵在於交替矽蝕刻、聚合物沉積、以及聚合物突破(polymer break through)的步驟。
本揭露的一些實施例係提供一種製造半導體裝置的方法，其包括(a)圖案化一基板；(b)在該圖案化的基板上，形成一聚合物層；(c)圖案化該聚合物層；(d)交替重複步驟(a)、(b)與(c)；(e)偵測電漿與步驟(a)、(b)與(c)產生的一產物的一反應所發生的一發射光之一強度，其中該強度的一取樣速度之範圍實質上為1pt/20ms至1pt/100ms；以及(f)根據該電漿與該產物之該反應所發生的該發射光之該強度，判定圖案化該基板的一終點。
本揭露的一些實施例係提供一種製造半導體裝置的方法，其包括(a)圖案化一基板；(b)在該圖案化的基板上，形成一聚合物層；(c)圖案化該聚合物層；(d)交替重複步驟(a)、(b)與(c)；(e)偵測電漿與步驟(a)、(b)與(c)產生的一產物的一反應所發生的一發射光之一強度；以及(f)根據該電漿與步驟(a)、(b)與(c)其中之一步驟產生的該產物之該反應所發生的該發射光之該強度，判定圖案化該基板的一終點。
本揭露的一些實施例係提供一種製造半導體裝置的方法，其包括(a)圖案化一基板；(b)在該圖案化的基板上，形成一聚合物層；(c)圖案化該聚合物層；(d)交替重複步驟(a)、(b)與(c)；(e)偵測電漿與步驟(a)、(b)與(c)產生的一產物的一反應所發生的一發射光之一強度；(f)使用一平滑函數，以處理該電漿與該產物之該反應所發生的該發射光的該強度；以及(g)根據該平滑函數處理該電漿與的該產物之該反應所發生的該發射光的該強度，判定圖案化該基板的一終點。
200‧‧‧載體基板
201‧‧‧中間層
202‧‧‧遮罩層
203‧‧‧凹部
204‧‧‧基板
204A‧‧‧第一表面
204B‧‧‧第二表面
206‧‧‧開口
208‧‧‧溝槽
210‧‧‧聚合物層
212‧‧‧蝕刻停止層
212A‧‧‧界面
為協助讀者達到最佳理解效果，建議在閱讀本揭露時同時參考附件圖示及其詳細文字敘述說明。請注意為遵循業界標準作法，本專利說明書中的圖式不一定按照正確的比例繪製。在某些圖式中，尺寸可能刻意放大或縮小，以協助讀者清楚了解其中的討論內容。
圖1係根據本揭露的各個方面說明製造半導體裝置的方法之流程圖。
圖2A至2E係根據本揭露一些實施例說明製造溝槽結構的各種操作之一的剖面圖。
圖3A至3E係根據本揭露的一些實施例說明製造溝槽結構的各種操作之一的剖面圖。
圖4係根據本揭露的一些實施例說明Bosch製程中變化的CFx之OES訊號的概示圖。
圖5係根據本揭露的一些實施例說明隨時間變化的電漿之OES訊號強度圖式。
圖6係根據本揭露的一些實施例說明隨時間變化的電漿之OES訊號強度圖式。
圖7係根據本揭露的一些實施例說明隨時間變化的電漿之OES訊號強度圖式。
本揭露提供了數個不同的實施方法或實施例，可用於實現本發明的不同特徵。為簡化說明起見，本揭露也同時描述了特定零組件與配置的範例。請注意提供這些特定範例的目的僅在於示範，而非予以任何限制。舉例而言，在以下說明第一構件如何在第二構件上或上方的敘述中，可能會包括某些實施例，其中第一構件與第二構件為直接接觸，而敘述中也可能包括其他不同實施例，其中第一構件與第二構件中間另有其他構件，以致於第一構件與第二構件並不直接接觸。此外，本揭露中的各種範例可能使用重複的參考數字和/或文字註記，以使文件更加簡單化和明確，這些重複的參考數字與註記不代表不同的實施例與配置之間的關聯性。
另外，本揭露在使用與空間相關的敘述詞彙，如“在...之下”，“低”，“下”，“上方”，“之上”，“下”，“頂”，“底”和類似詞彙時，為便於敘述，其用法均在於描述圖示中一個元件或構件與另一個(或多個)元件或構件的相對關係。除了圖示中所顯示的角度方向外，這些空間相對詞彙也用來描述該裝置在使用中以及操作時的可能角度和方向。該裝置的角度方向可能不同(旋轉90度或其它方位)，而在本揭露所使用的這些空間相關敘述可以同樣方式加以解 釋。
在本揭露中，「半導體裝置」一詞可關於形成於結構層或基板中的凹部(recess)、溝槽(trench)、空腔(cavity)、開口(opening)、或孔洞(hole)。
在本揭露中，「溝槽」一詞當其通常用於定義時，不限於長的、窄的溝渠(ditch)。「溝槽」一詞廣義解讀為包含不那麼狹長的矩形孔洞、正方形孔洞、圓孔、或多角形孔洞，其皆被認為「溝槽」用於本揭露之目的。
在本揭露中，「終點」一詞可指當基板或結構層被蝕刻至所欲之深度的一個點。在一些實施例中，當蝕刻穿過基板或結構層時，判定該終點。在一些其他的實施例中，當蝕刻兩個結構層其中之一以暴露此兩個結構層之間的界面時，判定該終點。
圖1係根據本揭露的各種方面說明製造半導體裝置的方法之流程圖。方法100可用於圖案化基板或結構層。在一些實施例中，基板或結構層受到遮罩層覆蓋，該遮罩層例如為光阻層或硬遮罩層，其具有暴露該基板或該結構層之一部分的開口。方法100始於操作170(亦即Bosch製程)，其包含操作130、140與150。在操作130中，圖案化該基板。例如，使用遮罩層作為硬遮罩，蝕刻該基板，以形成溝槽。在操作140中，形成聚合物層。例如，在溝槽的側壁與底部表面上，沉積聚合物層。在操作150中，圖案化聚合物層。例如，圖案化沉積在溝槽之底部表面上的聚合物層，例如突破(broken through)聚合物層。方法100繼續進行操作155，偵測電漿與操作130、140與150中產生的產物反應所發生的發射光的強度。方法100繼續操作160，根據該電漿與該產物反應所發生的該發射光的該強度，判定是否達到圖案化基板的終點。若未判定該終點，則方法100再次繼續進行操作170，直到達到所需要的蝕刻深度。
方法100僅為一範例，並且非用於限制本揭露超出申請專利範圍所明確主張的內容。在方法100之前、期間、以及之後，可提供其他操作，並且在該方法的其他實施例中，可重複、排除、或移動一些所述之操作。方法100係如下所述，結合圖2A-2E與3A-3E，其為製造製程之各種階段中的半導體裝置之剖面圖。
圖2A至2E係根據本揭露的一些實施例說明製造溝槽結構的各種操作之一的剖面圖。如圖2A所示，提供基板204。本文所述之基板204包含晶圓，在其上方欲形成裝置，例如半導體裝置、MEMS裝置、或其他裝置。在一些實施例中，基板204可包含半導體基板，例如塊狀半導體基板。塊狀半導體基板包含元素半導體，例如矽及/或鍺；合適的化合物半導體，例如碳化矽、砷化鎵、磷化鎵、磷化銦、以及/或銻化銦；合適的合金半導體，例如矽鍺、碳化矽鍺、磷砷化鎵、及/或磷化銦鎵；或其等之組合。在一些實施例中，基板204可包含多層基板，例如絕緣體上覆矽(SOI)基板。
在一些實施例中，基板204的第二表面204B係附接至載體基板200。載體基板200可包含晶圓或是基板，用於作為載體或支撐物，以於運送或製造過程中攜載、支撐、或承持基板204。載體基板200與基板204的尺寸、材料、或特性可為相同或是不同。基板204與載體基板200可藉由任何其他合適的直接或間接接合技術而接合。在一些實施例中，中間層201，例如黏著層，係用於附接基板204與載體基板200。在一些實施例中，凹部203係位於基板204與載體基板200之間，因而基板204的一部分係自載體基板200懸空(suspended)。在一些實施例中，凹部203可藉由基板204與載體基板200而密封。在一些實施例中，載體基板200係用於當基板204被蝕刻穿過時，防止冷卻氣體進入該凹部並且干擾終點的偵測，該冷卻器體例如氦氣或氮氣。
如圖2A所示，在基板204上方，形成具有開口206的 遮罩層202。可藉由使用許多沉積操作的任何一種，例如塗覆操作、物理氣相沉積(PVD)操作、化學氣相沉積(CVD)操作、原子層沉積(ALD)操作、或任何其他合適的操作，以形成遮罩層202，接著進行圖案化製程以形成開口206。基板204的第一表面204A的一部分係自遮罩層202的開口206暴露。在一些實施例中，遮罩層202可由圖案化的光阻層形成。在一些其他的實施例中，遮罩層202可為圖案化的氧化物層、圖案化的氮化物層、或適合後續Bosch製程之任何其他形式的硬遮罩。
如圖2B與圖1的操作130所示，方法100始於操作130，其中基板204被圖案化。在一些實施例中，經由遮罩層202的開口206蝕刻基板204，以於基板204中形成溝槽208。藉由使自遮罩層202的開口206暴露的基板204之第一表面204A凹陷，而形成溝槽208。在一些實施例中，在操作130中，導入氟系(F-based)反應氣體於腔室中，以實施蝕刻製程。例如，提供六氟化硫(SF6)氣體作為氟系反應氣體，用於蝕刻矽所形成的基板204。在一些實施例中，亦可導入其他合適的氣體，例如氬氣、氧氣、及/或氦氣。在操作130中，進行電漿處理以產生包括氟系自由基、離子與電子的SF6電漿。氟系自由基經由形成於遮罩層202中的開口206達到基板204，並且與基板204的材料反應。因此，在基板204中形成溝槽208。
如圖2C與圖1中的操作140所示，方法100繼續進行操作140，其中在圖案化的基板204上，形成聚合物層210。例如，在溝槽208的側壁與底部表面上，沉積聚合物層210。在一些實施例中，在操作130中，導入氟碳系氣體於該腔室中，以形成聚合物層210。例如，提供八氟環丁烷(C4F8)氣體用於沉積。在一些實施例中，亦可導入其他合適的氣體，例如氬氣、氧氣、及/或氦氣。在操作140中，進行電漿處理，以分解C4F8氣體，而後自C4F8電漿產生氟碳系聚合物。 沉積該些氟碳系聚合物，以於溝槽208的側壁與底部表面上形成聚合物層210。
如圖2D與圖1中的操作140所示，方法100繼續進行操作150，其中圖案化聚合物層210。例如，藉由再次提供F系反應性氣體，突破沉積於溝槽208之底部表面上的聚合物層210。例如，使用六氟化硫(SF6)氣體作為F系反應性氣體。在一些實施例中，可導入其他合適的氣體，例如氬氣、氧氣、及/或氦氣。類似於操作130，進行電漿處理，以產生SF6電漿，其包括F系自由基、離子與電子。在一些實施例中，施加自偏壓(self-bias)，以加速離子朝向溝槽208的底部，因而在以下操作130之前，選擇性移除形成於底部溝槽表面上的聚合物層210之一部分。在一些實施例中，位於溝槽208之側壁上的聚合物層210的至少一部分係被保留，因而溝槽208的周圍受到保護而不被擴大。
在一些實施例中，操作130、140與150的例示製程條件係如下所述，氣體流速：約10sccm與約1000sccm之間；電漿功率：自約100瓦至約5000瓦；製程壓力：約5mTorr與約500mTorr之間。操作130、140與150中的各個製程條件可彼此相同或不同。在一些實施例中，操作150中的自偏壓高於操作130的自偏壓，但並不以此為限。亦可使用其他製程條件。
如圖1所示，方法100繼續進行操作155，偵測電漿與操作170產生的產物反應所發生的發射光強度。例如，藉由使用如下所述之光學發射光譜儀(optical emission spectroscopy，OES)技術偵測發射光之強度。而後，方法100繼續進行操作160，其中根據電漿與產物反應所發生的發射光之強度，判定圖案化基板的終點。若未判定到終點，則方法100繼續重複進行操作130至150(亦即Bosch製程170)，直到達到所欲之溝槽深度。在一些實施例中，當蝕刻穿過基板204以 暴露凹部203時(圖2E)，達到終點。在一些其他的實施例中，當基板204與蝕刻停止層212之間的界面212A暴露時(圖3E)，或是當達到所需要的溝槽深度時，達到終點。此連續循環廣泛用於達成整個MEMS產業所使用之高的深寬比(例如，上達20：1)、極高的深寬比(例如，上達100：1)、或是蝕刻矽微結構之高蝕刻速度(例如，上達每分鐘20微米)。例如，圖2E所示之在溝槽208下方具有凹部203的結構可作為MEMS裝置之可移動的元件或是懸掛元件，例如彈簧、質量塊(proof mass)、或其他結構。在Bosch製程之後，在基板204中，形成具有垂直側壁或是近似為垂直側壁的溝槽208。然而，在一些其他的實施例中，可形成具有v形或任何其他側壁表面幾何的溝槽，可依照所欲之深寬比與蝕刻速度，廣泛變化形成溝槽的製程條件。
在一些範例中，在進行固定數目的製程循環之後，終止Bosch製程。然而，由於無法正確判定終點，因而此方法可能造成過度蝕刻或是蝕刻不足。為了控制溝槽的尺寸與輪廓，重要的是在製程過程中正確偵測終點。在一些實施例中，藉由使用光學發射光譜儀(OES)技術，進行操作155，以監視原位(in-situ)電漿製程條件，因而可偵測電漿與操作170產生的產物反應所發生的發射光強度。OES技術涉及量測在UV與可見光(約200nm至1000nm)範圍中電漿(例如，電漿中的電子)的光發射，不同波長對應於Bosch製程(操作170)的各個操作所產生之不同元素與自由基。電漿的光發射隨著操作170所產生的產物量而變化。若產物量減少，則對應於該產物量的電漿之OES訊號強度亦降低。在如2E所示的一些實施例中，當蝕刻穿過基板204且暴露凹部203時，電漿與基板204之材料的反應所發生之產物量停止增加。在圖3E所示之一些其他的實施例中，當基板204與蝕刻停止層212之間的界面212A被蝕刻時，電漿與蝕刻停止層212的材料所反應產生的產物量開始增加。如圖4所示，圖式係根據本揭露的一些實施例說 明在Bosch製程的連續循環中變化的CFx(由操作140產生)之OES訊號的概示圖。
然而，在圖5所示的真實情況中，由於Bosch製程中在操作130至150之間快速切換而可能造成複雜的訊號變化，因而無法輕易找到終點。可調整各個操作的期間以符合特定需求。在一些實施例中，各個操作的期間範圍可為0.2秒至10秒。如圖5所示，表示所接收之OES訊號強度的曲線具有顯著的變化並且難以解釋。
圖3A至3E係根據本揭露的一些實施例說明製造溝槽結構的各種操作其中之一的剖面圖。圖3A至3E提供另一實施例，其中在基板204的第二表面204B上，形成蝕刻停止層212，並自第一表面204A圖案化基板204以形成溝槽208。在一些實施例中，當蝕刻停止層212暴露時，判定終點。
可理解圖2A至2E與圖3A至3E僅為範例，並非用於限制使用Bosch製程的結構。
為了緩解此挑戰，本揭露提供三種方法，可監視原位電漿條件並且找到Bosch製程的終點：(1)在偵測電漿與產物反應發生的發射光強度時，增加取樣速度；(2)根據該操作之一中的訊號，判定終點；或(3)施加平滑函數(smooth function)以處理訊號。上述方法各自可使其更容易偵測終點。在一些實施例中，必要時，可結合此三種方法中的兩種或是結合此三種方法。
方法(1)增加取樣速度。由於操作之間快速切換，因而所接收的訊號可能無法正確回應該製程。增加取樣速度可在一時間期間中接受更多的取樣點，因而可改良電將之OES訊號的正確性。在一些其他的實施例中，方法(1)中所使用的取樣速度範圍可自1pt/20ms至1pt/100ms，例如1pt/50ms。然而，亦可使用其他合適的取樣速度。
方法(2)基於操作130、140與105其中一者的訊號但非 所有操作130、140、105中的訊號，判定終點。僅於一操作中獲取訊號之目的係排除不需要的訊號並且使得曲線較容易解釋。在一些實施例中，可使用操作130中找到的訊號。然而，亦可使用僅於操作140或150中找到的訊號。使用單一操作中產生的OES訊號以排除不需要的訊號並且使得所接收的OES訊號強度變得清楚且較易解釋。
方法(3)使用平滑函數以處理訊號，因而訊號較容易解釋。可藉由任何合適的平滑函數實施方法(3)。平滑函數可減少訊號之間的差異，並且產生相對平滑的曲線，因而可輕易找到終點。在一些實施例中，可使用簡單移動平均(simple moving average，SMA)。例如，使用每n(例如，n=3)個連續訊號取樣點的平均值作為代表值。當計算連續代表值時，新的連續獲得的訊號取樣點進入總和，而舊的訊號取樣點退出。更具體而言，若找到100個取樣點，則可藉由使用第一、第二與第三個取樣點的平均值作為第一代表值，第二、第三與第四個取樣點的平均值作為第二代表值等等，而獲得平滑函數。在一些其他的實施例中，可使用任何其他合適的平滑函數以處理訊號。在一些其他的實施例中，可使用加權移動平均(weighted moving average，WMA)運算、指數移動平均(EMA)運算、或任何其他合適的平滑運算。
圖5與6係根據本揭露的一些實施例說明隨時間變化的電漿之OES訊號強度的圖式。如圖6所示，圖式說明當使用方法(1)、(2)與(3)於Bosch製程中偵測的訊號時的結果，而如圖5所示，圖式說明未使用方法(1)、(2)與(3)時的原始結果。在一些實施例中，操作130的期間為0.5秒、操作140的期間為0.4秒，以及操作150的期間為0.5秒。例如，各個操作的期間範圍可自0.2秒至10秒，並且可為相同或是不同。在一些實施例中，提供SF6氣體作為操作130與150的蝕刻氣體，以及提供C4F8用於操作140，但並不以此為限。在一些實施例 中，操作150中的自偏壓高於操作130的自偏壓。
圖5係說明OES訊號之強度的曲線。藉由使用OES技術，觀察對應於其光學發射波長的特定離子物種與自由基。在一些實施例中，觀察Bosch製程中產生的CFx(波長約271nm)、CN(波長約387nm)、以及F(波長約487nm)，並且於操作155中監視其光學發射強度。然而，在一些其他的實施例中，亦可使用隨切換製程而變化之任何合適的產物用於監視。圖5中所使用的取樣速度為1pt/200ms(每200微秒收集1取樣點)。操作130、140與150中產生的所有訊號皆繪示於圖式中，並且未使用平滑函數於該等訊號。
相對地，圖6係說明使用方法(1)、(2)與(3)的曲線。為了實施方法(1)，使用取樣速度為1pt/50ms(每50微秒收集1取樣點)。取樣速度增加至比圖5快4倍。因此，操作130、140與15之間的切換非常快速(分別為0.5秒、0.4秒與0.5秒)，以及增加的取樣速度使得在時間期間內接收更多的取樣點，因而電漿的OES訊號之正確性改良並且可正確回應製程。為了實施方法(2)，僅操作130產生的訊號繪示於圖式中。使用單一操作產生的訊號之理由係排除不需要的訊號，因而曲線可變得清楚且較易解釋。為了實施方法(3)，使用簡單移動平均運算至CFx訊號。在圖5中，每3個連續訊號取樣點的平均值係作為計算訊號的代表值，因而原始強度曲線是平滑的。
如圖5與圖6所示，圖5所示的曲線具有顯著差異，其難以被解釋。相對地，圖6所示的曲線係容易解釋的曲線。當強度到達至相對穩定值時，其意味蝕刻穿過基板204，以及CFx、CN與F的量的變化減緩或停止。據此，判定終點。
應理解該三種方法不需要被結合使用。該三種方法各自可個別使用以使Bosch製程中的終點更易判定。
在一些實施例中，僅方法(1)用於找到Bosch製程中的 終點。為了實施方法(1)，取樣速度增加至1pt/50ms，但不以此為限。在一些實施例中，方法(1)中所使用的取樣速度範圍可自1pt/20ms至1pt/100ms。藉由在監視過程中使用更快的取樣速度，接收更多的取樣點。藉此，可減緩操作130、140與150之間快速切換造成的取樣錯誤。因此，所接收的訊號之強度曲線變得較易解釋。
在一些實施例中，僅使用方法(2)，以找到Bosch製程中的終點。為了實施方法(2)，僅使用操作130中產生的訊號繪示曲線。隨著切換製程變化的任何產物可被視為觀察標的。例如，可觀察CFx、CN、F或其他合適的產物之OES訊號。選擇僅於一操作中產生的訊號有助於闡述曲線的複雜圖案。
在一些實施例中，僅使用方法(3)，以找到Bosch製程中的終點。為了實施方法(3)，使用簡單移動平均運算以減少訊號之間的差異且立即畫出相對平滑的曲線；因此，可輕易觀察到終點。在一些實施例中，每4個連續訊號取樣點的平均值係作為代表值，以計算訊號，因而原始強度曲線是平滑的。在一些實施例中，亦可使用其他合適的平滑函數。
僅使用上述方法之一可使曲線變得容易解釋。再者，在一些實施例中，這些方法中任兩個的結合可使Bosch製程中的終點輕易被找到。
在圖7所示的一些實施例中，方法(1)與(2)係用於找到Bosch製程中的終點。為了實施方法(1)，取樣速度範圍可自1pt/20m至1pt/100。在一些實施例中，取樣速度係約1pt/50ms。為了實施方法(2)，僅使用操作130中產生的訊號。在一些其他的實施例中，亦可使用操作140或150中產生的訊號。如圖7所示，當CFx訊號的強度到達一穩定值時，仍可找到Bosch製程中的終點。
在一些實施例中，方法(1)與(3)可用以找到Bosch製程 中的終點。為了實施方法(1)，取樣速度範圍可自1pt/20ms至1pt/100ms。在一些實施例中，取樣速度約為1pt/50ms。為了實施方法(3)，使用平滑函數，例如簡單移動平均運算以處理訊號，計算每3個連續訊號取樣點的代表值。在一些其他的實施例中，可自每4個連續訊號取樣點、每5個連續訊號取樣點、或任何合適的連續訊號取樣點，計算代表值。
在一些實施例中，方法(2)與(3)用於找到Bosch製程中的終點。為了實施方法(2)，僅使用操作130產生的訊號。在一些其他的實施例中，亦可使用操作140或150產生的訊號。為了實施方法(3)，使用簡單移動平均運算以處理訊號，計算每3個連續訊號取樣點的代表值。或者，可自每4個連續訊號取樣點、每5個連續訊號取樣點、或任何合適的連續訊號取樣點，計算代表值。
在本揭露的一例示方面，提供製造半導體裝置的方法。該方法包括以下操作。(a)將一基板圖案化。(b)在該圖案化的基板上，形成一聚合物層。(c)將該聚合物層圖案化。交替重複步驟(a)、(b)與(c)。偵測電漿與步驟(a)、(b)與(c)產生的產物反應所發生的發射光之強度。該強度的取樣速度範圍實質上為1pt/20ms至1pt/100ms。根據該電漿與該產物的反應所發生的該發射光之該強度，判定圖案化該基板的終點。
在本揭露的另一例示方面，提供製造半導體裝置的方法。該方法包括以下操作。(a)圖案化一基板。(b)在該圖案化的基板上，形成一聚合物層。(c)將該聚合物層圖案化。交替重複步驟(a)、(b)與(c)。偵測電漿與步驟(a)、(b)與(c)產生的產物反應所發生的發射光之強度。根據該電漿與僅步驟(a)、(b)與(c)其中之一步驟產生的該產物之該反應所發生的該發射光之該強度，判定圖案化該基板的終點。
在本揭露的另一例示方面，提供製造半導體裝置的方法。該方法包括以下操作。(a)圖案化一基板。(b)在該圖案化的基板上，形成一聚合物層。(c)圖案化該聚合物層。交替重複步驟(a)、(b)與(c)。偵測電漿與步驟(a)、(b)與(c)產生的產物反應所發生的發射光之強度。使用一平滑函數處理該電漿與該產物之該反應所發生的該發射光的該強度。根據經該平滑函數處理之該電漿與的該產物之該反應所發生的該發射光之該強度，判定圖案化該基板的終點。
前述內容概述一些實施方式的特徵，因而熟知此技藝之人士可更加理解本揭露之各方面。熟知此技藝之人士應理解可輕易使用本揭露作為基礎，用於設計或修飾其他製程與結構而實現與本申請案所述之實施例具有相同目的及/或達到相同優點。熟知此技藝之人士亦應理解此均等架構並不脫離本揭露揭示內容的精神與範圍，並且熟知此技藝之人士可進行各種變化、取代與替換，而不脫離本揭露之精神與範圍。
200‧‧‧載體基板
201‧‧‧中間層
202‧‧‧遮罩層
203‧‧‧凹部
204‧‧‧基板
204A‧‧‧第一表面
204B‧‧‧第二表面
206‧‧‧開口
208‧‧‧溝槽

Claims (10)

  1. 一種製造半導體裝置的方法，其包括：(a)圖案化一基板；(b)在該圖案化的基板上，形成一聚合物層；(c)圖案化該聚合物層；(d)交替重複步驟(a)、(b)與(c)；(e)偵測電漿與步驟(a)、(b)與(c)產生的一產物之一反應所發生的一發射光之一強度，其中該強度的一取樣速度之範圍實質上為1pt/20ms至1pt/100ms；以及(f)根據該電漿與該產物之該反應所發生的該發射光之該強度，判定圖案化該基板的一終點。
  2. 一種製造半導體裝置的方法，其包括：(a)圖案化一基板；(b)在該圖案化的基板上，形成一聚合物層；(c)圖案化該聚合物層；(d)交替重複步驟(a)、(b)與(c)；(e)偵測電漿與步驟(a)、(b)與(c)產生的一產物的一反應所發生的一發射光之一強度；以及(f)根據該電漿與步驟(a)、(b)與(c)中之一步驟產生的該產物之該反應所發生的該發射光之該強度，判定圖案化該基板的一終點。
  3. 如申請專利範圍第2項的方法，其中根據該電漿與步驟(a)產生的該產物之該反應所發生的該發射光之該強度，判定圖案化該基板的該終點。
  4. 如申請專利範圍第2項的方法，其中根據該電漿與步驟(b)產生的 該產物之該反應所發生的該發射光之該強度，判定圖案化該基板的該終點。
  5. 如申請專利範圍第2項的方法，其中根據該電漿與步驟(c)產生的該產物之該反應所發生的該發射光之該強度，判定圖案化該基板的該終點。
  6. 一種製造半導體裝置的方法，其包括：(a)圖案化一基板；(b)在該圖案化的基板上，形成一聚合物層；(c)圖案化該聚合物層；(d)交替重複步驟(a)、(b)與(c)；(e)偵測電漿與步驟(a)、(b)與(c)產生的一產物的一反應所發生的一發射光之一強度；(f)使用一平滑函數，以處理該電漿與該產物之該反應所發生的該發射光的該強度；以及(g)根據經該平滑函數處理的該電漿與該產物之該反應所發生的該發射光的該強度，判定圖案化該基板的一終點。
  7. 如申請專利範圍第6項的方法，其中該平滑函數係用於處理該電漿與步驟(a)產生的該產物之該反應所發生的該發射光之該強度。
  8. 如申請專利範圍第6項的方法，其中該平滑函數係用於處理該電漿與步驟(b)產生的該產物之該反應所發生的該發射光之該強度。
  9. 如申請專利範圍第6項的方法，其中該平滑函數係用於處理該電漿與步驟(c)產生的該產物之該反應所發生的該發射光之該強度。
  10. 如申請專利範圍第6項的方法，其中該平滑函數包含移動平均運 算。
TW105121880A 2015-11-30 2016-07-12 製造半導體裝置的方法 TWI589516B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562261150P 2015-11-30 2015-11-30
US62/261,150 2015-11-30
US15/088,127 US10522429B2 (en) 2015-11-30 2016-04-01 Method of manufacturing semiconductor device
US15/088,127 2016-04-01

Publications (2)

Publication Number Publication Date
TWI589516B true TWI589516B (zh) 2017-07-01
TW201808784A TW201808784A (zh) 2018-03-16

Family

ID=58692927

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121880A TWI589516B (zh) 2015-11-30 2016-07-12 製造半導體裝置的方法

Country Status (4)

Country Link
US (1) US10522429B2 (zh)
CN (1) CN106816373B (zh)
DE (1) DE102016114935B4 (zh)
TW (1) TWI589516B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371889A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for shallow trench isolation formation in a silicon germanium layer
TW202204687A (zh) * 2020-05-27 2022-02-01 日商東京威力科創股份有限公司 電漿處理方法及電漿處理裝置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5565114A (en) 1993-03-04 1996-10-15 Tokyo Electron Limited Method and device for detecting the end point of plasma process
KR100263406B1 (ko) 1993-08-23 2000-11-01 히가시 데쓰로 플라즈마처리의종점검지방법및장치
US6084257A (en) * 1995-05-24 2000-07-04 Lucas Novasensor Single crystal silicon sensor with high aspect ratio and curvilinear structures
US6582618B1 (en) 1999-09-08 2003-06-24 Advanced Micro Devices, Inc. Method of determining etch endpoint using principal components analysis of optical emission spectra
DE19961578A1 (de) * 1999-12-21 2001-06-28 Bosch Gmbh Robert Sensor mit zumindest einer mikromechanischen Struktur und Verfahren zur Herstellung
TWI240326B (en) 2002-10-31 2005-09-21 Tokyo Electron Ltd Method and apparatus for determining an etch property using an endpoint signal
US6982175B2 (en) 2003-02-14 2006-01-03 Unaxis Usa Inc. End point detection in time division multiplexed etch processes
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
CN100401491C (zh) 2003-05-09 2008-07-09 优利讯美国有限公司 时分复用处理中的包络跟随器终点检测
US7053994B2 (en) 2003-10-28 2006-05-30 Lam Research Corporation Method and apparatus for etch endpoint detection
US20060000799A1 (en) 2004-06-30 2006-01-05 Hyun-Ho Doh Methods and apparatus for determining endpoint in a plasma processing system
US8486198B2 (en) 2005-08-04 2013-07-16 Aviza Technology Limited Method of processing substrates
GB0516054D0 (en) 2005-08-04 2005-09-14 Trikon Technologies Ltd A method of processing substrates
JP5709536B2 (ja) 2010-01-14 2015-04-30 キヤノン株式会社 シリコン基板の加工方法
JP5223878B2 (ja) 2010-03-30 2013-06-26 株式会社デンソー 半導体装置の製造方法
US8574447B2 (en) * 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
CN101962166B (zh) * 2010-08-16 2012-07-25 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
CN102556942B (zh) * 2010-12-10 2014-10-22 中国科学院上海微系统与信息技术研究所 基于温度敏感电阻的热对流加速度传感器芯片的制作方法
JP5839689B2 (ja) * 2011-02-28 2016-01-06 東京エレクトロン株式会社 プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体
CN102693911A (zh) * 2011-03-23 2012-09-26 上海华虹Nec电子有限公司 干法刻蚀方法
US8987140B2 (en) * 2011-04-25 2015-03-24 Applied Materials, Inc. Methods for etching through-silicon vias with tunable profile angles
US8562785B2 (en) * 2011-05-31 2013-10-22 Lam Research Corporation Gas distribution showerhead for inductively coupled plasma etch reactor
JP6050106B2 (ja) 2011-12-21 2016-12-21 株式会社半導体エネルギー研究所 非水二次電池用シリコン負極の製造方法
US8587077B2 (en) 2012-01-02 2013-11-19 Windtop Technology Corp. Integrated compact MEMS device with deep trench contacts
US9738512B2 (en) 2012-06-27 2017-08-22 Invensense, Inc. CMOS-MEMS integrated device including multiple cavities at different controlled pressures and methods of manufacture
CN102795593A (zh) * 2012-08-29 2012-11-28 深迪半导体(上海)有限公司 超薄真空密封mems晶圆的加工方法
JP6056380B2 (ja) 2012-10-31 2017-01-11 コニカミノルタ株式会社 放射線画像撮影システム
US8891711B1 (en) 2012-12-11 2014-11-18 Amazon Technologies, Inc. Adaptive de-noise filtering
US8906803B2 (en) * 2013-03-15 2014-12-09 Sandia Corporation Method of forming through substrate vias (TSVs) and singulating and releasing die having the TSVs from a mechanical support substrate
CN103400800B (zh) * 2013-08-14 2015-09-30 中微半导体设备(上海)有限公司 Bosch刻蚀方法
US9640371B2 (en) * 2014-10-20 2017-05-02 Lam Research Corporation System and method for detecting a process point in multi-mode pulse processes

Also Published As

Publication number Publication date
US20170154830A1 (en) 2017-06-01
CN106816373A (zh) 2017-06-09
TW201808784A (zh) 2018-03-16
DE102016114935B4 (de) 2024-02-22
CN106816373B (zh) 2022-06-21
DE102016114935A1 (de) 2017-06-01
US10522429B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
Wu et al. High aspect ratio silicon etch: A review
US9224615B2 (en) Noble gas bombardment to reduce scallops in bosch etching
JP4576122B2 (ja) シリコンに高アスペクト比の異方性エッチングを行う方法および機器
US8871105B2 (en) Method for achieving smooth side walls after Bosch etch process
TWI490943B (zh) 乾式蝕刻方法
JP2018157048A (ja) エッチング方法及びプラズマ処理装置
TWI713077B (zh) 蝕刻裝置和蝕刻方法
TWI589516B (zh) 製造半導體裝置的方法
Herth et al. Micro‐/Nanopillars for Micro‐and Nanotechnologies Using Inductively Coupled Plasmas
KR101735089B1 (ko) 기판 에칭 방법
TWI452625B (zh) Manufacturing method of semiconductor device
Miakonkikh et al. Anisotropic plasma etching of Silicon in gas chopping process by alternating steps of oxidation and etching
Ren et al. Inductively coupled plasma etching of tapered via in silicon for MEMS integration
Sharma et al. Effect of SF6 and C4F8 Flow Rate on Etched Surface Profile and Grass Formation in Deep Reactive Ion Etching Process
WO2020005394A1 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
Mohamed et al. The fabrication of high aspect ratio nanostructures on quartz substrate
JP2011526841A (ja) 改善された均一性を有する微小ポストおよびそれを製作する方法
Chaudhary Comparison between silicon nanopillars prepared by Bosch process and metal assisted chemical etching
Sung et al. Critical Characteristics During Silicon Deep Etching for Microelectromechanical Systems Application-Based Bosch Process
Fang et al. Highly selective etch of silicon dioxide with tungsten hard mask deposited by PVD process
Kafrouni et al. Parametric study of STiGer etching process in order to reduce extended formation of scalloping defects on the sidewalls of silicon submicron trenches
Henry et al. Silicon Etching and Etch Techniques for NEMs and MEMs
JP5443627B2 (ja) 半導体装置の製造方法
CN112701062A (zh) 等离子体切单的、污染物减少的半导体管芯
Morse Deep Reactive-Ion Etching Process Development and Mask Selection