TW202204687A - 電漿處理方法及電漿處理裝置 - Google Patents

電漿處理方法及電漿處理裝置 Download PDF

Info

Publication number
TW202204687A
TW202204687A TW110117192A TW110117192A TW202204687A TW 202204687 A TW202204687 A TW 202204687A TW 110117192 A TW110117192 A TW 110117192A TW 110117192 A TW110117192 A TW 110117192A TW 202204687 A TW202204687 A TW 202204687A
Authority
TW
Taiwan
Prior art keywords
plasma
processing
state
film
gas
Prior art date
Application number
TW110117192A
Other languages
English (en)
Inventor
笹川大成
熊倉翔
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202204687A publication Critical patent/TW202204687A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

本發明之目的在於令使用了電漿之成膜處理的性能穩定。 本發明之電漿處理方法，包含：步驟a)、步驟b)、以及步驟c)。在步驟a)中，向處理容器內提供具有凹部的基板。在步驟b)中，在處理容器內產生電漿而在凹部上形成膜。在步驟c)中，監測在步驟b)中所產生之電漿的狀態。並且根據監測到的電漿之狀態，決定是否再執行步驟b)以及再執行時的處理條件。

Description

電漿處理方法及電漿處理裝置
以下發明係關於電漿處理方法及電漿處理裝置。
伴隨著半導體裝置的整合不僅往水平方向而亦往垂直方向進展，在半導體裝置的製造過程中所形成的圖案之深寬比亦不斷變大。例如，在3D NAND的製造中在貫穿許多的金屬配線層的方向形成了通道孔。若是在形成64層的記憶體單元的情況下，則甚至會變成通道孔的深寬比為45。
為了高精度地形成高深寬比的圖案，各種的手法已被提案。例如，藉由在形成於基板的介電質材料之開口反覆執行蝕刻與成膜而抑制朝橫方向的蝕刻之手法已被提案(專利文獻1)。又，組合蝕刻與成膜而形成用以防止往介電質層的橫方向之蝕刻的保護膜之手法已被提案(專利文獻2)。 [先前技術文獻] [專利文獻]
[專利文獻1]美國專利申請案公開號第2016/0343580號說明書 [專利文獻2]美國專利申請案公開號第2018/0174858號說明書
[發明所欲解決之問題]
本發明提供一種能令使用電漿之成膜處理的性能穩定之技術。 [解決問題之技術手段]
依據本發明之一態樣之電漿處理裝置所實現的電漿處理方法，包含：步驟a)、步驟b)、以及步驟c)。在步驟a)中，向處理容器內提供具有凹部的基板。在步驟b)中，在處理容器內產生電漿而在凹部上形成膜。在步驟c)中，監測在步驟b)中所產生之電漿的狀態。並且根據監測到的電漿之狀態，決定是否再執行步驟b)以及再執行時的處理條件。 [發明之效果]
依本發明，能令使用電漿之成膜處理的性能穩定。
以下，針對本發明所揭示之實施態樣，根據圖式詳細地加以說明。又，本實施態樣並非限定條件。又，各實施態樣可在不使處理內容互相矛盾之範圍內適當組合。又，在各圖式中對於相同或是相當的部分會賦予相同的符號。
又，在以下的說明中，「圖案」係指形成於基板上之全體形狀。圖案係指例如通孔、溝槽、線寬與間距等形成於基板上之複數的形狀全體。又，「凹部」係指形成於基板上的圖案當中，向基板的厚度方向凹陷的形狀的部分。又，凹部包含：作為凹陷的形狀的內周面之「側壁」、作為凹陷的形狀的底面部分之「底部」、以及作為與側壁延續之側壁附近的基板表面之「頂部」。又，受頂部所包圍的空間稱為「開口」。又，「開口」這樣的用語亦用來指受凹部的底部及側壁所包圍的空間整體或是空間的任意之位置。
已知在形成HARC(High Aspect Ratio Contact，高深寬比接點)等深寬比高的深孔時容易產生形狀異常。例如，已知被稱作弓彎之形狀異常。弓彎係指在縱方向上形成開口之際開口的內周面向橫方向鼓起而成桶狀之形狀異常。在本實施態樣中，為了抑制如弓彎之形狀異常的產生而在開口側壁形成膜。作為成膜手法，有例如原子層沉積(Atomic Layer Deposition, ALD)、電漿增強型原子層沉積(Plasma-enhanced ALD, PEALD)、化學氣相沉積(Chemical Vapor Deposition, CVD)、電漿輔助化學氣相沉積(Plasma-enhanced CVD, PECVD)、以及電漿環狀化學氣相沉積法(PECCVD)等。
(依實施態樣之電漿處理系統的構成例) 圖1係顯示依實施態樣之可使用於電漿處理之實施的電漿處理系統的一例之圖式。
圖1所示之電漿處理系統1000包含：控制部Cnt、載台1122a、載台1122b、載台1122c、載台1122d、收納容器1124a、收納容器1124b、收納容器1124c、收納容器1124d、裝載模組LM、真空預備室LL1、真空預備室LL2、傳送室1121、及電漿處理裝置1010。電漿處理裝置1010亦可為例如圖2所示之電漿處理裝置1。
控制部Cnt為包含處理器、儲存部、輸入裝置、表示裝置等之電腦，並控制電漿處理系統1000之後述的各部分。控制部Cnt係與搬運機械臂Rb1、搬運機械臂Rb2、觀察裝置OC、電漿處理裝置1010等連接。控制部Cnt亦可兼作圖2所示之電漿處理裝置1的控制部100。
控制部Cnt依照用以控制電漿處理系統1000的各部分之電腦程式(基於被輸入的配方之程式)而動作，並送出控制訊號。藉由來自控制部Cnt的控制訊號，控制電漿處理系統1000的各部分，例如搬運機械臂Rb1、Rb2、觀察裝置OC、以及電漿處理裝置1010的各部分。在電漿處理裝置1010中，藉由來自控制部Cnt的控制訊號，能控制由氣體供給源15所供給之氣體的選擇及流量、排氣裝置65的排氣、來自射頻電源32、34的電力供給、冷媒流量及冷媒溫度。又，依上述實施態樣之基板處理方法的各步驟，能藉由「經由控制部Cnt的控制而使電漿處理系統1000的各部分動作」而被執行。在控制部Cnt的儲存部，以能自由讀出的方式儲存著用以執行依實施態樣之電漿處理方法的電腦程式以及使用於執行的各種資料。
載台1122a~1122d係沿著裝載模組LM的一邊排列。在載台1122a~1122d的各自之上，各自設置有收納容器1124a~1124d。在收納容器1124a~1124d內可收納晶圓W。
在裝載模組LM內設置有搬運機械臂Rb1。搬運機械臂Rb1將收納於收納容器1124a~1124d之任一者的晶圓W取出，並將晶圓W搬運到真空預備室LL1或是LL2。
真空預備室LL1及LL2係沿著裝載模組LM的另一邊設置，並與裝載模組LM連接。真空預備室LL1及LL2構成了預備減壓室。真空預備室LL1及LL2係各自連接於傳送室1121。
傳送室1121為能減壓的腔室，且在傳送室1121內設置有搬運機械臂Rb2。在傳送室1121連接有電漿處理裝置1010。搬運機械臂Rb2從真空預備室LL1或是真空預備室LL2將晶圓W取出，並將該晶圓W搬運至電漿處理裝置1010。
電漿處理系統1000包含觀察裝置OC。觀察裝置OC可設置於電漿處理系統1000內的任意場所。在一例中，觀察裝置OC係設置在鄰接於裝載模組LM之觀察模組OM內。晶圓W可藉由搬運機械臂Rb1及搬運機械臂Rb2而在觀察模組OM與電漿處理裝置1010之間受到移動。藉由搬運機械臂Rb1將晶圓W收納至觀察模組OM內並在觀察模組OM內進行了晶圓W之對位之後，觀察裝置OC會測定晶圓W的遮罩等之圖案的溝寬並將測定結果發送至控制部Cnt。在觀察裝置OC中能測定形成於晶圓W表面之複數的區域之遮罩等的圖案之溝寬。藉由觀察裝置OC所進行之測定結果，係作為例如在後述之實施態樣中的「偵測結果」(參照圖11)使用。作為觀察裝置OC，可使用例如光學觀察裝置、重量計、超音波顯微鏡等。
(依實施態樣之電漿處理裝置的構成例) 以下針對依本發明之一實施態樣之電漿處理裝置1參照圖2而加以說明。圖2係以縱剖面顯示依本實施態樣之電漿處理裝置1的構成的一例。依本實施態樣之電漿處理裝置1為在處理容器10內將載置台20與氣體噴淋頭25對向配置之平行板型的電漿處理裝置(電容耦合型電漿處理裝置)。載置台20具有固持半導體基板(以下單稱「晶圓W」)之功能，同時亦作為下部電極而發揮功能。氣體噴淋頭25具有以噴淋狀將氣體供給至處理容器10內之功能，同時亦作為上部電極而發揮功能。
處理容器10係由例如表面受到氧皮鋁處理(陽極氧化處理)之鋁所構成，且為圓筒形。處理容器10係在電性上受到接地。載置台20係設置於處理容器10的底部，並載置晶圓W。晶圓W係作為電漿處理的對象之基板的一例。
載置台20係由例如鋁(Al)或鈦(Ti)、碳化矽(SiC)等所製成。在載置台20的頂面設置有用以將基板靜電吸附之靜電夾頭106。靜電夾頭106成為在絕緣體106b之間夾入夾頭電極106a之構造。
在夾頭電極106a連接著直流電壓源112，而從直流電壓源112向夾頭電極106a供給直流電流。藉此，藉由庫侖力而將晶圓W吸附於靜電夾頭106。
在靜電夾頭106，以圍繞晶圓W的周緣部的方式載置圓環狀的對焦環103。對焦環103係由導電性構件例如矽所構成，並在處理容器10的內部將電漿朝向晶圓W的表面聚集，而使蝕刻的效率提升。
載置台20係由支撐體104所支撐。在支撐體104的內部形成有冷媒流路104a。在冷媒流路104a連接有冷媒入口配管104b及冷媒出口配管104c。從急冷器107輸出之例如冷卻水或鹵水等冷卻媒體係在冷媒入口配管104b、冷媒流路104a及冷媒出口配管104c循環。藉此，將載置台20及靜電夾頭106冷卻。
傳熱氣體供給源85通過氣體供給管線130將氦氣(He)或氬氣(Ar)等傳熱氣體供給至靜電夾頭106上之晶圓W的背面。藉由此構成，靜電夾頭106係經由循環於冷媒流路104a之冷卻媒體與供給至晶圓W的背面之傳熱氣體而受到溫度控制。其結果，能將基板控制在既定的溫度。
第一射頻電源34係經由匹配器35而與氣體噴淋頭25電性連接。第一射頻電源34將例如60MHz之電漿激發用的射頻電力HF施加至氣體噴淋頭25。又，雖然在本實施態樣中，射頻電力HF係被施加至氣體噴淋頭25，但其亦可被施加至載置台20。第二射頻電源32係經由匹配器33而與載置台20電性連接。第二射頻電源32將例如13.56MHz之偏壓用的射頻電力LF施加至載置台20。
匹配器35使負載阻抗匹配於第一射頻電源34之內部(或是輸出)阻抗。匹配器33使負載阻抗匹配於第二射頻電源32之內部(或是輸出)阻抗。匹配器35及匹配器33係以使「當在處理容器10內產生有電漿時，第一射頻電源34及第二射頻電源32之內部阻抗與負載阻抗在表觀上一致」的方式發揮功能。
氣體噴淋頭25包含：頂棚電極板41，包含許多的氣體供給孔55；以及冷卻板42，將頂棚電極板41以可裝卸的方式懸吊支持。氣體噴淋頭25係隔著包覆其周緣部之遮蔽環40而以封閉處理容器10的頂棚部的開口的方式受到安裝。在氣體噴淋頭25形成有將氣體導入之氣體導入口45。在氣體噴淋頭25的內部設置有從氣體導入口45分支之中心側的擴散室50a及邊緣側的擴散室50b。從氣體供給源15輸出之氣體係經由氣體導入口45而被供給至擴散室50a、50b，並在各自的擴散室50a、50b受到擴散而被從許多的氣體供給孔55朝向載置台20導入。
在處理容器10的底面形成有排氣口60，並藉由連接於排氣口60之排氣裝置65將處理容器10內排氣。藉此，能將處理容器10內維持在既定的真空度。在處理容器10的側壁設置有閘閥G。藉由閘閥G的開閉而自處理容器10進行晶圓W的搬入及搬出。
在電漿處理裝置1安裝有透過石英窗109而能測定處理容器10內的電漿中之各波長的光之強度的光感測器108。光感測器108包含第一感測器108a與第二感測器108b。第一感測器108a偵測在處理容器10內所產生之電漿的狀態。第一感測器108a的偵測結果會在後述之監測處理及判定處理中被使用。又，第二感測器108b偵測載置於載置台20上之晶圓W表面的圖案形狀。第二感測器108b的偵測結果會在後述之第一~第三偵測處理中被使用。
在電漿處理裝置1設置有控制裝置全體的動作之控制部100。控制部100包含CPU(Central Processing Unit，中央處理器)105、ROM(Read Only Memory，唯讀記憶體)110、以及RAM(Random Access Memory，隨機存取記憶體)115。CPU105依照儲存於該等之儲存區域的各種配方，執行後述之成膜處理、監測處理、判定處理、蝕刻處理、以及第一~第三偵測處理等期望的處理。在配方中記載了作為對於製程條件之裝置的控制資訊之製程時間、壓力(氣體的排氣)、射頻電力或電壓、各種氣體流量、處理容器10內溫度(上部電極溫度、處理容器的側壁溫度、靜電夾頭溫度等)、急冷器107的溫度等。又，顯示該等程式或處理條件之配方亦可儲存於硬碟或半導體記憶體。又，配方亦能以「在被收納於CD-ROM(唯讀光碟)、DVD(數位影音光碟)等可移動式之可經由電腦讀取的儲存媒體的狀態下，設定至儲存區域的既定位置」的方式處理。
控制部100執行「令第一感測器108a監測處理容器10內的電漿之狀態」之監測處理(後述)。又，控制部100執行「根據第一感測器108a的偵測結果決定是否需要再執行成膜處理並決定再執行時的處理條件」之判定處理(後述)。又，控制部100根據第二感測器108b的偵測結果偵測晶圓W的圖案形狀並進行第一~第三偵測處理(後述)。
在電漿處理時，閘閥G的開閉受到控制，且晶圓W被搬入處理容器10並受載置於載置台20。經由從直流電壓源112向夾頭電極106a供給直流電流，而將晶圓W藉由庫侖力吸附並固持於靜電夾頭106。
接著，將電漿處理用之氣體、電漿激發用之射頻電力HF以及偏壓用之射頻電力LF供給至處理容器10內而產生電漿。藉由產生之電漿而對晶圓W施行電漿處理(例如成膜、蝕刻)。
在電漿處理後，從直流電壓源112向夾頭電極106a施加「與吸附晶圓W時正負相反」的直流電壓HV而將晶圓W的電荷電性中和，並將晶圓W從靜電夾頭106揭下。控制閘閥G的開閉，而將晶圓W從處理容器10搬出。
(ALD與次保形ALD) 在本實施態樣中，執行使用電漿之處理作為成膜處理。成膜處理若為使用電漿之處理則並未特別限定。例如，能使用上述之PEALD、PECVD、PECCVD等。
首先，參照圖3~圖5而針對ALD及次保形ALD加以說明。圖3係顯示依一實施態樣之電漿處理之大略的流程之流程圖。圖3所示之處理的流程，在ALD的情況下與在次保形ALD的情況下為共通。圖4係用以針對次保形ALD的流程之一例加以說明之圖式。圖5係用以針對次保形ALD的流程之其他的例子加以說明之圖式。
首先，向處理容器10內提供形成了圖案之晶圓W(步驟S11)。晶圓W係藉由搬運機械臂Rb2從閘閥G被自動地搬入。然後，將第一氣體(亦稱為前驅物)從氣體供給源15導入配置了晶圓W之處理容器10(步驟S12)。第一氣體所含有之第一成分吸附於晶圓W的表面。然後，藉由排氣裝置65將處理容器10內排氣(排淨)(步驟S13)。接著，將含有與第一成分反應之第二成分的第二氣體(亦稱為反應氣體)從氣體供給源15導入處理容器10並產生第二氣體之電漿(步驟S14)。第二成分與晶圓W上的第一成分反應而形成膜。其後，再次藉由排氣裝置65將處理容器10內排氣(步驟S15)。控制部100在經由步驟S12~S15進行的成膜之後，進而令電漿處理裝置1各部分執行蝕刻等處理(步驟S16)。然後，控制部100令電漿處理裝置1各部分的處理結束。
又，此處係視為在一個電漿處理裝置1內執行各處理者而加以說明。然而，在電漿處理系統1000包含複數的電漿處理裝置1010的情況下，成膜處理與蝕刻處理在不同的電漿處理裝置1010內執行亦可。
ALD係藉由「既定的成分對預先存在於基板表面之物質自我控制地吸附、反應」而形成膜。因此，ALD一般會藉由設置充足的處理時間以實現保形的成膜。在圖3的情況下，將步驟S12及步驟S14的處理時間設定得足夠長。換言之，將步驟S12及步驟S14的處理條件設定成飽和條件。藉此，朝晶圓W之第一氣體的成分之吸附、以及第一氣體的成分與第二氣體的成分之反應會在晶圓W表面上達到飽和而形成保形的膜。保形的膜係指無關乎晶圓W上的位置(例如上下方向的位置)而具有相同的厚度的膜。
相對於此，次保形ALD在使用與ALD相同的處理步驟的同時，係以使成膜成分的吸附及反應之中的至少任一方不達到飽和的方式進行控制。換言之，次保形ALD在使用與ALD相同的處理步驟的同時，係藉由不使在晶圓W的表面上之自我控制的吸附或是反應完成而形成次保形的膜。次保形的膜係指，膜厚隨晶圓W上的位置(例如上下方向的位置)而變動的膜。
作為次保形ALD的處理態樣至少有以下兩種態樣。 (1)使前驅物吸附於晶圓W的表面整體。其後，進行控制以使導入之反應氣體不遍布於晶圓W的表面整體。 (2)使前驅物僅吸附於晶圓W的表面之一部分。其後，導入之反應氣體僅在吸附了前驅物的表面部分成膜。 藉由使用上述(1)或是(2)的手法，能在形成於晶圓W上之圖案的側壁上形成厚度由上往下緩緩減少的膜。
圖4所示之晶圓W包含蝕刻對象膜EL1以及遮罩MA。在蝕刻對象膜EL1及遮罩MA的疊層體形成有具有開口OP的凹部。
首先，向處理容器10內提供晶圓W(圖3的步驟S11)。然後，向配置了晶圓W之處理容器10內導入前驅物P(圖4的(A)、圖3的步驟S12)。藉由為了前驅物P的吸附而設置充分的處理時間，前驅物P吸附於晶圓W的表面整體(圖4的(B))。前驅物P的吸附完成的話，便將處理容器10排淨。接著，將反應氣體R導入處理容器10內(圖4的(C)、圖3的步驟S14)。被導入之反應氣體R與晶圓W上的前驅物P反應而從遮罩MA的上方緩緩地形成膜F。此處，在膜F的形成到達蝕刻對象膜EL1下方之前，將反應氣體R排淨。藉由如此般地處理，能夠在使用ALD的手法的同時，並非在凹部的側壁整體形成膜F，而僅在遮罩MA與蝕刻對象膜EL1的上部形成膜F(圖4的(D))。在圖4的(D)中，膜F形成於凹部的側壁上方與頂部，而並未形成於側壁下方與底部。
接著參照圖5，針對第2的手法加以說明。圖5所示之晶圓W係與圖4之晶圓W相同形狀。
在圖5的例子中，使前驅物P僅吸附在晶圓W的上部(圖5的(A))。將前驅物P排淨之後，將反應氣體R導入處理容器10(圖5的(B))。此時，由於反應氣體R僅在有前驅物P吸附的位置反應而成膜，故僅在晶圓W的圖案上方形成膜F(圖5的(C))。
(用以選擇性吸附及反應的處理條件) 圖4為以不飽和條件執行圖3的步驟S14後的情況。又，圖5為以不飽和條件執行圖3的步驟S12後的情況。
若將步驟S12及步驟S14的處理時間設定得足夠長的話，則形成的膜會變成保形而非次保形。因此，在次保形ALD中，係以使成膜成分的吸附及反應之中的至少一方不達到飽和的方式設定處理條件。
為了實現次保形ALD而調整之處理參數係例如：載置晶圓W的載置台20的溫度、處理容器10內的壓力、導入之前驅物的流量及導入時間、導入之反應氣體的氣體流量及導入時間、以及處理時間等。又，在使用電漿之處理的情況下，藉由調整為了產生電漿而施加之射頻(RF)電力的數值亦能調整成膜位置。雖然在圖3之處理的情況下，係在步驟S14中將第二氣體電漿化了，但亦可將步驟S12的第一氣體也電漿化。
(依一實施態樣之電漿處理方法的流程之一例) 圖6係用以更進一步說明依一實施態樣之電漿處理方法之流程圖。依本實施態樣之電漿處理方法，係藉由監測在成膜處理(圖3的步驟S12~S15)中所產生之電漿的狀態，而實現「成膜處理的結束時間點之高精度的判定」。
首先，向處理容器10內提供晶圓W(步驟S61)。在晶圓W上係預先形成有圖案。例如，形成有與圖4、圖5相同的凹部。又，在能在電漿處理裝置1內將蝕刻與成膜雙方執行的情況下，凹部的形成也在電漿處理裝置1內執行亦可。
接著，電漿處理裝置1執行第一偵測處理(步驟S62)。第一偵測處理為「第二感測器108b或是觀察裝置OC偵測晶圓W上的圖案形狀，且控制部100根據偵測結果決定後續之成膜處理(步驟S63)的處理條件」之處理。又，圖案形狀方面包含凹部的深寬比或表面的輪廓等。第一偵測處理若在成膜處理(步驟S63)之前，則在提供晶圓W的步驟(步驟S61)的前後之任一個時間進行亦可。作為成膜處理(步驟S63)的處理條件為，例如：第一氣體的導入量、第二氣體的導入量、第一氣體與第二氣體的反應時間、排淨時間、以及循環數等。關於第一偵測處理將於後補述。
控制部100根據藉由第一偵測處理而決定之處理條件，向電漿處理裝置1的各部分送出指示，開始成膜處理(步驟S63)。首先，控制部100將第一氣體從氣體供給源15向處理容器10內導入(步驟S631)。若經過藉由處理條件所決定之處理時間的話，控制部100會使第一氣體的導入結束。第一氣體會吸附於載置台20上的晶圓W表面。
接著，控制部100控制排氣裝置65而將處理容器10內的氣體排淨(步驟S632)。
接著，控制部100將第二氣體從氣體供給源15向處理容器10內導入(步驟S633)。控制部100進而使電漿激發用的射頻電力HF從第一射頻電源34施加至氣體噴淋頭25。控制部100進而使射頻電力LF從第二射頻電源32施加至載置台20。又，亦可將射頻電力HF也施加至載置台20。藉由射頻電力LF、HF的施加，而在處理容器10內產生第二氣體之電漿。然後，若經過根據藉由第一偵測處理而決定的處理條件之處理時間的話，控制部100會使第二氣體的導入及電漿的產生結束。第二氣體之電漿所含有的成分會與晶圓W表面之第一氣體的成分反應，而在晶圓W表面形成膜。
在第二氣體的導入中，控制部100並行地執行監測處理(步驟S64A)。監測處理係「第一感測器108a監測處理容器10內之電漿的狀態，且將監測結果發送至控制部100並儲存」之處理。監測處理的詳細內容將於後補述。
接著，控制部100控制排氣裝置65而將處理容器10內的氣體排淨(步驟S634)。如此一來成膜處理(步驟S63)的1個循環便完成了。
控制部100接著根據監測處理(步驟S64A)的監測結果，執行判定處理(步驟S64B)。判定處理係「控制部100根據從第一感測器108a發送之監測結果決定後續之處理及處理條件」之處理。判定處理亦可在成膜處理(步驟S63)的每個循環執行，亦可僅在預先決定之循環數於進行了成膜處理(步驟S63)之後執行。
在判定處理中，控制部100決定是否再執行成膜處理。又，在控制部100決定了再執行成膜處理的情況下，會決定從第一氣體導入(步驟S631)起重複進行處理或是從第二氣體導入(步驟S633)起重複進行處理。又，在控制部100決定了再執行成膜處理的情況下，會選擇成膜處理(步驟S63)的處理條件。
又，雖然在圖6中係在排淨(步驟S634)之後執行判定處理(步驟S64B)，但判定處理(步驟S64B)亦可在排淨之前或是與排淨並行地執行。
控制部100根據在判定處理中的判定結果繼續進行處理。在決定了從步驟S631重複的情況下(步驟S64B，重複S631)，控制部100會重複上述之步驟S631~S634的處理。另一方面，在決定了從步驟S633重複的情況下(步驟S64B，重複S633)，控制部100會重複上述之步驟S633~S634的處理。又，在決定了不再執行成膜處理的情況下(步驟S64B，不再執行)，控制部100會進到第二偵測處理(步驟S65)。
第二偵測處理，與第一偵測處理相同，係「第二感測器108b或是觀察裝置OC偵測晶圓W上的圖案形狀，而控制部100根據偵測結果決定後續之處理(成膜處理(步驟S63)或是蝕刻(步驟S66))及處理條件」之處理。作為蝕刻(步驟S66)之處理條件，有蝕刻氣體的導入量、射頻電力、及基板溫度等。關於第二偵測處理將於後補述。
在第二偵測處理中判定了再執行成膜處理的情況下(步驟S65，再執行)，控制部100會回到步驟S63並重複進行處理。另一方面，在第二偵測處理中判定了不再執行成膜處理的情況下(步驟S65，不再執行)，控制部100會以決定之處理條件令蝕刻執行(步驟S66)。此時，與第二氣體導入時相同地，控制部100亦可並行地執行監測處理。
蝕刻結束的話，控制部100會執行第三偵測處理(步驟S67)。第三偵測處理，與第一、第二偵測處理相同，係「第二感測器108b或是觀察裝置OC偵測晶圓W上的圖案形狀，而控制部100根據偵測結果決定後續之處理及處理條件」之處理。關於第三偵測處理將於後補述。
在第三偵測處理中判定了再執行成膜處理的情況下(步驟S67，再執行成膜)，控制部100會回到步驟S63並重複進行處理。又，在第三偵測處理中判定了再執行蝕刻處理的情況下(步驟S67，再執行蝕刻)，控制部100會回到步驟S66並重複進行處理。另一方面，在第三偵測處理中判定了不再執行成膜處理及蝕刻處理的情況下(步驟S67，不再執行)，控制部100會將處理結束。如此一來實施態樣之電漿處理便結束了。
(監測處理/判定處理) 接著，針對步驟S64A的監測處理及步驟S64B的判定處理加以說明。圖7係用以針對依一實施態樣之監測處理及判定處理加以說明之流程圖。在依本實施態樣之電漿處理中，控制部100藉由監測處理監測在成膜處理中產生之電漿的狀態。又，控制部100根據監測處理的結果，執行「決定結束成膜處理之時間點之判定處理」。
監測處理(步驟S64A)係正如上述，在成膜處理(步驟S63)中與「將第二氣體導入處理容器10內並使其電漿化之處理」並行地執行。在此，監測處理係設定成在開始了一個晶圓W的處理之時間點開始進行。
控制部100開始晶圓W的處理的話，會使第一感測器108a開始監測處理。當第二氣體被導入處理容器10內而步驟S633開始的話，第一感測器108a會偵測處理容器10內之電漿的狀態(步驟S71)。又，第一感測器108a開始動作的時間點並不特別受到限定，只要控制部100根據晶圓W的處理配方控制第一感測器108a而使處理開始即可。在監測處理中，第一感測器108a會監測例如經由第二氣體之電漿產生而產生之自由基的量。
此外，在成膜處理中形成於圖案上之膜的覆蓋性係由處理容器10內的溫度、作為處理對象之圖案的深寬比、以及在處理容器10內產生之自由基的劑量所決定。在實施態樣之成膜處理中，處理容器10內的溫度係由預先決定之處理條件所控制，且圖案之深寬比可預先從設計值導出。因此，若知道成膜處理中的自由基的劑量，便能推定經由成膜處理而形成的膜的覆蓋性。又，此處覆蓋性係指包含被形成的膜的厚度、位置之膜的狀態。例如，覆蓋性代表依據深寬比之膜厚的變化。
電漿含有的自由基的量可從電漿的電子密度、離子密度等推定。因此，並非直接監測自由基的量，而只要監測表示電漿的狀態之其他的物理量即可。作為表示電漿的狀態之物理量，可列舉出電子密度、離子密度、分子・自由基密度、原子・分子離子質量等。
該等表示電漿的狀態之物理量，可藉由光譜法(包含利用雷射者)、干涉・反射法等來測定。作為光譜法，能利用測定輻射通量、發光光譜強度、連續光譜強度等的發射光譜法。又，能利用全吸收法、自吸收法、虎克法(Hook Method)等吸收光譜法。又，使用利用了雷射的光譜法亦可。例如，能利用雷射誘發螢光法、雷射吸收光譜法、雷射散射法等。又，使用微波干涉法/反射法、雷射干涉法/偏光法、紋影法/陰影顯像法等亦可。
第一感測器108a為能監測上述表示電漿的狀態之物理量的偵測裝置。若能監測表示電漿的狀態之物理量，則第一感測器108a之具體的構成並不特別受到限定。例如，使用發射光譜(Optical Emission Spectroscopy, OES)感測器作為第一感測器108a亦可。又，使用超高解析度影像感測器作為第一感測器108a亦可。然後，藉由控制部100將第一感測器108a取得之資訊，例如影像，解析而計算物理量亦可。
第一感測器108a監測「表示在步驟S633的處理中所產生之電漿的狀態」之物理量，並將監測結果發送至控制部100。控制部100將接收到的監測結果予以與時間點對應而儲存。
控制部100會判定成膜處理(步驟S631~S634)是否已結束(步驟S72)。在判定為成膜處理尚未結束的情況下(步驟S72，No)，控制部100會返回步驟S71，持續藉由第一感測器108a進行的監測處理。另一方面，在判定為成膜處理已結束的情況下(步驟S72，Yes)，控制部100會進到步驟S73而執行判定處理。
(判定處理) 在判定處理中，控制部100會計算藉由監測處理所獲得之各時間點的物理量的積分值。藉由監測處理所獲得的物理量，係予以與時間點對應而儲存於控制部100。圖8係用以針對依一實施態樣之在監測處理中所獲得的監測結果加以說明之圖式。在圖8的例子中，第一感測器108a在每個既定時間(t1 、t2 、t3 …)監測電漿中的自由基的量並作為數值而傳送至控制部100。此處，受監測之自由基的量繪出圖8的曲線而變化。控制部100計算從晶圓W的處理開始到該時間點為止的監測結果之積分值。若為圖8的例子，則控制部100會計算將S1 ，S2 ，S3 …合計後的數值。
接著，控制部100判定計算出的積分值是否在既定值以上(步驟S73)。此處，「既定值」係預先根據晶圓W上的圖案之深寬比、處理容器10內的溫度、以及期望的覆蓋性計算出，作為到達期望的覆蓋性為止所需要的自由基的量。
控制部100在判定了計算出的積分值在既定值以上的情況下(步驟S73，Yes)，會將成膜處理結束(步驟S74)。換言之，控制部100在圖6的步驟S64B中進到「不再執行」的分支，並接著執行步驟S65。
另一方面，控制部100在判定了計算出的積分值未滿既定值的情況下(步驟S73，No)，會決定再執行成膜處理時的處理條件(步驟S75)。決定之處理條件亦可包含步驟S631、S633之再執行時的處理時間。例如，從在步驟S73所計算出之積分值得知，將接下來執行的步驟S631、S633之處理時間設定成與前一次相同長度的話會超過期望的覆蓋性的情況下，控制部100會將步驟S631、S633的處理時間設定成較短。又，決定之處理條件亦可包含「從步驟S631開始或是從步驟S633開始再執行」之決定。然後，控制部100以決定後之處理條件再執行成膜處理(步驟S76)。然後，控制部100依據決定後之處理條件進到步驟S631或是步驟S633。
又，由於控制部100係藉由上述積分值判定晶圓W之成膜處理的進行程度，故能在電漿處理裝置1在處理途中強制結束的情況等，判定電漿處理裝置1之恢復後的處理條件。
(第一感測器108a之監測手法例1) 此外，第一感測器108a將電漿的狀態以點來監測亦可，以面來監測亦可，三維地監測亦可。接著，針對在監測處理中的監測手法之例子加以說明。
在依一實施態樣之監測處理中偵測物理量之手法例1中，係使用在「如圖2所示般將第一感測器108a配置於處理容器10的側面，而從處理容器10的側面方向將電漿的狀態以面來監測」的情況下所獲得的影像。第一感測器108a係例如超高解析度影像感測器。
在手法例1中，電漿係作為在獲得之影像中隨著時間的經過而在處理空間內緩緩地擴大之發白的物體而被表示。電漿的擴大或強度係對應於影像中之白色的部分之彩度或明度。因此，控制部100能藉由解析「取得之影像中白色的部分之明度或彩度」而取得表示電漿之狀態的數值。
第一感測器108a將取得之影像發送至控制部100。控制部100將接收到的影像解析，並根據影像的彩度或明度等將電漿的狀態換算成數值而進行計算。然後，將計算出的數值之積分值與預先決定之閾值(圖7的「既定值」)比較。藉由如此般地處理，控制部100能根據載置於處理容器10內之晶圓W附近之電漿的狀態，推定晶圓W上的成膜狀態，而決定成膜處理的結束時間點。
(第一感測器108a之監測手法例2) 又，第一感測器108a亦可並非如圖2所示般從處理容器10的橫方向監測晶圓W附近之處理空間，而是以從處理容器10的上方監測下方的方式配置。圖9A係用以針對在依一實施態樣之監測處理中偵測物理量之手法例2加以說明之圖式。
如圖9A所示，在手法例2中，第一感測器108a從上方監測晶圓W的整個面。在圖9A所示的影像中，自由基的量相對地較多的部分R1係以較濃的圖樣表示，而自由基的量相對地較少的部分R2係以較淡的圖樣表示。第一感測器108a在每個既定時間(例如每50奈秒)將此影像取得。然後，第一感測器108a將取得之影像發送至控制部100。
控制部100將從第一感測器108a接收到的影像解析，並將對應於自由基的量之顏色的濃淡數值化。圖9B係顯示將藉由圖9A的手法例2而獲得之影像數值化後的例子之圖式。在圖9B所示的例子中，在對應於圖9A的區域R1及R2之位置上表示了將顏色的濃淡數值化後的數值1、2、3。控制部100，首先，將包含晶圓W的面之區域分割成均等的面積之複數區。然後，將對應於各區的影像解析並數值化。藉此控制部100能針對各影像獲得在每區表示電漿的狀態之數值的積分值。
如圖9A、圖9B般，在將晶圓W面內分割成複數區而獲得表示各區之電漿的狀態之數值的情況下，控制部100能在晶圓W面內的每個位置判定成膜狀態。因此，控制部100能將監測處理的結果亦利用在電漿處理的面內均勻性的提升。例如，依據監測處理結果，控制部100能將後續之處理的處理條件之中施加於載置台20及氣體噴淋頭之射頻電力依據面內的位置調整成不同的數值。
圖10係顯示根據圖9A及圖9B的手法例2之監測處理的流程的例子之流程圖。在圖10的例子中，首先，若監測處理開始的話，第一感測器108a會開始電漿的狀態之監測，並將取得之資訊發送至控制部100而使其儲存(步驟S1101)。此時，第一感測器108a監測晶圓W的整個面。
控制部100將接收到的資訊例如影像解析，針對預先設定之複數區各者，計算表示電漿的狀態之數值(步驟S1102)。然後，控制部100根據計算出的數值，針對複數區各者，計算至此為止已執行之成膜處理的期間之積分值(步驟S1103)。進而，控制部100計算「已計算出的積分值之複數區之間的差量」(步驟S1104)。
接著，控制部100判定在步驟S1103計算出的積分值是否在預先決定之既定值以上(步驟S1105)。然後，在判定為在既定值以上的情況下(步驟S1105，Yes)，控制部100會判定在步驟S1104計算出的差量是否在既定值以下(步驟S1106)。然後，在判定為在既定值以下的情況下(步驟S1106，Yes)，控制部100將成膜處理結束(步驟S1107)。然後，控制部100進到步驟S65。
另一方面，控制部100在判定了在步驟S1103計算出的積分值未滿既定值的情況下(步驟S1105，No)，會決定用以再執行成膜處理的處理條件(步驟S1108)。然後，使「基於決定後的處理條件」之成膜處理執行(步驟S1109)。此時，根據在步驟S1108所決定之處理條件以及成為再執行的對象之處理步驟(S631或是S633)，再執行成膜處理。
另一方面，控制部100在判定了在步驟S1104計算出的差量大於既定值的情況下(步驟S1106，No)，會為了使面內均勻性提升而決定將差量抵銷的處理條件(步驟S1110)。然後，控制部100根據決定後之處理條件使成膜處理再執行(步驟S1109)。之後，處理會進到步驟S631或是S633。如此一來，手法例2之監測處理便結束。
如此般，按照依本實施態樣之電漿處理，能藉由監測處理容器10內之電漿的狀態，在不檢查晶圓W上的圖案本身下推定成膜狀態。因此，依本實施態樣之電漿處理裝置1能高精度且簡便地判定結束成膜處理的時間點。
接著，針對第一~第三偵測處理加以說明。在此，在第一~第三偵測處理中的偵測係視為「第二感測器108b所執行的偵測」而加以說明。然而，在第一~第三偵測處理中的偵測，亦可將晶圓W搬運到圖1所示之觀察模組OM而藉由觀察裝置OC執行。
(第一偵測處理) 第一偵測處理包含：第二感測器108b偵測晶圓W上的圖案形狀或尺寸之處理、以及控制部100根據第二感測器108b的偵測結果決定後續之處理的處理條件之處理。
第二感測器108b係以光學的方法偵測晶圓W上的圖案之形狀或尺寸。藉由第二感測器108b的偵測手法並未特別受到限定。藉由第二感測器108b而獲得的偵測結果係被發送至控制部100，並被儲存於ROM110、RAM115等儲存部。
控制部100接收到偵測結果的話，會將偵測結果與預先決定之圖案尺寸比較。然後，計算預先決定之圖案尺寸與偵測到的尺寸之差量。控制部100根據計算出的差量，調整後續之處理的處理條件。然後，控制部100決定在後續之處理使用的處理條件。
在晶圓W被配置到處理容器10內的時間點形成於晶圓W上的圖案已從設計值偏移的情況下，若以如設計之處理條件執行其後的處理的話，最終形成的膜的狀態偏離設計值的可能性很高。因此，在本實施態樣中，在第一偵測處理中會根據設計值與實測值的差量調整處理條件。
(第二偵測處理) 第二偵測處理包含：第二感測器108b偵測晶圓W上的圖案形狀或尺寸之處理、以及控制部100根據第二感測器108b的偵測結果決定後續的處理與處理條件之處理。
在第二偵測處理中的第二感測器108b之偵測處理係與第一偵測處理中的偵測處理相同。然而，由於在執行第二偵測處理時成膜處理已經結束，故形成於晶圓W上的圖案形狀係與第一偵測處理時相異。又，在控制部100的處理中，與偵測結果比較的預先決定之圖案尺寸亦與第一偵測處理時相異。
控制部100接收到偵測結果的話，會將偵測結果與預先決定之圖案尺寸比較。然後，計算預先決定之圖案尺寸與偵測到的尺寸之差量。控制部100會根據計算出之差量，判定是否再執行成膜處理(步驟S63)。例如，在計算出之差量在閾值以上的情況下，控制部100會判定再執行成膜處理。另一方面，在計算出之差量未滿閾值的情況下，控制部100會判定不再執行成膜處理。
在判定了不再執行成膜處理的情況下，控制部100會接著決定後續之蝕刻(步驟S66)的處理條件。例如，從偵測結果獲得之「形成於圖案上的膜厚的數值」大於設定值的情況下，會將處理條件調整成使蝕刻的效果變強。然後，控制部100會將調整後的處理條件決定為蝕刻(步驟S66)的處理條件。
又，在第二偵測處理中所使用的第二感測器108b為紅外線感測器等的情況下，第二感測器108b能直接測定形成於圖案上之膜的厚度。在此情況下，控制部100將藉由第二感測器108b而獲得的偵測結果與預先決定之膜厚比較並計算差量。然後，控制部100根據計算出的差量判定是否再執行成膜處理(步驟S63)。然後，控制部100會決定後續之處理及處理條件。
(第三偵測處理) 第三偵測處理包含：第二感測器108b偵測晶圓W上的圖案形狀或尺寸之處理、以及控制部100根據第二感測器108b的偵測結果決定後續之處理與處理條件之處理。
在第三偵測處理中的第二感測器108b之偵測處理係與在第一、第二偵測處理中的偵測處理相同。然而，由於在執行第三偵測處理時，成膜處理及蝕刻處理已經結束，故形成於晶圓W上的圖案形狀係與第一、第二偵測處理時相異。又，在控制部100的處理中，與偵測結果比較的預先決定之圖案尺寸亦與第一、第二偵測處理時相異。
控制部100接收到偵測結果的話，會將偵測結果與預先決定之圖案尺寸比較。然後，計算預先決定之圖案尺寸與偵測到的尺寸之差量。控制部100根據計算出之差量，判定是否再執行成膜處理(步驟S63)。例如，在計算出之差量在閾值以上且偵測到的尺寸小於預先決定之圖案尺寸的情況下，控制部100會判定再執行成膜處理。另一方面，在計算出之差量未滿閾值的情況下，控制部100會判定不再執行成膜處理。又，控制部100根據計算出之差量，判定是否再執行蝕刻處理(步驟S66)。例如，在計算出之差量在閾值以上且偵測到的尺寸大於預先決定之圖案尺寸的情況下，控制部100會判定再執行蝕刻處理。
在判定了再執行成膜處理的情況下，控制部100接著決定該成膜處理的處理條件。例如，決定「使從偵測結果獲得的圖案形狀與預先決定之圖案尺寸之差量變小」的處理條件。然後，控制部100使用決定後之處理條件執行成膜處理(圖6，步驟S67「再執行成膜」)。
又，在判定了再執行蝕刻處理的情況下，控制部100接著決定該蝕刻處理的處理條件。例如，決定「使從偵測結果獲得的圖案形狀與預先決定之圖案尺寸之差量變小」的處理條件。然後，控制部100使用決定後之處理條件執行蝕刻處理(圖6，步驟S67「再執行蝕刻」)。在判定了成膜處理及蝕刻處理中之任一者皆不再執行的情況下(圖6，步驟S67「不再執行」)，控制部100會將處理結束。
又，上述第一偵測處理、第二偵測處理及第三偵測處理，每個皆使用相同的偵測部例如第二感測器108b或是觀察裝置OC而據以實現亦可，在每個處理使用不同的偵測部亦可。又，判定處理方面，由控制部100執行亦可，使第一感測器108a具備判定功能而將數值與時間戳記發送至控制部100亦可。
圖11係顯示在依一實施態樣之電漿處理中被儲存於儲存部之資訊的一例之圖式。在圖11的(A)所示之例子中，予以與「時間戳記」對應而儲存有在第一偵測處理、第二偵測處理、及第三偵測處理中所偵測到的結果。此處，偵測結果亦可為具體的尺寸。又，以「預先將形狀異常進行分類而規定好複數的類型，並將偵測結果所符合的類型儲存」的方式進行亦可。在圖11的(A)中，係將偵測結果進行分類而作為「尺寸A」、「尺寸B」等來儲存。又，監測處理的結果方面，亦可予以與時間戳記對應而在每執行1次步驟S633便將複數之予以與時間戳記對應之數值儲存。又，在第一感測器108a為影像感測器的情況下，亦可將複數個影像本身儲存。在圖11的(A)中，將在步驟S633中所取得之複數的影像各自數值化並積分後之數值「V1」，係作為監測結果而受到儲存。又，在圖11的(A)中，第一~第三偵測處理及判定處理的結果係作為「判定結果」而受到儲存。例如，在第一偵測處理中，儲存了後續之處理的處理條件「X」。又例如，在第二偵測處理中，儲存了表示成膜處理的再執行之「再執行」、及再執行時的處理條件「Y」。「Y」亦包含指定「執行處理的步驟」之資訊。又，在第三偵測處理中，儲存了表示蝕刻及成膜之任一者皆不再執行之「不再執行」。又，由於沒有再執行，故處理條件的欄位儲存了「NA」(無符合)。又，予以與監測處理「V1」對應，而儲存了「再執行」與「條件X」。這在判定處理中，表示再執行成膜處理、以及其處理條件為「X」。
又，圖11的(B)為在各處理中將「與偵測結果比較之尺寸及閾值」儲存於儲存部時的構成例。例如，在第一偵測處理中，將偵測結果與「尺寸AA」比較，而判定後續之處理的處理條件。又，圖11為一範例，為了第一偵測處理~第三偵測處理、監測處理及判定處理的執行而儲存於儲存部之資訊的構成並不特別受到限定。
(變形例) 在上述之實施態樣中，第一偵測處理(步驟S62)的偵測結果、監測處理(步驟S64)的監測結果、第二偵測處理(步驟S65)的偵測結果、以及第三偵測處理(步驟S67)的偵測結果，係被利用在對於已執行了該處理的晶圓W之處理條件的調整及各處理之是否需要再執行的判定等。然而，該等偵測結果及監測結果，除了對已執行了該處理之晶圓W外，亦能對「晶圓W之下次進行處理的晶圓W’」應用。亦即，對晶圓W執行一連串的處理(步驟S61~S67)，並取得關於成膜處理前之凹部的形狀、在成膜處理中的電漿的狀態、藉由成膜處理而形成之膜的狀態以及蝕刻後之膜的狀態及圖案的形狀等的資料，而求得該等的相關關係。在一例中，係求得成膜處理前之凹部的形狀、與在成膜處理中的電漿的狀態、與藉由成膜處理而形成之膜的狀態的相關關係。在其他的例子中，係求得在成膜處理中的電漿的狀態、與在成膜處理所形成之膜的狀態、與蝕刻後之膜的狀態及圖案形狀的相關關係。這些相關關係能作為物理模型而儲存於控制部Cnt內的儲存部。然後，根據這些物理模型，修正成膜處理(步驟S63)或是蝕刻(步驟S66)的條件，而將修正後的條件應用於基板W’的處理。在一例中，物理模型係藉由重複包含「處理的執行、相關關係的取得、以及條件的修正」之循環而被構築。物理模型的構築亦可藉由機器學習來進行。依如此之變形例，能相較於對晶圓W的處理更短時間且高精度地進行對晶圓W’的處理。
(實施態樣之效果) 依上述實施態樣之電漿處理方法，包含：步驟a)、步驟b)、步驟c)、以及步驟d)。在步驟a)中，向處理容器內提供具有凹部的基板。在步驟b)中，在處理容器內產生電漿而在凹部上形成膜。在步驟c)中，監測在步驟b)所產生之電漿的狀態。在步驟d)中，根據監測到的電漿之狀態決定是否再執行步驟b)以及再執行時的處理條件。因此，按照依上述實施態樣之電漿處理方法，無需調查基板上的圖案本身便可推定成膜狀態而判定是否需要再執行成膜處理以及在再執行的情況下所適合的處理條件。又，依本電漿處理方法，由於是監測成膜處理中之電漿的狀態，故能不將基板搬出處理容器外而推定成膜狀態。因此，依本電漿處理方法，能高精度且容易地判定成膜處理的結束時間點。因此，依本電漿處理方法，能令使用了電漿之成膜處理的性能穩定。
又，在依上述實施態樣之電漿處理方法中，步驟b)亦可包含步驟b-1)與步驟b-2)。在步驟b-1)中，可向處理容器內導入第一氣體並使其吸附於凹部上。在步驟b-2)中，可向處理容器內導入第二氣體並產生第二氣體之電漿，使其與已吸附於凹部上之第一氣體的成分反應而成膜。然後，步驟c)亦可監測在步驟b-2)中所產生之電漿的狀態。如此般，依實施態樣之電漿處理方法能應用於藉由第一氣體的吸附及第二氣體的反應之兩階段而實現之成膜處理例如ALD。
又，在依上述實施態樣之電漿處理方法中，步驟b)亦可在「在凹部的表面整體之第一氣體的成分與第二氣體的成分之反應」飽和之前結束。如此般，依上述實施態樣之電漿處理方法，能夠為了判定在次保形ALD中的成膜處理之結束時間點而使用。因此，按照依實施態樣之電漿處理方法，能以高精度推定成膜處理的結束時間點，而在「在次保形ALD中所形成的膜」達到飽和狀態之前，將成膜處理結束。
又，在依上述實施態樣之電漿處理方法中，步驟c)亦可監測表示電漿的狀態之物理量。然後，步驟d)亦可在藉由監測所獲得的該物理量之積分值未滿既定值的情況下，判定再執行步驟b)。因此，按照依上述實施態樣之電漿處理方法，能根據在成膜處理中藉由監測所獲得的物理量之積分值，高精度地推定從處理開始到該時間點為止所形成之膜的狀態。因此，依實施態樣，即便在成膜處理因某些理由而被中斷的情況下，亦能根據監測結果推定在該時間點的成膜狀態，並為了補充不足的部分而再次開始成膜處理。
又，在依上述實施態樣之電漿處理方法中，步驟c)亦可監測在步驟b)中所產生之電漿中的自由基的量。自由基的量能根據例如電子密度、離子密度等來計算。又，在已知處理容器內的溫度與作為處理的對象之基板上的圖案形狀的情況下，能根據自由基的量推定成膜狀態。因此，依上述實施態樣，能使用藉由發射光譜感測器等所能取得的物理量而容易地推定基板上的成膜狀態。
又，在依上述實施態樣之電漿處理方法中，步驟c)亦可監測設定於基板載置面內之複數區各者之電漿的狀態。步驟d)亦可在複數區各者之表示電漿的狀態之物理量的積分值未滿既定值的情況下，判定再執行步驟b)。因此，依上述實施態樣，能推定在基板面內之各區的成膜狀態而判定是否再執行成膜處理。
又，在依上述實施態樣之電漿處理方法中，步驟c)亦可監測設定於基板載置面內之複數區各者之電漿的狀態。然後，步驟d)亦可比較複數區各者之表示電漿的狀態之物理量，並在差量大於既定值的情況下判定再執行步驟b)。因此，依上述實施態樣，能以「使基板面內之各區成膜狀態變得均勻」的方式再執行成膜處理。因此，依上述實施態樣之電漿處理方法，能使成膜處理的面內均勻性提升。
又，依上述實施態樣之電漿處理方法，亦可更包含步驟e)與步驟f)。步驟e)，在步驟b)的執行之後，偵測凹部上的膜的狀態。步驟f)，依據步驟e)的偵測結果再執行步驟b)。因此，按照依實施態樣之電漿處理方法，能偵測膜的狀態而判定是否進一步再執行成膜處理，而並非只有電漿之狀態的監測。因此，依實施態樣，能令使用了電漿之成膜處理的性能穩定，並實現高精度的成膜。
又，依上述實施態樣之電漿處理方法，亦可更包含步驟e)、步驟f)、以及步驟g)。步驟e)，在步驟b)的執行之後，偵測凹部上的膜的狀態。步驟f)，決定依據步驟e)的偵測結果之處理條件。步驟g)，藉由在步驟f)中所決定之處理條件，將「在凹部上形成了膜的層」作為遮罩而將該層的基底層蝕刻。因此，依實施態樣，能依據成膜結果調整後續之蝕刻的處理條件，而能實現高精度的圖案形成。
又，依上述實施態樣之電漿處理方法亦可更包含步驟h)。步驟h)，在步驟g)的執行之後偵測經由蝕刻而形成之圖案的形狀及/或是凹部上的膜的狀態，並在偵測到的形狀與既定形狀之一致度在既定值以下的情況下，再執行步驟b)或是步驟g)。因此，依實施態樣，能依據蝕刻後的形狀，判定是否進一步執行蝕刻。因此，依實施態樣，能實現高精度的圖案形成。
又，依上述實施態樣之電漿處理方法亦可更包含步驟i)、以及步驟j)。步驟i)，在步驟b)的執行之前偵測凹部的形狀。步驟j)，依據步驟i)的偵測結果決定步驟b)的處理條件。因此，依實施態樣，能依據執行成膜或蝕刻之前的基板上之圖案的狀態而決定處理條件。因此，依實施態樣，能實現高精度的圖案形成。
又，依上述實施態樣之電漿處理方法亦可更包含步驟k)、步驟l)、以及步驟m)。步驟k)，根據在步驟b)的執行之前的基板之凹部的形狀、在步驟c)監測到的電漿之狀態、以及在步驟b)的執行之後的基板之凹部的狀態，求得成膜前之凹部的形狀、與電漿的狀態、與在步驟b)所形成的膜的狀態之相關關係。步驟l)，根據求得的相關關係，修正在步驟b)中的處理條件。步驟m)，對於與「已執行了步驟k)、步驟l)、以及步驟m)等的基板」相異之基板(在該基板之下一次處理的基板)，套用修正後之處理條件，而執行電漿處理。因此，依實施態樣，能在每次對基板執行成膜處理將成膜條件最佳化。
又，依上述實施態樣之電漿處理方法，亦可更包含步驟n)、步驟о)、步驟p)、以及步驟q)。步驟n)，偵測在步驟g)的執行之後藉由蝕刻而形成之圖案的形狀以及/或是凹部上的膜的狀態。步驟о)，根據在步驟e)偵測到的膜的狀態、在步驟c)監測到的電漿的狀態、以及在步驟n)偵測到的圖案之形狀以及/或是凹部上的膜的狀態，求得在步驟g)的前後之膜的狀態、與電漿的狀態、與步驟g)後之圖案的形狀之相關關係。步驟p)，根據求得的相關關係，修正在步驟g)的處理條件。步驟q)，藉由修正後之處理條件，將與「已執行了步驟n)、步驟о)、以及步驟p)等之基板」相異的基板蝕刻。因此，依實施態樣，能在每次蝕刻基板將蝕刻條件最佳化。
又，依上述實施態樣之電漿處理裝置，包含：一個或是複數個處理容器、以及控制部。本實施態樣係構成為：一個或是複數個處理容器之中，由至少一個處理容器進行蝕刻。又，本實施態樣係構成為：一個或是複數個處理容器之中，由至少一個處理容器進行成膜。亦可將本實施態樣構成為：由一個處理容器進行蝕刻及成膜。處理容器包含：氣體供給部，用以向內部供給處理氣體。控制部令各部分執行包含步驟a)、步驟b)、步驟c)、以及步驟d)之電漿處理方法。步驟a)，向處理容器內提供具有凹部之基板。步驟b)，在處理容器內產生電漿而在凹部上形成膜。步驟c)，監測在步驟b)中所產生之電漿的狀態。步驟d)，根據監測到的電漿之狀態，決定是否再執行步驟b)以及再執行時的處理條件。因此，依實施態樣之電漿處理裝置，能令使用了電漿之成膜處理的性能穩定，且能實現高精度的圖案形成。
又，依上述實施態樣之電漿處理方法的應用對象方面，若為使用電漿之基板處理，則並不特別受到限定。又，依上述實施態樣之電漿處理方法能在3D NAND及DRAM的製造過程使用。又，依上述實施態樣之電漿處理方法，能使用於高AR(深寬比)有機膜之加工時，或針對邏輯電路之遮罩加工時等。
此次所揭示之實施態樣，應視為在各方面皆為例示，亦即並非限制性者。上述之實施態樣亦可在不脫離隨附之發明申請專利範圍及其要旨下，以各種型態進行省略、置換、變更。
1,1010:電漿處理裝置 10:處理容器 100:控制部 1000:電漿處理系統 103:對焦環 104:支撐體 104a:冷媒流路 104b:冷媒入口配管 104c:冷媒出口配管 105:CPU 106:靜電夾頭 106a:夾頭電極 106b:絕緣體 107:急冷器 108:光感測器 108a:第一感測器 108b:第二感測器 109:石英窗 110:ROM 112:直流電壓源 1121:傳送室 1122a~1122d:載台 1124a~1124d:收納容器 115:RAM 130:氣體供給管線 15:氣體供給源 20:載置台 25:氣體噴淋頭 32:第二射頻電源 33,35:匹配器 34:第一射頻電源 40:遮蔽環 41:頂棚電極板 42:冷卻板 45:氣體導入口 50a,50b:擴散室 55:氣體供給孔 60:排氣口 65:排氣裝置 85:傳熱氣體供給源 Cnt:控制部 EL1:蝕刻對象膜 F:膜 G:閘閥 HF,LF:射頻電力 HV:直流電壓 LL1,LL2:真空預備室 LM:裝載模組 MA:遮罩 OC:觀察裝置 OM:觀察模組 OP:開口 P:前驅物 R1,R2:區域 R:反應氣體 Rb1,Rb2:搬運機械臂 S11~S16:步驟 S61~S63,S64,S64A,S64B,S65~S67:步驟 S631~S634:步驟 S71~S76:步驟 S1101~S1110:步驟 W,W’:晶圓
[圖1]圖1係顯示依一實施態樣之電漿處理系統的構成的一例之圖式。 [圖2]圖2係顯示依一實施態樣之電漿處理裝置之構成的一例之圖式。 [圖3]圖3係顯示依一實施態樣之電漿處理之大略的流程之流程圖。 [圖4(A)~(D)]圖4係用以針對次保形原子層沉積(Atomic Layer Deposition, ALD)的流程之一例加以說明之圖式。 [圖5(A)~(C)]圖5係用以針對次保形ALD的流程之其他的例子加以說明之圖式。 [圖6]圖6係用以更進一步說明依一實施態樣之電漿處理之流程圖。 [圖7]圖7係用以針對依一實施態樣之監測處理及判定處理加以說明之流程圖。 [圖8]圖8係用以針對在依一實施態樣之監測處理中所獲得之監測結果加以說明之圖式。 [圖9A]圖9A係用以針對在依一實施態樣之監測處理中偵測物理量之手法例2加以說明之圖式。 [圖9B]圖9B係顯示將藉由圖9A之手法例2所獲得之影像數值化後的例子之圖式。 [圖10]圖10係顯示根據圖9A及圖9B之手法例2之監測處理的流程的例子之流程圖。 [圖11(A)、(B)]圖11係顯示在依一實施態樣之電漿處理中被儲存於儲存部之資訊的一例之圖式。
S61~S63,S64A,S64B,S65~S67:步驟
S631~S634:步驟

Claims (14)

  1. 一種電漿處理方法，包含以下步驟： a)向處理容器內提供具有凹部之基板的步驟； b)在該處理容器內產生電漿，而在該凹部上形成膜之步驟；以及 c)監測在該步驟b)所產生之電漿的狀態之步驟；並且 d)根據監測到的該電漿之狀態，決定是否需要再執行該步驟b)以及再執行時的處理條件。
  2. 如請求項1所述之電漿處理方法，其中， 該步驟b)，包含以下步驟： b-1)向該處理容器內導入第一氣體，並使其吸附於該凹部上之步驟；以及 b-2)向該處理容器內導入第二氣體，並產生該第二氣體之電漿且使其與吸附於該凹部上之該第一氣體的成分反應而成膜之步驟； 該步驟c)，監測在該步驟b-2)所產生之電漿的狀態。
  3. 如請求項2所述之電漿處理方法，其中， 該步驟b)，在於該凹部的表面整體之該第一氣體的成分與該第二氣體的成分之反應飽和之前結束。
  4. 如請求項1至3中任一項所述之電漿處理方法，其中， 該步驟c)，監測表示電漿的狀態之物理量；且 該步驟d)，在藉由監測所獲得的該物理量之積分值未滿既定值的情況下，判定為再執行該步驟b)。
  5. 如請求項1至3中任一項所述之電漿處理方法，其中， 該步驟c)，監測在該步驟b)所產生之電漿中的自由基的量。
  6. 如請求項1至5中任一項所述之電漿處理方法，其中， 該步驟c)，監測設定於基板載置面內之複數區各者之電漿的狀態；且 該步驟d)，在複數區各者之表示電漿的狀態之物理量的積分值未滿既定值的情況下，判定為再執行該步驟b)。
  7. 如請求項1至6中任一項所述之電漿處理方法，其中， 該步驟c)，監測設定於基板載置面內之複數區各者之電漿的狀態；且 該步驟d)，比較該複數區各者之表示電漿的狀態之物理量，並在差量大於既定值的情況下判定為再執行該步驟b)。
  8. 如請求項1至7中任一項所述之電漿處理方法，更包含以下步驟： e)在該步驟b)的執行之後，偵測該凹部上的膜的狀態之步驟；以及 f)依據該步驟e)的偵測結果，再執行該步驟b)之步驟。
  9. 如請求項1至7中任一項所述之電漿處理方法，更包含以下步驟： e)在該步驟b)的執行之後，偵測該凹部上的膜的狀態之步驟； f)決定依據該步驟e)的偵測結果之處理條件之步驟；以及 g)藉由在該步驟f)所決定之處理條件，將在該凹部上形成了膜的層作為遮罩而將該層的基底層蝕刻之步驟。
  10. 如請求項9所述之電漿處理方法，其中， h)在該步驟g)的執行之後，偵測藉由該蝕刻所形成之圖案的形狀以及/或是凹部上的膜的狀態，在偵測到的形狀與既定形狀之一致度在既定值以下的情況下，再執行該步驟b)或是該步驟g)。
  11. 如請求項8至10中任一項所述之電漿處理方法，更包含以下步驟： i)在該步驟b)的執行之前，偵測該凹部的形狀之步驟；以及 j)依據該步驟i)的偵測結果，決定該步驟b)的處理條件之步驟。
  12. 如請求項11所述之電漿處理方法，更包含以下步驟： k)根據在該步驟i)偵測到的該凹部的形狀、在該步驟c)監測到的該電漿的狀態、以及在該步驟e)偵測到的該凹部的形狀，求得成膜前之該凹部的形狀、該電漿的狀態、以及在該步驟b)所形成的膜的狀態之相關關係之步驟； l)根據該相關關係，修正在該步驟b)中的處理條件之步驟；以及 m)藉由該修正後之處理條件，在與該基板相異之基板的凹部上形成膜之步驟。
  13. 如請求項9所述之電漿處理方法，更包含以下步驟： i)在該步驟b)的執行之前，偵測該凹部的形狀之步驟； n)在該步驟g)的執行之後，偵測藉由該蝕刻所形成之圖案的形狀以及/或是凹部上的膜的狀態之步驟； o)根據在該步驟e)偵測到的該膜的狀態、在該步驟c)監測到的該電漿的狀態、以及在該步驟n)偵測到的該圖案的形狀以及/或是該凹部上的膜的狀態，求得在該步驟g)的前後之膜的狀態、該電漿的狀態、以及該步驟g)後之圖案的形狀之相關關係之步驟； p)根據該相關關係，修正在該步驟g)中的處理條件之步驟；以及 q)藉由該修正後的處理條件，將與該基板相異之基板蝕刻之步驟。
  14. 一種電漿處理裝置，包含： 一個或是複數個處理容器，其係構成為由至少一個處理容器進行蝕刻，且係構成為由至少一個處理容器進行成膜；以及 控制部； 該處理容器，包含：氣體供給部，用以向該處理容器的內部供給處理氣體； 該控制部，使各部分執行電漿處理方法，該電漿處理方法包含以下步驟： a)向該處理容器內提供具有凹部的基板之步驟； b)在該處理容器內產生電漿而在該凹部上形成膜之步驟；以及 c)監測在該步驟b)所產生之電漿的狀態之步驟；並且 d)根據監測到之該電漿的狀態，決定是否需要再執行該步驟b)以及再執行時的處理條件。
TW110117192A 2020-05-27 2021-05-13 電漿處理方法及電漿處理裝置 TW202204687A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-092244 2020-05-27
JP2020092244A JP2021190498A (ja) 2020-05-27 2020-05-27 プラズマ処理方法およびプラズマ処理装置

Publications (1)

Publication Number Publication Date
TW202204687A true TW202204687A (zh) 2022-02-01

Family

ID=78704780

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117192A TW202204687A (zh) 2020-05-27 2021-05-13 電漿處理方法及電漿處理裝置

Country Status (5)

Country Link
US (2) US11862441B2 (zh)
JP (1) JP2021190498A (zh)
KR (1) KR20210146826A (zh)
CN (1) CN113745103A (zh)
TW (1) TW202204687A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022122425A (ja) * 2021-02-10 2022-08-23 東京エレクトロン株式会社 プラズマ処理装置及び監視装置
JP7452458B2 (ja) 2021-02-16 2024-03-19 株式会社デンソー 半導体装置の製造装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3913555B2 (ja) * 2002-01-17 2007-05-09 ファブソリューション株式会社 膜厚測定方法および膜厚測定装置
US9887097B2 (en) * 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9997373B2 (en) 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6840609B2 (ja) 2017-04-19 2021-03-10 株式会社高垣製作所 麺線切出装置

Also Published As

Publication number Publication date
JP2021190498A (ja) 2021-12-13
US11862441B2 (en) 2024-01-02
CN113745103A (zh) 2021-12-03
US20210375602A1 (en) 2021-12-02
US20240120187A1 (en) 2024-04-11
KR20210146826A (ko) 2021-12-06

Similar Documents

Publication Publication Date Title
US10796922B2 (en) Systems and methods for internal surface conditioning assessment in plasma processing equipment
US10707061B2 (en) Systems and methods for internal surface conditioning in plasma processing equipment
US8298957B2 (en) Plasma etchimg method and plasma etching apparatus
US10665516B2 (en) Etching method and plasma processing apparatus
US20240120187A1 (en) Plasma processing method and plasma processing apparatus
WO2013114870A1 (ja) プラズマ処理装置及びプラズマ処理方法
JP2005012218A (ja) エッチング処理をモニタリングする方法およびシステム
US7723236B2 (en) Gas setting method, gas setting apparatus, etching apparatus and substrate processing system
TWI490912B (zh) Pattern forming method and manufacturing method of semiconductor device
US10410840B2 (en) Gas supplying method and semiconductor manufacturing apparatus
TWI732440B (zh) 電漿處理方法及電漿處理裝置
KR102592122B1 (ko) 성막 방법 및 성막 장치
US10541184B2 (en) Optical emission spectroscopic techniques for monitoring etching
US9925571B2 (en) Method of cleaning substrate processing apparatus
JP4410117B2 (ja) ガス設定方法，ガス設定装置，エッチング装置及び基板処理システム
TW202332326A (zh) 具有體積減小和雙vhf的多相旋轉獨立氣體橫流的電漿腔室
US11094551B2 (en) Plasma processing method and plasma processing apparatus
JP2020155648A (ja) プラズマ処理方法及びプラズマ処理装置
US20210111008A1 (en) Method of determining cleaning conditions and plasma processing device
JP2023042028A (ja) 基板搬送位置のずれ量検知方法及び基板処理装置