JP7452458B2 - 半導体装置の製造装置 - Google Patents

半導体装置の製造装置 Download PDF

Info

Publication number
JP7452458B2
JP7452458B2 JP2021022686A JP2021022686A JP7452458B2 JP 7452458 B2 JP7452458 B2 JP 7452458B2 JP 2021022686 A JP2021022686 A JP 2021022686A JP 2021022686 A JP2021022686 A JP 2021022686A JP 7452458 B2 JP7452458 B2 JP 7452458B2
Authority
JP
Japan
Prior art keywords
region
susceptor
temperature
film forming
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021022686A
Other languages
English (en)
Other versions
JP2022124822A (ja
Inventor
裕明 藤林
雄也 小出
博隆 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2021022686A priority Critical patent/JP7452458B2/ja
Priority to US17/668,853 priority patent/US20220259739A1/en
Priority to CN202210131974.8A priority patent/CN114941134A/zh
Publication of JP2022124822A publication Critical patent/JP2022124822A/ja
Application granted granted Critical
Publication of JP7452458B2 publication Critical patent/JP7452458B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、基板に形成されたトレンチを埋め込む埋め込み層を形成するための半導体装置の製造装置に関するものである。
半導体装置の製造において、基板に形成されたトレンチを埋め込む工程では、次に行われるイオン注入等の工程を精度よく行うために、埋め込み後の基板表面が凹凸の少ない平坦な形状になるように、トレンチを確実に埋め込むことが望ましい。一方、処理時間の短縮のためには、埋め込みが終わり次第、早い時点で埋め込み層の成膜処理を終了することが望ましい。このような基板表面の平坦化と処理時間の短縮を両立させるためには、埋め込みの終了を精度よく検知することが必要である。
これについて、例えば特許文献１では、トレンチを埋め込むエピタキシャル膜の成長中に、エピタキシャル膜の表面温度をパイロメータで検知し、パイロメータの出力レベルが変化しなくなったことから埋め込み終了を検知する技術が提案されている。
特開２００７－９６１３７号公報
しかしながら、特許文献１では、パイロメータの出力レベルが変化しなくなった時点を定量的に検知する方法は説明されていない。
パイロメータの出力レベルが変化しなくなったことを検知する方法としては、例えば、出力レベルの変化量が閾値以下の状態が所定時間続いたときに、出力レベルが変化しなくなったと判定する方法が考えられる。このような方法では、実際に出力レベルが変化しなくなっても、その後所定時間経過するまでは成膜処理が続けられる。そのため、処理時間が長くなってしまう。
このように、埋め込み後の基板表面を平坦にするとともに、処理時間をさらに短縮するためには、トレンチの埋め込み終了を定量的に検知する技術が必要である。
本発明は上記点に鑑みて、トレンチの埋め込み終了を定量的に検知することができる半導体装置の製造装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、基板（１００）に形成されたトレンチ（１０１）を埋め込む埋め込み層（１０４）を形成するための半導体装置の製造装置であって、トレンチを埋め込んで埋め込み層を成膜する成膜装置（５３）と、基板のうちトレンチが形成された第１領域（１０２）の状態を検知する第１検知部（５５、５７）と、基板のうち第１領域の外側に形成された第２領域（１０３）の状態を検知する第２検知部（５６、５７）と、を備え、成膜装置は、第１検知部による検知結果と第２検知部による検知結果との差が閾値以下となったとき、埋め込み層の成膜を終了する。
トレンチの埋め込みが終了すると、トレンチが形成された第１領域と、第１領域の外側の第２領域とで、温度や色などの状態が近くなる。したがって、第１領域と第２領域の状態を比較することで、埋め込み終了を定量的に検知することが可能となる。すなわち、第１検知部による検知結果と第２検知部による検知結果との差を閾値と比較し、この差が閾値以下となった時点を埋め込み終了時点とすることができる。そして、この時点で成膜を終了することで、埋め込み後の基板表面を平坦にするとともに、処理時間を短縮することができる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態にかかる半導体装置の製造装置の全体構成図である。 トレンチが形成されたウェハの断面図である。 埋め込み層が形成されたウェハの断面図である。 図１に示す反応炉の構成図である。 第１実施形態における半導体装置の製造工程のフローチャートである。 成膜処理中の第１領域と第２領域の温度を示す図である。 成膜処理中の第１領域と第２領域との温度差を示す図である。 図６に示す時刻ｔ１より前の時点におけるウェハの断面の写真である。 図６に示す時刻ｔ１より後であって時刻ｔ２より前の時点におけるウェハの断面の写真である。 図６に示す時刻ｔ２より後の時点におけるウェハの断面の写真である。 第２実施形態における反応炉の構成図である。 成膜処理中の第１領域と第２領域の撮像画像の階調を示す図である。 成膜処理中の第１領域と第２領域との撮像画像の階調の差を示す図である。 図１２に示す時刻ｔ３より前の時点におけるウェハの撮像画像である。 図１２に示す時刻ｔ３より後であって時刻ｔ４より前の時点におけるウェハの撮像画像である。 図１２に示す時刻ｔ４より後であって時刻ｔ５より前の時点におけるウェハの撮像画像である。 図１２に示す時刻ｔ５より後の時点におけるウェハの撮像画像である。 第３実施形態におけるサセプタ室の構成図である。 ウェハがサセプタに対して傾斜した様子を示す図である。 第３実施形態における半導体装置の製造工程のフローチャートである。 第４実施形態における反応炉の構成図である。 サセプタの撮像画像である。 サセプタがテーブルに対して傾斜したときのサセプタの撮像画像である。 第４実施形態における半導体装置の製造工程のフローチャートである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。図１に示す本実施形態の製造装置１は、半導体装置の製造装置であって、図示しないエッチング用の製造装置でトレンチが形成されたウェハ状の半導体基板に、該トレンチを埋め込む埋め込み膜を形成するためのものである。製造装置１は、ロードロック室２と、搬送室３と、サセプタ室４と、反応炉５と、制御部６とを備えている。
ロードロック室２は、製造装置１の外部から製造装置１内にウェハ１００を搬入するためのチャンバーであり、ロードロック室２には、製造装置１の外部に連通する連通路が形成されている。図２に示すように、ウェハ１００のうち、トレンチ１０１が形成された部分を第１領域１０２とし、第１領域１０２の外側の、トレンチ１０１が形成されていない平坦な部分を第２領域１０３とする。ウェハ１００は、図示しない製造装置によって複数のトレンチ１０１が形成された後に、上記の連通路を通ってロードロック室２に搬入される。
また、ロードロック室２は搬送室３に連通しており、製造装置１の外部からロードロック室２に搬入されたウェハ１００は、ロードロック室２にて所定の処理を施された後に、搬送室３へ搬送される。
具体的には、図１に示すように、ロードロック室２と製造装置１の外部との連通路には、ゲートバルブ１１が設けられている。また、ロードロック室２と搬送室３との連通路には、ゲートバルブ１２が設けられている。そして、ロードロック室２にウェハ１００が搬入されると、ゲートバルブ１１、ゲートバルブ１２が閉められて図示しないポンプにより真空引きされ、図示しないガスラインによりガスが供給され、搬送室３と同じ圧力に調整される。その後、ゲートバルブ１２が開けられて、ウェハ１００が搬送室３に搬送される。
搬送室３は、ウェハ１００をロードロック室２と、サセプタ室４と、反応炉５との間で搬送するためのチャンバーであり、ロードロック室２に加えて、サセプタ室４、反応炉５に連通している。搬送室３は、図示しないポンプとガスラインから供給されるガスにより所定の圧力に調整されている。搬送室３の内部には、搬送装置３１が配置されている。
搬送装置３１は、ウェハ１００および後述するサセプタ４１を搬送するものである。搬送室３とロードロック室２、サセプタ室４、反応炉５との間のウェハ１００およびサセプタ４１の搬送は、搬送装置３１によって行われる。搬送装置３１は、ウェハ１００等を把持するための手先部が設けられたロボットアーム等で構成されている。
搬送室３とサセプタ室４との連通路には、ゲートバルブ１３が設けられており、搬送室３とサセプタ室４との間でウェハ１００等を搬送する際には、ゲートバルブ１３が開けられる。また、搬送室３と反応炉５との連通路には、ゲートバルブ１４が設けられており、搬送室３と反応炉５との間でウェハ１００等を搬送する際には、ゲートバルブ１４が開けられる。ウェハ１００は、搬送装置３１によってロードロック室２から搬送室３に取り出された後、サセプタ室４に搬送される。
サセプタ室４は、ウェハ１００をサセプタ４１に載置する作業を行うためのチャンバーである。サセプタ４１は、ウェハ１００に対して成膜処理等を施す際にウェハ１００を保持するものである。サセプタ４１は円盤状とされている。サセプタ４１の上面には凹部が形成されており、この凹部にウェハ１００が載置される。ウェハ１００が載置されたサセプタ４１は、搬送装置３１によってサセプタ室４から搬送室３に取り出された後、反応炉５に搬送される。
反応炉５は、ウェハ１００に成膜処理を施すためのチャンバーである。具体的には、反応炉５では、図３に示すようにウェハ１００にトレンチ１０１を埋め込む埋め込み層１０４が形成される。図４に示すように、反応炉５には、テーブル５１と、温度調節部５２と、成膜装置５３と、石英窓５４と、温度検知部５５と、温度検知部５６とが配置されている。なお、図４では、テーブル５１にサセプタ４１が載置された様子を示している。
テーブル５１は、サセプタ４１を載置するためのものである。テーブル５１は、矢印Ａ１で示すように、載置面に垂直な軸周りに回転するようになっている。テーブル５１が回転することで、テーブル５１上のサセプタ４１およびウェハ１００がテーブル５１の載置面に垂直な軸周りに回転する。反応炉５では、このようにウェハ１００を回転させた状態で埋め込み層が成膜される。
温度調節部５２は、サセプタ４１およびウェハ１００の温度を調節するためのものである。温度調節部５２は、例えば、テーブル５１の内部に配置されたヒーターで構成されており、温度調節部５２によってテーブル５１が加熱されることで、テーブル５１に載置されたサセプタ４１およびウェハ１００の温度が調節される。温度調節部５２は、第２領域１０３の温度が一定となるようにサセプタ４１およびウェハ１００の温度を調節する。
反応炉５の天井には、２つの開口部が形成されている。一方の開口部には成膜装置５３が配置されており、他方の開口部は石英窓５４によって塞がれている。
成膜装置５３は、反応炉５の内部にＣＶＤ（Chemical Vapor Deposition）の原料ガスを供給するものであり、反応炉５の天井の開口部から原料ガスを吹き出すように配置されている。成膜装置５３によって原料ガスが供給されると、温度調節部５２によって加熱されたウェハ１００の表面と原料ガスとの化学反応により、トレンチ１０１が埋め込まれ、埋め込み層１０４が形成される。
石英窓５４の上部には、温度検知部５５、温度検知部５６が配置されている。温度検知部５５、温度検知部５６は、ウェハ１００の温度を検知するものである。温度検知部５５、温度検知部５６は例えばパイロメータで構成されており、矢印Ａ２、Ａ３で示すように、ウェハ１００のうち温度検知部５５、温度検知部５６の下方に位置する部分の温度を検知するように配置されている。
本実施形態では、第２領域１０３はウェハ１００の中心部を含む領域とされており、第１領域１０２はウェハ１００の中心部の第２領域１０３よりも外側の外周部に形成されている。そして、温度検知部５５はウェハ１００の外周部の上方に配置されており、温度検知部５６はウェハ１００の中央部の上方に配置されている。これにより、温度検知部５５によって第１領域１０２の温度が検知され、温度検知部５６によって第２領域１０３の温度が検知される。
このように、温度検知部５５、温度検知部５６は、それぞれ、第１領域１０２、第２領域１０３の状態を検知するように構成されており、第１検知部、第２検知部に相当する。
制御部６は、搬送装置３１、テーブル５１、温度調節部５２、成膜装置５３、ゲートバルブ１１～ゲートバルブ１４、図示しないポンプ等を制御してウェハ１００の搬送およびウェハ１００への成膜処理を行うものである。制御部６は、温度検知部５５、温度検知部５６による検知結果に基づいて成膜装置５３を操作し、ウェハ１００に成膜処理を施す。
具体的には、制御部６は、搬送装置３１、テーブル５１、温度調節部５２、成膜装置５３等に接続されている。そして、制御部６は、搬送装置３１を操作してウェハ１００が載置されたサセプタ４１をテーブル５１に載置すると、図示しない駆動部を操作してテーブル５１を回転させる。また、制御部６は、温度調節部５２を操作してサセプタ４１およびウェハ１００を加熱するとともに、成膜装置５３を操作して反応炉５の内部に原料ガスを供給し、ウェハ１００に成膜処理を施す。制御部６には、温度検知部５５、温度検知部５６の検知結果が送信されるようになっている。制御部６は、温度検知部５５、温度検知部５６が検知した温度の差が所定の閾値よりも大きいときには、上記の成膜処理を続行する。一方、制御部６は、温度検知部５５、温度検知部５６が検知した温度の差が閾値以下になると、成膜装置５３を停止させ、成膜処理を終了する。
制御部６は、図示しないＣＰＵ、ＲＯＭ、ＲＡＭ、不揮発性リライタブルメモリ、等を有するマイクロコンピュータを備えている。不揮発性リライタブルメモリは、例えば、ＥＥＰＲＯＭ、フラッシュＲＯＭ、等である。ＥＥＰＲＯＭはElectronically Erasable and Programmable Read Only Memoryの略である。制御部６は、内蔵メモリに記憶されたプログラムに従って、成膜装置５３等を操作し、ウェハ１００への成膜処理を実行する。
製造装置１の作動について説明する。製造装置１では、図５に示すステップＳ１０１～ステップＳ１０４を順に実行することで、ウェハ１００にトレンチ１０１を埋め込む埋め込み層１０４が成膜される。
ステップＳ１０１では、図示しないエッチング用の製造装置によってトレンチ１０１が形成されたウェハ１００が、ロードロック室２に搬入される。ウェハ１００が搬入されると、制御部６はゲートバルブ１１、ゲートバルブ１２を閉め、図示しないポンプを操作してロードロック室２を真空引きし、図示しないガスラインによりロードロック室２にガスを供給する。これにより、ロードロック室２が搬送室３と同じ圧力に調整される。
ステップＳ１０２では、制御部６は、ゲートバルブ１２を開け、搬送装置３１を操作してウェハ１００を搬送室３に搬送する。そして、制御部６は、ゲートバルブ１３を開けてウェハ１００をサセプタ室４に搬送し、サセプタ４１上に載置する。
ステップＳ１０３では、制御部６は、搬送装置３１を操作して、ステップＳ１０２でウェハ１００が載置されたサセプタ４１を搬送室３に搬送する。そして、制御部６は、ゲートバルブ１４を開けてサセプタ４１を反応炉５に搬送し、テーブル５１上に載置する。その後、制御部６はゲートバルブ１４を閉める。
ステップＳ１０４では、制御部６は、ウェハ１００への成膜処理を行う。具体的には、制御部６は、図示しない駆動部を操作してテーブル５１を回転させるとともに、温度調節部５２を操作してテーブル５１上のサセプタ４１に保持されたウェハ１００を加熱する。そして、制御部６は、成膜装置５３を操作して反応炉５の内部に原料ガスを供給する。これにより、ウェハ１００に埋め込み層１０４が成膜されていく。
埋め込み層１０４の成膜中には、温度検知部５５、温度検知部５６によって第１領域１０２、第２領域１０３の温度が検知され、検知結果が制御部６に送信される。制御部６は、温度検知部５６によって検知された第２領域１０３の温度が、あらかじめ設定した値で一定になるように、温度調節部５２を操作する。
そして、制御部６は、温度検知部５５、温度検知部５６が検知した温度の差が所定の閾値より大きいときには、埋め込み層１０４の成膜処理を続行する。一方、温度検知部５５、温度検知部５６が検知した温度の差が閾値以下になると、制御部６は、成膜装置５３を停止させ、成膜処理を終了する。
成膜処理が終了すると、制御部６は、搬送装置３１を操作してサセプタ４１を反応炉５からサセプタ室４に搬送する。そして、制御部６は、サセプタ４１から外されたウェハ１００を搬送装置３１によってロードロック室２に搬送する。ロードロック室２に搬送されたウェハ１００は、次の工程を行うための図示しない製造装置に搬出される。
本実施形態の効果について説明する。成膜処理の実行中には、ウェハ１００の温度は図６、図７に示すように変化する。図６の実線は第１領域１０２の温度を示し、一点鎖線は第２領域１０３の温度を示している。図７の実線は第１領域１０２と第２領域１０３との温度差を示している。図６、図７の横軸は、成膜開始からの時間である。図８～図１０は、成膜処理中のウェハ１００の断面の写真である。図８～図１０において、下側の黒い部分はトレンチ１０１が形成されたウェハ１００であり、白い部分は埋め込み層１０４である。図８～図１０は、それぞれ、図６の時刻ｔ１よりも前の時点、時刻ｔ１より後で時刻ｔ２より前の時点、時刻ｔ２より後の時点におけるウェハ１００の断面の写真である。
前述したように、成膜処理の間、第２領域１０３の温度は一定に保たれる。一方、第１領域１０２の温度は、図６に示すように時間によって変化する。
具体的には、図８に示すような埋め込み層１０４の成膜開始直後の時点では、第１領域１０２の温度は第２領域１０３よりも高い温度でほぼ一定となる。これにより、第１領域１０２と第２領域１０３との温度差は、図７に示すように、一点鎖線で示す値よりも大きい値でほぼ一定となる。
そして、図９に示すような成膜が進んだ時点では、第１領域１０２の温度は時間の経過とともに低下する。これにより、第１領域１０２と第２領域１０３の温度差は、図７に示すように、時間の経過とともに減少する。
さらに成膜が進み、図１０に示すようにトレンチ１０１が完全に埋め込まれると、第１領域１０２の温度は第２領域１０３の温度とほぼ等しい値で一定となる。これにより、第１領域１０２と第２領域１０３の温度差は、図７に示すように、一点鎖線で示す値よりも小さい値でほぼ一定となる。
したがって、図７の一点鎖線で示す値を、上記の温度差と比較する閾値にすることで、トレンチ１０１の埋め込みが終了した時点を精度よく検知することができる。そして、その時点で成膜処理を終了することで、成膜後のウェハ１００の表面を平坦にするとともに、成膜時間を短縮することができる。
以上説明したように、トレンチ１０１の埋め込みが終了すると、トレンチ１０１が形成された第１領域１０２と、第１領域１０２の外側の第２領域１０３とで、温度が近くなる。したがって、本実施形態のように第１領域１０２と第２領域１０３の温度を比較することで、埋め込み終了を定量的に検知することが可能となる。そして、本実施形態では、温度検知部５５による検知結果と温度検知部５６による検知結果との差を閾値と比較し、この差が閾値以下となった時点を埋め込み終了時点として、埋め込み層１０４の成膜処理を終了している。したがって、埋め込み後のウェハ１００の表面を平坦にするとともに、成膜時間を短縮することができる。
また、上記実施形態によれば、以下のような効果を得ることができる。
（１）温度を参照するための第２領域１０３が、ウェハ１００の中心部を含む領域とされている。したがって、ウェハ１００の外周部全体にわたる広い領域を第１領域１０２とすることができ、有効面積が大きくなる。
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して第１、第２検知部の構成を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１１に示すように、本実施形態では、反応炉５に温度検知部５５が配置されておらず、撮像部５７が配置されている。撮像部５７は、成膜中のウェハ１００を撮像するものであり、撮像部５７によって撮像された画像は、制御部６に送信される。
図１１の一点鎖線は、撮像部５７の撮像範囲を示している。撮像部５７は、第１領域１０２および第２領域１０３を撮像するように、石英窓５４の上部に設けられている。このように、撮像部５７は、第１領域１０２および第２領域１０３の状態を検知するように設けられており、第１検知部および第２検知部に相当する。撮像部５７は、例えばＣＣＤ（Charge Coupled Device）等の撮像素子を備えたカメラで構成されている。
撮像部５７は、成膜中の回転するウェハ１００を撮像する。したがって、撮像部５７により撮像された画像のぶれを低減するために、撮像部５７のフレームレートをある程度短くすることが望ましい。例えば、撮像部５７のフレームレートを、ウェハ１００の回転周期よりも短くすることが望ましい。
本実施形態の製造装置１の作動について説明する。本実施形態においても、第１実施形態と同様にステップＳ１０１～ステップＳ１０３が実行される。また、ステップＳ１０４にて、制御部６は、第１実施形態と同様に、温度検知部５６によって検知された第２領域１０３の温度を一定に保つように、温度調節部５２を操作する。
本実施形態では、制御部６は、第１領域１０２と第２領域１０３との温度差の代わりに、これらの撮像画像の階調の差を用いて、埋め込み終了を検知する。具体的には、制御部６は、撮像部５７によって撮像された第１領域１０２の画像の階調と、第２領域１０３の画像の階調との差を所定の閾値と比較する。この階調の差が閾値よりも大きいときには、制御部６は成膜処理を続行し、この階調の差が閾値以下となったときには、制御部６は成膜処理を終了する。
本実施形態の効果について説明する。成膜処理の実行中には、ウェハ１００を撮像した画像の階調は、図１２、図１３に示すように変化する。図１２、図１３の横軸は、成膜開始からの時間である。
図１４～図１７は、成膜処理中のウェハ１００の上面を撮像した画像である。図１４～図１７は、それぞれ、図１２の時刻ｔ３よりも前の時点、時刻ｔ３より後で時刻ｔ４より前の時点、時刻ｔ４より後で時刻ｔ５より前の時点、時刻ｔ５より後の時点における撮像画像である。
図１４～図１７の領域Ｒ１、領域Ｒ２は、第１領域１０２の一部であり、領域Ｒ３は、第２領域１０３の一部である。図１４の領域Ｒ１、Ｒ２における白い部分は、ウェハ１００のうちトレンチ１０１が形成された部分である。図１２の実線は領域Ｒ１の階調の平均を示し、一点鎖線は領域Ｒ２の階調の平均を示し、二点鎖線は領域Ｒ３の階調の平均を示している。図１３の実線は領域Ｒ１と領域Ｒ３との階調の差を示し、一点鎖線は領域Ｒ２と領域Ｒ３との階調の差を示している。
前述したように、成膜処理の間、第２領域１０３の温度は一定に保たれる。これにより、第２領域１０３を撮像した画像の階調は、ほぼ一定となる。一方、第１領域１０２を撮像した画像の階調は、図１２に示すように時間によって変化する。
具体的には、図１４に示すような埋め込み層１０４の成膜開始直後の段階では、第１領域１０２の階調は第２領域１０３の階調よりも高い値でほぼ一定となる。これにより、第１領域１０２と第２領域１０３との階調の差は、図１３に示すように、二点鎖線で示す値よりも大きい値でほぼ一定となる。
そして、図１５、図１６に示すような成膜が進んだ段階では、第１領域１０２の階調は時間の経過とともに低下する。これにより、第１領域１０２と第２領域１０３の階調の差は、図１３に示すように、時間の経過とともに減少する。
さらに成膜が進み、図１７に示すようにトレンチ１０１が完全に埋め込まれると、第１領域１０２の階調は第２領域１０３の階調とほぼ等しい値で一定となる。これにより、第１領域１０２と第２領域１０３との階調の差は、図１３に示すように、二点鎖線で示す値よりも小さい値でほぼ一定となる。
したがって、図１３の二点鎖線で示す値を、上記の階調の差と比較する閾値にすることで、トレンチ１０１の埋め込みが終了した時点を精度よく検知することができる。例えば、領域Ｒ１、Ｒ２の両方と領域Ｒ３との階調の差が閾値以下となった時点で成膜処理を終了することで、成膜後のウェハ１００の表面を平坦にするとともに、成膜時間を短縮することができる。
本実施形態は、第１実施形態と同様の構成および作動からは第１実施形態と同様の効果を得ることができる。
また、上記実施形態によれば、以下のような効果を得ることができる。
（１）トレンチ１０１の埋め込みが終了すると、第１領域１０２を撮像した画像と、第２領域１０３を撮像した画像との階調が近くなる。したがって、本実施形態のように第１領域１０２と第２領域１０３の画像の階調を比較することで、埋め込み終了を定量的に検知することが可能となる。そして、本実施形態では、撮像部５７による２つの検知結果の差が閾値以下になったとき、具体的には、第１領域１０２と第２領域１０３を撮像した画像の階調の差が閾値以下になったときに、埋め込み層１０４の成膜処理を終了している。したがって、埋め込み層１０４の面内分布を把握し、成膜後のウェハ１００の表面を平坦にするとともに、成膜時間を短縮することができる。
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対してウェハ１００の傾きを検知する構成を追加したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１８に示すように、本実施形態のサセプタ室４には、傾き検知部４２を備えている。傾き検知部４２は、サセプタ４１に対するウェハ１００の傾きを検知するものであり、第３検知部に相当する。傾き検知部４２は、光源４３と、光検出部４４と、遮蔽板４５とで構成されている。
光源４３は、レーザ光を発生させるものである。光源４３は、発生させたレーザ光をサセプタ４１上のウェハ１００に照射するように設けられている。光源４３は、例えば半導体レーザで構成されている。
光検出部４４は、レーザ光を検出するものであり、ウェハ１００で反射したレーザ光が入射するように設けられている。光検出部４４は、例えばフォトダイオード等を備えるフォトディテクタで構成されている。
光検出部４４とウェハ１００との間には、遮蔽板４５が配置されている。遮蔽板４５にはスリット４６が形成されている。スリット４６は、以下のように形成されている。すなわち、サセプタ４１に対するウェハ１００の傾きが所定範囲内のときには、反射光はスリット４６を通って光検出部４４に入射する。一方、ウェハ１００の傾きが所定範囲内にないときには、図１９に示すように、反射光はスリット４６からずれた位置に当たり、遮蔽板４５によって遮断される。
光源４３および光検出部４４は、制御部６に接続されている。制御部６は、光源４３を操作してウェハ１００にレーザ光を照射し、光検出部４４からの信号に基づいてサセプタ４１に対するウェハ１００の傾きが所定範囲内であることを確認してから、サセプタ４１を反応炉５に搬送し、成膜を開始する。
本実施形態の製造装置１の作動について説明する。図２０に示すように、本実施形態では、処理はステップＳ１０２からステップＳ１０５に移行する。ステップＳ１０５にて、制御部６は、サセプタ４１に対するウェハ１００の傾きが所定範囲内であるか否かを判定する。
具体的には、制御部６は、光源４３を操作してウェハ１００にレーザ光を照射する。そして、光検出部４４によって反射光が検出された場合には、制御部６は、ウェハ１００の傾きが所定範囲内であると判定する。一方、光検出部４４によって反射光が検出されなかった場合には、制御部６は、ウェハ１００の傾きが所定範囲内にないと判定する。
ウェハ１００の傾きが所定範囲内であると判定されると、処理はステップＳ１０３に移行し、第１実施形態と同様にサセプタ４１の搬送が行われ、続くステップＳ１０４にて成膜処理が実行される。一方、ウェハ１００の傾きが所定範囲内にないと判定されると、処理はステップＳ１０６に移行し、制御部６は、図示しない報知器を操作して異常を報知し、搬送装置３１等の作動を停止させる。そして、成膜処理が実行されずに、処理は終了する。
本実施形態は、第１実施形態と同様の構成および作動からは第１実施形態と同様の効果を得ることができる。
また、上記実施形態によれば、以下のような効果を得ることができる。
（１）サセプタ４１に対するウェハ１００の傾きが所定範囲内であることを確認してから、成膜を開始する。したがって、ウェハ１００が傾いたまま成膜処理が実行されることを抑制し、成膜処理における埋め込み終了の検知精度を向上させることができる。
（第４実施形態）
第４実施形態について説明する。本実施形態は、第３実施形態に対してサセプタ４１の傾きを検知する構成を追加したものであり、その他については第３実施形態と同様であるため、第３実施形態と異なる部分についてのみ説明する。
図２１に示すように、本実施形態では、反応炉５の壁に開口部が形成されており、この開口部は石英窓５８で塞がれている。また、反応炉５の外側には撮像部５９が配置されている。
撮像部５９は、サセプタ４１がテーブル５１に載置されたときの、テーブル５１に対するサセプタ４１の傾きを検知するものであり、第４検知部に相当する。撮像部５９による検知結果は制御部６に送信されるようになっており、制御部６は、撮像部５９によって検知されたサセプタ４１の傾きが所定範囲内である場合に、成膜処理を実行する。
具体的には、撮像部５９は、石英窓５８を通して、サセプタ４１の側方からウェハ１００およびサセプタ４１の上面を撮像するように配置されている。サセプタ４１のテーブル５１に対する傾きが小さい場合には、図２２に示すように、撮像部５９によって撮像された画像におけるサセプタ４１の上面の幅が小さくなる。一方、サセプタ４１のテーブル５１に対する傾きが大きい場合には、図２３に示すように、撮像部５９によって撮像された画像におけるサセプタ４１の上面の幅が、図２２における幅よりも大きくなる。制御部６は、このサセプタ４１の上面の幅に基づいて、サセプタ４１の傾きが所定範囲内であるか否かを判定する。
制御部６は、撮像部５９から送信された画像を所定の階調で２値化し、サセプタ４１の上面の縦方向の幅、すなわち、撮像部５９から遠い側の端部と近い側の端部との距離を測定する。制御部６は、２値化された画像から測定されたサセプタ４１の上面の幅が所定の閾値以下となった場合に、サセプタ４１の傾きが所定範囲内であると判定し、成膜処理を実行する。
なお、撮像部５９は、テーブル５１と共に回転するサセプタ４１を撮像する。したがって、撮像部５９により撮像された画像のぶれを低減するために、撮像部５９のフレームレートをある程度短くすることが望ましい。例えば、撮像部５９のフレームレートを、サセプタ４１の回転周期の１／４以下とすることが望ましい。
また、撮像部５９は、サセプタ４１の温度が温度調節部５２によって８００℃以上、例えば１０００℃とされた状態で、サセプタ４１を撮像する。これにより、撮像した画像においてサセプタ４１と周囲の物体との階調の差が大きくなり、サセプタ４１を他の物体と判別することが容易になる。
本実施形態の製造装置１の作動について説明する。本実施形態では、図２４に示すように、処理はステップＳ１０３からステップＳ１０７に移行する。
ステップＳ１０７にて、制御部６は、テーブル５１に対するサセプタ４１の傾きが所定範囲内であるか否かを判定する。具体的には、制御部６は、テーブル５１を操作してテーブル５１と共にサセプタ４１を回転させる。また、制御部６は、温度検知部５６から送信されるウェハ１００の温度の検知結果に基づいて温度調節部５２を操作し、サセプタ４１の温度を８００℃以上にする。
そして、制御部６は、撮像部５９を操作して、サセプタ４１の回転周期の１／４以下の周期でサセプタ４１を撮像し、撮像された画像を取得して、所定の階調で２値化する。制御部６は、２値化した画像におけるサセプタ４１の上面の幅を測定する。制御部６は、測定した幅が所定の閾値以下の場合には、テーブル５１に対するサセプタ４１の傾きが所定範囲内であると判定し、測定した幅が閾値より大きい場合には、テーブル５１に対するサセプタ４１の傾きが所定範囲内にないと判定する。
サセプタ４１の傾きが所定範囲内であると判定されると、処理はステップＳ１０４に移行し、第１実施形態と同様に成膜処理が実行される。一方、サセプタ４１の傾きが所定範囲内にないと判定されると、処理はステップＳ１０６に移行し、制御部６は、図示しない報知器を操作して異常を報知し、搬送装置３１等の作動を停止させる。そして、成膜処理が実行されずに、処理は終了する。
本実施形態は、第１、第３実施形態と同様の構成および作動からは第１、第３実施形態と同様の効果を得ることができる。
また、上記実施形態によれば、以下のような効果を得ることができる。
（１）テーブル５１に対するサセプタ４１の傾きが所定範囲内であることを確認してから、成膜を開始する。したがって、サセプタ４１が傾いたまま成膜処理が実行されることを抑制し、成膜処理における埋め込み終了の検知精度を向上させることができる。
（２）撮像部５９は、サセプタ４１が８００℃以上とされた状態でサセプタ４１を撮像する。これにより、撮像した画像においてサセプタ４１と周囲の物体との階調の差が大きくなり、サセプタ４１を他の物体と判別することが容易になる。
（３）撮像部５９は、サセプタ４１の回転周期の１／４以下の周期でサセプタ４１を撮像する。これにより、撮像部５９により撮像された画像のぶれが低減される。
（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
例えば、上記第１実施形態では第１領域１０２、第２領域１０３の状態を温度で検知し、上記第２実施形態ではこれらの状態を撮像画像の階調で検知したが、これらの状態を他の方法によって検知してもよい。第１領域１０２、第２領域１０３の状態を他の方法で検知する場合にも、第１、第２検知部による検知結果を比較することで、埋め込み終了を定量的に検知することができる。そして、検知結果の差が閾値以下になったときに成膜を終了することで、埋め込み後のウェハ１００の表面を平坦にするとともに、成膜時間を短縮することができる。
また、上記第１実施形態では第２領域１０３の温度を一定に保った状態で第１領域１０２、第２領域１０３の温度差を検知し、閾値と比較したが、第２領域１０３の温度が変化する状態で温度差を検知し、閾値と比較してもよい。
また、上記第３実施形態ではレーザ光を用いてウェハ１００の傾きを検知したが、他の方法を用いてウェハ１００の傾きを検知してもよい。また、上記第４実施形態では撮像部５９による撮像画像におけるサセプタ４１の上面の幅に基づいてサセプタ４１の傾きを検知したが、他の方法を用いてサセプタ４１の傾きを検知してもよい。また、上面の幅ではなく、上面の面積に基づいて傾きを検知してもよい。
また、上記第２実施形態において、上記第３実施形態のようにウェハ１００の傾きを確認してから成膜を開始してもよい。また、上記第２実施形態において、上記第４実施形態のようにサセプタ４１の傾きを確認してから成膜を開始してもよい。
本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部及びその手法は、一つ以上の専用ハードウエア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウエア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。
５３ 成膜装置
５５ 温度検知部
５６ 温度検知部
５７ 撮像部
１００ ウェハ
１０１ トレンチ
１０２ 第１領域
１０３ 第２領域
１０４ 埋め込み層

Claims (9)

  1. 基板（１００）に形成されたトレンチ（１０１）を埋め込む埋め込み層（１０４）を形成するための半導体装置の製造装置であって、
    前記トレンチを埋め込んで前記埋め込み層を成膜する成膜装置（５３）と、
    前記基板のうち前記トレンチが形成された第１領域（１０２）の状態を検知する第１検知部（５５、５７）と、
    前記基板のうち前記第１領域の外側に形成された第２領域（１０３）の状態を検知する第２検知部（５６、５７）と、を備え、
    前記成膜装置は、前記第１検知部による検知結果と前記第２検知部による検知結果との差が閾値以下となったとき、前記埋め込み層の成膜を終了する半導体装置の製造装置。
  2. 前記第１検知部は、前記第１領域の温度を検知し、
    前記第２検知部は、前記第２領域の温度を検知し、
    前記成膜装置は、前記第１検知部によって検知された前記第１領域の温度と、前記第２検知部によって検知された前記第２領域の温度との差が閾値以下となったとき、前記埋め込み層の成膜を終了する請求項１に記載の半導体装置の製造装置。
  3. 前記第２領域は、前記基板の中心部を含む請求項２に記載の半導体装置の製造装置。
  4. 前記第１検知部は、前記第１領域を撮像する撮像素子で構成されており、
    前記第２検知部は、前記第２領域を撮像する撮像素子で構成されている請求項１に記載の半導体装置の製造装置。
  5. 前記成膜装置は、前記第１検知部によって撮像された前記第１領域の画像の階調と、前記第２検知部によって撮像された前記第２領域の画像の階調との差が閾値以下となったとき、前記埋め込み層の成膜を終了する請求項４に記載の半導体装置の製造装置。
  6. 前記基板を保持するサセプタ（４１）に対する前記基板の傾きを検知する第３検知部（４２）を備え、
    前記成膜装置は、前記第３検知部によって検知された前記基板の傾きが所定範囲内である場合に、前記埋め込み層を成膜する請求項１ないし５のいずれか１つに記載の半導体装置の製造装置。
  7. 前記基板を保持するサセプタ（４１）がテーブル（５１）に載置されたときの、前記テーブルに対する該サセプタの傾きを検知する第４検知部（５９）を備え、
    前記成膜装置は、前記第４検知部によって検知された該サセプタの傾きが所定範囲内である場合に、前記埋め込み層を成膜する請求項１ないし６のいずれか１つに記載の半導体装置の製造装置。
  8. 前記第４検知部は、前記テーブルに載置されて前記テーブルと共に回転する該サセプタを撮像し、
    前記成膜装置は、該撮像された画像から測定された該サセプタの上面の幅が閾値以下である場合に、前記埋め込み層を成膜する請求項７に記載の半導体装置の製造装置。
  9. 該サセプタの温度を調節する温度調節部（５２）を備え、
    前記第４検知部は、該サセプタの温度が前記温度調節部によって８００℃以上とされた状態で、該サセプタの回転周期の１／４以下の周期で該サセプタを撮像し、
    前記成膜装置は、該撮像された画像を所定の階調で２値化した画像において、該サセプタの上面の幅が閾値以下である場合に、前記埋め込み層を成膜する請求項８に記載の半導体装置の製造装置。
JP2021022686A 2021-02-16 2021-02-16 半導体装置の製造装置 Active JP7452458B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021022686A JP7452458B2 (ja) 2021-02-16 2021-02-16 半導体装置の製造装置
US17/668,853 US20220259739A1 (en) 2021-02-16 2022-02-10 Apparatus for manufacturing semiconductor device
CN202210131974.8A CN114941134A (zh) 2021-02-16 2022-02-14 用于制造半导体器件的设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021022686A JP7452458B2 (ja) 2021-02-16 2021-02-16 半導体装置の製造装置

Publications (2)

Publication Number Publication Date
JP2022124822A JP2022124822A (ja) 2022-08-26
JP7452458B2 true JP7452458B2 (ja) 2024-03-19

Family

ID=82801150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021022686A Active JP7452458B2 (ja) 2021-02-16 2021-02-16 半導体装置の製造装置

Country Status (3)

Country Link
US (1) US20220259739A1 (ja)
JP (1) JP7452458B2 (ja)
CN (1) CN114941134A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11996308B2 (en) * 2021-03-03 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for mapping wafers in a wafer carrier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004513510A (ja) 2000-09-27 2004-04-30 エムコア・コーポレイション 基板の温度均一性を制御するための方法及び装置
JP2012064847A (ja) 2010-09-17 2012-03-29 Lapis Semiconductor Co Ltd 半導体装置の製造方法
US20120307233A1 (en) 2011-05-31 2012-12-06 Veeco Instruments Inc. Heated wafer carrier profiling
JP2021190498A (ja) 2020-05-27 2021-12-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3836696B2 (ja) * 2001-08-31 2006-10-25 株式会社東芝 半導体製造システムおよび半導体装置の製造方法
WO2004035854A2 (en) * 2002-10-15 2004-04-29 Unaxis Balzers Ag Method and apparatus for processing substrates
US10196741B2 (en) * 2014-06-27 2019-02-05 Applied Materials, Inc. Wafer placement and gap control optimization through in situ feedback

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004513510A (ja) 2000-09-27 2004-04-30 エムコア・コーポレイション 基板の温度均一性を制御するための方法及び装置
JP2012064847A (ja) 2010-09-17 2012-03-29 Lapis Semiconductor Co Ltd 半導体装置の製造方法
US20120307233A1 (en) 2011-05-31 2012-12-06 Veeco Instruments Inc. Heated wafer carrier profiling
JP2021190498A (ja) 2020-05-27 2021-12-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置

Also Published As

Publication number Publication date
CN114941134A (zh) 2022-08-26
JP2022124822A (ja) 2022-08-26
US20220259739A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
KR100772843B1 (ko) 웨이퍼 얼라인 장치 및 방법
CN108028177B (zh) 基板处理装置、基板处理方法以及存储介质
KR20100097006A (ko) 열처리 중의 반도체 웨이퍼의 부정확한 위치 설정의 식별 방법
JP4884345B2 (ja) 画像処理装置
JP7452458B2 (ja) 半導体装置の製造装置
JP2001511532A (ja) ポケット外ウェハ検出器及びサセプタ・レベリング・ツール
JP7142535B2 (ja) 基板処理装置および基板処理方法
TWI816851B (zh) 處理條件修正方法及基板處理系統
JP4570164B2 (ja) 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
TWI652716B (zh) 處理系統及校準工件製程、驗證工件製造製程及在高溫處理工件的方法
KR20190041126A (ko) 웨이퍼 위치 보정 기능을 갖는 웨이퍼 처리 시스템 및 그것의 티칭 방법
JP3625761B2 (ja) 膜厚測定装置及びその方法
JP4666380B2 (ja) 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
TWI786116B (zh) 基板處理系統之處理條件設定方法、基板處理系統及記憶媒體
WO2007032369A1 (ja) 基板処理装置、基板処理方法、基板処理プログラム、及びそのプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2022180443A (ja) 基板処理装置および基板処理方法
JP6992736B2 (ja) エピタキシャルウェーハの製造方法および装置
JP2008147413A (ja) 薄膜形成方法と薄膜形成装置
KR102409580B1 (ko) 웨이퍼 배치 방법 및 반도체 제작 기구
JP7405268B2 (ja) 基板処理装置及び基板処理方法
KR102547550B1 (ko) 오목부의 매립 방법
US20240167879A1 (en) Substrate processing apparatus
JP6605197B2 (ja) 気相成長方法および気相成長装置
TW202329288A (zh) 用於磊晶沉積反應器的動態及局部溫度控制
TW202219463A (zh) 翹曲量估算裝置及翹曲量估算方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230516

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240219

R151 Written notification of patent or utility model registration

Ref document number: 7452458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151