JP3836696B2 - 半導体製造システムおよび半導体装置の製造方法 - Google Patents
半導体製造システムおよび半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3836696B2 JP3836696B2 JP2001265013A JP2001265013A JP3836696B2 JP 3836696 B2 JP3836696 B2 JP 3836696B2 JP 2001265013 A JP2001265013 A JP 2001265013A JP 2001265013 A JP2001265013 A JP 2001265013A JP 3836696 B2 JP3836696 B2 JP 3836696B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- film
- cim
- film thickness
- manufacturing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、成膜装置を含む半導体製造システムおよび半導体装置の製造方法に関する。
【０００２】
【従来の技術】
成膜装置の一つとして、ＬＰ−ＣＶＤ装置が知られている。ＬＰ−ＣＶＤ装置を用い、所望の膜厚を有する膜を成膜する方法として、あらかじめ成膜速度を調べておき、その成膜速度より成膜時間を算出し、そして、その成膜時間だけ反応ガス（原料ガス）を導入する方法が知られている。
【０００３】
完全な反応律速のもとでは、成膜速度の対数は温度の逆数に比例するため、成膜時間は計算機により自動的に求めることができる。しかし、完全な反応律速の実現は困難であるため、通常、成膜終了時間の判断や算出は人手によって事前に行われている。
【０００４】
上記の判断や算出の簡易化を図り、成膜速度の時間変動を極力抑えるために、成膜速度が一定な状態、すなわちウェハの温度が安定した状態で成膜を行っている。そのため、ウェハを所定の温度まで昇温した後、２０分〜４０分程度の温度安定待ち時間が必要となり、プロセス時間がかかるという問題があった。
【０００５】
また、見かけ上のウェハの温度は、通常、石英管に差し込まれた熱電対によって測定されている。熱電対は炉内の温度制御にも用いられており、熱電対により測定される電圧を、ヒーターにフィードバックすることで、炉内温度制御を行っている。
【０００６】
しかし、プロセスごとで炉内ウェハの枚数や、ウェハの設置場所、そして炉の内部にガスを流すことで生成される物質の量が変動するため、石英管の光学的性質が変わってしまう。それにより熱電対が得る、輻射を主とする熱量が変動してしまい、熱電対の計測した見かけ上のウェハ温度とボート上にあるウェハの真の温度は異なってしまうのが常である。
【０００７】
また、通常のＬＰ−ＣＶＤ装置では、プロセス開始から成膜開始までにかかる時間は、前の成膜時の炉内残留物やポンプ性能、大気圧などで変動する。そのため、昇温開始までにかかる時間は各プロセスで異なっており、その時間のずれを加味した成膜過程の温度変化の推移をプロセス毎に比較する厳密な方法は用意されていない。そのため、温度変動過程を中心としたプロセス環境の違いを見ることは不可能であった。
【０００８】
【発明が解決しようとする課題】
上述の如く、従来のＬＰ−ＣＶＤ装置を用いた成膜方法は、ウェハの温度が安定した状態で成膜を行うため、温度安定待ち時間が必要となり、成膜に要するプロセス時間がかかるという問題があった。
【０００９】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、成膜に要するプロセス時間の短縮化を図れる半導体製造システムを提供することにある。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、上記目的を達成するために、本発明に係る半導体装置システムは、基板を収容し、該基板上に膜を成膜するところの成膜室と、前記基板を加熱する加熱手段とを含む成膜装置と、前記成膜室の内部および外部の少なくとも一方の温度を検出する温度検出手段と、該温度検出手段により検出された温度に基づいて、前記基板を所定の温度で加熱するように前記加熱手段を制御する制御手段本体とを含む温度制御手段と、前記加熱手段により前記基板を加熱した後、かつ前記温度検出手段により検出される温度が実質的に一定になる前に、前記膜の成膜終了時間を決定する終了時間決定手段であって、前記温度検出手段により検出された温度の情報を受け取った時間を、前記温度検出手段により前記温度が検出された時間に修正する修正手段を含む前記終了時間決定手段とを備えていることを特徴とする。成膜終了時間を決定するとは、成膜終了時間を予測することも含む。
【００１２】
このような構成であれば、終了時間決定手段により基板の温度が一定になる前に、成膜の終了時間を決定できるので、温度安定待ち時間が不要になり、成膜に要するプロセス時間の短縮化を図れるようになる。
【００１３】
上記目的は、以下の本発明に係る半導体装置の製造方法（１）〜（１２）によっても達成できる。
【００１４】
（１） 本発明に係る半導体装置の製造方法は、成膜装置の成膜室内に基板を収容する工程と、前記基板を加熱手段により加熱する工程と、前記成膜室の内部および外部の少なくとも一方の温度を温度検出手段により検出する工程と、該工程で検出された温度に基づいて、前記基板を所定の温度で加熱するように前記加熱手段を制御する工程とを有する半導体装置の製造方法であって、前記加熱手段により前記基板を加熱した後、かつ前記温度検出手段により検出される温度が実質的に一定になる前に、前記膜の成膜終了時間を決定する終了時間決定工程を有することを特徴とする半導体装置の製造方法。成膜終了時間を決定するとは、成膜終了時間を予測することも含む。
【００１５】
（２） 上記（１）において、終了時間決定工程は、ＣＩＭを用いて行われる。
【００１６】
（３） 上記（２）において、前記ＣＩＭは、前記成膜装置から送られてきた情報に基づいて、前記膜の膜厚を演算する工程を含む。
【００１７】
（４） 上記（３）において、前記膜の膜厚を測定する膜厚測定工程をさらに有し、かつ前記膜厚測定工程により得られた前記膜の膜厚情報と、前記成膜装置から送られてきた情報とに基づいて、前記膜の膜厚を演算するために使用する変数群を修正する処理を、前記ＣＩＭにより行う工程を有する。
【００１８】
（５） 上記（２）ないし（４）のいずれかにおいて、前記温度検出手段により検出された温度の情報を受け取った時間を、前記温度検出手段により前記温度が検出された時間に修正する処理は、前記ＣＩＭにより行われる。
【００１９】
（６） 上記（５）において、前記修正する処理は、前記温度検出手段により検出された温度の情報およびそれを受け取った時間とからなる前記ＣＩＭが有する温度経時データに基づいて、温度の相関係数を決定する相関係数決定工程を含むものである。
【００２０】
（７） 上記（６）において、相関係数決定工程は、前記相関係数の決定に、過去の基準温度経時データと、現在測定されている温度の温度経時データとの差を用いるものである。
【００２１】
（８） 上記（３）において、前記膜の膜厚を演算する工程は、前記相関係数を用いるものである。
【００２２】
（９） 上記（１）において、現在成膜している膜の膜厚または予想成膜終了時間を演算する演算処理を、前記ＣＩＭにより行う工程を有する。
【００２３】
（10） 上記（９）において、前記演算処理は、成膜速度の時間変化に対応するテーブルに基づいて、現在成膜している膜の膜厚または予想成膜終了時間を演算するものである。
【００２４】
（11） 上記（９）または（10）において、前記演算処理により演算された現在成膜している膜の膜厚が、前記膜の目標膜厚に達したとき、前記成膜装置に成膜処理の終了の指示を送る処理を、前記ＣＩＭにより行う工程を有する。
【００２５】
（12） 上記（11）において、前記成膜装置として、前記温度検出手段により検出された温度が所定の温度を上回ると、成膜処理を実行するものを使用するか、または前記ＣＩＭとして、前記温度検出手段により検出された温度が所定の温度を上回ると、前記成膜装置に成膜開始の指示を与えるものを使用する。
【００２６】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００２７】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００２８】
図１は、本発明の一実施形態に係る半導体製造システムの概略構成を示す図である。
【００２９】
本実施形態の半導体製造システムは、大きく分けて、ＬＰ−ＣＶＤ装置（以下、単にＣＶＤ装置という。）１と、温度制御装置２と、コンピュータにより生産を制御するシステムであるＣＩＭ（Computer Integrated Manufacturing）３とから構成されている。
【００３０】
ＣＶＤ装置１は、ウェハを収容し、ウェハ上に膜を成膜するところの炉（成膜室）と、ウェハを加熱するヒーターとを含む。温度制御装置２は、炉の内部および外部の少なくとも一方の温度を検出する温度センサと、ウェハを所定の温度で加熱するようにヒーターを制御する制御部（制御手段本体）とを含む。ＣＩＭ３は、ＣＶＤ装置１からの情報を記録する記録媒体４と、ヒーターによりウェハを加熱した後、かつヒーターにより検出される温度が実質的に一定になる前に、上記膜の成膜終了時間を決定する終了時間決定部５とを含む、
図１では、ＣＶＤ装置１と温度制御装置２とは別々のものとして示されているが、ＣＶＤ装置１に温度制御装置２を内蔵させた、温度制御装置付きＣＶＤ装置を用いても良い。
【００３１】
ＣＶＤ装置１の炉内状態は、たとえばＭＦＣ（Mass Flow Controller）によって、炉内に導入するガスの量を制御することによって、変えることができるようになっている。また、終了時間決定部５は記録媒体４に記録された情報を読み出すことができるようになっている。
【００３２】
また、成膜時間の開始は、温度センサにより検出された温度が所定の温度（目標値）を上回ると、成膜処理を実行する手段を有するＣＶＤ装置１を使用するか、または温度センサにより検出された温度が所定の温度を上回ると、ＣＶＤ装置１に成膜開始の指示を与える手段を有するＣＩＭ３を使用することによって実現される。後者の場合、その手段（開始時間決定手段）を終了時間決定部５に組み込み、成膜開始・終了時間決定部としても良い。
【００３３】
さらに、成膜時間の開始は、プロセス時間が所定の時間（目標値）を上回ると、成膜処理を実行する手段を有するＣＶＤ装置１を使用するか、プロセス時間が所定の時間を上回ると、ＣＶＤ装置１に成膜開始の指示を与える手段を有するＣＩＭ３を使用することによって実現される。後者の場合、その手段（開始時間決定手段）を終了時間決定部５に組み込み、成膜開始・終了時間決定部としても良い。
【００３４】
このように構成された半導体製造システムによれば、ＣＩＭ３によりウェハの温度が一定になる前に、成膜開始・終了時間を決定できるので、温度安定待ち時間が不要になり、成膜に要するプロセス時間の短縮化を図れるようになる。
【００３５】
以下、本実施形態の半導体製造システムの詳細について説明する。
【００３６】
温度制御装置２は、炉の内外に、たとえば熱電対やパイロメータといった温度センサを有しており、その温度測定結果を信号の形で入手している。該温度測定結果と、目標温度に対応した温度設定値との差は、ＰＩＤ演算回路によりＰＩＤ演算され、ヒーターへの供給電力を決定するために使われる。
【００３７】
そして、決定された供給電力に対応した駆動信号が出力器に出力され、ヒーターへ給電する電力が求まる。上記出力器は温度制御装置２に接続され、温度制御装置２が出力する上記駆動信号に応じた電力をヒーターに給電する。
【００３８】
また、ＰＩＤ演算機能は、ＣＩＭ３の指示により、毎回プロセスの昇温中の温度安定を目標に制御を行うことを優先的に行うことができる、昇温温度安定機能を有する。
【００３９】
以下、ＣＶＤ装置１、ＣＩＭ３、膜厚測定機に関して、それらの装置が有している機能を説明する。
【００４０】
ＣＶＤ装置１は、ＣＩＭ３とリアルタイムで情報のやり取りを行うことができる対ＣＩＭ送信機能と、ＣＩＭ３に送るデータ(内・外部熱電対、パワーなど)の整理を行う、ＣＩＭ発信データ整理機能と、ＣＩＭ３より受け取ったデータに基づいて、昇温ステップから、成膜ステップへ移るように装置の状態を変化させるステップアップ機能と、ＣＩＭ３の指示により、最適な温度制御装置２へのデータ送信を実施することができる、最適温度送信機能と、ＣＩＭ３よりたとえば成膜開始時間、最適ＰＩＤ制御実施係数、成膜終了時間といった情報を入手するための対ＣＩＭ受信機能とを有している。また、ＣＩＭ３の計算により求められたウェハ上の膜厚が狙い膜厚と等しいと判断されたとき、ＣＩＭ３の指示により成膜を終了させる、自動成膜終了機構を有している。
【００４１】
ＣＩＭ３は、マイクロコンピュータ等からなる温度変化時間誤差修正機能と過去の情報(温度センサ、パワー、成膜膜厚など)を記憶しておくＲＡＭ等からなる外部記憶装置と、成膜中の温度変化が過去のものと比較してどれほど異なっているかの基準値を算出するための、相関係数決定機構と、相関係数が大きい場合に用いられる、過去の温度変化データから作成された成膜レートテーブルを使用した成膜終了時間算出機能とを有する。外部記憶装置と記録媒体４とは同じでも良いし、あるいは別々のものであっても良い。
【００４２】
また、ＣＩＭ３は、相関係数が小さい場合に用いられる、ある決まった膜厚決定法で、現在の仮の膜厚を計算する、現成膜厚決定機能と、決まった膜厚に達すると、成膜終了の指示をＣＶＤ装置１に連絡する、自動成膜終了機構と、成膜を開始する時期を決定する成膜時期開始決定機能と、過去の温度計測データ、成膜膜厚測定データ、パワー使用電力、炉内内部比熱に基づいて、基準成膜膜厚および活性化エネルギを算出する基準成膜膜厚・活性化エネルギ計測機構を備えている。
【００４３】
さらに、ＣＩＭ３は、相関係数が大きい場合に使われる基準データ使用法に用いられる成膜レートテーブルの作成機能と、ＣＶＤ装置１や表示装置（たとえばディスプレイ）等の外部に情報を送るための送信機能と、ＣＩＭ側がデータを受け取る受信機能とを有する。表示装置は、たとえば、オペレータに、現在行っているプロセスの温度と、ＣＶＤ装置１の環境により決定される温度に関するデータ（基準データ）との差を伝達する目的で使用される。
【００４４】
膜厚測定機は、膜厚測定機能と、測定した膜厚をＣＩＭ３に伝達するための対ＣＩＭ送信機能とを有している。
【００４５】
各装置（ＣＶＤ装置１、ＣＩＭ３、膜厚測定機）間の情報（データ）のやり取りは、ネットワークを使用しており、情報の授受を行えるようになっている。
【００４６】
以下、図２〜図７を用いて、処理の流れと、各機能の詳細について説明する。図２および図３はＣＶＤ装置１の処理の流れを示すフローチャート、図４、図５および図６はＣＩＭ３の処理の流れを示すフローチャート、図７は膜厚測定機の処理の流れを示すフローチャートをそれぞれ示している。
【００４７】
これらのフローチャートに関し、入力を示す菱形のボックスのステップ、たとえば図４のステップＳ３−２，３−３，３−５において、ＣＶＤ−Ａ、ＣＶＤ−Ｂ、ＣＶＤ−Ｃは同じＣＶＤ装置を示しており、またＣＶＤ−Ａ等からの矢印の向きはＣＶＤ装置からＣＩＭにデータが入力されていることを示している。すなわち、−Ａ、−Ｂ等の添え字は異なっていても同じ装置を示しており、矢印の向きは装置間におけるデータの流れの方向を示している。また、図８は装置間で授受されるデータおよび受け渡されるウェハを示す図、図９は装置間におけるデータおよびウェハの流れを示す図である。
【００４８】
上記フローチャートに使用されている変数は、表1において説明されるものである。
【００４９】
【表１】
【００５０】
各変数はＣＶＤ装置１において、ｔn、Ｔn,i(t)、Ｐh.i（ｔ）、Ｔa,i（ｔ）、ｔd、ｔp、Ｓstop、ｔe=0、Ｅnd1＝100000[step]、Ｅnd2＝100000[step]、Ｔd、Ｔa,i（ｔ）はポリシリコン膜の成膜に適した温度、ＣＩＭ３においては、ｔd、ｔn、Ｔn,i（ｔ）、Ｐh,i （ｔ）、τ、Ｉ、Ａτ ,i (I)、τmax 、Ａmin,i （ｔ）、Ｇn,i （ｔ）、ｔc 、ＴＨＫn,i（ｔ）、ｔp、Ｓstop、ＴＨＫR、ｔe＝０、Ｅnd2＝100000[step]、alpha＝1、ＴＨＫa,iは成膜したい膜厚[ｎｍ]、膜厚測定機においてはＴＨＫR ＝0を初期値として用いた。以上の値は過去の実験データより最適値が決定されている。
【００５１】
ＣＶＤ装置１が熱処理を実施する必要が生じた際、目標温度とＣＶＤ装置１に搭載されている温度センサの測定温度に差が生じ、その差をなくすべくヒーターの出力をあげるよう、温度制御装置２から信号が送られる（ステップＳ２−４）。同時に温度制御装置２は対ＣＩＭ送・受信機能を用いて、ＣＩＭ３へ内外の温度センサにより測定された温度の経時変化データＴn,i（ｔ）およびヒーター出力Ｐh,i（ｔ）の経時データを伝送する（ステップＳ２−５）。また、その際、ＰＩＤ制御はハンチングが生じず、時間に対して温度が一次的に変化する理想的な状態が実現されるよう、ヒーターに送る信号に修正を加える。
【００５２】
ＣＩＭ３は、温度制御装置２より送られてくる温度センサにより測定された温度の経時データＴn,i（ｔ）と外部記憶装置に記憶されている基準温度経時データＴo,i（ｔ）との比較、およびヒーターの出力の経時データＰh,i（ｔ）と基準ヒーターの出力経時データとの比較を行い、その時間誤差成分τを抽出する機能を持つ温度変化時間誤差修正機能を実行させ、測定されたデータの時間誤差を修正する（ステップＳ３−１〜１０）。
【００５３】
温度変化時間誤差修正機能は相関係数決定機能より計算された相関係数の最小値を求めるようにして、温度制御装置２からＣＩＭ３に送られてきたデータの時間誤差を求める。相関係数決定機能は次式よりＡi（ｔ）を決定する機能である（ステップＳ３−８）。相関係数Ａi（ｔ）は温度センサの数だけ繰り返して求められる。
【００５４】
【数１】
ｔn：昇温開始から現在までの時間
τ：時間修正成分
Ａi（ｔ）：相関係数
Ｔo,i（ｔ）：基準温度経時データ
Ｔn,i（ｔ）：測定された温度経時データ
ｉ：温度センサの位置
相関係数Ａi（ｔ）が最小値Ａmin,i（ｔ）をとる時間修正成分τを時間誤差τmaxとする（ステップＳ３−１０）。以後、温度制御装置２からＣＩＭ３に送られてくるデータは、τmaxだけ時間成分が修正されたデータとして扱われる（ステップＳ３−１１）。Ａmin,i（ｔ）は図１０に示されるよう測定された温度経時データＴn,i（ｔ）と基準温度経時データＴo,i（ｔ）とのずれの量を示した値である。
【００５５】
次に膜厚決定法決定機能により、膜厚決定法が決定される。Ａmin,i（ｔ）＞ａｌｐｈａの場合は、測定された温度経時データＴn,i（ｔ）が過去の基準温度経時データＴo,i（ｔ）と大きく異なっているため、過去の基準温度経時データＴo,i（ｔ）を用いずに膜厚を決定する膜厚算出法による膜厚決定法が、Ａmin,i（ｔ）≦ａｌｐｈａの場合は、過去の基準温度経時データＴo,i（ｔ）を元に、膜厚を決定する基準データ使用法による膜厚決定法がそれぞれ用いられる（ステップＳ３−１２〜２４）。本実施形態ではａｌｐｈａは１を用いている。
【００５６】
膜厚算出法は現成膜膜厚決定機能によって実現される。膜厚算出法の詳細は次の式によってあらわされる（ステップ３−１４，１６，１８，２２，２４）。
【００５７】
【数２】
【００５８】
【数３】
ＴＨＫn,i（ｔ）：現在の成膜膜厚
Ｇn,i（ｔ）：成膜速度
Ｅa,i：過去データより算出された基準活性化エネルギ
Ｇ0,i（ｐ）：過去データより算出された成膜ガス分圧によって変化する基準成膜速度
ｋ：ボルツマン定数
ｔd：成膜開始時間
（２）式（アレニウスの式）に温度制御装置２より測定されたＴn,i（ｔ）を代入することで、Ｇn,i（ｔ）が求まり、求まったＧn,i（ｔ）を（３）式に代入することで、現在の膜厚ＴＨＫn,i（ｔ）が求められる（ステップＳ３−１６）。
【００５９】
膜厚算出法により、現在の膜厚ＴＨＫn,i（ｔ）が計算され、その膜厚が狙い膜厚ＴＨＫa,i（ｔ）以上の膜厚になると、成膜終了指示機能により、成膜終了の指示がＣＶＤ装置１へ送られる（ステップＳ３−１０，２２）。ＣＶＤ装置１において同指示によりステップアップ機能が作動し、成膜ステップから次のステップへと状態が推移する（ステップＳ３−２４）。
【００６０】
基準データ使用法は次の式で表される（ステップＳ３−１３，１５，１７，１９，２０，２１，２３）。
【００６１】
【数４】
Ｇtable,i（ｔ）：温度、炉内ウェハ枚数、成膜ガス分圧を条件として、決定される成膜速度のテーブル
また同時に、次式により成膜終了時間を算出する。
【００６２】
【数５】
ＴＨＫa,i（ｔ）：狙い膜厚
ｔp：予測成膜終了時間
基準データ使用法は、（５）式で求められた予測成膜終了時間ｔpをあらかじめＣＶＤ装置１に伝送しておくことが可能である。
【００６３】
ＣＶＤ装置１の自動成膜終了機能は、現在の時間ｔnが予測成膜終了時間ｔpに等しくなると、ＣＩＭ３からの成膜終了の指示がなくても、自動的に、成膜ステップを終了する機能を有している。
【００６４】
そのため、（３）式により現在の膜厚ＴＨＫn,i（ｔ）を決定し、現在の膜厚ＴＨＫn,i（ｔ）が狙い膜厚ＴＨＫa,iより大きくなった時点で成膜を終了する膜厚算出法に比べて、現在のウェハ上の膜厚を計算する時間や、ＣＶＤ装置１までの伝送遅延時間、装置搭載ガス供給バルブ閉止するときに生じる遅延時間を待たずに、成膜を終了することができ、その分、成膜された膜厚の誤差は少ないものになる。
【００６５】
（２）内で用いた式中の温度経時データＴn,i（ｔ）をヒーターの経時出力データＰh,i（ｔ）に変えても、機構上問題なく制御可能である。
【００６６】
以上のように、ＣＶＤ装置１およびＣＩＭ３は相関係数Ａi（ｔ）の大小により決定される二種類の方法で成膜ステップを終了させることができる。
【００６７】
実際に成膜処理が施されたウェハはその後、膜厚測定機によって、実際の成膜膜厚ＴＨＫRを測定される（ステップＳ４−１）。膜厚測定機は対ＣＩＭ送信機能により、ＣＩＭ３に成膜膜厚データＴＨＫRを送信する（ステップＳ４−２）。
【００６８】
ＣＩＭ３は、膜厚測定機より送られてきた成膜膜厚データＴＨＫRとＣＶＤ装置１より送られてきた、経時温度変化データＴn,i（ｔ）、経時ヒーター出力変化データＰh,i（ｔ）を時間データｔd、ｔe、ＣＶＤ装置態初期データ、たとえば初期温度、炉内ウェハ枚数、成膜ガス分圧、成膜ガス種といったデータと、ＣＩＭ３の算出した相関係数Ａmin、τmaxとをプロセスデータとして、外部記憶装置に保存する。同時に、ＣＩＭ３の持っている成膜ガス分圧別同一装置成膜回数Ｎ（ｐ）に１を加えて外部記憶装置５に記憶しておき、成膜ガス分圧別同一装置成膜回数Ｎ（ｐ）が、２の倍数になるたびごとに、基準成膜膜厚、活性化エネルギ算出機能を動作させる（ステップＳ３−２９，３０，３１）。
【００６９】
ステップＳ３−３０，３１に使用されているパラメータは、ＣＩＭ３が、膜厚測定機により得られた膜厚情報と、ＣＶＤ装置１から送られてきた情報とに基づいて、膜厚を演算するために使用する変数群である。
【００７０】
基準成膜膜厚、基準活性化エネルギ算出機能は、温度の逆数と、成膜速度の対数が比例することを利用し、同一ガス分圧条件において、２組のプロセスデータを利用して、基準成膜速度Ｇo,i（ｐ）、活性化エネルギＥa,iの算出を行う。そして、算出されたデータとＣＩＭ３が持っている基準データの差を成膜ガス分圧別同一装置成膜回数Ｎ（ｐ）で除した値を、基準データに反映させる。基準データの反映は以下の式を用いて行われる。
【００７１】
【数６】
【００７２】
【数７】
Ｎ（ｐ）：成膜ガス分圧別同一装置成膜回数
成膜終了時、Ａmin,i＜ａｌｐｈａであった場合は、Ｇtable,i（ｔ）のテーブルに成膜プロセスデータに応じた点を加える。
【００７３】
以上終了次第、ＣＩＭ３は待機状態となり、次回の成膜開始に備える。
【００７４】
なお、本発明は、上記実施形態に限定されるものではない。たとえば、上記実施形態では、ＣＶＤ装置が単数の場合について説明したが、以上の半導体製造システムは、ＣＶＤ装置が複数の場合においても実施可能である。さらに、ＬＰ−ＣＶＤ装置以外の他のタイプのＣＶＤ装置にも適用可能であり、さらにまたＣＶＤ装置以外の成膜装置にも適用可能である。
【００７５】
また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００７６】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００７７】
【発明の効果】
以上詳説したように本発明によれば、成膜に要するプロセス時間の短縮化を図れる半導体製造システムおよび半導体装置の製造方法を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体製造システムの概略構成を示す図
【図２】ＣＶＤ装置の処理の流れを示すフローチャート
【図３】ＣＶＤ装置の処理の流れを示すフローチャート
【図４】ＣＶＤ装置の処理の流れを示すフローチャート
【図５】ＣＩＭの処理の流れを示すフローチャート
【図６】ＣＩＭの処理の流れを示すフローチャート
【図７】膜厚測定機の処理の流れを示すフローチャート
【図８】装置間で授受されるデータおよび受け渡されるウェハを示す図
【図９】装置間におけるデータおよびウェハの流れを示す図
【図１０】相関係数を説明するための図
【符号の説明】
１…ＣＶＤ装置
２…温度制御装置
３…ＣＩＭ
４…記録媒体
５…終了時間決定部
【発明の属する技術分野】
本発明は、成膜装置を含む半導体製造システムおよび半導体装置の製造方法に関する。
【０００２】
【従来の技術】
成膜装置の一つとして、ＬＰ−ＣＶＤ装置が知られている。ＬＰ−ＣＶＤ装置を用い、所望の膜厚を有する膜を成膜する方法として、あらかじめ成膜速度を調べておき、その成膜速度より成膜時間を算出し、そして、その成膜時間だけ反応ガス（原料ガス）を導入する方法が知られている。
【０００３】
完全な反応律速のもとでは、成膜速度の対数は温度の逆数に比例するため、成膜時間は計算機により自動的に求めることができる。しかし、完全な反応律速の実現は困難であるため、通常、成膜終了時間の判断や算出は人手によって事前に行われている。
【０００４】
上記の判断や算出の簡易化を図り、成膜速度の時間変動を極力抑えるために、成膜速度が一定な状態、すなわちウェハの温度が安定した状態で成膜を行っている。そのため、ウェハを所定の温度まで昇温した後、２０分〜４０分程度の温度安定待ち時間が必要となり、プロセス時間がかかるという問題があった。
【０００５】
また、見かけ上のウェハの温度は、通常、石英管に差し込まれた熱電対によって測定されている。熱電対は炉内の温度制御にも用いられており、熱電対により測定される電圧を、ヒーターにフィードバックすることで、炉内温度制御を行っている。
【０００６】
しかし、プロセスごとで炉内ウェハの枚数や、ウェハの設置場所、そして炉の内部にガスを流すことで生成される物質の量が変動するため、石英管の光学的性質が変わってしまう。それにより熱電対が得る、輻射を主とする熱量が変動してしまい、熱電対の計測した見かけ上のウェハ温度とボート上にあるウェハの真の温度は異なってしまうのが常である。
【０００７】
また、通常のＬＰ−ＣＶＤ装置では、プロセス開始から成膜開始までにかかる時間は、前の成膜時の炉内残留物やポンプ性能、大気圧などで変動する。そのため、昇温開始までにかかる時間は各プロセスで異なっており、その時間のずれを加味した成膜過程の温度変化の推移をプロセス毎に比較する厳密な方法は用意されていない。そのため、温度変動過程を中心としたプロセス環境の違いを見ることは不可能であった。
【０００８】
【発明が解決しようとする課題】
上述の如く、従来のＬＰ−ＣＶＤ装置を用いた成膜方法は、ウェハの温度が安定した状態で成膜を行うため、温度安定待ち時間が必要となり、成膜に要するプロセス時間がかかるという問題があった。
【０００９】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、成膜に要するプロセス時間の短縮化を図れる半導体製造システムを提供することにある。
【００１０】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、上記目的を達成するために、本発明に係る半導体装置システムは、基板を収容し、該基板上に膜を成膜するところの成膜室と、前記基板を加熱する加熱手段とを含む成膜装置と、前記成膜室の内部および外部の少なくとも一方の温度を検出する温度検出手段と、該温度検出手段により検出された温度に基づいて、前記基板を所定の温度で加熱するように前記加熱手段を制御する制御手段本体とを含む温度制御手段と、前記加熱手段により前記基板を加熱した後、かつ前記温度検出手段により検出される温度が実質的に一定になる前に、前記膜の成膜終了時間を決定する終了時間決定手段であって、前記温度検出手段により検出された温度の情報を受け取った時間を、前記温度検出手段により前記温度が検出された時間に修正する修正手段を含む前記終了時間決定手段とを備えていることを特徴とする。成膜終了時間を決定するとは、成膜終了時間を予測することも含む。
【００１２】
このような構成であれば、終了時間決定手段により基板の温度が一定になる前に、成膜の終了時間を決定できるので、温度安定待ち時間が不要になり、成膜に要するプロセス時間の短縮化を図れるようになる。
【００１３】
上記目的は、以下の本発明に係る半導体装置の製造方法（１）〜（１２）によっても達成できる。
【００１４】
（１） 本発明に係る半導体装置の製造方法は、成膜装置の成膜室内に基板を収容する工程と、前記基板を加熱手段により加熱する工程と、前記成膜室の内部および外部の少なくとも一方の温度を温度検出手段により検出する工程と、該工程で検出された温度に基づいて、前記基板を所定の温度で加熱するように前記加熱手段を制御する工程とを有する半導体装置の製造方法であって、前記加熱手段により前記基板を加熱した後、かつ前記温度検出手段により検出される温度が実質的に一定になる前に、前記膜の成膜終了時間を決定する終了時間決定工程を有することを特徴とする半導体装置の製造方法。成膜終了時間を決定するとは、成膜終了時間を予測することも含む。
【００１５】
（２） 上記（１）において、終了時間決定工程は、ＣＩＭを用いて行われる。
【００１６】
（３） 上記（２）において、前記ＣＩＭは、前記成膜装置から送られてきた情報に基づいて、前記膜の膜厚を演算する工程を含む。
【００１７】
（４） 上記（３）において、前記膜の膜厚を測定する膜厚測定工程をさらに有し、かつ前記膜厚測定工程により得られた前記膜の膜厚情報と、前記成膜装置から送られてきた情報とに基づいて、前記膜の膜厚を演算するために使用する変数群を修正する処理を、前記ＣＩＭにより行う工程を有する。
【００１８】
（５） 上記（２）ないし（４）のいずれかにおいて、前記温度検出手段により検出された温度の情報を受け取った時間を、前記温度検出手段により前記温度が検出された時間に修正する処理は、前記ＣＩＭにより行われる。
【００１９】
（６） 上記（５）において、前記修正する処理は、前記温度検出手段により検出された温度の情報およびそれを受け取った時間とからなる前記ＣＩＭが有する温度経時データに基づいて、温度の相関係数を決定する相関係数決定工程を含むものである。
【００２０】
（７） 上記（６）において、相関係数決定工程は、前記相関係数の決定に、過去の基準温度経時データと、現在測定されている温度の温度経時データとの差を用いるものである。
【００２１】
（８） 上記（３）において、前記膜の膜厚を演算する工程は、前記相関係数を用いるものである。
【００２２】
（９） 上記（１）において、現在成膜している膜の膜厚または予想成膜終了時間を演算する演算処理を、前記ＣＩＭにより行う工程を有する。
【００２３】
（10） 上記（９）において、前記演算処理は、成膜速度の時間変化に対応するテーブルに基づいて、現在成膜している膜の膜厚または予想成膜終了時間を演算するものである。
【００２４】
（11） 上記（９）または（10）において、前記演算処理により演算された現在成膜している膜の膜厚が、前記膜の目標膜厚に達したとき、前記成膜装置に成膜処理の終了の指示を送る処理を、前記ＣＩＭにより行う工程を有する。
【００２５】
（12） 上記（11）において、前記成膜装置として、前記温度検出手段により検出された温度が所定の温度を上回ると、成膜処理を実行するものを使用するか、または前記ＣＩＭとして、前記温度検出手段により検出された温度が所定の温度を上回ると、前記成膜装置に成膜開始の指示を与えるものを使用する。
【００２６】
本発明の上記ならびにその他の目的と新規な特徴は、本明細書の記載および添付図面によって明らかになるであろう。
【００２７】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態（以下、実施形態という）を説明する。
【００２８】
図１は、本発明の一実施形態に係る半導体製造システムの概略構成を示す図である。
【００２９】
本実施形態の半導体製造システムは、大きく分けて、ＬＰ−ＣＶＤ装置（以下、単にＣＶＤ装置という。）１と、温度制御装置２と、コンピュータにより生産を制御するシステムであるＣＩＭ（Computer Integrated Manufacturing）３とから構成されている。
【００３０】
ＣＶＤ装置１は、ウェハを収容し、ウェハ上に膜を成膜するところの炉（成膜室）と、ウェハを加熱するヒーターとを含む。温度制御装置２は、炉の内部および外部の少なくとも一方の温度を検出する温度センサと、ウェハを所定の温度で加熱するようにヒーターを制御する制御部（制御手段本体）とを含む。ＣＩＭ３は、ＣＶＤ装置１からの情報を記録する記録媒体４と、ヒーターによりウェハを加熱した後、かつヒーターにより検出される温度が実質的に一定になる前に、上記膜の成膜終了時間を決定する終了時間決定部５とを含む、
図１では、ＣＶＤ装置１と温度制御装置２とは別々のものとして示されているが、ＣＶＤ装置１に温度制御装置２を内蔵させた、温度制御装置付きＣＶＤ装置を用いても良い。
【００３１】
ＣＶＤ装置１の炉内状態は、たとえばＭＦＣ（Mass Flow Controller）によって、炉内に導入するガスの量を制御することによって、変えることができるようになっている。また、終了時間決定部５は記録媒体４に記録された情報を読み出すことができるようになっている。
【００３２】
また、成膜時間の開始は、温度センサにより検出された温度が所定の温度（目標値）を上回ると、成膜処理を実行する手段を有するＣＶＤ装置１を使用するか、または温度センサにより検出された温度が所定の温度を上回ると、ＣＶＤ装置１に成膜開始の指示を与える手段を有するＣＩＭ３を使用することによって実現される。後者の場合、その手段（開始時間決定手段）を終了時間決定部５に組み込み、成膜開始・終了時間決定部としても良い。
【００３３】
さらに、成膜時間の開始は、プロセス時間が所定の時間（目標値）を上回ると、成膜処理を実行する手段を有するＣＶＤ装置１を使用するか、プロセス時間が所定の時間を上回ると、ＣＶＤ装置１に成膜開始の指示を与える手段を有するＣＩＭ３を使用することによって実現される。後者の場合、その手段（開始時間決定手段）を終了時間決定部５に組み込み、成膜開始・終了時間決定部としても良い。
【００３４】
このように構成された半導体製造システムによれば、ＣＩＭ３によりウェハの温度が一定になる前に、成膜開始・終了時間を決定できるので、温度安定待ち時間が不要になり、成膜に要するプロセス時間の短縮化を図れるようになる。
【００３５】
以下、本実施形態の半導体製造システムの詳細について説明する。
【００３６】
温度制御装置２は、炉の内外に、たとえば熱電対やパイロメータといった温度センサを有しており、その温度測定結果を信号の形で入手している。該温度測定結果と、目標温度に対応した温度設定値との差は、ＰＩＤ演算回路によりＰＩＤ演算され、ヒーターへの供給電力を決定するために使われる。
【００３７】
そして、決定された供給電力に対応した駆動信号が出力器に出力され、ヒーターへ給電する電力が求まる。上記出力器は温度制御装置２に接続され、温度制御装置２が出力する上記駆動信号に応じた電力をヒーターに給電する。
【００３８】
また、ＰＩＤ演算機能は、ＣＩＭ３の指示により、毎回プロセスの昇温中の温度安定を目標に制御を行うことを優先的に行うことができる、昇温温度安定機能を有する。
【００３９】
以下、ＣＶＤ装置１、ＣＩＭ３、膜厚測定機に関して、それらの装置が有している機能を説明する。
【００４０】
ＣＶＤ装置１は、ＣＩＭ３とリアルタイムで情報のやり取りを行うことができる対ＣＩＭ送信機能と、ＣＩＭ３に送るデータ(内・外部熱電対、パワーなど)の整理を行う、ＣＩＭ発信データ整理機能と、ＣＩＭ３より受け取ったデータに基づいて、昇温ステップから、成膜ステップへ移るように装置の状態を変化させるステップアップ機能と、ＣＩＭ３の指示により、最適な温度制御装置２へのデータ送信を実施することができる、最適温度送信機能と、ＣＩＭ３よりたとえば成膜開始時間、最適ＰＩＤ制御実施係数、成膜終了時間といった情報を入手するための対ＣＩＭ受信機能とを有している。また、ＣＩＭ３の計算により求められたウェハ上の膜厚が狙い膜厚と等しいと判断されたとき、ＣＩＭ３の指示により成膜を終了させる、自動成膜終了機構を有している。
【００４１】
ＣＩＭ３は、マイクロコンピュータ等からなる温度変化時間誤差修正機能と過去の情報(温度センサ、パワー、成膜膜厚など)を記憶しておくＲＡＭ等からなる外部記憶装置と、成膜中の温度変化が過去のものと比較してどれほど異なっているかの基準値を算出するための、相関係数決定機構と、相関係数が大きい場合に用いられる、過去の温度変化データから作成された成膜レートテーブルを使用した成膜終了時間算出機能とを有する。外部記憶装置と記録媒体４とは同じでも良いし、あるいは別々のものであっても良い。
【００４２】
また、ＣＩＭ３は、相関係数が小さい場合に用いられる、ある決まった膜厚決定法で、現在の仮の膜厚を計算する、現成膜厚決定機能と、決まった膜厚に達すると、成膜終了の指示をＣＶＤ装置１に連絡する、自動成膜終了機構と、成膜を開始する時期を決定する成膜時期開始決定機能と、過去の温度計測データ、成膜膜厚測定データ、パワー使用電力、炉内内部比熱に基づいて、基準成膜膜厚および活性化エネルギを算出する基準成膜膜厚・活性化エネルギ計測機構を備えている。
【００４３】
さらに、ＣＩＭ３は、相関係数が大きい場合に使われる基準データ使用法に用いられる成膜レートテーブルの作成機能と、ＣＶＤ装置１や表示装置（たとえばディスプレイ）等の外部に情報を送るための送信機能と、ＣＩＭ側がデータを受け取る受信機能とを有する。表示装置は、たとえば、オペレータに、現在行っているプロセスの温度と、ＣＶＤ装置１の環境により決定される温度に関するデータ（基準データ）との差を伝達する目的で使用される。
【００４４】
膜厚測定機は、膜厚測定機能と、測定した膜厚をＣＩＭ３に伝達するための対ＣＩＭ送信機能とを有している。
【００４５】
各装置（ＣＶＤ装置１、ＣＩＭ３、膜厚測定機）間の情報（データ）のやり取りは、ネットワークを使用しており、情報の授受を行えるようになっている。
【００４６】
以下、図２〜図７を用いて、処理の流れと、各機能の詳細について説明する。図２および図３はＣＶＤ装置１の処理の流れを示すフローチャート、図４、図５および図６はＣＩＭ３の処理の流れを示すフローチャート、図７は膜厚測定機の処理の流れを示すフローチャートをそれぞれ示している。
【００４７】
これらのフローチャートに関し、入力を示す菱形のボックスのステップ、たとえば図４のステップＳ３−２，３−３，３−５において、ＣＶＤ−Ａ、ＣＶＤ−Ｂ、ＣＶＤ−Ｃは同じＣＶＤ装置を示しており、またＣＶＤ−Ａ等からの矢印の向きはＣＶＤ装置からＣＩＭにデータが入力されていることを示している。すなわち、−Ａ、−Ｂ等の添え字は異なっていても同じ装置を示しており、矢印の向きは装置間におけるデータの流れの方向を示している。また、図８は装置間で授受されるデータおよび受け渡されるウェハを示す図、図９は装置間におけるデータおよびウェハの流れを示す図である。
【００４８】
上記フローチャートに使用されている変数は、表1において説明されるものである。
【００４９】
【表１】
各変数はＣＶＤ装置１において、ｔn、Ｔn,i(t)、Ｐh.i（ｔ）、Ｔa,i（ｔ）、ｔd、ｔp、Ｓstop、ｔe=0、Ｅnd1＝100000[step]、Ｅnd2＝100000[step]、Ｔd、Ｔa,i（ｔ）はポリシリコン膜の成膜に適した温度、ＣＩＭ３においては、ｔd、ｔn、Ｔn,i（ｔ）、Ｐh,i （ｔ）、τ、Ｉ、Ａτ ,i (I)、τmax 、Ａmin,i （ｔ）、Ｇn,i （ｔ）、ｔc 、ＴＨＫn,i（ｔ）、ｔp、Ｓstop、ＴＨＫR、ｔe＝０、Ｅnd2＝100000[step]、alpha＝1、ＴＨＫa,iは成膜したい膜厚[ｎｍ]、膜厚測定機においてはＴＨＫR ＝0を初期値として用いた。以上の値は過去の実験データより最適値が決定されている。
【００５１】
ＣＶＤ装置１が熱処理を実施する必要が生じた際、目標温度とＣＶＤ装置１に搭載されている温度センサの測定温度に差が生じ、その差をなくすべくヒーターの出力をあげるよう、温度制御装置２から信号が送られる（ステップＳ２−４）。同時に温度制御装置２は対ＣＩＭ送・受信機能を用いて、ＣＩＭ３へ内外の温度センサにより測定された温度の経時変化データＴn,i（ｔ）およびヒーター出力Ｐh,i（ｔ）の経時データを伝送する（ステップＳ２−５）。また、その際、ＰＩＤ制御はハンチングが生じず、時間に対して温度が一次的に変化する理想的な状態が実現されるよう、ヒーターに送る信号に修正を加える。
【００５２】
ＣＩＭ３は、温度制御装置２より送られてくる温度センサにより測定された温度の経時データＴn,i（ｔ）と外部記憶装置に記憶されている基準温度経時データＴo,i（ｔ）との比較、およびヒーターの出力の経時データＰh,i（ｔ）と基準ヒーターの出力経時データとの比較を行い、その時間誤差成分τを抽出する機能を持つ温度変化時間誤差修正機能を実行させ、測定されたデータの時間誤差を修正する（ステップＳ３−１〜１０）。
【００５３】
温度変化時間誤差修正機能は相関係数決定機能より計算された相関係数の最小値を求めるようにして、温度制御装置２からＣＩＭ３に送られてきたデータの時間誤差を求める。相関係数決定機能は次式よりＡi（ｔ）を決定する機能である（ステップＳ３−８）。相関係数Ａi（ｔ）は温度センサの数だけ繰り返して求められる。
【００５４】
【数１】
τ：時間修正成分
Ａi（ｔ）：相関係数
Ｔo,i（ｔ）：基準温度経時データ
Ｔn,i（ｔ）：測定された温度経時データ
ｉ：温度センサの位置
相関係数Ａi（ｔ）が最小値Ａmin,i（ｔ）をとる時間修正成分τを時間誤差τmaxとする（ステップＳ３−１０）。以後、温度制御装置２からＣＩＭ３に送られてくるデータは、τmaxだけ時間成分が修正されたデータとして扱われる（ステップＳ３−１１）。Ａmin,i（ｔ）は図１０に示されるよう測定された温度経時データＴn,i（ｔ）と基準温度経時データＴo,i（ｔ）とのずれの量を示した値である。
【００５５】
次に膜厚決定法決定機能により、膜厚決定法が決定される。Ａmin,i（ｔ）＞ａｌｐｈａの場合は、測定された温度経時データＴn,i（ｔ）が過去の基準温度経時データＴo,i（ｔ）と大きく異なっているため、過去の基準温度経時データＴo,i（ｔ）を用いずに膜厚を決定する膜厚算出法による膜厚決定法が、Ａmin,i（ｔ）≦ａｌｐｈａの場合は、過去の基準温度経時データＴo,i（ｔ）を元に、膜厚を決定する基準データ使用法による膜厚決定法がそれぞれ用いられる（ステップＳ３−１２〜２４）。本実施形態ではａｌｐｈａは１を用いている。
【００５６】
膜厚算出法は現成膜膜厚決定機能によって実現される。膜厚算出法の詳細は次の式によってあらわされる（ステップ３−１４，１６，１８，２２，２４）。
【００５７】
【数２】
【数３】
Ｇn,i（ｔ）：成膜速度
Ｅa,i：過去データより算出された基準活性化エネルギ
Ｇ0,i（ｐ）：過去データより算出された成膜ガス分圧によって変化する基準成膜速度
ｋ：ボルツマン定数
ｔd：成膜開始時間
（２）式（アレニウスの式）に温度制御装置２より測定されたＴn,i（ｔ）を代入することで、Ｇn,i（ｔ）が求まり、求まったＧn,i（ｔ）を（３）式に代入することで、現在の膜厚ＴＨＫn,i（ｔ）が求められる（ステップＳ３−１６）。
【００５９】
膜厚算出法により、現在の膜厚ＴＨＫn,i（ｔ）が計算され、その膜厚が狙い膜厚ＴＨＫa,i（ｔ）以上の膜厚になると、成膜終了指示機能により、成膜終了の指示がＣＶＤ装置１へ送られる（ステップＳ３−１０，２２）。ＣＶＤ装置１において同指示によりステップアップ機能が作動し、成膜ステップから次のステップへと状態が推移する（ステップＳ３−２４）。
【００６０】
基準データ使用法は次の式で表される（ステップＳ３−１３，１５，１７，１９，２０，２１，２３）。
【００６１】
【数４】
また同時に、次式により成膜終了時間を算出する。
【００６２】
【数５】
ｔp：予測成膜終了時間
基準データ使用法は、（５）式で求められた予測成膜終了時間ｔpをあらかじめＣＶＤ装置１に伝送しておくことが可能である。
【００６３】
ＣＶＤ装置１の自動成膜終了機能は、現在の時間ｔnが予測成膜終了時間ｔpに等しくなると、ＣＩＭ３からの成膜終了の指示がなくても、自動的に、成膜ステップを終了する機能を有している。
【００６４】
そのため、（３）式により現在の膜厚ＴＨＫn,i（ｔ）を決定し、現在の膜厚ＴＨＫn,i（ｔ）が狙い膜厚ＴＨＫa,iより大きくなった時点で成膜を終了する膜厚算出法に比べて、現在のウェハ上の膜厚を計算する時間や、ＣＶＤ装置１までの伝送遅延時間、装置搭載ガス供給バルブ閉止するときに生じる遅延時間を待たずに、成膜を終了することができ、その分、成膜された膜厚の誤差は少ないものになる。
【００６５】
（２）内で用いた式中の温度経時データＴn,i（ｔ）をヒーターの経時出力データＰh,i（ｔ）に変えても、機構上問題なく制御可能である。
【００６６】
以上のように、ＣＶＤ装置１およびＣＩＭ３は相関係数Ａi（ｔ）の大小により決定される二種類の方法で成膜ステップを終了させることができる。
【００６７】
実際に成膜処理が施されたウェハはその後、膜厚測定機によって、実際の成膜膜厚ＴＨＫRを測定される（ステップＳ４−１）。膜厚測定機は対ＣＩＭ送信機能により、ＣＩＭ３に成膜膜厚データＴＨＫRを送信する（ステップＳ４−２）。
【００６８】
ＣＩＭ３は、膜厚測定機より送られてきた成膜膜厚データＴＨＫRとＣＶＤ装置１より送られてきた、経時温度変化データＴn,i（ｔ）、経時ヒーター出力変化データＰh,i（ｔ）を時間データｔd、ｔe、ＣＶＤ装置態初期データ、たとえば初期温度、炉内ウェハ枚数、成膜ガス分圧、成膜ガス種といったデータと、ＣＩＭ３の算出した相関係数Ａmin、τmaxとをプロセスデータとして、外部記憶装置に保存する。同時に、ＣＩＭ３の持っている成膜ガス分圧別同一装置成膜回数Ｎ（ｐ）に１を加えて外部記憶装置５に記憶しておき、成膜ガス分圧別同一装置成膜回数Ｎ（ｐ）が、２の倍数になるたびごとに、基準成膜膜厚、活性化エネルギ算出機能を動作させる（ステップＳ３−２９，３０，３１）。
【００６９】
ステップＳ３−３０，３１に使用されているパラメータは、ＣＩＭ３が、膜厚測定機により得られた膜厚情報と、ＣＶＤ装置１から送られてきた情報とに基づいて、膜厚を演算するために使用する変数群である。
【００７０】
基準成膜膜厚、基準活性化エネルギ算出機能は、温度の逆数と、成膜速度の対数が比例することを利用し、同一ガス分圧条件において、２組のプロセスデータを利用して、基準成膜速度Ｇo,i（ｐ）、活性化エネルギＥa,iの算出を行う。そして、算出されたデータとＣＩＭ３が持っている基準データの差を成膜ガス分圧別同一装置成膜回数Ｎ（ｐ）で除した値を、基準データに反映させる。基準データの反映は以下の式を用いて行われる。
【００７１】
【数６】
【数７】
成膜終了時、Ａmin,i＜ａｌｐｈａであった場合は、Ｇtable,i（ｔ）のテーブルに成膜プロセスデータに応じた点を加える。
【００７３】
以上終了次第、ＣＩＭ３は待機状態となり、次回の成膜開始に備える。
【００７４】
なお、本発明は、上記実施形態に限定されるものではない。たとえば、上記実施形態では、ＣＶＤ装置が単数の場合について説明したが、以上の半導体製造システムは、ＣＶＤ装置が複数の場合においても実施可能である。さらに、ＬＰ−ＣＶＤ装置以外の他のタイプのＣＶＤ装置にも適用可能であり、さらにまたＣＶＤ装置以外の成膜装置にも適用可能である。
【００７５】
また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題を解決できる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００７６】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【００７７】
【発明の効果】
以上詳説したように本発明によれば、成膜に要するプロセス時間の短縮化を図れる半導体製造システムおよび半導体装置の製造方法を実現できるようになる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体製造システムの概略構成を示す図
【図２】ＣＶＤ装置の処理の流れを示すフローチャート
【図３】ＣＶＤ装置の処理の流れを示すフローチャート
【図４】ＣＶＤ装置の処理の流れを示すフローチャート
【図５】ＣＩＭの処理の流れを示すフローチャート
【図６】ＣＩＭの処理の流れを示すフローチャート
【図７】膜厚測定機の処理の流れを示すフローチャート
【図８】装置間で授受されるデータおよび受け渡されるウェハを示す図
【図９】装置間におけるデータおよびウェハの流れを示す図
【図１０】相関係数を説明するための図
【符号の説明】
１…ＣＶＤ装置
２…温度制御装置
３…ＣＩＭ
４…記録媒体
５…終了時間決定部
Claims (13)
- 基板を収容し、該基板上に膜を成膜するところの成膜室と、前記基板を加熱する加熱手段とを含む成膜装置と、
前記成膜室の内部および外部の少なくとも一方の温度を検出する温度検出手段と、該温度検出手段により検出された温度に基づいて、前記基板を所定の温度で加熱するように前記加熱手段を制御する制御手段本体とを含む温度制御手段と、
前記加熱手段により前記基板を加熱した後、かつ前記温度検出手段により検出される温度が実質的に一定になる前に、前記膜の成膜終了時間を決定する終了時間決定手段であって、前記温度検出手段により検出された温度の情報を受け取った時間を、前記温度検出手段により前記温度が検出された時間に修正する修正手段を含む前記終了時間決定手段と
を具備してなることを特徴とする半導体製造システム。 - 前記終了時間決定手段は、ＣＩＭを用いたものであることを特徴とする請求項１に記載の半導体製造システム。
- 前記ＣＩＭは、前記成膜装置から送られてきた情報に基づいて、前記膜の膜厚を演算する手段を含むことを特徴とする請求項２に記載の半導体製造システム。
- 前記膜の膜厚を測定する膜厚測定手段をさらに備え、前記ＣＩＭは、前記膜厚測定手段により得られた前記膜の膜厚情報と、前記成膜装置から送られてきた情報とに基づいて、前記膜の膜厚を演算するために使用する変数群を修正する手段を含むことを特徴とする請求項３に記載の半導体製造システム。
- 前記修正手段は、前記ＣＩＭに含まれるものであることを特徴とする請求項２ないし４のいずれか１項に記載の半導体製造システム。
- 前記修正手段は、前記温度検出手段により検出された温度の情報およびそれを受け取った時間とからなる、前記ＣＩＭが有する温度経時データに基づいて、温度の相関係数を決定する相関係数決定手段を含むものであることを特徴とする請求項５に記載の半導体製造システム。
- 相関係数決定手段は、前記相関係数の決定に、過去の基準温度経時データと、現在測定されている温度の温度経時データとの差を用いるものであることを特徴する請求項６に記載の半導体製造システム。
- 前記膜の膜厚を演算する手段は、前記相関係数を用いるものであることを特徴とする請求項６または７に記載の半導体製造システム。
- 前記ＣＩＭは、現在成膜している膜の膜厚または予想成膜終了時間を演算する演算手段を含むことを特徴とする請求項３に記載の半導体製造システム。
- 前記演算手段は、成膜速度の時間変化に対応するテーブルに基づいて、現在成膜している膜の膜厚または予想成膜終了時間を演算するものであることを特徴とする請求項９に記載の半導体製造システム。
- 前記ＣＩＭは、前記演算手段により演算された現在成膜している膜の膜厚が、前記膜の目標膜厚に達したとき、前記成膜装置に成膜処理の終了の指示を送る手段を含むことを特徴とする請求項９または１０に記載の半導体製造システム。
- 前記成膜装置は、前記温度検出手段により検出された温度が所定の温度を上回ると、成膜処理を実行する手段を備えたもの、または前記ＣＩＭは、前記温度検出手段により検出された温度が所定の温度を上回ると、前記成膜装置に成膜開始の指示を与える手段を備えたものであることを特徴とする請求項１１に記載の半導体製造システム。
- 成膜装置の成膜室内に基板を収容する工程と、
前記基板を加熱手段により加熱する工程と、前記成膜室の内部および外部の少なくとも一方の温度を温度検出手段により検出する工程と、
該工程で検出された温度に基づいて、前記基板を所定の温度で加熱するように前記加熱手段を制御する工程と
を有する半導体装置の製造方法であって、
前記加熱手段により前記基板を加熱した後、かつ前記温度検出手段により検出される温度が実質的に一定になる前に、前記膜の成膜終了時間を決定する終了時間決定工程であっ て、前記温度検出手段により検出された温度の情報を受け取った時間を、前記温度検出手段により前記温度が検出された時間に修正する処理を含む前記終了時間決定工程を有することを特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001265013A JP3836696B2 (ja) | 2001-08-31 | 2001-08-31 | 半導体製造システムおよび半導体装置の製造方法 |
| TW091119673A TWI223320B (en) | 2001-08-31 | 2002-08-29 | Semiconductor manufacturing system |
| CNA2005100999562A CN1740387A (zh) | 2001-08-31 | 2002-08-30 | 半导体器件的制造方法 |
| KR10-2002-0051819A KR100486430B1 (ko) | 2001-08-31 | 2002-08-30 | 반도체 제조 시스템 |
| CNB021547580A CN1228813C (zh) | 2001-08-31 | 2002-08-30 | 半导体制造系统 |
| US10/231,073 US20030061989A1 (en) | 2001-08-31 | 2002-08-30 | Semiconductor manufacturing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001265013A JP3836696B2 (ja) | 2001-08-31 | 2001-08-31 | 半導体製造システムおよび半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003077837A JP2003077837A (ja) | 2003-03-14 |
| JP3836696B2 true JP3836696B2 (ja) | 2006-10-25 |
Family
ID=19091538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001265013A Expired - Fee Related JP3836696B2 (ja) | 2001-08-31 | 2001-08-31 | 半導体製造システムおよび半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20030061989A1 (ja) |
| JP (1) | JP3836696B2 (ja) |
| KR (1) | KR100486430B1 (ja) |
| CN (2) | CN1740387A (ja) |
| TW (1) | TWI223320B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003074468A (ja) * | 2001-08-31 | 2003-03-12 | Toshiba Corp | 真空排気システム及びその監視・制御方法 |
| JP4712343B2 (ja) * | 2003-10-30 | 2011-06-29 | 東京エレクトロン株式会社 | 熱処理装置、熱処理方法、プログラム及び記録媒体 |
| JP4622594B2 (ja) * | 2005-03-11 | 2011-02-02 | オムロン株式会社 | 反応制御装置 |
| JP2006339242A (ja) * | 2005-05-31 | 2006-12-14 | Toshiba Corp | 半導体装置の製造方法 |
| JP5023505B2 (ja) * | 2006-02-09 | 2012-09-12 | 東京エレクトロン株式会社 | 成膜方法、プラズマ成膜装置及び記憶媒体 |
| US9869021B2 (en) | 2010-05-25 | 2018-01-16 | Aventa Technologies, Inc. | Showerhead apparatus for a linear batch chemical vapor deposition system |
| US9169562B2 (en) | 2010-05-25 | 2015-10-27 | Singulus Mocvd Gmbh I. Gr. | Parallel batch chemical vapor deposition system |
| US8986451B2 (en) * | 2010-05-25 | 2015-03-24 | Singulus Mocvd Gmbh I. Gr. | Linear batch chemical vapor deposition system |
| CN102965644A (zh) * | 2011-08-30 | 2013-03-13 | 力铼光电科技(扬州)有限公司 | 膜厚控制方法及装置 |
| US11957635B2 (en) | 2015-06-20 | 2024-04-16 | Therabody, Inc. | Percussive therapy device with variable amplitude |
| US11890253B2 (en) | 2018-12-26 | 2024-02-06 | Therabody, Inc. | Percussive therapy device with interchangeable modules |
| US11813221B2 (en) | 2019-05-07 | 2023-11-14 | Therabody, Inc. | Portable percussive massage device |
| US11840757B2 (en) * | 2020-07-08 | 2023-12-12 | Tdk Corporation | Film deposition system, factory system, and method of depositing film on wafer |
| JP7452458B2 (ja) * | 2021-02-16 | 2024-03-19 | 株式会社デンソー | 半導体装置の製造装置 |
| US11857481B2 (en) | 2022-02-28 | 2024-01-02 | Therabody, Inc. | System for electrical connection of massage attachment to percussive therapy device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4236946A (en) * | 1978-03-13 | 1980-12-02 | International Business Machines Corporation | Amorphous magnetic thin films with highly stable easy axis |
| US5060595A (en) * | 1988-04-12 | 1991-10-29 | Ziv Alan R | Via filling by selective laser chemical vapor deposition |
| US5159564A (en) * | 1988-12-22 | 1992-10-27 | North Carolina State University | Thermal memory cell and thermal system evaluation |
| JPH0322529A (ja) * | 1989-06-20 | 1991-01-30 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2750935B2 (ja) * | 1990-03-20 | 1998-05-18 | 富士通株式会社 | 分子線制御方法及び分子線結晶成長装置 |
| US5330610A (en) * | 1993-05-28 | 1994-07-19 | Martin Marietta Energy Systems, Inc. | Method of digital epilaxy by externally controlled closed-loop feedback |
| JPH07201750A (ja) * | 1993-12-28 | 1995-08-04 | Casio Comput Co Ltd | 薄膜形成方法 |
| US5517594A (en) * | 1994-10-17 | 1996-05-14 | Relman, Inc. | Thermal reactor optimization |
| US6019848A (en) * | 1996-11-13 | 2000-02-01 | Applied Materials, Inc. | Lid assembly for high temperature processing chamber |
| US5858464A (en) * | 1997-02-13 | 1999-01-12 | Applied Materials, Inc. | Methods and apparatus for minimizing excess aluminum accumulation in CVD chambers |
| US6116779A (en) * | 1997-03-10 | 2000-09-12 | Johnson; Shane R. | Method for determining the temperature of semiconductor substrates from bandgap spectra |
| JP3256204B2 (ja) * | 1999-09-22 | 2002-02-12 | 大日本スクリーン製造株式会社 | 基板用熱処理炉 |
| JP4546623B2 (ja) * | 2000-07-25 | 2010-09-15 | 東京エレクトロン株式会社 | 熱処理装置の制御条件決定方法 |
-
2001
- 2001-08-31 JP JP2001265013A patent/JP3836696B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-29 TW TW091119673A patent/TWI223320B/zh not_active IP Right Cessation
- 2002-08-30 KR KR10-2002-0051819A patent/KR100486430B1/ko not_active IP Right Cessation
- 2002-08-30 CN CNA2005100999562A patent/CN1740387A/zh active Pending
- 2002-08-30 CN CNB021547580A patent/CN1228813C/zh not_active Expired - Fee Related
- 2002-08-30 US US10/231,073 patent/US20030061989A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1228813C (zh) | 2005-11-23 |
| KR20030019234A (ko) | 2003-03-06 |
| KR100486430B1 (ko) | 2005-04-29 |
| US20030061989A1 (en) | 2003-04-03 |
| CN1740387A (zh) | 2006-03-01 |
| TWI223320B (en) | 2004-11-01 |
| JP2003077837A (ja) | 2003-03-14 |
| CN1438676A (zh) | 2003-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3836696B2 (ja) | 半導体製造システムおよび半導体装置の製造方法 | |
| JP4357715B2 (ja) | 熱処理装置の温度校正方法 | |
| US6596973B1 (en) | Pyrometer calibrated wafer temperature estimator | |
| JP5788355B2 (ja) | 熱処理システム、熱処理方法、及び、プログラム | |
| JP4285759B2 (ja) | 基板処理装置及び基板処理方法 | |
| JP2002091574A (ja) | バッチ式熱処理装置及びその制御方法 | |
| US20060217830A1 (en) | Semiconductor manufacturing apparatus and semiconductor device manufacturing method | |
| JP5049303B2 (ja) | 熱処理装置、熱処理装置の温度調整方法、及び、プログラム | |
| JP2001077041A (ja) | 熱処理装置の温度校正方法 | |
| US6780795B2 (en) | Heat treatment apparatus for preventing an initial temperature drop when consecutively processing a plurality of objects | |
| JP5049302B2 (ja) | 熱処理装置、熱処理装置の温度調整方法、及び、プログラム | |
| JP6353802B2 (ja) | 処理システム、処理方法、及び、プログラム | |
| US6462313B1 (en) | Method and apparatus to control temperature in an RTP system | |
| JP2002297244A (ja) | 反応室の圧力制御方法および装置 | |
| JP4455856B2 (ja) | 半導体製造システムおよび半導体製造方法 | |
| JP4802019B2 (ja) | 基板処理装置の温度制御方法、基板処理装置および基板処理システム | |
| JPH07283158A (ja) | 熱処理装置およびその温度制御方法 | |
| JPH05267200A (ja) | 半導体熱処理装置 | |
| JP2006155169A (ja) | 温度制御方法、温度調節器および熱処理システム | |
| JP6335128B2 (ja) | 熱処理システム、熱処理方法、及び、プログラム | |
| JP3934020B2 (ja) | 半導体製造システムおよび半導体製造方法 | |
| JP4463633B2 (ja) | 基板処理装置及び基板の製造方法 | |
| JPH097965A (ja) | 半導体製造装置の温度制御装置 | |
| JP2004119668A (ja) | 基板処理装置、半導体装置の製造方法 | |
| JP4875291B2 (ja) | 基板処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |