CN113745103A - 等离子体处理方法和等离子体处理装置 - Google Patents

等离子体处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN113745103A
CN113745103A CN202110533635.8A CN202110533635A CN113745103A CN 113745103 A CN113745103 A CN 113745103A CN 202110533635 A CN202110533635 A CN 202110533635A CN 113745103 A CN113745103 A CN 113745103A
Authority
CN
China
Prior art keywords
plasma
state
film
processing
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110533635.8A
Other languages
English (en)
Inventor
笹川大成
熊仓翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN113745103A publication Critical patent/CN113745103A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种使利用等离子体的成膜处理的性能稳定的技术。等离子体处理方法包括工序a)、工序b)和工序c)。在工序a)中，将具有凹部的基片提供到处理容器内。在工序b)中，在处理容器内生成等离子体，在凹部上形成膜。在工序c)中，监控在工序b)中生成的等离子体的状态。基于监控到的等离子体的状态，决定工序b)是否要再次执行和再次执行时的处理条件。

Description

等离子体处理方法和等离子体处理装置
技术领域
本发明涉及等离子体处理方法和等离子体处理装置。
背景技术
伴随半导体装置的集成不仅在水平方向而且在垂直方向上发展，在半导体装置的制造过程中形成的图案的宽高比(aspect ratio)变大。例如，在3D NAND的制造中，在贯通多个金属配线层的方向上形成沟道孔(channel hole)。在形成64层存储单元的情况下，沟道孔的宽高比为45。
为了高精度地形成高宽高比的图案，提出了各种各样的方法。例如，提出了通过对形成于半导体基片的电介质材料的开口反复执行蚀刻和成膜，来抑制横向上的蚀刻的方法(专利文献1)。另外，提出了将蚀刻和成膜组合来形成用于防止对电介质层的横向上的蚀刻的保护膜的方法(专利文献2)。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2016/0343580号说明书
专利文献2：美国专利申请公开第2018/0174858号说明书
发明内容
发明要解决的课题
本发明提供过一种能够使利用等离子体的成膜处理的性能稳定的技术。
用于解决课题的方法
本发明的一个方式的、等离子体处理装置实施的等离子体处理方法包括工序a)、工序b)和工序c)。在工序a)中，将具有凹部的基片提供到处理容器内。在工序b)中，在处理容器内生成等离子体，在凹部上形成膜。在工序c)中，监控在工序b)中生成的等离子体的状态。基于监控到的等离子体的状态，决定工序b)是否要再次执行和再次执行时的处理条件。
发明的效果
根据本发明，能够使利用等离子体的成膜处理的性能稳定。
附图说明
图1是表示一个实施方式的等离子体处理系统的结构的一例的图。
图2是表示一个实施方式的等离子体处理装置的结构的一例的图。
图3是表示一个实施方式的等离子体处理的大致的流程的流程图。
图4是用于说明亚共形(subconformal)原子层沉积(Atomic Layer Deposition：ALD)的流程的一例的图。
图5是用于说明亚共形ALD的流程的另一例的图。
图6是进一步用于说明一个实施方式的等离子体处理的流程图。
图7是用于说明一个实施方式的监控处理和判断处理的流程图。
图8是用于说明一个实施方式的监控处理中得到的监控结果的图。
图9A是用于说明一个实施方式的监控处理中检测物理量的方法例2的图。
图9B是表示将通过图9A的方法例2得到的图像数值化的例的图。
图10是表示基于图9A和图9B的方法例2的监控处理的流程的例的流程图。
图11是表示一个实施方式的等离子体处理中存储于存储部的信息的一例的图。
附图标记说明
1 等离子体处理装置
10 处理容器
15 气体供给源
20 载置台
25 气体喷头
32 第2高频电源
34 第1高频电源
100 控制部
103 聚焦环
106 静电卡盘
108 光传感器
108a 第1传感器
108b 第2传感器
1000 等离子体处理系统
OC 观察装置
EL1 蚀刻对象膜
F 膜
MA 掩模
OP 开口
P 前体
R 反应气体
W 晶片
具体实施方式
以下，基于附图，对所公开的实施方式进行详细说明。此外，本实施方式不限于此。另外，各实施方式能够在不使处理内容矛盾的范围内适当组合。此外，在各附图中对相同或相当的部分标注相同的附图标记。
此外，在以下的说明中，“图案”是指形成于基片上的所有形状。图案例如是指孔(hole)、沟(trench)、线宽和线距(line and space)等、形成于基片上的多个形状整体。另外，“凹部”是指形成在基片上的图案中的、在基片的厚度方向上凹陷的形状的部分。另外，凹部具有作为凹陷的形状的内周面的“侧壁”、作为凹陷的形状的底部部分的“底部”、作为与侧壁连续的侧壁附近的基片表面的“顶部”。另外，将由顶部包围的空间称为“开口”。此外，“开口”这一词汇是指由凹部的底部和侧壁包围的空间整体或者空间的任意位置。
已知在形成HARC(High Aspect Ratio Contact)等、宽高比高的深孔时容易产生形状异常。例如已知被称为弓形(bowing)的形状异常。弓形是指在纵向上形成开口时开口的内周面在横向上桶状鼓起的形状异常。在本实施方式中，为了抑制弓形那样的形状异常的产生而在开口侧壁形成膜。作为成膜方法例如具有原子层沉积(Atomic LayerDeposition：ALD)、等离子体強化ALD(Plasma-enhanced ALD：PEALD)、化学气相沉积(Chemical Vapor Deposition：CVD)、等离子体强化CVD(Plasma-en hanced CVD：PECVD)、等离子体环状化学气相沉积法(PECCVD)等。
(实施方式的等离子体处理系统的结构例)
图1是表示实施方式的等离子体处理的实施中能够使用的等离子体处理系统的一例的图。
图1所示的等离子体处理系统1000包括：控制部Cnt、台1122a、台1122b、台1122c、台1122d、收纳容器1124a、收纳容器1124b、收纳容器1124c、收纳容器1124d、加载器组件(loader module)LM、加载锁定室(load lock chamber)LL1、加载锁定室LL2、移送室(transfer chamber)1121、等离子体处理装置1010。等离子体处理装置1010例如可以为图2所示的等离子体处理装置1。
控制部Cnt是包括处理器、存储部、输入装置、显示装置等的计算机，控制等离子体处理系统1000的后述的各部。控制部Cnt与输送机械臂Rb1、输送机械臂Rb2、观察装置OC、等离子体处理装置1010等连接。控制部Cnt可以兼有图2所示的等离子体处理装置1的控制部100。
控制部Cnt按照用于控制等离子体处理系统1000的各部的计算机程序(基于输入的方案的程序)动作，发出控制信号。通过来自控制部Cnt的控制信号，控制等离子体处理系统1000的各部、例如输送机械臂Rb1、Rb2、观察装置OC和等离子体处理装置1010的各部。在等离子体处理装置1010中，通过来自控制部Cnt的控制信号，能够控制从气体供给源15供给的气体的选择和流量、排气装置65的排气、来自高频电源32、34的电力供给、制冷剂流量和制冷剂温度。此外，上述第1、第2实施方式的基片处理方法的各工序能够通过控制部Cnt的控制使等离子体处理系统1000的各部动作而执行。控制部Cnt的存储部可读取地保存用于执行实施方式的等离子体处理方法的计算机程序和执行所使用的各种数据。
台1122a～1122d沿加载器组件LM的一边缘排列。在台1122a～1122d各自之上各自配置收纳容器1124a～1124d。在收纳容器1124a～1124d内收纳晶片W。
在加载器组件LM内设置有输送机械臂Rb1。输送机械臂Rb1取出收纳在收纳容器1124a～1124d的任一者的晶片W，将晶片W输送到加载锁定室LL1或者LL2。
加载锁定室LL1和LL2沿着加载器组件LM的另一边缘设置，与加载器组件LM连接。加载锁定室LL1和LL2构成预备减压室。加载锁定室LL1和LL2与移送室1121各自连接。
移送室1121是能够减压的腔室，在移送室1121内设置有输送机械臂Rb2。移送室1121与等离子体处理装置1010连接。输送机械臂Rb2从加载锁定室LL1或加载锁定室LL2取出晶片W，将该晶片W输送到等离子体处理装置1010。
等离子体处理系统1000具有观察装置OC。观察装置OC能够设置在等离子体处理系统1000内的任意的场所。在一例中，观察装置OC设置在与加载器组件LM相邻的观察组件OM内。晶片W能够通过输送机械臂Rb1和输送机械臂Rb2在观察组件OM与等离子体处理装置1010之间移动。通过输送机械臂Rb1将晶片W收纳在观察组件OM内，在进行观察组件OM内中晶片W的定位后，观察装置OC测量晶片W的掩模等的图案的槽宽，将测量结果发送给控制部Cnt。在观察装置OC中，能够测量形成在晶片W表面的多个区域的掩模等的图案的槽宽。观察装置OC的测量结果例如作为后述的实施方式中的“检测结果”(参照图11)使用。作为观察装置OC例如能够使用光学观察装置、重量计、超声波显微镜等。
(实施方式的等离子体处理装置的结构例)
参照图2说明本发明的一个实施方式的等离子体处理装置1。图2用纵截面表示本实施方式的等离子体处理装置1的结构的一例。本实施方式的等离子体处理装置1是在处理容器10内将载置台20和气体喷头25相对配置的平行平板型的等离子体处理装置(电容耦合型等离子体处理装置)。载置台20具有保持半导体基片(以下简称为“晶片W”)发挥作用的功能并且作为下部电极发挥作用。气体喷头25具有将气体向处理容器10内呈喷淋状供给的作用并且作为上部电极发挥作用。
处理容器10例如由表面进行了耐酸铝处理(阳极氧化处理)的铝构成，呈圆筒形。处理容器10电接地。载置台20设置在处理容器10的底部，载置晶片W。晶片W是作为等离子体处理的对象的基片的一例。
载置台20例如由铝(Al)、钛(Ti)、碳化硅(SiC)等形成。在载置台20的上表面设置有用于对基片进行静电吸附的静电卡盘106。静电卡盘106是在绝缘体106b之间夹着卡盘电极106a的构造。
卡盘电极106a与直流电压源112连接，从直流电压源112对卡盘电极106a供给直流电流。由此，通过库仑力将晶片W吸附在静电卡盘106。
在静电卡盘106以包围晶片W的周缘部的方式载置有圆环状的聚焦环103。聚焦环103由导电性部件例如硅构成，在处理容器10的内部使等离子体向晶片W的表面收敛，提高蚀刻的效率。
载置台20由支承体104支承。在支承体104的内部形成制冷剂流路104a。制冷剂流路104a与制冷剂入口配管104b和制冷剂出口配管104c连接。从冷却器107输出的例如冷却水、盐水等的冷却介质，在制冷剂入口配管104b、制冷剂流路104a和制冷剂出口配管104c循环。由此，载置台20和静电卡盘106被冷却。
传热气体供给源85将氦气(He)、氩气(Ar)等传热气体通过气体供给线路130供给到静电卡盘106上的晶片W的背面。根据该结构，静电卡盘106由在制冷剂流路104a中循环的冷却介质和对晶片W的背面供给的传热气体进行温度控制。其结果是，能够将基片控制为规定的温度。
第1高频电源34经由匹配器35与气体喷头25电连接。第1高频电源34例如将60MHz的等离子体激励用的高频电力HF施加到载置台20。此外，在本实施方式中，高频电力HF施加到气体喷头25，但是也可以施加到载置台20。第2高频电源32经由匹配器33与载置台20电连接。第2高频电源32例如将13.56MHz的偏置用的高频电力LF施加到载置台20。
匹配器35使负载阻抗与第1高频电源34的内部(或者输出)阻抗匹配。匹配器33使负载阻抗与第2高频电源32的内部(或者输出)阻抗匹配。匹配器35和匹配器33在处理容器10内生成等离子体时发挥作用，使得第1高频电源34和第2高频电源32的内部阻抗和负载阻抗在外观上一致。
气体喷头25具有：具有多个气体供给孔55的顶面电极板41；和可拆装地悬吊顶面电极板41的散热板42。气体喷头25安装成隔着覆盖其周缘部的屏蔽环40封闭处理容器10的顶面部的开口。在气体喷头25形成导入气体的气体导入口45。在气体喷头25的内部设置有从气体导入口45分支的中心侧的扩散室50a和边缘侧的扩散室50b。从气体供给源15输出的气体经由气体导入口45供给到扩散室50a、50b，在各自的扩散室50a、50b中扩散从多个气体供给孔55向载置台20导入。
在处理容器10的底面形成排气口60，通过与排气口60连接的排气装置65将处理容器10内排气。由此，能够将处理容器10内维持为规定的真空度。在处理容器10的侧壁设置有闸阀G。通过闸阀G的开闭从处理容器10进行晶片W的送入和送出。
在等离子体处理装置1安装有能够透过石英窗109测量处理容器10内的等离子体中的各波长的光的强度的光传感器108。光传感器108包括第1传感器108a和第2传感器108b。第1传感器108a检测在处理容器10内生成的等离子体的状态。第1传感器108a的检测结果在后述的监控处理和判断处理中使用。另外，第2传感器108b检测载置在载置台20上的晶片W表面的图案形状。第2传感器108b的检测结果在后述的第1～第3检测处理中使用。
在等离子体处理装置1设置有控制装置整体的动作的控制部100。控制部100经由CPU(Central Processing Unit)105、ROM(Read Only Memory)110和RAM(Random AccessMemory)115。CPU105按照收纳在上述的存储区域的各种方案，执行后述的成膜处理、监控处理、判断处理、蚀刻处理和第1～第3检测处理等的所期望的处理。在方案中记载有作为装置针对处理条件的控制信息的处理时间、压力(气体的排气)、高频电力、电压、各种气体流量、处理容器10内温度(上部电极温度、处理容器的侧壁温度、静电卡盘温度等)、冷却器107的温度等。此外，表示上述的程序和处理条件的方案可以存储在硬盘、半导体存储器。另外，方案可以在收纳于CD-ROM、DVD等的可移动的计算机可读存储介质的状态下安装在存储区域的规定位置。
控制部100执行使第1传感器108a监控处理容器10内的等离子体的状态的监控处理(后述)。另外，控制部100执行基于第1传感器108a的检测结果决定成膜处理是否要再次执行并决定再次执行时的处理条件的判断处理(后述)。另外，控制部100基于第2传感器108b的检测结果检测晶片W的图案形状进行第1～第3检测处理(后述)。
在等离子体处理时，控制闸阀G的开闭，将晶片W送入到处理容器10，载置于载置台20。从直流电压源112对卡盘电极106a供给直流电流，由此，通过库仑力将晶片W吸附在静电卡盘106并保持。
接着，将等离子体处理用的气体、等离子体激励用的高频电力HF和偏置用的高频电力LF供给到处理容器10内，生成等离子体。利用生成的等离子体对晶片W实施等离子体处理(例如成膜、蚀刻)。
在等离子体处理后，从直流电压源112对卡盘电极106a施加与晶片W的吸附时正负相反的直流电压HV除去晶片W的电荷，使晶片W从静电卡盘106剥离。能够控制闸阀G的开闭，将晶片W从处理容器10送出。
(ALD和亚共形ALD)
在本实施方式中，作为成膜处理执行使用等离子体的处理。成膜处理只要是使用等离子体的处理，没有特别限定。例如，能够使用上述的PEALD、PECVD、PECCVD等。
首先，参照图3～图5说明ALD和亚共形ALD。图3是表示一个实施方式的等离子体处理的大致的流程的流程图。图3所示的处理的流程与ALD的情况和亚共形ALD的情况共用。图4是用于说明亚共形ALD的流程的一例的图。图5是用于说明亚共形ALD的流程的另一例的图。
首先，在处理容器10内提供形成了图案的晶片W(步骤S11)。晶片W从闸阀G由输送机械臂Rb2自动送入。然后，将第1气体(也称为前体)从气体供给源15导入到配置有晶片W的处理容器10(步骤S12)。第1气体所包含的第1成分吸附在晶片W的表面。然后，利用排气装置65对处理容器10内进行排气(吹扫)(步骤S13)。接着，将包含要与第1成分反应的第2成分的第2气体(也称为反应气体)从气体供给源15导入到处理容器10，生成第2气体的等离子体(步骤S14)。第2成分与晶片W上的第1成分反应形成膜。之后，再次利用排气装置65对处理容器10内进行排气(步骤S15)。控制部100在通过步骤S12～S15进行的成膜之后，使各部进一步执行蚀刻等的处理(步骤S16)。然后，控制部100使等离子体处理装置1各部的处理结束。
此外，在此，作为一个等离子体处理装置1内执行各处理的装置进行了说明。但是，在等离子体处理系统1000具有多个等离子体处理装置1010的情况下，可以在与成膜处理和蚀刻处理不同的等离子体处理装置1010内执行。
ALD通过对在基片表面预先存在规定成分的物质自控制性地吸附、反应而形成膜。因此，ALD通常通过设置充足的处理时间实现共形(conformal)的成膜。在图3的情况下，使步骤S12和步骤S14的处理时间变得充分长。即，将步骤S12和步骤S14的处理条件设定为饱和条件。由此，第1气体对晶片W的成分的吸附以及第1气体的成分与第2气体的成分的反应在晶片W表面上达到饱和，形成共形的膜。共形的膜是与晶片W上的位置(例如上下方向的位置)无关地具有同样厚度的膜。
对此，亚共形ALD进行控制以使得使用与ALD同样的处理流程，并且成膜成分的吸附和反应的至少任一者不达到饱和。即，亚共形ALD使用与ALD同样的处理流程，并且不使晶片W的表面上的自控制性的吸附或反应完成，由此形成亚共形的膜。亚共形的膜是膜厚根据晶片W上的位置(例如上下方向的位置)而变动的膜。
作为亚共形ALD的处理方式具有至少以下的两种方式。
(1)使前体吸附在晶片W的表面整体。进行控制以使得之后导入的反应气体不遍布晶片W的表面整体。
(2)使前体仅吸附在晶片W的表面的一部分。之后导入的反应气体仅在前体吸附的表面部分成膜。
使用上述(1)或者(2)的方法，能够在形成在晶片W上的图案的侧壁上形成从上向下去厚度逐渐减少的膜。
图4所示的晶片W包括蚀刻对象膜EL1和掩模MA。在蚀刻对象膜EL1和掩模MA的层叠体形成具有开口OP的凹部。
首先，在处理容器10内提供晶片W(图3的步骤S11)。然后，在配置有晶片W的处理容器10内导入前体P(图4的(A)、图3的步骤S12)。为了前体P的吸附而设置充足的处理时间，由此，前体P吸附在晶片W的表面整体(图4的(B))。在前体P的吸附完成时，对处理容器10进行吹扫。接着，将反应气体R导入到处理容器10内(图4的(C)、图3的步骤S14)。导入的反应气体R与晶片W上的前体P反应而从掩模MA的上方逐渐地形成膜F。在此，在膜F的形成到达蚀刻对象膜EL1下方之前，对反应气体R进行吹扫。如上所述进行处理，使用ALD的方法，并且，能够不在凹部的侧壁整体形成膜F，仅在掩模MA和蚀刻对象膜EL1的上部形成膜F(图4的(D))。在图4的(D)中，膜F形成在凹部的侧壁上方和顶部，不形成在侧壁下方和底部。
接着，参照图5说明第2方法。图5所示的晶片W是与图4的晶片W相同的形状。
在图5的例中，使前体P仅吸附在晶片W的上部(图5的(A))。在对前体P进行吹扫后，将反应气体R导入到处理容器10(图5的(B))。此时，反应气体R仅在前体P吸附的位置反应进行成膜。因此，仅在晶片W的图案上方形成膜F(图5的(C))。
(用于选择的吸附和反应的处理条件)
图4是在不饱和条件下执行图3的步骤S14的情况。另外，图5是在不饱和条件下执行图3的步骤S12的情况。
在使步骤S12和步骤S14的处理时间充分长时，形成的膜不是亚共形而成为共形。因此，在亚共形ALD中，设定处理条件以使得成膜成分的吸附和反应的至少一者不达到饱和。
为了实现亚共形ALD进行调整的处理参数，例如为载置晶片W的载置台20的温度、处理容器10内的压力、要导入的前体的流量和导入时间、要导入的反应气体的气体流量和导入时间、处理时间等。另外，在使用等离子体的处理的情况下，通过调整为了等离子体生成而施加的高频(RF)电力的值也能够调整成膜位置。在图3的处理的情况下，在步骤S14中使第2气体等离子体化，但是也可以使步骤S12的第1气体等离子体化。
(一个实施方式的等离子体处理方法的流程的一例)
图6是用于进一步说明一个实施方式的等离子体处理方法的流程图。本实施方式的等离子体处理方法，通过监控在成膜处理(图3的步骤S12～S15)中生成的等离子体的状态，来实现成膜处理的结束时刻的高精度的判断。
首先，在处理容器10内提供晶片W(步骤S61)。在晶片W上预先形成图案。例如，形成与图4、图5同样的凹部。此外，在等离子体处理装置1内能够执行蚀刻和成膜两者的情况下，凹部的形成也可以在等离子体处理装置1内执行。
接着，等离子体处理装置1执行第1检测处理(步骤S62)。第1检测处理是第2传感器108b或者观察装置OC检测晶片W上的图案形状，基于检测结果，控制部100决定后续的成膜处理(步骤S63)的处理条件的处理。此外，图案形状包含凹部的宽高比、表面的轮廓(profile)等。第1检测处理在成膜处理(步骤S63)之前时，可以在提供晶片W的工序(步骤S61)的前后的任一者进行。作为成膜处理(步骤S63)的处理条件，例如具有第1气体的导入量、第2气体的导入量、第1气体和第2气体的反应时间、吹扫时间、循环数等。第1检测处理在后文述说。
控制部100基于由第1检测处理决定的处理条件，对等离子体处理装置1的各部发送指示，开始成膜处理(步骤S63)。首先，控制部100从气体供给源15将第1气体导入到处理容器10内(步骤S631)。由处理条件决定的处理时间经过时，控制部100使第1气体的导入结束。第1气体吸附在载置台20上的晶片W表面。
接着，控制部100控制排气装置65对处理容器10内的气体进行吹扫(步骤S632)。
接着，控制部100从气体供给源15将第2气体导入到处理容器10内(步骤S633)。控制部100还从第1高频电源34对气体喷头25施加等离子体激励用的高频电力HF。控制部100还从第2高频电源32对载置台20施加高频电力LF。此外，可以将高频电力HF施加到载置台20。通过高频电力LF、HF的施加，在处理容器10内生成第2气体的等离子体。然后，基于由第1检测处理决定的处理条件的处理时间经过时，控制部100使第2气体的导入和等离子体的生成结束。第2气体的等离子体所包含的成分与晶片W表面的第1气体的成分反应，在晶片W表面形成膜。
在第2气体的导入中，控制部100并行地执行监控处理(步骤S64A)。监控处理是第1传感器108a监控处理容器10内的等离子体的状态，将监控结果发送给控制部100，进行存储的处理。监控处理的详细在后文述说。
接着，控制部100控制排气装置65对处理容器10内的气体进行吹扫(步骤S634)。在此，成膜处理(步骤S63)1个循环结束。
控制部100接着基于监控处理(步骤S64A)的监控结果执行判断处理(步骤S64B)。判断处理是控制部100基于从第1传感器108a发送来的监控结果决定后续处理和处理条件的处理。判断处理可以在成膜处理(步骤S63)的每个循环中执行，也可以在将成膜处理(步骤S63)进行预先决定的循环数之后执行。
在判断处理中，控制部100决定是否要再次执行成膜处理。另外，控制部100在决定了再次执行成膜处理的情况下，决定是否从第1气体导入(步骤S631)起反复进行处理或者是否从第2气体导入(步骤S633)起反复进行处理。另外，控制部100在决定了再次执行成膜处理的情况下，选择成膜处理(步骤S63)的处理条件。
此外，在图6中，在吹扫(步骤S634)后执行判断处理(步骤S64B)，但是判断处理(步骤S64B)也可以在吹扫前或者与吹扫并行地执行。
控制部100基于判断处理中的判断结果继续处理。在决定为从步骤S631起反复进行的情况下(步骤S64B、重复S631)，控制部100反复进行上述的步骤S631～S634的处理。另一方面，在决定为从步骤S633起反复进行的情况下(步骤S64B、重复S633)，控制部100反复进行上述的步骤S633～S634的处理。另外，在决定为不再次执行成膜处理的情况下(步骤S64B，不再次执行)，控制部100前进到第2检测处理(步骤S65)。
第2检测处理与第1检测处理同样，是第2传感器108b或者观察装置OC检测晶片W上的图案形状，基于检测结果，控制部100决定后续处理(成膜处理(步骤S63)或者蚀刻(步骤S66))和处理条件的处理。作为蚀刻(步骤S66)的处理条件，具有蚀刻气体的导入量、高频电力、基片温度等。第2检测处理在后文述说。
在判断为第2检测处理中再次执行成膜处理的情况下(步骤S65、再次执行)、控制部100返回步骤S63反复进行处理。另一方面，在判断为不再次执行第2检测处理中成膜处理的情况下(步骤S65，不再次执行)、控制部100在决定的处理条件下执行蚀刻(步骤S66)。此时，与第2气体导入时同样地，控制部100可以并行地执行监控处理。
在蚀刻结束时，控制部100执行第3检测处理(步骤S67)。第3检测处理与第1、第2检测处理同样地，是第2传感器108b或者观察装置OC检测晶片W上的图案形状，基于检测结果，控制部100决定后续处理和处理条件的处理。第3检测处理在后文述说。
在第3检测处理中，在判断为要再次执行层成膜处理的情况下(步骤S67，再次执行成膜)，控制部100返回步骤S63反复进行处理。另外，在第3检测处理中，在判断为要再次执行蚀刻处理的情况下(步骤S67，再次执行蚀刻)，控制部100返回步骤S66反复进行处理。另一方面，在第3检测处理中，在判断为不再次执行成膜处理和蚀刻处理的情况下(步骤S67，不再次执行)，控制部100使处理结束。在此，实施方式的等离子体处理结束。
(监控处理/判断处理)
接着，说明步骤S64A的监控处理和步骤S64B的判断处理。图7是用于说明一个实施方式的监控处理和判断处理的流程图。本实施方式的等离子体处理中，控制部100通过监控处理监控在成膜处理中生成的等离子体的状态。然后，控制部100基于监控处理的结果，执行决定使成膜处理结束的时刻的判断处理。
监控处理(步骤S64A)如上所述与在成膜处理(步骤S63)中将第2气体导入到处理容器10内使等离子体化的处理并行执行。在此，监控处理为在一个晶片W的处理开始的时刻开始的处理。
控制部100在开始晶片W的处理时，使第1传感器108a开始监控处理。第1传感器108a在将第2气体导入到处理容器10内而步骤S633开始时，检测处理容器10内的等离子体的状态(步骤S71)。此外，第1传感器108a开始动作的时刻没有特别限定，基于晶片W的处理方案，控制部100控制第1传感器108a使处理开始即可。在监控处理中，第1传感器108a例如监控通过第2气体的等离子体生成而产生的自由基的量。
但是，在成膜处理中形成在图案上的膜的覆盖范围由处理容器10内的温度、作为处理对象的图案的宽高比、处理容器10内生成的自由基的剂量决定。在实施方式的成膜处理中，处理容器10内的温度由预先决定的处理条件控制，图案的宽高比能够预先根据设计值导出。因此，当知道成膜处理中的自由基的剂量时，能够推算通过成膜处理形成的膜的覆盖范围。此外，在此，覆盖范围是指形成的膜的厚度、包含位置的膜的状态。例如，覆盖范围是指与宽高比相应的膜厚的变化。
等离子体所包含的自由基的量能够根据等离子体的电子密度、离子密度等推算。因此，不直接监控自由基量，只要监控表示等离子体的状态的其他物理量即可。作为表示等离子体的状态的物理量能够列举电子密度、离子密度、分子·自由基密度、原子·分子离子质量等。
表示上述的等离子体的状态的物理量能够通过分光法(包含利用激光的方法)、干涉·反射法等测量。作为分光法能够利用测量放射束、发光光谱强度、连续光谱强度等的发光分光法。另外，能够利用全吸收法、自吸收法、钩法等吸收分光法。另外，可以使用利用激光的分光法。例如，能够利用激光有机荧光法、激光吸收分光法、激光散射法等。另外，微波干涉法/反射法、激光干涉法/偏光法、纹影(schlieren)/阴影图(shadow graph)法等。
第1传感器108a是能够监控表示上述等离子体的状态的物理量的检测装置。只要能够监控表示等离子体的状态的物理量，第1传感器108a的具体结构就没有特别限定。例如作为第1传感器108a可以使用発光分光(Optical Emission Spectroscopy：OES)传感器。另外，作为第1传感器108a可以使用超高分辨率图像传感器。而且，可以通过控制部100解析第1传感器108a取得的信息例如图像来计算物理量。
第1传感器108a监控表示在步骤S633的处理中生成的等离子体的状态的物理量，将监控结果发送到控制部100。控制部100将接收到的监控结果与时刻对应地存储。
控制部100判断成膜处理(步骤S631～S634)是否结束(步骤S72)。在判断为成膜处理未结束的情况下(步骤S72，“否”)，控制部100返回步骤S71，继续由第1传感器108a进行的监控处理。另一方面，在判断为成膜处理结束的情况下(步骤S72，“是”)，控制部100向步骤S73前进执行判断处理。
(判断处理)
判断处理中控制部100计算通过监控处理得到的各时刻的物理量的积分值。通过监控处理得到的物理量与时刻对应地存储在控制部100。图8是用于说明在一个实施方式的监控处理中得到的监控结果的图。在图8的例中，第1传感器108a按规定时间(t1、t2、t3…)监控等离子体中的自由基量作为数值发送到控制部100。在此，监控的自由基量描绘图8的曲线地变化。控制部100计算从晶片W的处理开始至该时刻为止的监控结果的积分值。在图8的例中，控制部100计算将S1、S2、S3…加在一起得到的值。
接着，控制部100判断计算出的积分值是否在规定值以上(步骤S73)。在此，“规定值”预先基于晶片W上的图案的宽高比、处理容器10内的温度、所期望的覆盖范围，作为至达到所期望的覆盖范围为止所需要的自由基量计算出。
控制部100在判断计算出的积分值在规定值以上的情况下(步骤S73，“是”)，使成膜处理结束(步骤S74)。即，控制部100前进到图6的步骤S64B中“不再次执行”的分支，再次执行步骤S65。
另一方面，控制部100在判断为计算出的积分值小于规定值的情况下(步骤S73，“否”)，决定再次执行成膜处理时的处理条件(步骤S75)。决定的处理条件可以包含步骤S631、S633的再次执行时的处理时间。例如根据在步骤S73中计算出的积分值，将下一次要执行的步骤S631、S633的处理时间设定为与前一次相同的长度时，在超过所期望的覆盖范围的情况下，控制部100将步骤S631、S633的处理时间设定得较短。另外，决定的处理条件可以包含是否从步骤S631开始再次执行、是否从步骤S633开始再次执行的决定。然后，控制部100在决定的处理条件下再次执行成膜处理(步骤S76)。然后，控制部100根据决定的处理条件，前进到步骤S631或者步骤S633。
此外，控制部100通过上述积分值判断晶片W的成膜处理的进行程度，所以在处理途中等离子体处理装置1强制结束的情况下等，能够判断等离子体处理装置1的恢复后的处理条件。
(第1传感器108a的监控方法例1)
另外，第1传感器108a可以以点监控等离子体的状态，也可以以面进行监控，也可以三维地监控。接着，说明监控处理中的监控方法的例子。
在一个实施方式的监控处理中检测物理量的方法例1中，使用如图2所示将第1传感器108a配置在处理容器10的侧面，从处理容器10的侧面方向以面监控等离子体的状态的情况下得到的图像。第1传感器108a例如为超高分辨率图像传感器。
在方法例1中，等离子体与得到的图像中时间的经过一起在处理空间内逐渐扩展显示为偏白色的物体。等离子体的扩展、强度与图像中的白色的部分的彩度、明度对应。因此，控制部100通过解析在得到的图像中、白色部分的彩度、明度，能够取得表示等离子体的状态的值。
第1传感器108a将取得的图像发送到控制部100。控制部100解析接收到的图像，基于图像的彩度、明度等将等离子体的状态换算为数值进行计算。然后，将计算出的数值的积分值与预先决定的阈值(图7的“规定值”)进行比较。如上所述进行处理，控制部100基于载置在处理容器10内的晶片W附近的等离子体的状态，推算晶片W上的成膜状态，能够决定成膜处理的结束时刻。
(第1传感器108a的监控方法例2)
另外，第1传感器108a可以配置成并不如图2所示从处理容器10的横向监控晶片W附近的处理空间，而从处理容器10的上方监控下方。图9A是用于说明在一个实施方式的监控处理中检测物理量的方法例2的图。
如图9A所示，在方法例2中，第1传感器108a从上方监控晶片W面整体。在图9A所示图像中，自由基量的相对多的部分R1以浓的样子表示，自由基量的相对少的部分R2以薄的样子表示。第1传感器108a按规定时间(例如每50纳秒)取得该图像。而且，第1传感器108a将取得的图像发送到控制部100。
控制部100解析从第1传感器108a接收到的图像，将与自由基量对应的颜色的浓淡数值化。图9B是表示将通过图9A的方法例2得到的图像数值化的例子的图。在图9B所示的例中，在与图9A的区域R1和R2对应的位置，显示将颜色的浓淡数值化的值1、2、3。控制部100首先将包含晶片W的面的区域分割为均匀面积的多个区域。而且，解析与各区域对应的图像进行数值化。由此，控制部100能够得到对各图像按每个区域表示等离子体的状态的值的积分值。
如图9A、图9B所示，在得到将晶片W面内分割为多个区域表示各区域的等离子体的状态的数值的情况下，控制部100能够按晶片W面内的位置判断成膜状态。因此，控制部100也能够将监控处理的结果用于等离子体处理的面内均匀性的提高。例如，根据监控处理结果，控制部100能够将后续处理的处理条件中的、对载置台20和气体喷头施加的高频电力调整为根据面内的位置而不同的值。
图10是表示基于图9A和图9B的方法例2的监控处理的流程的例的流程图。在图10的例中，首先，在监控处理开始时，第1传感器108a开始等离子体的状态的监控，将取得的信息发送到控制部100进行存储(步骤S1101)。此时，第1传感器108a监控晶片W的面整体。
控制部100解析接收到的信息例如图像，对预先设定的多个区域各自计算表示等离子体的状态的数值(步骤S1102)。然后，控制部100基于计算出的数值，对多个区域各自计算至此为止执行的成膜处理的间的积分值(步骤S1103)。并且，控制部100计算该计算出的积分值的多个区域间的差(步骤S1104)。
接着，控制部100判断在步骤S1103中计算出的积分值是否在预先决定的规定值以上(步骤S1105)。而且，在判断为在规定值以上的情况下(步骤S1105，“是”)，控制部100判断在步骤S1104中计算出的差是否在规定值以下(步骤S1106)。然后，在判断为规定值以下的情况下(步骤S1106，“是”)，控制部100使成膜处理结束(步骤S1107)。然后，控制部100前进到步骤S65。
另一方面，控制部100在判断为在步骤S1103中计算出的积分值小于规定值的情况下(步骤S1105，“否”)，决定用于再次执行成膜处理的处理条件(步骤S1108)。然后，执行基于决定的处理条件的成膜处理(步骤S1109)。在该情况下，基于在步骤S1108中决定的处理条件和成为再次执行的对象的处理步骤(S631或者S633)，再次执行成膜处理。
另一方面，控制部100在判断为在步骤S1104中计算出的差比规定值大的情况下(步骤S1106，“否”)，为了提高面内均匀性，决定使差抵消的处理条件(步骤S1110)。而且，控制部100基于决定的处理条件再次执行成膜处理(步骤s1109)。之后，处理向步骤S631或者S633前进。在此，方法例2的监控处理结束。
如上所述，根据本实施方式的等离子体处理，通过监控处理容器10内的等离子体的状态，不检查晶片W上的图案自身就能够推算成膜状态。因此，本实施方式的等离子体处理装置1能够高精度且简单地判断使成膜处理结束的时刻。
接着，说明第1～第3检测处理。在此，第1～第3检测处理中的检测作为第2传感器108b执行的检测进行说明。但是，第1～第3检测处理中的检测通过将晶片W输送至图1所示的观察组件OM通过观察装置OC来执行。
(第1检测处理)
第1检测处理包括：第2传感器108b检测晶片W上的图案形状、尺寸的处理；和基于第2传感器108b的检测结果，控制部100决定后续处理的处理条件的处理。
第2传感器108b通过光学的方法检测晶片W上的图案的形状、尺寸。第2传感器108b的检测方法没有特别限定。第2传感器108b的检测结果被发送到控制部100，存储在ROM110、RAM115等的存储部中。
控制部100在接收检测结果时，比较检测结果和预先决定的图案尺寸。然后，计算预先决定的图案尺寸和检测出的尺寸的差。控制部100基于计算出的差，调整后续处理的处理条件。而且，控制部100决定在后续处理中使用的处理条件。
在晶片W配置在处理容器10内的时刻，形成在晶片W上的图案从设计值偏离的情况下，如果以如设计的那样的处理条件下执行之后的处理，则最终形成的膜的状态从设计值偏离的可能性较高。于是，在本实施方式中，在第1检测处理中，基于设计值与实测值之差，调整处理条件。
(第2检测处理)
第2检测处理包括：第2传感器108b检测晶片W上的图案形状、尺寸的处理；和基于第2传感器108b的检测结果，控制部100决定后续处理的处理条件的处理。
第2检测处理中的第2传感器108b的检测处理与第1检测处理中的检测处理相同。但是，在执行第2检测处理时，成膜处理结束，所以形成在晶片W上的图案形状与第1检测处理时不同。另外，在控制部100的处理中，与检测结果比较的预先决定的图案尺寸也与第1检测处理时不同。
控制部100在接收检测结果时，比较检测结果和预先决定的图案尺寸。然后，计算预先决定的图案尺寸和检测出的尺寸的差。控制部100基于计算出的差，判断是否要再次执行成膜处理(步骤S63)。例如，在计算出的差在阈值以上的情况下，控制部100判断为要再次执行成膜处理。另一方面，在计算出的差小于阈值的情况下，控制部100判断为不再次执行成膜处理。
在判断为不再次执行成膜处理的情况下，控制部100接着决定后续的蚀刻(步骤S66)的处理条件。例如在从检测结果得到的、形成在图案上的膜厚的数值比设定值大的情况下，调整处理条件以使得蚀刻的效果变强。然后，控制部100将调整后的处理条件决定为蚀刻(步骤S66)的处理条件。
此外，在第2检测处理中使用的第2传感器108b为红外线传感器等的情况下，第2传感器108b能够直接测量形成在图案上的膜的厚度。在该情况下，控制部100比较第2传感器108b的检测结果和预先决定的膜厚计算差。然后，控制部100基于计算出的差，判断是否要再次执行成膜处理(步骤S63)。然后，控制部100决定后续处理和处理条件。
(第3检测处理)
第3检测处理包括：第2传感器108b检测晶片W上的图案形状、尺寸的处理；和基于第2传感器108b的检测结果，控制部100决定后续处理和处理条件的处理。
第3检测处理中的第2传感器108b的检测处理与第1、第2检测处理中的检测处理相同。但是，在执行第3检测处理时，成膜处理和蚀刻处理结束，所以形成在晶片W上的图案形状与第1、第2检测处理时不同。另外，在控制部100的处理中，与检测结果比较的预先决定的图案尺寸也与第1、第2检测处理时不同。
控制部100在接收检测结果时，比较检测结果和预先决定的图案尺寸。然后，计算预先决定的图案尺寸和检测出的尺寸的差。控制部100基于计算出的差，判断是否要再次执行成膜处理(步骤S63)。例如，在计算出的差在阈值以上、检测到的尺寸比预先决定的图案尺寸小的情况下，控制部100判断为要再次执行成膜处理。另一方面，在计算出的差小于阈值的情况下，控制部100判断为不再次执行成膜处理。另外，控制部100基于计算出的差，判断是否要再次执行蚀刻处理(步骤S66)。例如，在计算出的差在阈值以上、检测到的尺寸比预先决定的图案尺寸大的情况下，控制部100判断为要再次执行蚀刻处理。
在判断为要再次执行蚀刻处理的情况下，控制部100接着决定该成膜处理的处理条件。例如决定由检测结果得到的图案形状和预先决定的图案尺寸的差变小的处理条件。然后，控制部100使用决定的处理条件，执行成膜处理(图6、步骤S67，“成膜再次执行”)。
另外，在判断为要再次执行蚀刻处理的情况下，控制部100接着决定该蚀刻处理的处理条件。例如决定由检测结果得到的图案形状和预先决定的图案尺寸的差变小的处理条件。而且，控制部100使用决定的处理条件，执行蚀刻处理(图6、步骤S67，“蚀刻再次执行”)。在判断为成膜处理和蚀刻处理的任一者均不再次执行的情况下(图6、步骤S67，“不再次执行”)，控制部100使处理结束。
此外，上述第1检测处理、第2检测处理和第3检测处理均可以使用同一检测部例如第2传感器108b或者观察装置OC实现，也可以在每个处理中使用另外的检测部。另外，判断处理可以由控制部100执行，使第1传感器108a具有判断功能，将数值和时间戳发送到控制部100。
图11是表示在一个实施方式的等离子体处理中存储部所存储的信息的一例的图。在图11的(A)所示的例中，与“时间戳”对应地尺寸在第1检测处理、第2检测处理、第3检测处理中检测到的结果。在此，检测结果可以为具体的尺寸。另外，能够预先将形状异常分类化规定多个类型，存储符合检测结果的类型。在图11的(A)中，将检测结果分类化作为“尺寸A”、“尺寸B”等存储。另外，监控处理的结果可以存储与时间戳对应地将步骤S633执一次的每一者中与多个时间戳对应的数值。另外，在第1传感器108a为图像传感器的情况下，可以将图像自身存储多个。在图11的(A)中，作为监控结果，存储将在步骤S633中取得的多个图像各自数值化、积分的值“V1”。另外，在图11的(A)中，作为“判断结果”存储第1～第3检测处理和判断处理的结果。例如，在第1检测处理中存储后续处理的处理条件“X”。另外，例如，在第2检测处理中存储表示成膜处理的再次执行的“再次执行”和再次执行时的处理条件“Y”。“Y”也包含特定执行处理的步骤的信息。另外，在第3检测处理中，存储表示蚀刻和成膜的任一者不再次执行的“不再次执行”。另外，没有再次执行，所以处理条件的栏里存储“NA”(无符合)。另外，与监控处理“V1”对应地存储“再次执行”和“条件X”。这表示，在判断处理中再次执行成膜处理时，该处理条件为“X”。
另外，图11的(B)是在各处理中将与检测结果比较的尺寸、阈值存储在存储部时的结构例。例如，在第1检测处理中，比较检测结果和“尺寸AA”，判断后续处理的处理条件。此外，图11为一例，为了第1检测处理～第3检测处理、监控处理和判断处理的执行而存储在存储部的信息的结构没有特别限定。
(变形例)
在上述的实施方式中，第1检测处理(步骤S62)的检测结果、监控处理(步骤S64)的监控结果、第2检测处理(步骤S65)的检测结果和第3检测处理(步骤S67)的检测结果，用于针对执行了该处理的晶片W的处理条件的调整和是否要再次执行各处理的判断等。然而，上述的检测结果和监控结果，除了执行了该处理的晶片W之外，还能够对晶片W的下一次处理的晶片W′使用。即，对晶片W执行一系列处理(步骤S61～S67)，取得与成膜处理前的凹部的形状、成膜处理中的等离子体的状态、通过成膜处理形成的膜的状态以及蚀刻后的膜的状态和图案的形状等有关的数据，求取上述的相关关系。在一例中，求取成膜处理前的凹部的形状、成膜处理中的等离子体的状态、通过成膜处理形成的膜的状态的相关关系。在另一例中，求取成膜处理中的等离子体的状态、在成膜处理中形成的膜的状态、蚀刻后的膜的状态和图案形状的相关关系。上述的相关关系能够作为物理模型存储在控制部Cnt内的存储部。而且，基于上述的物理模型，对成膜处理(步骤S63)或者蚀刻(步骤S66)的条件进行修正，将修正后的条件适用于基片W′的处理。在一例中，物理模型由反复包含处理的执行、相关关系的取得和条件的修正的循环而构建。物理模型的构建可以通过机器学习来进行。根据这样的变形例，能够以比对晶片W的处理短的时间且高精度地进行对晶片W′的处理。
(实施方式的效果)
上述实施方式的等离子体处理方法包括工序a)、工序b)、工序c)和工序d)。在工序a)中，将具有凹部的基片提供到处理容器内。在工序b)中，在处理容器内生成等离子体，在凹部上形成膜。在工序c)中，监控在工序b)中生成的等离子体的状态。在工序d)中，基于监控到的等离子体的状态，决定工序b)是否要再次执行和再次执行时的处理条件。因此，根据上述实施方式的等离子体处理方法，能够不需要调查基片上的图案自身，推算成膜状态，判断适合于成膜处理的再次执行的要否和再次执行的情况的处理条件。另外，根据本等离子体处理方法，为了监控成膜处理中的等离子体的状态，能够不将基片送出到处理容器外地推算成膜状态。因此，根据本等离子体处理方法，能够高精度地容易地判断成膜处理的结束时刻。因此，根据本等离子体处理方法，能够使利用等离子体的成膜处理的性能稳定。
另外，在上述实施方式的等离子体处理方法中，工序b)可以包括工序b-1)和工序b-2)。在工序b-1)中，在处理容器内导入第1气体使其吸附在凹部上。在工序b-2)中，在处理容器内导入第2气体生成第2气体的等离子体，使其与吸附在凹部上的第1气体的成分反应而进行成膜。然后，在工序c)中，监控在工序b-2)中生成的等离子体的状态。如上所述，实施方式的等离子体处理方法能够适用于第1气体的吸附和第2气体的反应的2阶段中实现的成膜处理例如ALD。
另外，在上述实施方式的等离子体处理方法中，工序b)可以在凹部的表面整体的第1气体的成分与第2气体的成分的反应饱和之前结束。如上所述，上述实施方式的等离子体处理方法能够用于判断亚共形ALD中的成膜处理的结束时刻。因此，根据实施方式的等离子体处理方法，能够以高精度推算成膜处理的结束时刻，在亚共形ALD中形成的膜达到饱和状态之前，使成膜处理结束。
另外，上述实施方式的等离子体处理方法中，在工序c)中，可以监控表示等离子体的状态的物理量。然后，在工序d)中，通过监控得到的该物理量的积分值小于规定值的情况下，可以判断为要再次执行工序b)。因此，根据上述实施方式的等离子体处理方法，基于在成膜处理中通过监控得到的物理量的积分值，能够高精度地推算从处理开始至该时刻为止形成的膜的状态。因此，根据实施方式，在假如成膜处理因任何的理由而中断的情况下，也能够基于监控结果，推算该时刻的成膜状态，为了补充不充足而再开成膜处理。
另外，在上述实施方式的等离子体处理方法中，在工序c)中，可以监控在工序b)中生成的等离子体中的自由基量。自由基量例如能够基于电子密度、离子密度等计算出。另外，在处理容器内的温度和作为处理的对象的基片上的图案形状为已知的情况下，基于自由基量，能够推算成膜状态。因此，根据上述实施方式，使用能够通过发光分光传感器等取得的物理量，能够容易地推算基片上的成膜状态。
另外，上述实施方式的等离子体处理方法中，在工序c)中，可以监控设定在基片载置面内的多个区域各自的等离子体的状态。在工序d)中，在表示多个区域各自的等离子体的状态的物理量的积分值小于规定值的情况下，可以判断为要再次执行工序b)。因此，根据上述实施方式，能够推算基片面内的各区域中的成膜状态判断成膜处理是否要再次执行。
另外，上述实施方式的等离子体处理方法中，在工序c)中，可以监控设定在基片载置面内的多个区域各自的等离子体的状态。而且，在工序d)中，比较表示多个区域各自的等离子体的状态的物理量，在差比规定值大的情况下，可以判断为要再次执行工序b)。因此，根据上述实施方式，能够再次执行成膜处理，使得基片面内的各区域的成膜状态变得均匀。因此，上述实施方式的等离子体处理方法，能够提高成膜处理的面内均匀性。
另外，上述实施方式的等离子体处理方法还可以包括工序e)和工序f)。在工序e)中，在工序b)的执行后，检测凹部上的膜的状态。在工序f)中，根据工序e)的检测结果，再次执行工序b)。因此，根据实施方式的等离子体处理方法，能够不仅进行等离子体的状态的监控，检测膜的状态，还判断是否要再次执行成膜处理。因此，根据实施方式，能够使利用等离子体的成膜处理的性能稳定，能够实现高精度的成膜。
另外，上述实施方式的等离子体处理方法还可以包括工序e)、工序f)和工序g)。在工序e)中，在工序b)的执行后，检测凹部上的膜的状态。在工序f)中，决定与工序e)的检测结果相应的处理条件。在工序g)中，通过在工序f)中决定的处理条件，以在凹部上形成了膜的层作为掩模对该层的基底层进行蚀刻。因此，根据实施方式，能够根据成膜结果，调整后续的蚀刻的处理条件，能够实现高精度的图案形成。
另外，上述实施方式的等离子体处理方法还可以包括工序h)。在工序h)中，在工序g)的执行后检测通过蚀刻形成的图案的形状和/或凹部上的膜的状态，在检测到的形状与规定形状的一致度在规定值以下的情况下，再次执行工序b)或者工序g)。因此，根据实施方式，根据蚀刻后的形状，能够判断是否进一步执行蚀刻。因此，根据实施方式，能够实现高精度的图案形成。
另外，上述实施方式的等离子体处理方法还可以包括工序i)和工序j)。在工序i)中，在工序b)的执行前，检测凹部的形状。在工序j)中，根据工序i)的检测结果，决定工序b)的处理条件。因此，根据实施方式，能够根据执行成膜、蚀刻前的基片上的图案的状态决定处理条件。因此，根据实施方式，能够实现高精度的图案形成。
另外，上述实施方式的等离子体处理方法还可以包括工序k)、工序l)和工序m)。在工序k)中，基于工序b)的执行前的基片的凹部的形状、在工序c)中监控到的等离子体的状态、工序b)的执行后的基片的凹部的状态，求取成膜前的凹部的形状、等离子体的状态和在工序b)中形成的膜的状态的相关关系。在工序l)中，基于求取的相关关系，对工序b)中的处理条件进行修正。在工序m)中，对与执行了工序k)、工序l)和工序m)等的基片不同的基片(该基片的下一次处理的基片)，使用修正后的处理条件，执行等离子体处理。因此，根据实施方式，能够在每次对基片执行成膜处理中，使成膜条件最优化。
另外，上述实施方式的等离子体处理方法还可以包括工序n)、工序o)、工序p)和工序q)。在工序n)中，检测在工序g)的执行后通过蚀刻形成的图案的形状和/或凹部上的膜的状态。在工序o)中，基于在工序e)中检测到的膜的状态、在工序c)中监控到的等离子体的状态、在工序n)中检测到的图案的形状和/或凹部上的膜的状态，求取工序g)的前后中的膜的状态、等离子体的状态、工序g)后的图案的形状的相关关系。在工序p)中，基于求取的相关关系，对工序g)中的处理条件进行修正。在工序q)中，根据修正后的处理条件，对与执行了工序n)、工序o)和工序p)等的基片不同的基片进行蚀刻。因此，根据实施方式，在每次对基片进行蚀刻时，能够使蚀刻条件最优化。
另外，上述实施方式的等离子体处理装置具有一个或多个处理容器和控制部。构成为一个或多个处理容器中的、至少一个处理容器进行蚀刻。另外，构成为一个或多个处理容器中的、至少一个处理容器进行成膜。也可以构成为1个处理容器进行蚀刻和成膜。处理容器具有用于对内部供给处理气体的气体供给部。控制部使各部执行包含工序a)、工序b)、工序c)和工序d)的等离子体处理方法。在工序a)中，在处理容器内提供具有凹部的基片。在工序b)中，在处理容器内生成等离子体，在凹部上形成膜。在工序c)中，监控在工序b)中生成的等离子体的状态。在工序d)中，基于监控到的等离子体的状态，决定工序b)是否要再次执行和再次执行时的处理条件。因此，根据实施方式的等离子体处理装置，能够使利用等离子体的成膜处理的性能稳定，能够实现高精度的图案形成。
此外，上述实施方式的等离子体处理方法的适用对象，只要是使用等离子体的基片处理，则没有特别限定。另外，上述实施方式的等离子体处理方法能够在3D NAND、DRAM的制造过程中使用。另外，上述实施方式的等离子体处理方法能够用于高AR(宽高比)有机膜的加工时、面向逻辑的掩模加工时等。
应该认为，本申请公开的实施方式，所有的点都是例示，并不限定于此。上述的实施方式不脱离附加的申请的范围及其主旨，能够以各种的方式省略、置换、改变。

Claims (14)

1.一种等离子体处理方法，其特征在于，包括：
a)将具有凹部的基片提供到处理容器内的工序；
b)在所述处理容器内生成等离子体，在所述凹部上形成膜的工序；和
c)监控在所述工序b)中生成的等离子体的状态的工序，
d)基于监控到的所述等离子体的状态，决定所述工序b)是否要再次执行和再次执行时的处理条件。
2.如权利要求1所述的等离子体处理方法，其特征在于：
所述工序b)包括：
b-1)在所述处理容器内导入第1气体使其吸附在所述凹部上的工序；和
b-2)在所述处理容器内导入第2气体生成所述第2气体的等离子体，使其与吸附在所述凹部上的所述第1气体的成分反应而进行成膜的工序，
所述工序c)监控在所述工序b-2)中生成的等离子体的状态。
3.如权利要求2所述的等离子体处理方法，其特征在于：
所述工序b)在所述凹部的表面整体上的所述第1气体的成分与所述第2气体的成分的反应饱和之前结束。
4.如权利要求1至3中任一项所述的等离子体处理方法，其特征在于：
所述工序c)监控表示等离子体的状态的物理量，
所述工序d)在通过监控得到的该物理量的积分值小于规定值的情况下，判断为要再次执行所述工序b)。
5.如权利要求1至3中任一项所述的等离子体处理方法，其特征在于：
所述工序c)监控在所述工序b)中生成的等离子体中的自由基量。
6.如权利要求1至5中任一项所述的等离子体处理方法，其特征在于：
所述工序c)监控设定在基片载置面内的多个区域各自的等离子体的状态，
所述工序d)在表示多个区域各自的等离子体的状态的物理量的积分值小于规定值的情况下，判断为要再次执行所述工序b)。
7.如权利要求1至6中任一项所述的等离子体处理方法，其特征在于：
所述工序c)监控设定在基片载置面内的多个区域各自的等离子体的状态，
所述工序d)比较表示所述多个区域各自的等离子体的状态的物理量，在差比规定值大的情况下，判断为要再次执行所述工序b)。
8.如权利要求1至7中任一项所述的等离子体处理方法，其特征在于，还包括：
e)在所述工序b)的执行后，检测所述凹部上的膜的状态的工序；和
f)根据所述工序e)的检测结果，再次执行所述工序b)的工序。
9.如权利要求1至7中任一项所述的等离子体处理方法，其特征在于，还包括：
e)在所述工序b)的执行后，检测所述凹部上的膜的状态的工序；
f)决定与所述工序e)的检测结果相应的处理条件的工序；和
g)根据在所述工序f)中决定的处理条件，以在所述凹部上形成了膜的层作为掩模，对该层的基底层进行蚀刻的工序。
10.如权利要求9所述的等离子体处理方法，其特征在于，还包括：
h)在所述工序g)的执行后检测通过所述蚀刻形成的图案的形状和/或凹部上的膜的状态，在检测到的形状与规定形状的一致度在规定值以下的情况下，再次执行所述工序b)或所述工序g)。
11.如权利要求8至10中任一项所述的等离子体处理方法，其特征在于，还包括：
i)在所述工序b)的执行前，检测所述凹部的形状的工序；和
j)根据所述工序i)的检测结果，决定所述工序b)的处理条件的工序。
12.如权利要求11所述的等离子体处理方法，其特征在于，包括：
k)基于在所述工序i)中检测到的所述凹部的形状、在所述工序c)中监控到的所述等离子体的状态、以及在所述工序e)中检测到的所述凹部的形状，求取成膜前的所述凹部的形状、所述等离子体的状态和在所述工序b)中形成的膜的状态的相关关系的工序；和
l)基于所述相关关系，修正所述工序b)中的处理条件的工序；和
m)根据所述修正的处理条件，在与所述基片不同的基片的凹部上形成膜的工序。
13.如权利要求9所述的等离子体处理方法，其特征在于，包括：
i)在所述工序b)的执行前，检测所述凹部的形状的工序；
n)检测在所述工序g)的执行后通过所述蚀刻形成的图案的形状和/或凹部上的膜的状态的工序；
o)基于在所述工序e)中检测到的所述膜的状态、在所述工序i)中监控到的所述等离子体的状态、以及在所述工序n)中检测到的所述图案的形状和/或所述凹部上的膜的状态，求取所述工序g)的前后中的膜的状态、所述等离子体的状态、所述工序g)后的图案的形状的相关关系的工序；
p)基于所述相关关系，对所述工序g)中的处理条件进行修正的工序；和
q)根据所述修正的处理条件，对与所述基片不同的基片进行蚀刻的工序。
14.一种等离子体处理装置，其特征在于，包括：
构成为至少一个处理容器能够进行蚀刻、且至少一个处理容器能够进行成膜的一个或多个处理容器；和
控制部，
所述处理容器具有用于对内部供给处理气体的气体供给部，
所述控制部使各部执行：
a)将具有凹部的基片提供到处理容器内的工序；
b)在所述处理容器内生成等离子体，在所述凹部上形成膜的工序；和
c)监控在所述工序b)中生成的等离子体的状态的工序，
d)基于监控到的所述等离子体的状态，决定所述工序b)是否要再次执行和再次执行时的处理条件。
CN202110533635.8A 2020-05-27 2021-05-17 等离子体处理方法和等离子体处理装置 Pending CN113745103A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020092244A JP2021190498A (ja) 2020-05-27 2020-05-27 プラズマ処理方法およびプラズマ処理装置
JP2020-092244 2020-05-27

Publications (1)

Publication Number Publication Date
CN113745103A true CN113745103A (zh) 2021-12-03

Family

ID=78704780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110533635.8A Pending CN113745103A (zh) 2020-05-27 2021-05-17 等离子体处理方法和等离子体处理装置

Country Status (5)

Country Link
US (2) US11862441B2 (zh)
JP (1) JP2021190498A (zh)
KR (1) KR20210146826A (zh)
CN (1) CN113745103A (zh)
TW (1) TW202204687A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220254617A1 (en) * 2021-02-10 2022-08-11 Tokyo Electron Limited Plasma processing apparatus and monitoring device
JP7452458B2 (ja) 2021-02-16 2024-03-19 株式会社デンソー 半導体装置の製造装置
WO2024102229A1 (en) * 2022-11-11 2024-05-16 Applied Materials, Inc. Process chamber with improved process feedback

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3913555B2 (ja) * 2002-01-17 2007-05-09 ファブソリューション株式会社 膜厚測定方法および膜厚測定装置
US9887097B2 (en) * 2014-12-04 2018-02-06 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9997373B2 (en) 2014-12-04 2018-06-12 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6840609B2 (ja) 2017-04-19 2021-03-10 株式会社高垣製作所 麺線切出装置

Also Published As

Publication number Publication date
US20240120187A1 (en) 2024-04-11
TW202204687A (zh) 2022-02-01
US11862441B2 (en) 2024-01-02
US20210375602A1 (en) 2021-12-02
KR20210146826A (ko) 2021-12-06
JP2021190498A (ja) 2021-12-13

Similar Documents

Publication Publication Date Title
CN113745103A (zh) 等离子体处理方法和等离子体处理装置
US10796922B2 (en) Systems and methods for internal surface conditioning assessment in plasma processing equipment
US5885402A (en) Diagnostic head assembly for plasma chamber
US9355922B2 (en) Systems and methods for internal surface conditioning in plasma processing equipment
US20180269118A1 (en) Etching method and plasma processing apparatus
WO2018119446A1 (en) Atomic layer etching methods and apparatus
US10267728B2 (en) Systems and methods for detecting oxygen in-situ in a substrate area of a substrate processing system
US20060157445A1 (en) Gas setting method, gas setting apparatus, etching apparatus and substrate processing system
US10410840B2 (en) Gas supplying method and semiconductor manufacturing apparatus
KR102592122B1 (ko) 성막 방법 및 성막 장치
KR20200112682A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
JP4410117B2 (ja) ガス設定方法，ガス設定装置，エッチング装置及び基板処理システム
Hao et al. Real-time monitoring of atomic layer etching in Cl2/Ar pulsed gas, pulsed power plasmas by optical emission spectroscopy
JP2017027995A (ja) エッチング終点検出方法及びプラズマ処理装置の制御装置
KR102426049B1 (ko) 발광 모니터 방법, 기판 처리 방법, 및 기판 처리 장치
JP2007115765A (ja) プラズマ処理装置
CN112802737A (zh) 基片处理方法和基片处理装置
US20210111008A1 (en) Method of determining cleaning conditions and plasma processing device
US20230317417A1 (en) Apparatus and method for processing substrate using plasma
KR100854082B1 (ko) 플라즈마 식각 장치를 이용하여 시즈닝 하는 방법
JP2001176853A (ja) プラズマ処理装置
KR20200087694A (ko) 처리 방법 및 플라즈마 처리 장치
Milenin et al. Discovering Practical Use of Sensor Wafers in CCP Reactors
KR20100088763A (ko) 플라즈마처리장치 및 플라즈마처리방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination