CN112802737A - 基片处理方法和基片处理装置 - Google Patents

基片处理方法和基片处理装置 Download PDF

Info

Publication number
CN112802737A
CN112802737A CN202011214947.4A CN202011214947A CN112802737A CN 112802737 A CN112802737 A CN 112802737A CN 202011214947 A CN202011214947 A CN 202011214947A CN 112802737 A CN112802737 A CN 112802737A
Authority
CN
China
Prior art keywords
substrate
substrate processing
chamber
processing method
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011214947.4A
Other languages
English (en)
Inventor
熊谷圭惠
久松亨
本田昌伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2020152825A external-priority patent/JP2021077866A/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN112802737A publication Critical patent/CN112802737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

本发明提供能够连续控制在基片上形成的膜的覆盖率的基片处理方法和基片处理装置。基片处理方法包括a)在腔室内将在正面形成有图案的基片暴露于第一反应种，使第一反应种吸附在基片的正面的工序。此外，基片处理方法包括b)在腔室内，将基片暴露于由第二反应种形成的等离子体，在基片的正面形成膜的工序。此外，基片处理方法包括c)将包含工序a)和工序b)的处理以改变工序b)开始时的第一反应种的滞留量的方式反复执行两次以上的工序。

Description

基片处理方法和基片处理装置
技术领域
本发明涉及基片处理方法和基片处理装置。
背景技术
作为在半导体装置的制造中使用的一种技术，已知有原子层沉积(Atomic LayerDeposition：ALD)。ALD被归类为化学气相沉积(Chemical Vapor Deposition：CVD)之一。CVD是通过在腔室内配置基片，将包含想要形成的膜的成分的气体导入到腔室，在基片的正面上或者在气相下引起化学反应，从而在基片上成膜的方法。与CVD不同，ALD并不将多种反应气体一起导入到腔室内。首先，将第一反应气体(precursor：前体)导入到腔室使其吸附在基片上，将未吸附的第一反应气体从腔室中排出。接着，将第二反应气体导入到腔室，使其与吸附于基片上的第一反应气体的成分反应而成膜。ALD能够利用自控制性将膜厚控制在原子层水平，因此被运用于形成致密的膜。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2005/70041号说明书
发明内容
发明要解决的技术问题
本发明提供一种能够连续地控制形成在基片上的膜的覆盖率的技术。
用于解决技术问题的技术方案
本发明的一个方面的基片处理装置实现的基片处理方法包括a)在腔室内将在正面形成有图案的基片暴露于第一反应种，使第一反应种吸附在基片的正面的工序。此外，基片处理方法包括b)在腔室内，将基片暴露于由第二反应种形成的等离子体，在基片的正面形成膜的工序。此外，基片处理方法包括c)将包含工序a)和工序b)的处理以改变工序b)开始时的第一反应种的滞留量的方式反复执行两次以上的工序。
发明效果
依照本发明，能够连续地控制在基片上形成的膜的覆盖率。
附图说明
图1是表示第一实施方式的基片处理方法的流程的一个例子的流程图。
图2A是表示根据第一实施方式的基片处理方法执行的处理例1的流程的流程图。
图2B是表示根据第一实施方式的基片处理方法执行的处理例2的流程的流程图。
图2C是表示根据第一实施方式的基片处理方法执行的处理例3的流程的流程图。
图2D是表示根据第一实施方式的基片处理方法执行的处理例4的流程的流程图。
图3A是于用说明成膜方法与覆盖率的关系的图。
图3B是与图3A的(1)～(5)对应的图案的概要纵截面图。
图4是用于说明化学气相沉积的图。
图5是用于说明原子层沉积的图。
图6是用于说明第一实施方式中的混合模式的图。
图7是表示第一实施方式的基片处理装置的结构的一个例子的图。
图8是用于说明第一实施方式的基片处理装置中存储的处理条件的一个例子的图。
图9是用于说明第一实施方式的基片处理装置中存储的处理的一个例子的图。
图10是表示基于第一实施方式的基片处理方法的处理的实验结果的图。
图11是将图10所示的实验结果标准化而得到的曲线图。
图12是表示第二实施方式的基片处理装置的结构的一个例子的图。
图13是表示存储在对应存储部中的信息的结构的一个例子的图。
图14A是表示形成于基片上的图案的低频不平坦的一个例子的图。
图14B是测量形成于基片上的图案而得到的功率谱密度的一个例子的图。
图14C是表示形成于基片上的图案的高频不平坦的一个例子的图。
图14D是表示测量形成于基片上的图案而得到的功率谱密度的另一个例子的图。
图15是表示第二实施方式的基片处理方法的流程的一个例子的流程图。
图16是表示执行第一实施方式、第二实施方式中的基片处理的处理装置的结构的一个例子的图。
图17是表示可以能够执行第一实施方式、第二实施方式中的基片处理的处理系统的一个例子的图。
附图标记说明
100、100A 基片处理装置
110、110A 存储部
111 处理条件存储部
112 处理存储部
113 对应存储部
120、120A 控制部
121 选择部
122 指示部
123 获取部
130 输入部
140 输出部
150 通信部
200 处理装置
300 测量装置
NW 网络。
具体实施方式
在下文中，参照附图，详细地说明所公开的实施方式。本实施方式并非是限定性的。另外，各实施方式在不使处理内容冲突的范围内能够适当组合。此外，在各附图中，对相同或相应的部分标注相同的附图标记。
此外，在以下的说明中，“上方”是指处理装置的顶部方向，即，配置于处理装置内的基片的正面方向。此外，“下方”是指处理装置的底部方向，即，配置于处理装置内的基片的背面方向。另外，为了表示形成于基片上的图案的一部分，当使用“上”“下”时，“上”指基片的正面侧，即作为成膜和蚀刻等的处理对象的一侧。“下”是指基片的背面侧，即不作为成膜或蚀刻等的处理对象的一侧。此外，还将基片的厚度方向称为纵向，将与基片正面平行的方向称为横向。
此外，在以下的说明中，“反应种”包括含有反应种的气体。
(第一实施方式)
图1是表示第一实施方式的基片处理方法的流程的一个例子的流程图。第一实施方式的基片处理方法例如由基片处理装置执行，该基片处理装置控制执行蚀刻、成膜和清洁等的处理的处理装置(例如腔室)。
首先，基片处理装置选择对基片(例如，由硅形成的半导体基片)连续执行的一个以上的处理(步骤S11)。接着，基片处理装置使处理装置执行所选择的处理(步骤S12)。当执行完成后，处理结束。
此处，“处理”包括对基片执行的一个以上的处理。一个以上的处理例如是成膜处理、蚀刻处理、清洁处理、温度调节处理等。此外，“处理”包括一个以上的处理的执行顺序的信息。
图2A～图2D分别是表示根据第一实施方式的基片处理方法执行的处理例1～4的流程的流程图。
图2A所示的处理例1是通过CVD进行的成膜处理。首先，基片处理装置在腔室内使第一反应种和第二反应种反应而在基片的正面成膜(步骤SA1)。然后，基片处理装置结束处理。
图2B所示的处理例2是通过ALD(包括后述的“混合模式”)进行的成膜处理。处理例1的处理包括工序a)和工序b)。在工序a)中，基片处理装置在腔室内将在正面形成有图案的基片暴露于第一反应种，使第一反应种吸附在基片的正面(步骤SB1)。接着，在工序b)中，基片处理装置在腔室内将基片暴露于由第二反应种形成的等离子体，在基片的正面成膜(步骤SB2)。基片处理装置判断是否已经执行了规定次数的循环(步骤SB3)。在判断为没有执行规定次数的循环时(步骤SB3，否)，基片处理装置返回到步骤SB1并反复进行该处理。另一方面，当判断为已执行了规定次数的循环时(步骤SB3，是)，基片处理装置结束处理。
此外，如图2B所示，工序a可以包括使第一反应种吸附在基片的工序a1和从腔室清除第一反应种的至少一部分的工序a2。同样地，工序b可以包括将第二反应种导入到腔室形成等离子体来成膜的工序b1和从腔室清除第二反应种的至少一部分的工序b2。
图2C所示的处理例3是蚀刻处理。首先，基片处理装置执行蚀刻(步骤SC1)。然后，基片处理装置结束处理。
图2D所示的处理例4是将不同条件的成膜处理和蚀刻组合而成的处理。处理例4是依次执行处理例1、处理例2和处理例3的处理的处理。基片处理装置首先执行处理例1(步骤SD1)。接着，基片处理装置执行处理例2(步骤SD2)。随后，基片处理装置执行处理例3(步骤SD3)。然后，基片处理装置结束处理。
另外，“处理”包括各处理的处理条件的信息。处理条件的信息例如包括腔室内压力、为产生等离子体而施加的高频(Radio Frequency)的频率和功率、气体的种类和流量、处理时间、腔室各部分的温度等。此外，“处理”包括执行各处理的次数和将多个处理按预定顺序反复进行的次数的信息。例如，当在图2A～图2D所示的处理例2中执行多个循环的情况下，能够对各循环设定不同的处理条件。在第一实施方式的基片处理方法中执行的“处理”例如包括，对形成于基片的具有高低差的图案以不同覆盖率实现成膜的一个以上的处理。
另外，“覆盖率(coverage)”是指在形成于基片上的具有高低差的图案的上部形成的膜与在下部形成的膜之比。覆盖率例如是指在形成于基片的孔的内周的上部形成的膜的厚度与在下部形成的膜的厚度之比。此外，例如，覆盖率是指在基片的正面形成的膜的膜厚与在形成于基片的孔的底面形成的膜的膜厚之比。例如，在使用CVD的成膜处理中，主要在图案的上部成膜。与之相对，在使用ALD的成膜处理中，无论图案的高低差如何，在基片的正面都均匀地成膜。如上所述，覆盖率根据成膜处理的方法而变化。
图3A是用于说明成膜方法与覆盖率的关系的图。图3A的曲线图的横轴表示形成于基片上的图案例如孔内的纵向位置(此处也称为深宽比(aspect))。纵轴表示在图案上形成的膜的厚度。例如，(1)表示这样一种状态：在低深宽比的位置即图案的上部形成的膜的厚度大，在高深宽比的位置即图案的下部没有形成膜。此外，(2)～(4)表示从图案的上部向下部逐渐形成的膜的厚度减小的状态。此外，(5)表示从图案的上部向下部形成的膜的厚度大致均匀的状态。
图3B是与图3A的(1)～(5)对应的图案的概要纵截面图。图3B(1)为仅在图案P的顶部Top形成了膜F的状态。图3B的(2)～(4)为从图案P的顶部Top去往侧壁SW上部、侧壁SW下部而成膜量逐渐变化的状态。图3B的(5)为在图案P的顶部Top、侧壁SW上部、侧壁SW下部、底部Bottom的任何部位都形成了具有大致均匀厚度的膜F的状态。图3B的(1)～(5)分别与图3A中的(1)～(5)大致均匀。
下面，将说明用于实现图3A和3B的(1)～(5)的覆盖率的各方法。
图4是用于说明CVD的图。在CVD中，将包含互相反应而形成膜的成分的气体导入到配置有基片的腔室内，通过反应在基片上形成膜。在图4的例子中，将气体A和气体B同时导入到配置有基片Sub(图4的(A))的腔室中。所导入的气体A中的反应种与气体B中的反应种反应，在基片Sub上形成膜(图4中的(B))。由于在气相状态下反应的膜的成分从上方沉积，因此在基片上存在具有高低差的图案时，通过CVD形成的膜的覆盖率成为随着从图案的顶部向底部而减小的状态。(参照图4A和图4B的(1))。
图5是用于说明ALD的图。在ALD中，将第一反应种和第二反应种依次导入到配置有基片的腔室内来成膜。在图5的例子中，首先将气体A(第一反应种)导入到对配置有基片Sub(图5的(A))腔室(图5的(B))。气体A中的分子吸附在基片Sub的正面(图5中的(C))。当没有更多的吸附位置时，分子不再沉积在基片Sub上。对残留于腔室内的气体A进行清除。接着，将气体B(第二反应种)导入到腔室内(图5中的(D))。此时，也可以从气体B生成等离子体来促进反应。气体B中的分子或自由基与吸附于基片Sub上的分子反应而形成膜。此时，如果基片Sub上的气体A的所有分子与气体B中的分子反应，则残留的气体B中的分子仍以气相的形式滞留在腔室内。然后，对滞留的气体B(图5中的(E))进行清除。像这样，在ALD中，通过执行吸附、清除、反应(例如氧化)和清除这四个工序来形成膜。由于ALD以自控制的方式进行成膜，因此通过ALD形成的膜的覆盖率为从图案的上部向下部形成大致一定的膜厚(参照图3A、图3B的(5))。
图6是用于说明第一实施方式中的混合模式的图。第一实施方式中的“混合模式”是指，利用与ALD相同的处理流程，并且与CVD同样地使第一反应种A和第二反应种B在气相状态下反应的、即将ALD和CVD混合而成的成膜方法。
在图6的例子中，首先，将气体A(第一反应种)导入到配置有基片Sub(图6的(A))的腔室内。所导入的气体A中的分子吸附在基片Sub上(图6中的(B))。在混合模式下，在分子吸附到基片Sub之后，从腔室不将气体A完全清除(图6(C))。然后，在腔室内残存有气体A的状态下，将气体B(第二反应种)导入到腔室内(图6中的(D))。气体B中的分子，与吸附于基片Sub上的气体A的分子反应，同时与腔室内以气相存在的气体A的分子也发生反应而形成膜。因此，除了ALD的自控制式成膜之外，还形成具有与CVD相同的覆盖率的膜(图6中的(E))。此外，气体A例如是含硅气体。此外，气体B例如是含氧气体。另外，作为气体A，可以使用例如含碳气体等。此外，作为气体B，可以使用例如含氮气体等。
在混合模式下的成膜中，当将第二反应种导入腔室时，通过调节残留在腔室内的第一反应种的量(在下文中，也称为滞留量)，能够改变覆盖率。能够通过以下的处理条件来调整混合模式下的覆盖率。
(1)第一反应种的清除工序(图6的工序(C))的处理时间
(2)第一反应种的清除工序中的腔室内的压力
(3)第一反应种的清除工序中使用的清除气体的流量
(4)第一反应种的稀释度(图6中的工序(B))
此处，能够用以下的式(1)来表示置换腔室内的气体所需的时间(以下，也称为滞留时间(residence time))。
T＝(P×V)/(Q)……(1)
在式中，T表示滞留时间(秒)，即气体滞留在处理空间(腔室)内的时间。P表示处理空间内的压力(Torr)。V表示处理空间的容积(升)。Q表示气体流量(sccm)。根据式(1)可知，滞留时间T与处理空间的容积和处理空间的压力成正比，并且与气体的流量成反比。因此，处理空间的容积越大压力越高，则滞留时间越长，气体流量越大则滞留时间越短。
因此，能够通过如下那样调整处理条件来增加将第二反应种导入腔室时残留在腔室内的第一反应种的量。
(1)缩短第一反应种的清除工序的处理时间(例如，使之比滞留时间短)。
(2)提高第一反应种的清除工序中的腔室内的压力。
(3)降低第一反应种的清除工序中使用的清除气体的流量。
另外，在不改变第一反应种的清除工序中的处理条件的情况下，通过提高第一反应种的稀释度(即使上述处理条件(4))以增加没有吸附到基片而残留的反应分子的量，也能够增加第一反应种的滞留量。此外，通过不设置清除工序，也能够维持第一反应种的滞留量。
如上所述，在第一实施方式的基片处理方法中，通过将实现不同的覆盖率的成膜处理组合来实现连续的覆盖率控制。
(基片处理装置的结构的一个例子)
图7是表示第一实施方式的基片处理装置100的结构的一个例子的图。基片处理装置100例如可以由个人计算机(PC)等的信息处理装置构成。基片处理装置100经由网络NW与处理装置200连接。
网络NW可以是例如因特网(internet)、内联网(intranet)、局域网(local aeranetwork)、广域网或者它们的组合。此外，网络NW可以是有线网、无线网或者它们的组合。
处理装置200包括对基片执行处理的处理空间(腔室)，能够执行基片的处理。处理装置200的详情在后文说明。但是，处理装置200的结构和类型没有特别限定。处理装置200例如可以为使用电容耦合型等离子体(CCP：Capacitively Coupled Plasma)、电感耦合型等离子体(ICP：Inductively Coupled Plasma)、微波等离子体等任意等离子体源的等离子体处理装置。处理装置200执行原子层沉积(ALD：Atomic Layer Deposition)和化学气相沉积(CVD：Chemical Vapor Deposition)等的成膜处理、蚀刻处理等。处理装置200可以是在处理基片时使用等离子体的装置，也可以是不使用等离子体的装置。
基片处理装置100包括存储部110、控制部120、输入部130、输出部140和通信部150。
存储部110存储用于在基片处理装置100中的处理的信息和作为处理结果生成的信息。存储部110例如包括闪存(flash memory)、RAM(Random Access Memory：随机存取存储器)、ROM(Read Only Memory：只读存储器)、硬盘、光学存储装置等。
控制部120控制基片处理装置100的工作和功能。控制部120例如是集成电路或电子电路。控制部120包括例如CPU(Central Processing Unit：中央处理器)、MPU(MicroProcessing Unit：微处理器)等。
输入部130接收从外部输入到基片处理装置100的信息。输入部130例如包括触摸面板、鼠标、键盘、麦克风及其外围电路。
输出部140从基片处理装置100输出信息。输出部140例如包括屏幕、扬声器、打印机及其外围电路。
通信部150经由网络NW实现与其他装置的通信。通信部150例如包括调制解调器、端口、路由器和交换机。
(存储部110中存储的信息)
存储部110包括处理条件存储部111和处理存储部112。
处理条件存储部111存储在处理装置200中执行的对基片的处理的处理条件，例如成膜、蚀刻等处理的处理条件。
图8是用于说明第一实施方式的基片处理装置100中存储的处理条件的一个例子的图。处理条件例如是参照图4至图6说明的各成膜处理的处理条件。例如，在CVD的情况下，处理条件包括腔室内压力、生成等离子体时施加的高频(HP)的频率和功率、导入到腔室的气体种类、气体的流量(比)等。处理条件还包括处理时间和腔室各部的设定温度。此外，在ALD和混合模式的情况下，可为第一反应种的吸附工序(工序a1)、第一反应种的清除工序(工序a2)、第二反应种的反应工序(工序b1)和第二反应种的清除工序(工序b2)分别设定处理条件。(工序a1)、(工序a2)、(工序b1)和(工序b2)在图2B中示出。
在图8的例子中，处理条件包括“条件ID(Identifier：标识符)”、“步骤编号”、“压力”、“高频(HP)”、“气体”、“流量”、“处理时间”和“温度”。“条件ID”是唯一地确定各处理条件的标识符。“步骤编号”是在一个处理包括多个工序的情况下识别各工序的编号。“压力”是该处理中腔室内的压力值。“高频(HP)”是在该处理中施加到腔室内的电极的高频的频率和功率。“气体”是确定在该处理中导入到腔室内的气体的信息。“流量”是对应的气体的流量。“处理时间”表示该处理的时间。“温度”是在执行该处理时设定的腔室的规定部的温度。
例如，在图8中，作为能够根据“条件ID：P100”识别的处理条件，存储有步骤编号“1”～“4”。这表示由条件ID“P100”确定的处理条件包括四个工序。此外，与“步骤编号1”相关联地，存储有“压力，XXmT”，“气体，X/Y”，“流量，R1/R2”，“处理时间，2秒”，“温度，T1/T2/T3”。这表示在条件ID“P100”的处理条件下，由步骤编号“1”确定的工序中，腔室的压力被设定为XXmT。此外，表示在该工序中，将X气体(此处意为未确定的气体)和Y气体以R1sccm相对于R2sccm的流量比供给到腔室内。此外，表示该工序的处理时间为2秒。另外，还表示在执行该工序的期间，腔室规定部的温度被设定为T1摄氏度、T2摄氏度和T3摄氏度。
另外，在图8中由条件ID“P100”表示的处理条件对应于ALD。在条件ID“P100”的处理条件中，步骤编号“1”是吸附工序(工序a1)的处理条件，步骤编号“2”是吸附工序后的清除工序(工序a2)的处理条件。此外，步骤编号“3”是反应工序(工序b1)的处理条件，步骤编号“4”是反应工序后的清除工序(工序b2)的处理条件。另外，在图8中，由条件ID“P200”表示的处理条件对应于CVD(参照图2A，步骤SA1)。由于条件ID“P200”的处理只有一个工序，因此仅存储有步骤编号“1”的处理条件。另外，在图8中，由条件ID“P301”～“P303”表示的处理条件对应于混合模式。条件ID“P301”～“P303”的处理条件与条件ID“P100”的处理条件几乎相同，但是步骤编号“2”的“处理时间”不同。这是因为条件ID“P301”～“P303”的处理条件将清除工序(工序a2)的处理时间设定得较短，以便实现混合模式。
处理存储部112存储处理，该处理是存储于处理条件存储部111的处理条件的组合。
图9是用于说明第一实施方式的基片处理装置100中存储的处理的一个例子的图。在图9的例子中，处理包括“处理ID”、“循环数”、“条件ID/顺序”。“处理ID”是用于唯一地确定处理的标识符。“循环数”是基于该处理中对应的处理条件执行处理的次数。“条件ID/顺序”是在该处理中执行的处理的处理条件和执行多个处理时执行该处理的顺序。此外“条件ID/顺序”也可以不是条件ID和顺序，而是处理ID和顺序。
例如，在图9的例子中，与“处理ID，S001”相关联地，存储“循环数1”和“条件ID/顺序，P200”。这表示在由处理ID“S001”确定的处理中，将基于由条件ID“P200”确定的处理条件的处理执行一次。由条件ID“P200”确定的处理条件，被存储于处理条件存储部111中。即，条件ID“P200”的处理条件为腔室压力“XXmT”、高频(HP)“Z1MHz/Z2W”、气体“X/Y”、流量“R1/R2”。此外，处理时间为“10秒”，温度为“T1/T2/T3”。
还例如，在图9的例子中，与处理ID“S500”相关联地存储有“循环数，5”、“条件ID/顺序，S001→S003→S100”。这表示由处理ID“S500”确定的处理，依次执行由处理ID“S001”、“S003”、“S100”分别确定的处理。此外，表示将三个处理依次反复执行五次。由处理ID“S001”确定的处理是CVD，由处理ID“S003”确定的处理是混合模式(参照图8)。在由处理ID“S100”确定的处理是蚀刻的情况下，处理ID“S001”意味着将CVD、ALD和蚀刻连续地反复执行五次。
(控制部120的结构和功能)
返回图7，对控制部120的结构和功能进行说明。控制部120包括选择部121和指示部122。
选择部121接收经由输入部130或通信部150输入的指示。然后，选择部121从存储部110选择与接收到的指示对应的一个以上的处理(图1，步骤S11)。选择部121将所选择的处理传递给指示部122。
指示部122指示处理装置200使之基于选择部121所选择的处理来执行处理(图1，步骤S12)。
(实验例)
图10是表示基于第一实施方式的基片处理方法的处理的实验结果的图。图10的(A)示出了基于处理ID“S001”(参照图8、图9)将CVD在10秒的期间执行一次时得到的覆盖率。图10的(B)示出了基于处理ID“S002”(参照图8、图9)在混合模式下将把清除时间设定为0.5秒的处理执行了40次时得到的覆盖率。图10的(C)示出了基于处理ID“S003”(参照图8、图9)在混合模式下将把清除时间设定为0.7秒的处理执行了70次时得到的覆盖率。图10的(D)示出了基于处理ID“S004”(参照图8、图9)在混合模式下将把清除时间设定为1秒的处理执行了105次时得到的覆盖率。图10的(E)示出了基于处理ID“S005”(参照图8、图9)将ALD执行了200次时得到的覆盖率。
此外，条件ID“P301”、“P302”、“P303”、“P100”的各处理条件的差异，仅在于第一反应种的清除时间的长度。图10的(B)中，清除时间为0.5秒，(C)为0.7秒，(D)为1秒，(E)为10秒，从(B)至(E)逐渐地将清除时间延长。因此，将第二反应种(图10的例子中为含氧气体)导入腔室时的第一反应种(图10的例子中的含X气体)的滞留量，随着从(B)向(E)而减小。因此，在(B)中CVD模式下的成膜量最多，随着从(C)向(D)而CVD模式下的成膜量减小。此外，在(E)中，在ALD模式下进行了成膜。
在图10的(A)的例子中，膜大致形成在图案的上部，在下部几乎不成膜。即，在图10的(A)的处理条件下，实现了与图3B的(1)相当的覆盖率。
在图10的(B)的例子中，膜厚随着从图案的上部向下部而逐渐减小，在图案的下部几乎不成膜。即，在图10(B)的处理条件下，实现了基本上对应于与图3B的(2)的覆盖率。
在图10的(C)的例子中，与(B)相比，形成的膜的膜厚整体上增加，并且与(B)同样，膜厚随着从上部向下部而减小。即，可以说图10的(C)基本上对应于图3B的(3)的覆盖率。
在图10的(D)的例子中，与(C)相比，形成的膜的膜厚进一步增加，在图案的底部也观察到了成膜。可以说，图10的(D)基本上与图3B的(4)相对应的覆盖率。
在图10的(E)的例子中，形成的膜的膜厚在图案的上部与下部之间几乎没有差异，实现了大致一样的成膜。即，在图10的(E)的处理条件下，实现了相当于图3B的(5)的覆盖率。
此外，图10的曲线图中的“深度”是指从形成于侧壁的膜的上端至下端的距离(尺寸)。即，“深度”是不包括顶部和底部的尺寸(相当于图10中由D1表示的尺寸)。此外，“D/A”是指形成于侧壁的膜的厚度。
图11是将图10所示的实验结果标准化而得到的曲线图。根据图11可知，覆盖率在(A)～(E)之间逐渐变化，实现了CVD与ALD之间的中间成膜模式。如上所述，依照第一实施方式的基片处理方法，能够连续地改变覆盖率来实现所希望的覆盖率的成膜。
另外，ALD也可以不必形成保形的膜。例如，可以将第一反应种的吸附位置限定在图案的上部而仅在图案的上部成膜。此外，也可以通过在第二反应种到达图案的底部之前结束处理，从而仅在图案的上部成膜。通过使用次保形的ALD，能够更灵活地控制覆盖率。
(第一实施方式的效果)
如上所述，第一实施方式的基片处理方法包括工序a)、工序b)和工序c)。工序a)是在腔室内将正面形成有图案的基片暴露于第一反应种，使第一反应种吸附在基片的正面的工序。工序b)是在腔室内将基片暴露于由第二反应种形成的等离子体，在基片的正面形成膜的工序。工序c)是将包括工序a)和工序b)的处理以改变工序b)开始时的第一反应种的滞留量的方式反复执行两次以上的工序。因此，依照第一实施方式的基片处理方法，能够连续地控制在基片上形成的膜的覆盖率。例如，工序b)开始时的第一反应种的滞留量越多，形成在图案上部的膜的厚度越变得比形成在图案下部的膜的厚度厚。另一方面，工序b)开始时的第一反应种的滞留量越少，形成在图案上部的膜的厚度和形成在图案下部的膜的厚度越接近。因此，依照第一实施方式的基片处理方法，能够根据工序b)开始时的第一反应种的滞留量，来连续地控制在基片上形成的膜的覆盖率。
另外，在第一实施方式的基片处理方法中，也可以通过在工序a)中控制导入到腔室内的第一反应种的量，来改变工序b)开始时的第一反应种的滞留量。此外，在第一实施方式的基片处理方法中，也可以通过在工序a)中控制导入到腔室内的第一反应种的稀释度，来改变工序b)开始时的第一反应种的滞留量。因此，依照第一实施方式，通过调整第一反应种的量、稀释度，能够容易地控制在基片上形成的膜的覆盖率。
另外，在第一实施方式的基片处理方法中，工序a)也可以包括：a1)将第一反应种导入到腔室内的工序；和a2)从腔室清除第一反应种的至少一部分的工序。而且，在第一实施方式的基片处理方法中，也可以通过控制在工序a2)中清除的第一反应种的量，来改变工序b)开始时的第一反应种的滞留量。因此，依照第一实施方式，还能够在清除工序中调整腔室内的第一反应种的量。因此，依照第一实施方式，通过简单地调整处理条件，能够连续地控制在基片上形成的膜的覆盖率。此外，依照第一实施方式，通过改变清除工序的处理条件，能够容易地实现ALD与CVD之间的中间成膜模式。
另外，在第一实施方式的基片处理方法中，也可以通过改变腔室内的压力、处理时间和清除气体的流量中的至少一者，来改变在工序a2)中清除的第一反应种的量，从而改变工序b)开始时的第一反应种的滞留量。因此，依照第一实施方式，通过从多个处理条件选择并调整容易控制的条件，能够控制在基片上形成的膜的覆盖率。
另外，在第一实施方式的基片处理方法中，可以在基片正面的反应饱和之前结束工序a)或工序b)。因此，在第一实施方式的基片处理方法中，可以利用次保形ALD，来进一步精细地调整在基片上形成的膜的覆盖率。
另外，在第一实施方式的基片处理方法中，还可以包括：d)在执行了工序c)之后，将通过工序c)形成的膜作为掩模来蚀刻基片的工序。此外，在第一实施方式的基片处理方法中，可以反复执行工序c)直至图案的形状满足预定的条件为止。此外，还可以包括：e)将包括工序c)和工序d)的处理反复执行两次以上的工序。因此，依照第一实施方式，能够在连续地控制覆盖率来校正掩模的形状后执行蚀刻。因此，依照第一实施方式，能够提高蚀刻精度。另外，依照第一实施方式，能够校正掩模的形状并且执行蚀刻。
另外，在第一实施方式的基片处理方法中，可以在相同的腔室内执行工序c)。因此，依照第一实施方式，能够进一步提高处理的生产率。此外，当第一实施方式的基片处理方法包括工序d)时，工序c)和工序d)可以在相同的腔室内实施，也可以在不同的腔室内实施。因此，依照第一实施方式，能够平衡成膜时间和蚀刻时间，并且将整个基片处理最优化。
另外，在第一实施方式的基片处理方法中，可以将腔室内的压力设定为大约10～大约200mTorr来执行工序c)。尽管当将压力设定得低时滞留时间变短，但是可以通过调整其他处理条件来实现第一实施方式的混合模式。因此，依照第一实施方式，能够抑制处理时间的增加，提高基片处理的生产率。
另外，第一实施方式的基片处理装置包括选择部和指示部。选择部选择多个处理。处理例如包括工序a)、工序b)和工序c)。工序a)是在腔室内将正面形成有图案的基片暴露于第一反应种，使第一反应种吸附在基片的正面的工序。工序b)是在腔室内将基片暴露于由第二反应种形成的等离子体，在基片的正面形成膜的工序。工序c)是将包括工序a)和工序b)的处理以改变工序b)开始时的第一反应种的滞留量的方式反复执行两次以上的工序。在工序c)中，选择部选择的多个处理，工序b)开始时的第一反应种的滞留量彼此不同。指示部指示在腔室内执行选择部选择出的多个处理。因此，依照第一实施方式的基片处理装置，能够连续地控制在基片上形成的膜的覆盖率。
(第二实施方式)
第一实施方式的基片处理装置，预先设定处理条件，根据想要得到的覆盖率选择处理。而第二实施方式的基片处理装置，根据基片上的图案的状态选择并执行处理。第二实施方式的基片处理方法，例如根据基片上的图案的不平坦的程度来选择并执行处理。
图12是表示第二实施方式的基片处理装置100A的结构的一个例子的图。第二实施方式的基片处理装置100A的结构，与第一实施方式的基片处理装置100的结构基本相同。但是，基片处理装置100A与基片处理装置100的不同之处在于，基片处理装置100A具有对应存储部113和获取部123。此外，基片处理装置100A与基片处理装置100的不同之处在于，基片处理装置100A经由网络NW与测量装置300可通信地连接。对于基片处理装置100A的结构中与基片处理装置100相同的结构，省略其说明，下面对不同的结构进行说明。
基片处理装置100A经由网络NW与处理装置200和测量装置300可通信地连接。网络NW和处理装置200，与第一实施方式的网络NW和处理装置200相同(参照图7)。
测量装置300测量形成于基片上的图案的形状，输出表示该形状的值。下面，也将测量装置300输出的值称为测量值。测量装置300输出的测量值的种类没有特别限定。测量值例如可以为形成于基片上的图案的深宽比。此外，测量值例如可以为表示形成于基片上的图案的凹凸的信号波形的标准偏差。此外，测量值例如可以为表示形成于基片上的图案的凹凸的信号波形的功率谱密度(Power Spectral Density：PSD)。此外，即使在凹凸的周期完全不同的情况下标准偏差也可能相同，因此，为了提高测量精度，优选将功率谱密度作为测量值使用(参照Chris A.Mack,“Reducing roughness in extreme ultravioletlithography”in Journal of Micro/Nanolithography,MEMS,and MOEMS,17(4),041006(2018))。在第二实施方式中，优选测量值至少包括深宽比和功率谱密度。
例如，测量装置300可以是基于由扫描电子显微镜(Scanning ElectronMicroscope：SEM)分析形成于基片上的图案而得到的信息、图像，导出图案形状的标准偏差、功率谱密度等的装置。在图12的例子中，使基片处理装置100A与测量装置300通过网络NW连接。不过，也可以为，不将测量装置300连接到基片处理装置100A，而是操作员等将通过其他方式导出的测量值输入到基片处理装置100A。
基片处理装置100A包括存储部110A、控制部120A、输入部130、输出部140和通信部150。
除了与第一实施方式同样的处理条件存储部111和处理存储部112之外，存储部110A还具有对应存储部113。对应存储部113存储从测量装置300输入的测量值与处理之间的对应关系。
图13是表示存储在对应存储部113中的信息的结构的一个例子的图。在图13的例子中，对应存储部113存储“器件ID”、“测量值、深宽比、PSD”、“处理ID”。“器件ID”是确定通过处理形成的器件的信息。此外，“器件ID”也可以是表示深宽比和PSD的目标值的信息。“测量值、深宽比”表示通过测量形成于基片上的图案而得到的图案的深宽比。“测量值、PSD”表示通过测量形成于基片上的图案而得到的该图案的功率谱密度。“处理ID”表示应用于对应的“测量值”的图案来实现相应的“器件ID”的处理。
图14A～图14D是用于说明功率谱密度与图案形状之间的关系的图。图14A是表示形成于基片上的图案的低频不平坦的一个例子的图。图14B是表示通过测量形成于基片上的图案而得到的功率谱密度的一个例子的图。
此处，低频不平坦是指与高频不平坦相比以相对较大的周期出现的不平坦，即凹凸；高频不平坦是指与低频不平坦相比以相对较小的周期出现的不平坦。
图14A的(1)表示在本应形成为直线状的线和空间图案产生了凹凸而形成起伏形状的状态。图14A为从上往下观察图案的状态。在图14A的(1)的例子中，线与线的间隔在X1处和X2处不同。测量图14A的(1)的图案得到的功率谱密度能够表示为如图14B的(1)。图14B的曲线图的横轴表示频率(单位：纳米nm)，纵轴表示功率谱密度(单位：nm3)，也即各频带的能量的大小。在图14B的曲线图中，越靠横轴右侧表示以小周期产生的不平坦即高频不平坦越多，越靠左侧表示以大周期产生的不平坦即低频不平坦越多。
此处，改善图14A的(1)的图案的不平坦，将凹凸修整平坦(图14A的(2))。在图14A的(2)的例子中，线与线的间隔是均匀的，(1)中X1的部分具有与其他部分大致相同的间隔X3。这样一来，功率谱密度的曲线图的形状也变化。图14B的(2)是通过测量改善了不平坦的图案而得到的功率谱密度的一个例子。在图14B的(2)中，表明低频不平坦即以大周期出现的不平坦被改善而图案表面平坦化。
图14C是表示形成于基片上的图案的高频不平坦的一个例子的图。图14D是表示测量形成于基片上的图案而得到的功率谱密度的另一个例子的图。
当使用电子谱密度表示具有图14C的(1)所示的高频不平坦的图案时，如图14D的(1)所示。此时，改善图14C的(1)的图案的不平坦，将凹凸修整平坦(图14C的(2))。这样一来，曲线图的形状如图14D的(2)那样变化。根据图14D的(2)可知，与低频不平坦相比，高频不平坦得到更大的改善，图案表面平坦化。
图14B所示的低频不平坦能够通过例如CVD来平坦化。由于通过CVD形成的膜倾向于沉积在较大的空隙部分，因此将低频不平坦的较大的凹部填埋。
另一方面，关于图14D所示的高频不平坦，当从整个图案观察时，产生不平坦的凹部的尺寸相对较小。因此，不能基于CVD的成膜将凹部优先填埋。因此，为了改善高频不平坦，优选使用组合了ALD和CVD的混合模式。
在第二实施方式的基片处理方法中，在执行处理之前，测量作为处理对象的基片上的图案的不平坦等的形状，根据测量值选择要采用的处理条件即处理。因此，能够根据在基片上的图案中产生的形状异常来选择处理，能够校正图案形状。
以上，给出了根据基片上的图案的不平坦选择CVD或混合模式的任一者例子，但是第二实施方式的基片处理方法并不限于此。例如，根据作为处理对象的基片上的图案的不平坦等的形状，预先设定第一阈值和大于第一阈值的第二阈值。在一个例子中，第一阈值被设定为能够通过CVD使基片上的图案的不平坦平坦化的上限值，第二阈值被设定为能够通过ALD使基片上的图案的不平坦平坦化的下限值。接着，在执行处理之前或执行了规定次数的处理后，测量作为处理对象的基片上的图案的不平坦等的形状，对测量值、第一阈值和第二阈值进行比较。当测量值为第一阈值以下时，选择CVD作为成膜处理。当测量值大于第一阈值且小于第二阈值时，选择上述的混合模式作为成膜处理。当测量值为第二阈值以上时，选择ALD作为成膜处理。然后，通过所选择的成膜处理来改善基片上的图案的不平坦。
返回图12，继续对第二实施方式的基片处理装置100A进行说明。除了具有与第一实施方式同样的选择部121和指示部122之外，控制部120A还具有获取部123。
获取部123经由输入部130和/或通信部150从测量装置300等获取测量值。获取部123获取的测量值包括上述的深宽比和功率谱密度。
图15是表示第二实施方式的基片处理方法的流程的一个例子的流程图。首先，获取部123获取形成于作为处理对象的基片上的图案的测量值(步骤S21)。此外，获取部123获取要形成在作为处理对象的基片上的图案的目标值，例如，器件ID。接着，选择部121参照对应存储部113，选择与获取到的目标值和测量值对应的处理(步骤S22)。选择部121将所选择的处理发送到指示部122。指示部122指示处理装置200使之基于从选择部121接收到的处理来执行处理(步骤S23)。至此，处理结束。
此外，基片处理装置100、100A也可以对一个基片反复执行上述处理。例如，可以为，每当执行处理的操作完成时，基片处理装置100、100A选择并执行下一处理。
此外，第二实施方式中，也可以根据处理装置200中的处理结果适当地更新存储于对应存储部113的对应表。例如，在测量装置300中，可以获取表示处理前和处理后的基片上的图案形状的测量值。例如，可以为，每当处理装置200中的处理结束时，测量装置300测量基片上的图案的状态并发送到基片处理装置100A。然后，基片处理装置100A可以根据处理后的测量值与目标值的差来更新对应表。此外，基片处理装置100A可以通过基于执行处理前和执行处理后的基片上的图案的测量值和目标值的机器学习来生成对应表。
(第二实施方式的效果)
如上所述，第二实施方式的基片处理方法还包括：在执行处理之前测量表示基片正面的图案的形状的值的工序；和基于测量出的值选择处理条件的工序。此外，在所选择的处理条件下执行处理。例如，基片处理装置在所选择的处理条件下执行清除工序。因此，依照第二实施方式，基片处理装置能够根据基片上的图案的形状来选择要执行的处理。因此，基片处理装置能够选择并执行用于实现与基片上的图案的状态相应的覆盖率的处理。
此外，第二实施方式的基片处理方法也可以包括，在将处理执行了规定次数之后，测量表示基片正面的图案的形状的值的工序。此外，在第二实施方式的基片处理方法中，基于执行处理前测量出的值与将处理执行了规定次数后测量出的值之差，选择接下来要执行的处理的处理条件的工序。因此，依照第二实施方式，能够在评价了处理性能后，选择下一处理。
此外，在第二实施方式的基片处理方法中，还可以包括以下将形成于基片的正面的膜作为掩模对基片进行蚀刻的工序，也将膜的形成和蚀刻反复执行两次以上。在该情况下，可以在相同的腔室内实施成膜和蚀刻，也可以在不同的腔室内实施成膜和蚀刻。
(一个实施方式的处理装置200的一个例子)
图16是表示执行第一实施方式、第二实施方式的基片处理的处理装置200的结构的一个例子的图。图16示出了处理装置200的概要截面。此外，图16所示的处理装置200是平行平板型的等离子体处理装置。不过，能够执行第一实施方式、第二实施方式中的基片处理的处理装置，并不限定于图示的处理装置。
处理装置200包括气密地构成的腔室12。腔室12具有大致圆筒形的形状，规定生成等离子体的处理空间S作为其内部空间。处理装置200在腔室12内设有载置台13。载置台13的上表面形成为能够载置作为被处理体的晶片W的载置面54d。在本实施方式中，载置台13具有基座14和静电吸盘50。基座14具有大致圆板形状，设置于处理空间S的下方。基片14例如由铝制成，并具有作为下部电极的功能。
静电吸盘50设置于基座14的上表面。静电吸盘50的上表面为平坦的圆盘形状，该上表面相当于能够载置晶片W的载置面54d。静电吸盘50具有电极54a和绝缘体54b。电极54a设置于绝缘体54b的内部，电极54a经由开关SW与直流电源56连接。通过从直流电源56对电极54a施加直流电压，产生库仑力，由于该库仑力而晶片W被吸附并保持在静电吸盘50上。此外，静电吸盘50在绝缘体54b的内部具有加热器54c。加热器54c通过从未图示的供电机构供给电能，来加热静电吸盘50。由此，能够控制载置台13和晶片W的温度。
在本实施方式中，处理装置200还包括筒状保持部16和筒状支承部17。筒状保持部16与基座14的侧面和底面的缘部相连，并保持基座14。筒状支承部17从腔室12的底部在垂直方向上延伸，并经由筒状保持部16支承基座14。
在基座14的周缘部分的上表面，设置有聚焦环18。聚焦环18是用于改善晶片W的处理精度的面内均匀性的部件。聚焦环18是具有大致环形形状的板状部件，例如由硅、石英或碳化硅构成。
在本实施方式中，在腔室12的侧壁与筒状支承部17之间形成有排气通路20。在排气通路20的入口或其中途安装有挡板22。此外，在排气通路20的底部设置有排气口24。排气口24由嵌入于腔室12的底部的排气管28规定而成。在该排气管28连接有排气装置26。排气装置26具有真空泵，通过使真空泵工作能够将腔室12内的处理空间S减压至规定的真空度。由此，腔室12内的处理空间S被保持为真空气氛。处理空间S是真空空间的一个例子。在腔室12的侧壁安装有开闭晶片W的送入送出口的闸阀(gate valve)30。
高频电源32经由匹配器34与基座14电连接。高频电源32是用于生成等离子体的电源，将规定的高频率(例如13MHz)的高频电能施加到下部电极即基座14。此外，在基座14的内部形成有未图示的致冷剂流路，处理装置200通过使致冷剂在致冷剂流路中循环，来对载置台13进行冷却。由此，能够控制载置台13和晶片W的温度。
处理装置200在腔室12内还设有喷淋头38。喷淋头38设置于处理空间S的上方。喷淋头38包括电极板40和电极支承体42。
电极板40是具有大致圆板形状的导电性的板，构成上部电极。高频电源35经由匹配器36与电极板40电连接。高频电源35是用于生成等离子体的电源，将规定的高频率(例如60MHz)的高频电能施加到电极板40。当用高频电源32和高频电源35分别对基座14和电极板40施加高频功率时，在基座14与电极板40之间的空间即处理空间S形成高频电场，生成等离子体。
在电极板40形成有多个通气孔40h。电极板40由电极支承体42可拆装地支承。在电极支承体42的内部设置有缓冲室42a。处理装置200还包括气体供给部44，气体供给部44经由气体供给导管46连接至缓冲室42a的气体导入口25。气体供给部44对处理空间S供给处理气体。该处理气体例如可以为用于蚀刻的处理气体，或者可以为用于成膜的处理气体。在电极支承体42形成有与多个通气孔40h分别连接的多个孔，该多个孔与缓冲室42a连通。从气体供给部44供给的气体经由缓冲室42a和通气孔40h被供给到处理空间S。
在本实施方式中，在腔室12的顶部设置有以环状或同心状延伸的磁场形成机构48。该磁场形成机构48起到容易引起处理空间S中的高频放电(等离子体点火)并稳定地维持放电的作用。
在本实施方式中，处理装置200还包括气体供给管线58和传热气体供给部62。传热气体供给部62连接到气体供给管线58。该气体供给管线58延伸至静电吸盘50的上表面并在该上表面以环状延伸。传热气体供给部62将例如He气体之类的传热气体供给到静电吸盘50的上表面与晶片W之间。
上述结构的处理装置200由控制部90总体地控制其工作。该控制部90设置有具有CPU(Central Processing Unit：中央处理单元)并控制处理装置200的各部的处理控制器91、用户接口92和存储部93。在本实施方式中，控制部90也可以设置在基片处理装置100、100A内。
用户接口92包括：工序管理者为管理处理装置200而进行命令的输入操作的键盘；和可视化地显示处理装置200的运行状况的显示器等。
存储部93保存有存储了控制程序(软件)、处理条件数据等的方案，该控制程序(软件)用于通过处理控制器91的控制实现由处理装置200执行的各种处理。于是，根据需要，按照来自用户接口92的指示等从存储部93调出任意的方案并使处理控制器91执行该方案，由此能够在处理控制器91的控制下用处理装置200进行所希望的处理。此外，控制程序、处理条件数据等的方案，也能够利用保存于计算机可读取的计算机存储介质(例如，硬盘、CD、软盘、半导体存储器等)的状态下的方案。此外，控制程序、处理条件数据等的方案，也能够从其他装置经由例如专用线路即时传输而在线使用。
图17是表示能够用于实施第一实施方式、第二实施方式中的基片处理的处理系统的一个例子的图。
图3所示的处理系统1000包括控制部Cnt、工作台1122a、工作台1122b、工作台1122c、工作台1122d、收纳容器1124a、收纳容器1124b、收纳容器1124c、收纳容器1124d、装载单元LM和负载锁定腔室LL1、负载锁定腔室LL2、输送腔室1121、等离子体处理装置1010。等离子体处理装置1010例如可以为图16所示的处理装置200。
控制部Cnt是包括处理器、存储部、输入装置、显示装置等的计算机，能够控制处理系统1的后文说明的各部。控制部Cnt连接至输送机械手Rb1、输送机械手Rb2、光学观察装置OC、等离子体处理装置1010等。控制部Cnt还可以兼作图7和图12所示的基片处理装置100、100A的控制部120、120A以及图16所示的处理装置200的控制部90。此外，控制部Cnt可以是基片处理装置100、100A。
控制部Cnt按照用于控制处理系统1000的各部的计算机程序(基于所输入的方案的程序)进行工作，发出控制信号。根据来自控制部Cnt的控制信号，控制处理系统1000的各部，例如，输送机械手Rb1、Rb2、光学观察装置OC和等离子体处理装置1010的各部。在等离子体处理装置1010中，能够根据来自控制部Cnt的控制信号，控制来自气体供给部44的气体的选择和流量、排气装置26的排气、来自高频电源32、35的电能供给、对加热器54c的电能供给、致冷剂流量和致冷剂温度。此外，上述第一实施方式、第二实施方式的基片处理方法的各工序，能够通过在控制部Cnt的控制下使处理系统1000的各部工作来执行。在控制部Cnt的存储部中，可读取地保存有用于执行上述第一实施方式、第二实施方式的基片处理方法的计算机程序以及用于执行的各种数据。
工作台1122a～1122d沿装载单元LM的一边排列。在工作台1122a～1122d的每一者上分别设有收纳容器1124a～1124d。在收纳容器1124a～1124d内，能够收纳晶片W。
在装载单元LM内设置有输送机械手Rb1。输送机械手Rb1取出收纳于收纳容器1124a～1124d的任一者的晶片W，并将晶片W输送至负载锁定腔室LL1或LL2。
负载锁定腔室LL1和LL2沿装载单元LM的另一边设置，并且连接到装载单元LM。负载锁定腔室LL1和LL2构成预减压室。负载锁定腔室LL1和LL2分别连接到输送腔室1121。
输送腔室1121是能够减压的腔室，在输送腔室1121内设有输送机械手Rb2。等离子体处理装置1010连接到输送腔室1121。输送机械手Rb2从负载锁定腔室LL1或负载锁定腔室LL2取出晶片W，并将该晶片W输送到等离子体处理装置1010。
处理系统1000包括光学观察装置OC。能够用输送机械手Rb1和输送机械手Rb2，在光学观察装置OC与等离子体处理装置1010之间移动晶片W。在移动输送机械手Rb1将晶片W收纳在光学观察装置OC内，在光学观察装置OC内进行了晶片W的位置对准之后，光学观察装置OC测量晶片W的掩模等的图案的凹槽宽度，将测量结果发送到控制部Cnt。光学观察装置OC能够测量形成于晶片W正面的多个区域的掩模等的图案的凹槽宽度。光学观察装置OC的测量结果例如被用作第二实施方式中的“测量值”(参照图15)。
应当认为，本次公开的实施方式在所有方面君市场例示而并非限制性的。上述实施方式在不脱离所附的权利要求的范围及其主旨的情况下，可以以各种形式省略、替换或改变。

Claims (18)

1.一种基片处理方法，其特征在于，包括：
a)在腔室内将在正面形成有图案的基片暴露于第一反应种，使所述第一反应种吸附在所述基片的正面的工序；
b)在所述腔室内，将所述基片暴露于由第二反应种形成的等离子体，在所述基片的正面形成膜的工序；和
c)将包含所述a)和所述b)的处理以改变所述b)开始时的第一反应种的滞留量的方式反复执行两次以上的工序。
2.如权利要求1所述的基片处理方法，其特征在于：
在所述a)中，通过控制导入到所述腔室内的所述第一反应种的量，来改变所述b)开始时的所述第一反应种的滞留量。
3.如权利要求1或2所述的基片处理方法，其特征在于：
在所述a)中，通过控制导入到所述腔室内的所述第一反应种的稀释度，来改变所述b)开始时的所述第一反应种的滞留量。
4.如权利要求1～3中任一项所述的基片处理方法，其特征在于：
所述a)包括：
a1)将所述第一反应种导入到所述腔室内的工序；和
a2)从所述腔室清除所述第一反应种的至少一部分的工序。
5.如权利要求4所述的基片处理方法，其特征在于：
通过控制在所述a2)中清除的所述第一反应种的量，来改变所述b)开始时的所述第一反应种的滞留量。
6.如权利要求5所述的基片处理方法，其特征在于：
通过改变所述腔室内的压力、处理时间、清除气体的流量中的至少一者使在所述a2)中清除的所述第一反应种的量变化，来改变所述b)开始时的所述第一反应种的滞留量。
7.如权利要求1～6中任一项所述的基片处理方法，其特征在于：
在所述基片的正面的反应饱和之前，结束所述a)或所述b)。
8.如权利要求1～6中任一项所述的基片处理方法，其特征在于：
控制所述b)开始时的第一反应种的滞留量，使得在所述图案的上部形成的膜的厚度比在所述图案的下部形成的膜的厚度厚。
9.如权利要求1～6中任一项所述的基片处理方法，其特征在于：
控制所述b)开始时的第一反应种的滞留量，使得在所述图案的上部形成的膜的厚度接近在所述图案的下部形成的膜的厚度。
10.如权利要求1～9中任一项所述的基片处理方法，其特征在于：
还包括d)将通过所述c)形成的膜作为掩模对所述基片进行蚀刻的工序。
11.如权利要求10所述的基片处理方法，其特征在于：
还包括e)将包含所述c)和所述d)的处理反复执行两次以上的工序。
12.如权利要求1～11中任一项所述的基片处理方法，其特征在于，还包括：
在执行所述a)之前测量表示所述基片的正面的所述图案的形状的值的工序；和
基于测量出的值选择处理条件的工序，
在所选择的所述处理条件下执行所述a)、所述b)和所述c)。
13.如权利要求12所述的基片处理方法，其特征在于，还包括：
在将所述c)执行了规定次数后，测量表示所述基片的正面的所述图案的形状的值的工序；和
基于执行所述a)之前测量出的值与将所述c)执行了规定次数后测量出的值之差，选择接下来要执行的处理的处理条件的工序。
14.一种基片处理方法，其特征在于，包括：
f)测量表示所述基片的正面的所述图案的形状的值的工序；
g)将所述值与预定的第一阈值和大于所述第一阈值的第二阈值进行比较的工序；
h)基于所述比较的结果选择成膜处理的工序；和
i)通过所述选择的成膜处理在所述基片的正面形成膜的工序，
在所述h)中，当所述值为所述第一阈值以下时，选择CVD(化学气相沉积)作为所述成膜处理，当所述值大于所述第一阈值且小于所述第二阈值时，选择权利要求1～9中任一项所述的基片处理方法作为所述成膜处理，当所述值为所述第二阈值以上时，选择ALD(原子层沉积)作为所述成膜处理。
15.如权利要求1～10中任一项所述的基片处理方法，其特征在于：
反复执行所述c)，直至所述图案的形状满足预定的条件为止。
16.如权利要求1～11中任一项所述的基片处理方法，其特征在于：
在相同的腔室内执行所述c)。
17.如权利要求1～12中任一项所述的基片处理方法，其特征在于：
将所述腔室内的压力设定为大约10mTorr～大约200mTorr，执行所述c)。
18.一种基片处理装置，其特征在于，包括：
选择多个处理的选择部；和
指示部，其用于指示在所述腔室内执行所述选择部选择出的多个处理，
所述处理包含：a)在腔室内将在正面形成有图案的基片暴露于第一反应种，使所述第一反应种吸附在所述基片的正面的工序；b)在所述腔室内，将所述基片暴露于由第二反应种形成的等离子体，在所述基片的正面形成膜的工序；和c)将包含所述a)和所述b)的处理以改变所述b)开始时的第一反应种的滞留量的方式反复执行两次以上的工序，并且在所述c)中，所述b)开始时的第一反应种的滞留量彼此不同。
CN202011214947.4A 2019-11-13 2020-11-04 基片处理方法和基片处理装置 Pending CN112802737A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019205415 2019-11-13
JP2019-205415 2019-11-13
JP2020-152825 2020-09-11
JP2020152825A JP2021077866A (ja) 2019-11-13 2020-09-11 基板処理方法および基板処理装置

Publications (1)

Publication Number Publication Date
CN112802737A true CN112802737A (zh) 2021-05-14

Family

ID=75806182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011214947.4A Pending CN112802737A (zh) 2019-11-13 2020-11-04 基片处理方法和基片处理装置

Country Status (2)

Country Link
US (2) US11545355B2 (zh)
CN (1) CN112802737A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11459652B2 (en) * 2020-10-16 2022-10-04 Applied Materials, Inc. Techniques and device structures based upon directional dielectric deposition and bottom-up fill

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169713B2 (en) 2003-09-26 2007-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition (ALD) method with enhanced deposition rate
US9637823B2 (en) * 2014-03-31 2017-05-02 Asm Ip Holding B.V. Plasma atomic layer deposition
TWI663281B (zh) * 2015-06-16 2019-06-21 美商慧盛材料美國責任有限公司 鹵代矽烷化合物的製備方法、組合物及含有其的容器
US9837270B1 (en) * 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
US11149350B2 (en) * 2018-01-10 2021-10-19 Asm Ip Holding B.V. Shower plate structure for supplying carrier and dry gas
US10774422B2 (en) * 2018-06-01 2020-09-15 Asm Ip Holding B.V. Systems and methods for controlling vapor phase processing

Also Published As

Publication number Publication date
US20210143004A1 (en) 2021-05-13
US20230122980A1 (en) 2023-04-20
US11545355B2 (en) 2023-01-03

Similar Documents

Publication Publication Date Title
US9523150B2 (en) Substrate processing apparatus, method for manufacturing semiconductor device and computer-readable recording medium
JP5514310B2 (ja) プラズマ処理方法
US20210140044A1 (en) Film forming method and film forming apparatus
US10483135B2 (en) Etching method
JP2019046994A (ja) エッチング方法
US11049730B2 (en) Workpiece processing method
KR20150035593A (ko) 패턴 형성 방법 및 기판 처리 시스템
US20150361554A1 (en) Substrate processing apparatus
JP7106358B2 (ja) プラズマ処理装置及び温度制御方法
KR102152088B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US11735423B2 (en) Workpiece processing method
TWI750269B (zh) 處理方法及處理裝置
US20230122980A1 (en) Substrate processing method and substrate processing apparatus
KR102592122B1 (ko) 성막 방법 및 성막 장치
WO2020090427A1 (ja) プラズマ処理装置およびプラズマ処理方法
JP4410117B2 (ja) ガス設定方法，ガス設定装置，エッチング装置及び基板処理システム
JP6988629B2 (ja) 成膜方法及び成膜装置
JP2006319042A (ja) プラズマクリーニング方法、成膜方法
KR20190079565A (ko) 에칭 방법
JP2021077866A (ja) 基板処理方法および基板処理装置
JP6722760B2 (ja) 被処理体を処理する方法
JP2021141285A (ja) 半導体製造装置および半導体装置の製造方法
WO2019235282A1 (ja) 基板処理装置およびシャワーヘッド
US10431450B2 (en) Film forming method
US20200032395A1 (en) Plasma processing method and plasma processing apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination