CN102693911A - 干法刻蚀方法 - Google Patents

干法刻蚀方法 Download PDF

Info

Publication number
CN102693911A
CN102693911A CN2011100700857A CN201110070085A CN102693911A CN 102693911 A CN102693911 A CN 102693911A CN 2011100700857 A CN2011100700857 A CN 2011100700857A CN 201110070085 A CN201110070085 A CN 201110070085A CN 102693911 A CN102693911 A CN 102693911A
Authority
CN
China
Prior art keywords
etching
polymer
deposit
groove
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100700857A
Other languages
English (en)
Inventor
吴智勇
邱华军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2011100700857A priority Critical patent/CN102693911A/zh
Publication of CN102693911A publication Critical patent/CN102693911A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种适用于通孔或沟槽制备的干法刻蚀方法,包括:进行第一次多步淀积刻蚀交替循环干法刻蚀工艺,在硅衬底内刻蚀出第一沟槽;接着采用第一次淀积聚合物工艺,在第一沟槽内壁淀积聚合物;而后对聚合物进行干法刻蚀,直至去除第一沟槽底部的聚合物;进行第二次多步淀积刻蚀交替循环干法刻蚀工艺,在第一沟槽内进一步刻蚀硅衬底形成通孔或沟槽。采用本发明的方法,制备出开口逐渐变小的阶梯式沟槽形貌,提高后续金属填充沟槽的能力。

Description

干法刻蚀方法
技术领域
本发明涉及一种适用于制备深沟槽或深孔的干法刻蚀方法。
背景技术
硅通孔(through silicon via)工艺是一种新兴的集成电路制作工艺,适合用作多方面性能提升,用于无线局域网与手机中功率放大器,将极大的提高电路的频率特性和功率特性。硅通孔工艺将制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面,结合三维封装工艺,使得IC布局从传统二维并排排列发展到更先进三维堆叠,这样元件封装更为紧凑,芯片引线距离更短,从而可以极大的提高电路的频率特性和功率特性。
硅通孔工艺制作中,需要通过先进的刻蚀工艺在硅基体中制作出具有极大深宽比(有的甚至达到50~75)的深孔或深沟槽,深孔或深沟槽深度大致为100微米或以上(见图1)。深孔或深沟槽通常可通过干法刻蚀工艺得到,由于深宽比过大,目前的工艺所制备的硅通孔在金属物填充深孔或深沟槽时,会有缝隙或者空洞产生,因为后续金属物填充时深孔或深沟槽的顶部容易闭合。
发明内容
本发明要解决的技术问题是提供一种干法刻蚀方法,其适用于深宽比较大的深孔或深沟槽的制备。
为解决上述技术问题,本发明的干法刻蚀方法,包括:
步骤一,进行第一次多步淀积刻蚀交替循环干法刻蚀工艺,在所述硅衬底内刻蚀出第一沟槽;
步骤二,接着采用第一次淀积聚合物工艺,在所述第一沟槽内壁上淀积聚合物;
步骤三,而后进行第一次干法刻蚀聚合物,去除所述第一沟槽底部的聚合物;
步骤四,进行第二次多步淀积刻蚀交替循环干法刻蚀工艺,在所述第一沟槽内进一步刻蚀所述硅衬底形成阶梯状通孔或沟槽。
本发明的干法刻蚀方法,在多步淀积刻蚀交替循环干法刻蚀工艺(BOSCH)的基础上,加入淀积聚合物并刻蚀聚合物的步骤,使聚合物的开口的尺寸(直径)比原先刻蚀完深孔或深沟槽的尺寸小,接着继续采用多步淀积刻蚀交替循环工艺刻蚀深孔或深沟槽,形成开口逐渐变小的阶梯状的深沟槽形貌,提高其后续的金属填充能力。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1为采用现有技术刻蚀形成的深沟槽示意图;
图2为本发明的一个具体实施流程示意图;
图3为本发明的一具体实施例中形成的深沟槽示意图。
具体实施方式
在一个具体实施例中,包括执行如下刻蚀步骤(参见图2):
进行第一次多步淀积刻蚀交替循环干法刻蚀工艺,在硅衬底内刻蚀出第一沟槽。在该工艺中,淀积和刻蚀的次数取决于刻蚀的深度,在整个过程中,刻蚀过程和淀积过程轮流交替进行,刻蚀和淀积的时间一般都很短,可在0.5秒到8秒间。在处理腔体中设置高压力和高功率,例如腔体压力为50~160毫托,设备功率设为500~1600瓦,以获得较高的刻蚀速率和淀积速率。刻蚀过程中以SF6为主要刻蚀气体,而淀积过程中,主要反应气体为C4F8。采用多步淀积刻蚀交替循环干法刻蚀工艺所制备的沟槽,其侧壁相对粗糙,但对硅通孔没有太大影响。
接着采用第一次聚合物淀积工艺,在第一沟槽内壁淀积聚合物。该聚合物通常为碳硅氧聚合物,为半导体制备中常用的聚合物。在淀积过程中,主要反应气体为C4F8。在该步淀积工艺中,可采用速率较低的淀积条件(如降低输入气体的流量等业界常用的手段),主要是为了使聚合物生长的均匀性,控制尺寸的准确性。通常来讲,淀积在第一沟槽侧壁的聚合物用于在第二次多步淀积刻蚀交替循环干法刻蚀过程中,保护第一沟槽的侧壁不被刻蚀以形成开口往下变小的阶梯状沟槽。因此,所淀积的聚合物的厚度,需要足够厚至下一次沟槽刻蚀结束之前仍能保护第一沟槽侧壁。
而后第一次干法刻蚀聚合物去除第一沟槽底部的聚合物。这里主要是打开下一次刻蚀的窗口。在刻蚀过程中,主要采用以气体SF6为主的刻蚀条件,把第一沟槽底部的聚合物去除。在刻蚀中,通过采用速率较低的条件(同样的可为降低气体的流量)以方便控制。因为干法刻蚀中具有各向异性的特点,纵向的刻蚀速率会比横向刻蚀速率高,因此第一沟槽底部的聚合物会先被打开。该步刻蚀时间可是根据所需硅通孔尺寸大小的需要进行调节,通常来说该次刻蚀时间不能小于把第一沟槽底部的聚合物完全打开所需要的时间,否则会使最终刻蚀无法达到深度的需求。在该次刻蚀中,也不能把深沟槽侧壁的聚合物消耗完(即刻蚀后在沟槽侧壁需要保留适当厚度的聚合物),否则不能形成阶梯状硅通孔且会带来沟槽侧壁损伤。
最后进行第二次多步淀积刻蚀交替循环干法刻蚀工艺,在第一沟槽内进一步刻蚀硅衬底以形成需要的通孔。这里也可以是需要的深沟槽。上述中第一沟槽的深度为所需沟槽或通孔的1/2高度,最终形成一个开口较大的两段阶梯式,且开口变小的沟槽或通孔。
实施例二的干法刻蚀方法可为:
采用第一次多步淀积刻蚀交替循环干法刻蚀工艺,在硅衬底上形成第一段沟槽。
而后进行第一次重淀积聚合物,使形成的聚合物填充第一段沟槽。
接着,干法刻蚀聚合物,去除第一段沟槽底部的聚合物,即形成聚合物开口。
而后采用第二次多步淀积刻蚀交替循环干法刻蚀工艺,形成第二段沟槽,其中第二段沟槽的直径要小于第一段沟槽的直径。
而后进行第二次重淀积聚合物,使形成的聚合物填充第一段沟槽和第二段沟槽。
接着,第二次干法刻蚀聚合物,去除第二段沟槽底部的聚合物,即再次形成聚合物开口。
最后,采用第三次深沟槽多步淀积刻蚀交替循环干法刻蚀工艺,形成第三段沟槽,其中第三段沟槽的直径要小于第二段沟槽的直径。这三段沟槽构成最终的三段阶梯式,沟槽开口往下变小的深沟槽(见图3)。
在上述两个实施例中,具体的工艺都相同。差别在于通过前三个步骤的重复执行,形成三段阶梯式的沟槽形貌。本领域的一般人员应该明白,步骤一至步骤三的工艺步骤的重复实施的次数,取决于沟槽(或深孔)的总深度和每次多步淀积刻蚀交替循环干法刻蚀工艺的深度。在实施例二中,每次多步淀积刻蚀交替循环干法刻蚀的深度为1/3的总深度,故需要重复执行一次步骤一至步骤三的工艺步骤,即可完成整个沟槽的刻蚀。
该干法刻蚀方法,适用于包含硅通孔的器件,但不仅限于这种器件。其还适用于所有的包含深沟槽工艺的器件。
在进行刻蚀之前,一般需要先采用光刻工艺定义出深槽或硅通孔的位置和大小。因为光刻胶要经受后续的多次刻蚀,故需要足够的厚度,一般达到3微米以上。
本发明的干法刻蚀工艺形成阶梯形的深孔或深沟槽,能增加后续金属物的填充,即从深孔或深沟槽的底部到顶部金属物淀积厚度由薄到厚。其主要是在多步淀积刻蚀交替循环干法刻蚀工艺(BOSCH)中,加入重淀积聚合物步骤,并刻蚀聚合物,使聚合物的开口的尺寸(直径)比原先刻蚀完深孔或深沟槽的尺寸小,接着继续多步淀积刻蚀交替循环干法刻蚀深孔或深沟槽。阶梯数目可以根据需要设计。

Claims (6)

1.一种干法刻蚀方法,适用于通孔或沟槽的制备,其特征在于,包括:
步骤一,进行第一次多步淀积刻蚀交替循环干法刻蚀工艺,在所述硅衬底内刻蚀出第一沟槽;
步骤二,接着采用第一次淀积聚合物工艺,在所述第一沟槽内壁上淀积聚合物;
步骤三,而后进行第一次干法刻蚀聚合物,去除所述第一沟槽底部的聚合物;
步骤四,进行第二次多步淀积刻蚀交替循环干法刻蚀工艺,在所述第一沟槽内进一步刻蚀所述硅衬底形成阶梯状通孔或沟槽。
2.如权利要求1所述的干法刻蚀方法,其特征在于:在所述步骤三和步骤四之间,还包括重复实施步骤一至步骤三的工艺至少一遍。
3.如权利要求2所述的方法,其特征在于:所述重复实施步骤一至步骤三的工艺的次数,取决于所述步骤一中多步淀积刻蚀交替循环干法刻蚀工艺中所刻蚀的深度。
4.如权利要求1或2所述的硅通孔的刻蚀方法,其特征在于:所述多步淀积刻蚀交替循环干法刻蚀工艺中,设备中的压力设置为:50~160毫托,功率设置为500~1600瓦,淀积和刻蚀的次数取决于所需刻蚀的深度,一次刻蚀的时间可设为:0.5~8秒,刻蚀过程中包括SF6刻蚀气体;一次淀积的时间可设为:0.5~8秒,淀积过程中气体包括C4F8
5.如权利要求1或2所述的硅通孔的刻蚀方法,其特征在于:所述重淀积聚合物工艺中,包括C4F8气体。
6.如权利要求1或2所述的硅通孔的刻蚀方法,其特征在于:所述对聚合物进行干法刻蚀中,采用包含SF6的刻蚀气体。
CN2011100700857A 2011-03-23 2011-03-23 干法刻蚀方法 Pending CN102693911A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011100700857A CN102693911A (zh) 2011-03-23 2011-03-23 干法刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011100700857A CN102693911A (zh) 2011-03-23 2011-03-23 干法刻蚀方法

Publications (1)

Publication Number Publication Date
CN102693911A true CN102693911A (zh) 2012-09-26

Family

ID=46859275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100700857A Pending CN102693911A (zh) 2011-03-23 2011-03-23 干法刻蚀方法

Country Status (1)

Country Link
CN (1) CN102693911A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887164A (zh) * 2012-12-20 2014-06-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN106816373A (zh) * 2015-11-30 2017-06-09 台湾积体电路制造股份有限公司 制造半导体装置的方法
CN107808859A (zh) * 2016-09-09 2018-03-16 思鹭科技股份有限公司 半导体结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771020A (zh) * 2009-01-05 2010-07-07 台湾积体电路制造股份有限公司 具有圆齿状侧壁的穿透硅通孔
DE102009032854A1 (de) * 2009-07-13 2011-01-27 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess
US7888234B2 (en) * 2007-04-17 2011-02-15 Austriamicrosystems Ag Method for manufacturing a semiconductor body with a trench and semiconductor body with a trench

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888234B2 (en) * 2007-04-17 2011-02-15 Austriamicrosystems Ag Method for manufacturing a semiconductor body with a trench and semiconductor body with a trench
CN101771020A (zh) * 2009-01-05 2010-07-07 台湾积体电路制造股份有限公司 具有圆齿状侧壁的穿透硅通孔
DE102009032854A1 (de) * 2009-07-13 2011-01-27 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887164A (zh) * 2012-12-20 2014-06-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN103887164B (zh) * 2012-12-20 2017-07-04 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN106816373A (zh) * 2015-11-30 2017-06-09 台湾积体电路制造股份有限公司 制造半导体装置的方法
CN106816373B (zh) * 2015-11-30 2022-06-21 台湾积体电路制造股份有限公司 制造半导体装置的方法
CN107808859A (zh) * 2016-09-09 2018-03-16 思鹭科技股份有限公司 半导体结构

Similar Documents

Publication Publication Date Title
CN104779293B (zh) 沟槽型超级结器件的制造方法
CN103094095B (zh) 制造半导体器件的方法
US7544620B2 (en) Process for digging a deep trench in a semiconductor body and semiconductor body so obtained
TWI787718B (zh) 半導體元件及其製造方法
CN104285283A (zh) 半导体基板的制造方法
EP3012857A1 (en) Method of producing an opening with smooth vertical sidewall in a semiconductor substrate
CN104658962A (zh) 通孔的形成方法
CN102693911A (zh) 干法刻蚀方法
CN103094087B (zh) 刻蚀沟槽多晶硅栅的方法
CN107611027A (zh) 一种改善深硅刻蚀侧壁粗糙度的方法
US20210013087A1 (en) Producing a buried cavity in a semiconductor substrate
CN104733304A (zh) 一种在衬底中刻蚀特征的方法
CN103915369A (zh) 沟槽填充方法
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN103646918B (zh) 硅通孔的形成方法
CN102412195A (zh) 硅通孔填充方法
EP2894658A1 (en) Method for fabricating multi-groove structure
KR20090089497A (ko) 반도체 소자의 미세패턴 제조 방법
CN105097494B (zh) 刻蚀方法
CN103413779A (zh) 硅通孔刻蚀方法
CN103077920A (zh) 改善硅通孔横向开口的干法刻蚀方法
CN109545788A (zh) 半导体器件及其制造方法
CN102054746A (zh) 硅通孔互连结构形成方法
CN104659031B (zh) Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法
CN102693910A (zh) 沟槽的干法刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120926