TWI787718B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI787718B
TWI787718B TW110102579A TW110102579A TWI787718B TW I787718 B TWI787718 B TW I787718B TW 110102579 A TW110102579 A TW 110102579A TW 110102579 A TW110102579 A TW 110102579A TW I787718 B TWI787718 B TW I787718B
Authority
TW
Taiwan
Prior art keywords
recess
trench
liner
sidewall
thickness
Prior art date
Application number
TW110102579A
Other languages
English (en)
Other versions
TW202213482A (zh
Inventor
張宇行
劉銘棋
劉世昌
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202213482A publication Critical patent/TW202213482A/zh
Application granted granted Critical
Publication of TWI787718B publication Critical patent/TWI787718B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Bipolar Transistors (AREA)

Abstract

在一些方法中，在基底的選定區中蝕刻第一凹部。於第一 凹部的側壁及底部表面上形成第一聚合物襯裡。移除底部表面的部分第一聚合物襯裡，且沿著側壁留下第一聚合物襯裡的剩餘部分。當第一聚合物襯裡的剩餘部分沿著側壁留下時，加深第一凹部以建立第二凹部。沿著側壁且沿著第二凹部的側壁及底部表面形成第一氧化物襯裡。自第二凹部的底部表面移除部分第一氧化物襯裡，同時在第一凹部的側壁及第二凹部的側壁上留下第一氧化物襯裡的剩餘部分。

Description

半導體元件及其製造方法
本揭露實施例是有關於一種半導體元件及其製造方法。
快速擴展的微機電系統(microelectrical mechanical system；MEMS)市場及半導體處理的其他領域可利用蝕刻技術在矽基底中形成深溝渠。舉例而言，微流體元件、化學換能器、生物換能器以及光學換能器可益於具有極光滑側壁的深的高縱橫比溝渠。深溝渠蝕刻可能有利於應於在去耦電容器、動態隨機存取記憶體(Dynamic Random Access Memory；DRAM)及/或互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor；CMOS)元件。
在本揭露的一些實施例中，一種方法，包括：提供基底；在所述基底的選定區中蝕刻第一凹部；在所述第一凹部的側壁及底部表面上形成第一聚合物襯裡；自所述第一凹部的所述底部表面移除部分所述第一聚合物襯裡，但沿著所述第一凹部的所述側壁留下所述第一聚合物襯裡的剩餘部分，且當所述第一聚合物襯 裡的所述剩餘部分沿著所述第一凹部的所述側壁時，加深所述第一凹部以在所述基底的所述選定區中建立第二凹部；在已建立所述第二凹部之後，移除所述第一聚合物襯裡的所述剩餘部分；沿著所述第一凹部的所述側壁且沿著所述第二凹部的側壁及底部表面形成第一氧化物襯裡；以及自所述第二凹部的底部表面移除部分所述第一氧化物襯裡，同時在所述第一凹部的所述側壁及所述第二凹部的所述側壁上留下所述第一氧化物襯裡的剩餘部分。
在本揭露的另一些實施例中，一種方法，包括：提供基底；在所述基底的選定區中蝕刻溝渠；對所述溝渠連續執行第一數目個蝕刻循環，所述第一數目個蝕刻循環大於1且所述第一數目個蝕刻循環中的每一蝕刻循環包括：(a)在所述溝渠的側壁上形成聚合物襯裡；(b)自所述溝渠的底部區移除部分所述聚合物襯裡，但沿著所述溝渠的所述側壁留下所述聚合物襯裡的剩餘部分；以及(c)當所述聚合物襯裡的所述剩餘部分沿著所述溝渠的所述側壁時，執行蝕刻以加深所述溝渠；在所述連續執行所述第一數目個蝕刻循環之後，執行第一氧化，以沿著加深的溝渠的側壁且沿著所述加深的溝渠的底部表面形成第一氧化物襯裡；以及自加深的溝渠的底部表面移除部分所述第一氧化物襯裡，同時在所述加深的溝渠的側壁上留下所述第一氧化物襯裡的剩餘部分。
在本揭露的一些實施例中，一種半導體元件，包括：半導體基底，包括朝下延伸至所述半導體基底的上部表面中的溝渠，所述溝渠包括底部表面及沿著所述溝渠的側壁的多個扇形開孔(scallop)；以及氧化物層，襯於所述溝渠的所述底部表面及所述側壁上，其中所述氧化物層在不同深度處沿著所述溝渠的所述側壁 具有變化的厚度，且其中所述變化的厚度隨著進入所述溝渠的深度增加而以離散增量逐步減小。
100、1800:方法
102、104、106、108、110、112、114、116、118、120、122、1802、1803、1804、1805、1806、1807、1808、1810、1811、1812、1814、1816、1817、1818、1820、1822:動作
200、1900:基底
202、1902:罩幕層
204:開口
300、500、900、2000、2300、2700、3100、3700、4100:氟類電漿
302、2002:第一凹部
304:圓形側壁
306:圓形底部表面
400、2100、2500、2900、3500、3900:碳氟化合物類電漿
402、2102:第一聚合物襯裡
502、2302:第二凹部
600:第一氧化製程
602:第一氧化物層
700、3400:蝕刻
800、1100、1400:形成製程
802、2502:第二聚合物襯裡
902、2702:第三凹部
1000:第二氧化製程
1002l:下部區
1002u:上部區
1002:第二氧化物層
1102、2902:第三聚合物襯裡
1200、1500:蝕刻製程
1202、3102:第四凹部
1300、1600、3300:氧化製程
1302:第三氧化物層
1402、3502:第四聚合物襯裡
1502、3702:第五凹部
1602、3302:氧化物層
1604、3202、4204、4502:溝渠
1702、1704、4302、4304:導電層
1706、4305、4306、4506:絕緣層
3902:第五聚合物襯裡
4102:第六凹部
4408:晶粒
4500:半導體基底
4504:底部電極層
4508:頂部電極層
4522:矽柱
d1:深度
dt:所要總深度
t1:第一厚度
t2:第二厚度
t3:第三厚度
tf1:第一最終厚度
tf2:第二最終厚度
tf3:第三最終厚度
tf4:第四最終厚度
w1:寬度
當結合隨附圖式閱讀以下詳細描述時，將最佳地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，出於論述清楚起見，可任意增大或減小各種特徵的尺寸。
圖1繪示根據一些實施例的形成深的高縱橫比溝渠的方法的呈流程圖格式的方法。
圖2至圖17繪示根據一些實施例的共同地示出形成深的高縱橫比溝渠的方法的一系列橫截面圖。
圖18繪示根據一些實施例的形成深的高縱橫比溝渠的方法的呈流程圖格式的方法。
圖19至圖43繪示根據一些實施例的共同地示出形成深的高縱橫比溝渠的方法的一系列橫截面圖。
圖44繪示根據一些實施例的去耦電容器。
以下揭露內容提供用於實施所提供主題的不同特徵的許多不同實施例或實例。下文描述組件及配置的具體實例以簡化本揭露內容。當然，此等僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵之上或在第二特徵上的形成可包含第一特徵及第二特徵直接接觸地形成的實施例，且亦可 包含額外特徵可在第一特徵與第二特徵之間形成，使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清晰的目的，且本身並不指示所論述的各種實施例及/或組態之間的關係。
另外，為易於描述，本文中可使用諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」以及類似者的空間相對術語，以描述如圖式中所示出的一個部件或特徵相對於另一部件或特徵的關係。除圖中所描繪的定向之外，空間相對術語亦意欲涵蓋元件在使用中或操作中的不同定向。設備可以其他方式定向(旋轉90度或處於其他定向)，且本文中所使用的空間相對描述詞可同樣相應地進行解釋。
儘管術語「溝渠」傳統地用以定義長而窄的溝渠，但出於本揭露內容的目的，如在本揭露內容中所使用的術語「溝渠」不限於長而窄的溝渠，且應廣泛地解釋為包含並不如此長且窄的矩形孔、正方形孔、環形或圓形孔，或甚至具有曲折或多邊形幾何形狀的孔，所述孔中的任一者或所有經設想為「溝渠」。
波希(Bosch)製程為傳統地用於深矽蝕刻的一種製程，且藉由使用交替沈積及蝕刻循環實施。儘管在許多應用中有用，但傳統的波希製程在溝渠的頂部區處遇到增加的橫向蝕刻，而溝渠的底部區具有較少橫向蝕刻。本揭露內容包含波希製程的各個階段處的氧化操作以減少溝渠的頂部區處的橫向蝕刻，因而提供具有比先前方法更高的縱橫比的溝渠。
為了闡述一些實施例，圖1以流程圖格式示出頗為通用的製造方法，而圖2至圖17共同地示出作為一系列橫截面視圖的 更詳細製造方法。應瞭解，儘管此方法及/或本文中所示出及/或描述的其他方法示出及/或描述數個動作，但並非必須需要所有此等動作，且其他未示出動作亦可存在。此外，一些實施例中的動作的次序可不同於圖式中所示出的次序。另外，在一些實施方案中，可將經示出動作進一步劃分成子動作，而在其他實施方案中，經示出動作中的一些可彼此同時實施。
當提供基底時，圖1的方法100在動作102處開始。在動作104中，波希製程包含交替沈積及蝕刻循環以在基底的選定區中形成溝渠。因此，在動作106中，實施蝕刻製程以在基底的選定區中形成溝渠。在動作108中，在蝕刻製程已形成溝渠之後，使用形成製程以在溝渠的側壁上及在溝渠的底部表面上形成聚合物襯裡。在動作110中，聚合物襯裡自溝渠的底部表面移除，但在溝渠的側壁上的適當位置處留下，且使用蝕刻以延伸溝渠的深度。蝕刻製程及聚合物襯裡的形成可以連續循環實施(例如，如由動作112所繪示而重複)，直至達到第一所要溝渠深度及/或直至實施預定數目個波希蝕刻循環。若需要更深的溝渠(在動作114處為「是」)，則在動作116中氧化物形成於溝渠的側壁及底部表面上。隨後，在動作118中，使用蝕刻以穿過溝渠的底部表面上的氧化物，同時在溝渠的側壁上留下氧化物。在氧化物位於加深的溝渠的側壁上的適當位置處的情況下，如由動作120所繪示，方法返回至動作108且聚合物襯裡形成於溝渠的側壁上。此時，聚合物襯裡沿著內襯溝渠側壁的氧化物的內側壁形成。隨後在動作110中聚合物襯裡自溝渠的底部表面移除，且在動作110處再次將溝渠更深地延伸至基底中。同樣，蝕刻製程及聚合物襯裡的形成可以連 續循環實施(例如，如由動作112所繪示而重複)，直至達到第二所要溝渠深度及/或直至實施預定數目個循環。方法以此方式持續直至達到溝渠的總所要深度(例如在動作114處為「否」)，且方法可移動至動作122中的額外處理上。
藉由將氧化操作插入至波希製程中，所述方法可減少溝渠的頂部區處的橫向蝕刻，因而提供具有比先前方法更高縱橫比的溝渠。此方法可用於許多應用中，諸如在去耦電容器、MEMS元件、CMOS元件以及DRAM等中。
現轉至圖2至圖17，可參見共同地描繪根據一些實施例的形成深的高縱橫比溝渠的方法的一系列橫截面視圖。
圖2示出基底200且可與圖1的動作102的一些實施例一致。應瞭解，如本文中所提及的「基底」可包括任何類型的基底，且通常為半導體基底，諸如塊狀單晶矽晶圓、二元化合物基底(例如GaAs晶圓)、三元化合物基底(例如AlGaAs)或高階化合物晶圓，其中具有或不具有形成於其之上的額外絕緣或導電層等。當使用半導體基底時，其亦可包含非半導體材料，諸如絕緣層上矽(silicon-on-insulator；SOI)中的氧化物、部分SOI基底、多晶矽、絕緣體、氧化物、金屬、非晶矽或有機材料等。在一些實施例中，基底200亦可包含堆疊或以其他方式附著在一起的多個晶圓或晶粒。基底200可包含自矽錠切割的晶圓，及/或形成於之下基底上的任何其他類型的半導體/非半導體及/或沈積或生長(例如磊晶)層。
如圖2中可見，罩幕層202已形成在基底200之上且已圖案化。舉例而言，罩幕層202可包含經圖案化光阻層、經圖案化 氮化物層、經圖案化氧化物層及/或在待實施的後續波希蝕刻循環期間相對不受蝕刻影響的另一類型的硬罩幕。在罩幕層202包含光阻層的一些實施例中，光阻層一般作為液體(例如旋塗)施加於基底200的上部表面，且隨後經烘烤以固化。在烘烤光阻層之後，將光罩幕或光罩定位於光阻層之上，且光穿過光罩幕或光罩以選擇性地曝光光阻層的一些區而留下其他區未曝光。隨後顯影光阻層，此移除曝光區或未曝光區(取決於光阻為正型光阻抑或負型光阻)，因而留下具有對應於基底的選定區的一或多個開口204的罩幕層202。
在下文中更詳細描述的圖3至圖5繪示可與圖1的動作104的一些實施例一致的波希製程。波希製程在基底中產生溝渠(參見圖5的溝渠502)，且包含一系列蝕刻操作(圖3、圖5)及沈積操作(圖4)，其對於波希製程的每一蝕刻循環通常彼此交替。
更具體而言，波希製程在圖3中開始，圖3可與圖1的動作106的一些實施例一致。在圖3中，使用諸如氟類電漿的電漿300將第一凹部302蝕刻至基底200中。在形成第一凹部302時，氟類電漿300刻出呈扇形開孔(scallop)形狀的圓形側壁304以及圓形底部表面306。在一些實施例中，第一凹部302的深度d1可在大約0.01微米至大約1微米的範圍內，且第一凹部的寬度w1可在大約0.1微米至大約1000微米的範圍內。在一些實施例中，SF6氣體可用於此蝕刻，使用10標準立方公分/分鐘(sccm)至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電漿功率，蝕刻時間為0.1秒至10秒。
波希製程在圖4中持續，圖4可與圖1的動作108的一些實施例一致。在圖4中，舉例而言，使用諸如基於八氟環丁烷(c-C4F8)的電漿的碳氟化合物類電漿400以在第一凹部302的側壁上形成第一聚合物襯裡402。在一些實施例中，第一聚合物襯裡402可僅形成於溝渠側壁上，且不形成於底部溝渠表面上，而在諸如所示出實施例的其他實施例中，第一聚合物襯裡402可形成於側壁及底部溝渠表面上，且隨後在下一蝕刻步驟(參見例如圖5)之前自底部溝渠表面移除。第一聚合物襯裡402可由C、F、Si及/或O構成，且可具有在大約10埃至大約300埃的範圍內的厚度。在一些實施例中，C4F8氣體可用以形成第一聚合物襯裡402，使用10標準立方公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電漿功率，沈積時間為0.1秒至10秒。
圖5描繪可與圖1的動作110的一些實施例一致的蝕刻製程。在圖5中，使用氟類電漿500將第二凹部502蝕刻至基底200中。類似於第一凹部302，第二凹部502具有呈扇形開孔形狀的圓形側壁以及圓形底部表面。通常，用以形成第二凹部502的氟類電漿500與用以形成第一凹部302的氟類電漿300相同。此有助於確保第一凹部及第二凹部的寬度大致相同且促進「豎直」溝渠側壁或幾乎豎直的溝渠側壁。然而，若所產生溝渠為v形、波狀或具有一些其他側壁表面幾何形狀，則電漿300、電漿500的電漿條件亦可不同。在一些實施例中，SF6氣體可用於此蝕刻，使用10標準立方公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000 瓦的電漿功率，蝕刻時間為0.1秒至10秒。氟類電漿500亦可「薄化」聚合物襯裡402的頂部側壁區以留下較薄的上部側壁及較厚的下部側壁。
圖6描繪可與圖1的動作116的一些實施例一致的氧化製程。在圖6中，移除剩餘聚合物襯裡且實施第一氧化製程600以沿著第二凹部502的側壁及底部表面形成第一氧化物層602。在一些實施例中，第一氧化製程600為例如在爐管中實施的熱氧化製程，使得第一氧化物層602包括二氧化矽。在其他實施例中，舉例而言，第一氧化製程600可採取其他形式，諸如化學氣相沈積(chemical vapor deposition；CVD)、物理氣相沈積(physical vapor deposition；PVD)或原子層沈積(atomic layer deposition；ALD)。在另一些實施例中，第一氧化製程600可以是在波希製程的蝕刻製程(例如氟類電漿500)後實施的臨場(in-situ)氧化製程。臨場氧化製程是在移除剩餘聚合物襯裡後，臨場通入含氧氣體(例如氧氣)，以形成第一氧化物層602。在其他實施例中，層602可替代地包括諸如氮化矽或氮氧化矽的氮化物，或諸如碳化矽的碳化物等，而非氧化物。
圖7描繪可與圖1的動作118的一些實施例一致的蝕刻製程。在圖7中，實施蝕刻700以自第二凹部502的底部表面移除第一氧化物層602的一部分，且沿著第二凹部502的側壁在適當位置處留下第一氧化物層602的剩餘部分。蝕刻700通常為很大程度上豎直的等向性蝕刻，諸如乾式蝕刻及/或高定向電漿蝕刻。
圖8描繪在動作120之後可與圖1的動作108的一些實施例一致的形成製程800。在圖8中，舉例而言，使用諸如基於八 氟環丁烷(c-C4F8)的電漿的碳氟化合物類電漿以在第二凹部502的側壁上形成第二聚合物襯裡802。通常，形成製程800所使用的碳氟化合物類電漿與碳氟化合物類電漿400相同。第二聚合物襯裡802沿著第一氧化物層602的內側壁且在第二凹部502的底部表面上延伸。
圖9描繪在動作120之後可與圖1的動作110的一些實施例一致的形成製程。在圖9中，已例如藉由使用氟類電漿900蝕刻第三凹部902。類似於第一凹部302及第二凹部502，第三凹部902具有呈扇形開孔形狀的圓形側壁以及圓形底部表面。通常，用以形成第三凹部902的氟類電漿900與用以形成第一凹部302的氟類電漿300相同及/或與用以形成第二凹部502的氟類電漿500相同。在一些實施例中，SF6氣體可用於此蝕刻，使用10標準立方公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電漿功率，蝕刻時間為0.1秒至10秒。氟類電漿900亦可「薄化」第二聚合物襯裡802的頂部側壁區以留下較薄的上部側壁及較厚的下部側壁。
圖10描繪在動作120之後可與圖1的動作116的一些實施例一致的蝕刻製程。在圖10中，在已移除剩餘第二聚合物襯裡802之後，實施第二氧化製程1000以沿著第三凹部902的側壁及底部表面形成第二氧化物層1002。在一些實施例中，第二氧化層的上部區(1002u)具有大於第一厚度t1(參見圖6)的第二厚度t2。新位於適當位置處的第二氧化層的下部區(1002l)具有第三厚度t3。第三厚度t3可小於第二厚度t2，且在一些情況下第三厚度t3 可等於第一厚度t1。舉例而言，若第二氧化製程1000為熱氧化，則第二氧化層的上部區1000u的第二厚度t2比氧化層的下部區1000l的第三厚度t3大不超過50%。這是由於用於熱氧化的氧化物生長隨著氧化物變厚而減緩，因此上部區1002u(其已在適當位置處具有氧化物)的氧化速率低於下部區1002l(其在第二氧化製程之前在適當位置處具有極少氧化物或無氧化物)的氧化速率。在另一些實施例中，第二氧化製程1000可以是在波希蝕刻製程(例如氟類電漿900)後實施的臨場氧化製程。臨場氧化製程是在移除剩餘第二聚合物襯裡802之後，臨場通入含氧氣體(例如氧氣)，以形成第二氧化物層1002。
在圖11至圖16中，反覆地循環沈積製程(圖11、圖14)、蝕刻製程(圖12、圖15)以及氧化製程(圖13、圖16)直至溝渠1604達到所要總深度dt，例如如圖16中所繪示。因此，圖11繪示形成第三聚合物襯裡1102的形成製程1100(其可與圖4的碳氟化合物類電漿400及/或圖8的形成製程800相同)；圖12繪示形成第四凹部1202的蝕刻製程1200(其可與圖5的氟類電漿500及/或圖9的氟類電漿900相同)；圖13繪示形成第三氧化物層1302的氧化製程1300(其可與圖6的氧化製程600及/或圖10的氧化製程1000相同)，圖14繪示形成第四聚合物襯裡1402的形成製程1400(其可與圖4的碳氟化合物類電漿400；圖8的形成製程800及/或圖11的形成製程1100相同)，圖15繪示形成第五凹部1502的蝕刻製程1500(其可與圖5的氟類電漿500、圖9的氟類電漿900及/或圖12的蝕刻製程1200相同)；且圖16繪示氧化製程1600(其可與圖6的氧化製程600；圖10的氧化製程1000及/ 或圖13的氧化製程1300相同)。如圖16中所繪示，當蝕刻循環的總數目達到預定數目時及/或當總溝渠深度達到所要總深度dt時，可完成溝渠1604且停止溝渠蝕刻製程，且可執行額外處理。
在圖16中，最終氧化物層1602可沿著溝渠的側壁在不同深度處具有變化的厚度。此等厚度可隨著溝渠1604的深度增加而離散增量「逐步減小」。舉例而言，在氧化物層1602藉由連續熱氧化形成的情況下，氧化物層1602的第一(例如最上部)側壁區可呈現第一最終厚度tf1；氧化物層1602的第二(例如中上部)側壁區可呈現第二最終厚度tf2(其中tf2<tf1)；氧化物層1602的第三(例如中下部)側壁區可呈現第三最終厚度tf3(其中tf3<tf2)；且氧化物層1602的第四(例如最下部)側壁區及底部表面可呈現第四最終厚度tf4(其中tf4<tf3)。此外，第一最終厚度tf1在一或多個上部扇形開孔之上保持恆定，隨後離散地改變為第二最終厚度tf2，所述第二最終厚度tf2隨後在一或多個中上部扇形開孔之上保持恆定。第二最終厚度tf2隨後離散地改變為在一或多個中下部扇形開孔之上保持恆定的第三最終厚度tf3；且第三最終厚度tf3隨後離散地改變為在一或多個最下部扇形開孔之上及最終溝渠的底部表面之上保持恆定的第四最終厚度tf4。
儘管圖16以關於四個厚度進行描述，但可存在大於四個或小於四個厚度，此取決於在溝渠的深度之上執行多少個氧化循環，但通常氧化物層1602的厚度隨著層進入溝渠更深而以離散增量「逐步減小」。在一些情況下，諸如當氧化物層1602藉由連續熱氧化形成時，第一最終厚度tf1與第二最終厚度tf2之間的第一差小於第二最終厚度tf2與第三最終厚度tf3之間的第二差，且第二差小 於第三最終厚度tf3與第四最終厚度tf4之間的第三差等等。在其他情況下，諸如當氧化物層1602藉由CVD、PVD或ALD形成時，例如第一最終厚度tf1與第二最終厚度tf2之間的差等於第二最終厚度tf2與第三最終厚度tf3之間的差等等；但在一些情況下，第一最終厚度tf1與第二最終厚度tf2之間的差亦可大於或小於第二最終厚度tf2與第三最終厚度tf3之間的差。
如自上文觀察，溝渠1604可具有若干不同組態中的一者。在一些實施例中，溝渠可為如自上文觀察的矩形且可具有大約2微米至大約5微米的寬度，以及大約30微米的深度。在其他實施例中，如自上文觀察，溝渠可實質上為環形且可具有大約50微米的半徑及大約150微米的深度。溝渠可具有相對於上部基底表面量測的幾乎豎直的側壁角，其中幾乎豎直意謂側壁以90度(正負3度)的角與上部基底表面相接。在一些實施例中，舉例而言，溝渠1604可具有在大約3：1至大約100：1的範圍內的深度：寬度縱橫比。
在圖17中，可執行額外處理(參見例如圖1的動作122)。舉例而言，交替的導電層(例如導電層1702、導電層1704)及絕緣層(例如絕緣層1706)可沿著溝渠側壁及底部表面保形地形成，以在溝渠中建立電容器結構。導電層可包括例如金屬或多晶矽，且絕緣層可包括二氧化矽或高k介電材料。
應瞭解，圖3至圖17中所使用的蝕刻、沈積以及氧化製程的條件可取決於所要蝕刻速率、縱橫比以及所要側壁光滑度而廣泛地變化。一般而言，針對每一循環具有較短持續時間的蝕刻製程引起更慢蝕刻但具有更小側壁扇形開孔，而針對每一循環具有 較長持續時間的蝕刻製程引起更快蝕刻但具有更大側壁扇形開孔。波希製程的終點可在循環的數目達到預期達到所要溝渠深度d t 的預定數值時發生，或可藉由執行溝渠深度的即時監測且在量測指示達到所要溝渠深度時停止製程時發生。
由於使用的氧化製程(例如圖6、圖10、圖13以及圖16)，所形成的溝渠1604可呈現較小的溝渠寬度(例如在溝渠的頂部處的側壁與溝渠的底部處的側壁之間量測的寬度)變化。更具體而言，在習知方法中溝渠的頂部具有比溝渠的底部更寬的側壁(例如由於在溝渠的頂部處的更多橫向蝕刻)，相較於習知方法，本揭露內容的一些態樣提供在溝渠的頂部處及溝渠的底部處的溝渠寬度更均一的側壁。
圖18示出根據本揭露內容的一些態樣的另一方法1800的實例。如將在下文進一步瞭解，此方法1800為彈性的且允許在少於所有波希蝕刻/沈積循環下實施氧化製程。由於此彈性，可調整製程，以使用更少的氧化製程(例如每一百次蝕刻/沈積循環，進行一次氧化製程)，從而促進更快蝕刻，其使得溝渠的頂部與溝渠的底部之間的溝渠寬度的變化略大；或可調整製程，以使用更多的氧化製程(例如每一蝕刻/沈積循環，進行一次氧化製程)，從而提供更慢蝕刻，使得在溝渠的頂部與溝渠的底部之間溝渠寬度變化略小。
當提供基底時，方法1800在動作1802處開始。
在動作1803中，將變數「蝕刻循環(EtchCycle)」及「總蝕刻循環(TotalEtchCycles)」初始化為預定值(例如零)，將變數N設定為第一預定值且將變數M設定為可與N相同或不同的第二 預定值。
簡言之，在動作1804中，實施一或多個波希蝕刻循環以在基底的選定區中形成溝渠。實施數個波希蝕刻循環直至在動作1814中達到N個蝕刻循環。隨後，在動作1816中，在實施N個波希蝕刻循環以形成溝渠之後，實施氧化製程以氧化溝渠的側壁及底部表面。若總蝕刻循環的數目保持小於M(及/或若尚未滿足預定溝渠深度)(在動作1817處為「否」)，則可自溝渠的底部移除氧化物區且可實施額外波希蝕刻循環(動作1818及動作1820)。替代地，若蝕刻循環的總數目達到M(及/或若滿足預定溝渠深度)(在動作1817處為「是」)，則蝕刻製程完成且可執行額外處理。應瞭解，圖2至圖17示出N=1且M=4的實例，而圖19至圖43示出N=3且M=6的實例，但一般而言N及M可取任何值。
更具體而言，在動作1805中，罩幕層經圖案化以對應於基底的選定區。
在動作1806中，舉例而言，實施諸如SF6電漿蝕刻的蝕刻製程以在基底的選定區中形成溝渠。
在動作1807中，變數總蝕刻循環及蝕刻循環各自遞增。
在動作1808中，在蝕刻製程已形成溝渠之後，使用諸如C4F8電漿的製程，以在溝渠的側壁上及溝渠的底部表面上形成聚合物襯裡。
在動作1810中，聚合物襯裡自溝渠的底部移除，但在溝渠的側壁上的適當位置處留下，且例如使用諸如SF6電漿蝕刻的蝕刻以延伸溝渠的深度。在一些實施例中，動作1810使溝渠的側壁上的聚合物襯裡薄化，因此聚合物襯裡在溝渠的頂部附近較薄 且在溝渠的底部附近較厚。
在加深溝渠之後，在動作1811中移除聚合物襯裡的剩餘部分。
如由動作1812所繪示，蝕刻製程及形成聚合物襯裡可以連續循環實施(例如重複)，直至實施預定數目(N)個蝕刻循環(及/或直至達到第一所要溝渠深度)。
若需要更深溝渠(在動作1814處為「是」)，則在動作1816中氧化所延伸溝渠的側壁及底部表面。
在動作1818中，若總蝕刻循環的當前數目尚未為預定數目M(在動作1817處為「否」)，則方法前進至動作1818，其中使用蝕刻以穿過溝渠的底部表面上的氧化物，同時在溝渠的側壁上留下氧化物。在氧化物位於側壁上的適當位置的情況下，方法返回至動作1807，其中變數總蝕刻循環及蝕刻循環各自遞增，且在動作1808中聚合物襯裡再次形成於溝渠的側壁上。此時，聚合物襯裡沿著內襯溝渠側壁的氧化物的內側壁形成。隨後在動作1810中聚合物襯裡自溝渠的底部表面移除，且在動作1810處再次將溝渠更深地延伸至基底中。同樣，蝕刻製程及聚合物襯裡的形成可以連續循環實施(例如，如由動作1812所繪示而重複)，直至達到第二所要溝渠深度及/或直至實施預定數目N個循環(例如在動作1814處為「是」)。方法以此方式持續直至達到預定總數目M個蝕刻循環(及/或達到溝渠的所要深度)(例如在動作1817處為「是」)，且方法可移動至動作1822中的額外處理上。
現轉至圖19至圖43，可參見共同地描繪根據一些實施例的形成深的高縱橫比溝渠的方法的一系列橫截面視圖。
圖19示出基底1900且與圖18的動作1802及動作1805的一些實施例一致。如圖19中可見，罩幕層1902已在基底1900之上形成及圖案化。舉例而言，罩幕層1902可包含經圖案化光阻層、經圖案化氮化物層、經圖案化氧化物層及/或在待實施的後續波希蝕刻循環期間相對不受蝕刻影響的另一類型的硬罩幕。在罩幕層1902包含光阻層的一些實施例中，光阻層一般作為液體(例如旋塗)施加於基底1900的上部表面，且隨後經烘烤以固化。在烘烤光阻層之後，將光罩幕或光罩定位於光阻層之上，且光穿過光罩幕或光罩以選擇性地曝光光阻層的一些區而留下其他區未曝光。隨後顯影光阻層，此移除曝光區或未曝光區(取決於光阻為正型光阻抑或負型光阻)，因而留下罩幕層1902。
在可對應於圖18的動作1806的一些實施例的圖20中，使用諸如氟類電漿的電漿2000將第一凹部2002蝕刻至基底1900中。在形成第一凹部2002時，氟類電漿2000刻出呈扇形開孔形狀的圓形側壁以及圓形底部表面。在一些實施例中，第一凹部2002的深度d1可在大約0.01微米至大約1微米的範圍內，且第一凹部的寬度w1可在大約0.1微米至大約1000微米的範圍內。在一些實施例中，SF6氣體可用於此蝕刻，使用10標準立方公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電漿功率，蝕刻時間為0.1秒至10秒。
圖21至圖32繪示與圖18的動作1804的一些實施例一致的波希製程的若干蝕刻循環。波希製程在基底中產生溝渠(參見圖32的溝渠3202)，且包含一系列蝕刻操作(圖21、圖25、圖 29)及沈積操作(圖22至圖23、圖26至圖27、圖30至圖31)，其對於波希製程的每一蝕刻循環通常彼此交替。
更具體而言，圖21對應於圖18的動作1808的一些實施例。在圖21中，舉例而言，使用諸如基於八氟環丁烷(c-C4F8)的電漿的碳氟化合物類電漿2100以在第一凹部2002的側壁上形成第一聚合物襯裡2102。在一些實施例中，第一聚合物襯裡2102可形成於第一凹部2002的側壁上及底部表面上。第一聚合物襯裡2102可由C、F、Si及/或O構成，且可具有在大約10埃至大約300埃的範圍內的厚度。在一些實施例中，C4F8氣體可用以形成第一聚合物襯裡2102，使用10標準立方公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電漿功率，沈積時間為0.1秒至10秒。
圖22至圖23對應於圖18的動作1810的一些實施例。在圖22中，第一聚合物襯裡2102自第一凹部的底部表面移除，但在第一凹部2002的側壁上的適當位置處留下。在圖23中，使用氟類電漿2300將第二凹部2302蝕刻至基底1900中。類似於第一凹部2002，第二凹部2302具有呈扇形開孔形狀的圓形側壁以及圓形底部表面。通常，用以形成第二凹部2302的氟類電漿2300與用以形成第一凹部2002的氟類電漿2000相同。此有助於確保第一凹部及第二凹部的寬度大致相同且促進「豎直」溝渠側壁或幾乎豎直的溝渠側壁。然而，若所產生溝渠為v形、波狀或具有一些其他側壁表面幾何形狀，則電漿2000、電漿2300的電漿條件亦可不同。在一些實施例中，SF6氣體可用於此蝕刻，使用10標準立方 公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電漿功率，蝕刻時間為0.1秒至10秒。氟類電漿2300亦可「薄化」第一聚合物襯裡2102的頂部側壁區以留下較薄的上部側壁及較厚的下部側壁。
圖24對應於圖18的動作1811的一些實施例。在圖24中，移除剩餘第一聚合物襯裡。
圖25對應於圖18的動作1808的一些實施例(在通過動作1812一次之後)。在圖25中，舉例而言，使用諸如基於八氟環丁烷(c-C4F8)的電漿的碳氟化合物類電漿2500以在第二凹部2302的側壁上形成第二聚合物襯裡2502。在一些實施例中，第二聚合物襯裡2502可形成於第二凹部的溝渠側壁上及底部表面上。第二聚合物襯裡2502可由C、F、Si及/或O構成，且可具有在大約10埃至大約300埃的範圍內的厚度。在一些實施例中，C4F8氣體可用以形成第二聚合物襯裡2502，使用10標準立方公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電漿功率，沈積時間為0.1秒至10秒。
圖26至圖27對應於圖18的動作1810的一些實施例(在通過動作1812一次之後)。在圖26中，第二聚合物襯裡2502自第二凹部2302的底部表面移除，但在第二凹部的側壁上的適當位置處留下。隨後，在圖27中，使用氟類電漿2700將第三凹部2702蝕刻至基底1900中。類似於第一凹部2002及/或第二凹部2302，第三凹部2702具有呈扇形開孔形狀的圓形側壁以及圓形底部表 面。通常，用以形成第三凹部2702的氟類電漿2700與氟類電漿2000及/或氟類電漿2300相同。此有助於確保第一凹部、第二凹部及/或第三凹部的寬度大致相同且促進「豎直」溝渠側壁或幾乎豎直的溝渠側壁。然而，若所產生溝渠為v形、波狀或具有一些其他側壁表面幾何形狀，則電漿2000、電漿2300、電漿2700的電漿條件亦可不同。在一些實施例中，SF6氣體可用於此蝕刻，使用10標準立方公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電漿功率，蝕刻時間為0.1秒至10秒。氟類電漿2700亦可「薄化」第二聚合物襯裡2502的頂部側壁區以留下較薄的上部側壁及較厚的下部側壁。
圖28對應於圖18的動作1811的一些實施例(在通過動作1812一次之後)。在圖28中，移除剩餘第二聚合物襯裡。
圖29對應於圖18的動作1808的一些實施例(在通過動作1812兩次之後)。在圖29中，舉例而言，使用諸如基於八氟環丁烷(c-C4F8)的電漿的碳氟化合物類電漿2900以在第三凹部2702的側壁上形成第三聚合物襯裡2902。在一些實施例中，第三聚合物襯裡2902可形成於第三凹部2702的側壁上及底部表面上。第三聚合物襯裡2902可由C、F、Si及/或O構成，且可具有在大約10埃至大約300埃的範圍內的厚度。在一些實施例中，C4F8氣體可用以形成第三聚合物襯裡2902，使用10標準立方公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電漿功率，沈積時間為0.1秒至10秒。
圖30至圖31對應於圖18的動作1810的一些實施例(在通過動作1812兩次之後)。在圖30中，第三聚合物襯裡2902自第三凹部2702的底部表面移除，但在第三凹部2702的側壁上的適當位置處留下。隨後，在圖31中，使用氟類電漿3100將第四凹部3102蝕刻至基底1900中。類似於第一凹部、第二凹部及/或第三凹部，第四凹部3102具有呈扇形開孔形狀的圓形側壁以及圓形底部表面。通常，用以形成第四凹部3102的氟類電漿3100與氟類電漿2000、氟類電漿2300、氟類電漿2700相同。此有助於確保第一凹部、第二凹部、第三凹部以及第四凹部的寬度大致相同且促進「豎直」溝渠側壁或幾乎豎直的溝渠側壁。然而，若所產生溝渠為v形、波狀或具有一些其他側壁表面幾何形狀，則電漿2000、電漿2300、電漿2700、電漿3100的電漿條件亦可不同。在一些實施例中，SF6氣體可用於此蝕刻，使用10標準立方公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電漿功率，蝕刻時間為0.1秒至10秒。氟類電漿3100亦可「薄化」第三聚合物襯裡2902的頂部側壁區以留下較薄的上部側壁及較厚的下部側壁。
圖32對應於圖18的動作1811的一些實施例(在通過動作1812兩次之後)。在圖32中，移除剩餘第三聚合物襯裡。
圖33對應於圖18的動作1816的一些實施例(例如在動作1814處為「是」)。在圖33中，實施氧化製程3300以沿著第四凹部3102的側壁及底部表面形成氧化物層3302。在一些實施例中，氧化製程3300為例如在爐管中實施的熱氧化製程。在其他實 施例中，舉例而言，氧化製程3300可採取其他形式，諸如化學氣相沈積(CVD)、物理氣相沈積(PVD)或原子層沈積(ALD)。
圖34對應於圖18的動作1818的一些實施例。在圖34中，實施蝕刻3400以自第四凹部3102的底部表面移除氧化物層3302的部分，且沿著第四凹部3102的側壁在適當位置處留下氧化物層3302的剩餘部分。蝕刻3400通常為很大程度上豎直的等向性蝕刻，諸如乾式蝕刻及/或高定向電漿蝕刻。
圖35對應於圖18的動作1808的一些實施例(在通過動作1820之後)。在圖35中，舉例而言，使用諸如基於八氟環丁烷(c-C4F8)的電漿的碳氟化合物類電漿3500以在氧化物層3302的內側壁上及第四凹部3102的底部表面上形成第四聚合物襯裡3502。通常，碳氟化合物類電漿3500與碳氟化合物類電漿2100、碳氟化合物類電漿2500及/或碳氟化合物類電漿2900相同。
圖36至圖37對應於圖18的動作1810的一些實施例(在通過動作1820之後)。在圖36中，第四聚合物襯裡3502自第四凹部3102的底部表面移除，但在第四凹部3102的側壁上的適當位置處留下。隨後，在圖37中，已例如藉由使用氟類電漿3700蝕刻第五凹部3602。類似於第一凹部、第二凹部，第三凹部以及第四凹部，第五凹部3602具有呈扇形開孔形狀的圓形側壁以及圓形底部表面。通常，用以形成第五凹部3602的氟類電漿3700與氟類電漿2000、氟類電漿2300、氟類電漿2700及/或氟類電漿3100相同。在一些實施例中，SF6氣體可用於此蝕刻，使用10標準立方公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電 漿功率，蝕刻時間為0.1秒至10秒。氟類電漿3700亦可「薄化」第四聚合物襯裡3502的頂部側壁區以留下較薄的上部側壁及較厚的下部側壁。
圖38對應於圖18的動作1811的一些實施例(在通過動作1820之後)。在圖38中，移除剩餘第四聚合物襯裡3502。
圖39對應於圖18的動作1808的一些實施例(在通過動作1820之後)。在圖39中，舉例而言，使用諸如基於八氟環丁烷(c-C4F8)的電漿的碳氟化合物類電漿3900以在氧化物層3302的內側壁上且沿著第五凹部3702的內側壁形成第五聚合物襯裡3902。通常，碳氟化合物類電漿3900與碳氟化合物類電漿2100相同。
圖40至圖41對應於圖18的動作1810的一些實施例。在圖40中，第五聚合物襯裡3902自第五凹部3702的底部表面移除，但在第五凹部3702的側壁上的適當位置處留下。隨後，在圖41中，已例如藉由使用氟類電漿4100蝕刻第六凹部4102。類似於第一凹部、第二凹部，第三凹部，第四凹部以及第五凹部，第六凹部4102具有呈扇形開孔形狀的圓形側壁以及圓形底部表面。通常，用以形成第六凹部4102的氟類電漿4100與氟類電漿2000相同。在一些實施例中，SF6氣體可用於此蝕刻，使用10標準立方公分/分鐘至1000標準立方公分/分鐘之間的氣體流速、大約5毫托與500毫托之間的製程壓力，以及100瓦至大約5000瓦的電漿功率，蝕刻時間為0.1秒至10秒。氟類電漿亦可「薄化」第五聚合物襯裡3902的頂部側壁區以留下較薄的上部側壁及較厚的下部側壁。
圖42對應於圖18的動作1811的一些實施例。在圖42中，移除剩餘第五聚合物襯裡。另外，在圖42中，當蝕刻循環的總數目達到預定數目(M)時及/或當總溝渠深度達到所要總深度dt時，可完成溝渠4204且停止溝渠蝕刻製程，且可執行額外處理。
圖19至圖42中所使用的蝕刻、沈積以及氧化製程的條件可取決於所要的蝕刻速率、縱橫比以及所要的側壁光滑度而廣泛地變化。一般而言，針對每一循環持續時間較短的蝕刻製程導致較慢的蝕刻，但側壁扇形開孔較小，而每一循環持續時間較長的蝕刻製程導致較快的蝕刻，但側壁扇形開孔較大。波希製程的終點可發生在循環的數目達到預期達到所要的溝渠深度d t 的預定數目時，或可藉由執行溝渠深度的即時監測且在量測指示達到所要溝渠深度時停止製程發生。
在圖43中，可執行額外處理(參見例如圖18的動作1822)。舉例而言，交替的導電層(例如導電層4302、導電層4304)及絕緣層(例如絕緣層4305、絕緣層4306)可沿著溝渠側壁及底部表面保形地形成，以在溝渠中建立電容器結構。導電層可包括例如金屬或多晶矽，且絕緣層可包括二氧化矽或高k介電材料。
藉由提供良好的整體的產能，此過程提供具有相對光滑側壁的高產能的波希製程，此可用於許多應用中，諸如在去耦電容器、MEMS元件、CMOS元件以及DRAM等中。
圖44示出根據一些實施例的晶粒4408的實例。如所示出，晶粒4408可包含半導體基底4500，所述半導體基底4500包含有助於在基底的上部表面中建立金屬絕緣體金屬(metal-insulator-metal；MIM)電容器的數個溝渠4502。底部電極層4504、 絕緣層4506以及頂部電極層4508共形地配置於溝渠內。至少一個通孔及接觸襯墊經由介電結構及蝕刻停止層耦接底部電極層4504，以與底部電極層4504電接觸。至少一個通孔及接觸襯墊經由介電結構及蝕刻停止層耦接頂部電極層4508，以與頂部電極層4508電接觸。在一些實施例中，每一溝渠具有在0.1微米與1微米之間的溝渠寬度，且矽柱4522將相鄰溝渠彼此分開。矽柱4522分別可具有在0.1微米與1微米之間的寬度，且每單位MIM電容器單元可存在1個與100個之間的溝渠。在一些實施例中，溝渠的深度可在1微米與30微米之間的範圍內。圖44中的溝渠可呈現先前所示出及所描述的詳細結構特徵，例如在圖16至17及圖42至圖43等中。
在一些實施例中，半導體封裝可包含基底、諸如晶粒4408的堆疊在一起的多個晶粒，以及模製件。堆疊晶粒藉由若干連接件電連接。基底可包含其外部表面上的數個導電襯墊，且導電特徵可包含在各種襯墊之間形成電連接的通孔及金屬線，通常在基底上無諸如電晶體的任何主動元件。在一些實施例中，晶粒藉由若干導電凸塊接合於基底之上。在一些實施例中，導電凸塊安置於基底與晶粒之間。在一些實施例中，晶粒經由導電凸塊電連接至基底。導電凸塊在基底的下側上。
在一些實施例中，晶粒4408置於基底下方，且置於橫穿導電凸塊的平面中。在一些實施例中，晶粒4408由導電凸塊包圍。在一些實施例中，晶粒4408經製造為在晶粒4408內具有預定功能電路。在一些實施例中，晶粒4408為包含電容器、被動元件或類似者的積體被動晶粒(integrated passive die；IPD)。在一些實施 例中，晶粒4408為晶片或封裝在一些實施例中，IPD電容器直接置放在基底之下以提供更易接近且有效的電源雜訊去耦。在一些實施例中，IPD電容器實現為內置於180奈米CMOS中的高密度溝渠電容器，其中每一IPD電容器提供97奈法的額外電容，具有47毫歐的1百萬赫等效串聯電阻(equivalent series resistance；ESR)及0.51pH的ESL。在一些情況下，此可使得1.135伏的核心電源處的最大時脈頻率高3.9%。
因此，應瞭解，一些實施例是關於一種方法。在所述方法中，提供基底，且在所述基底選定區中蝕刻第一凹部。於所述第一凹部的側壁及底部表面上形成第一聚合物襯裡。自所述第一凹部的所述底部表面移除部分所述第一聚合物襯裡，但沿著所述第一凹部的所述側壁留下所述第一聚合物襯裡的剩餘部分，且當所述第一聚合物襯裡的所述剩餘部分沿著所述第一凹部的所述側壁時，加深所述第一凹部以在所述基底的所述選定區中建立第二凹部。在已建立所述第二凹部之後移除所述第一聚合物襯裡的所述剩餘部分。第一氧化物襯裡沿著所述第一凹部的所述側壁且沿著所述第二凹部的側壁及底部表面形成。自所述第二凹部的底部表面移除部分所述第一氧化物襯裡，同時在所述第一凹部的所述側壁及所述第二凹部的所述側壁上留下所述第一氧化物襯裡的剩餘部分。
在一些實施例中，上述方法更包括：在所述第二凹部的所述底部表面上以及沿著在所述第一凹部中及在所述第二凹部中的所述第一氧化物襯裡的所述剩餘部分的內側壁形成第二聚合物襯裡。
在一些實施例中，上述方法更包括：自所述第二凹部的所述底部表面移除部分所述第二聚合物襯裡，並加深在所述基底的所述選定區中的所述第二凹部以形成第三凹部，其中所述第三凹部具有底部表面，所述底部表面延伸至所述第一氧化物襯裡的底部表面下方及所述第二聚合物襯裡的底部表面下方的一深度。
在一些實施例中，當所述第二聚合物襯裡的所述部分自所述第二凹部的所述底部表面移除時，所述第二聚合物襯裡的剩餘部分留在沿著在所述第一凹部中及在所述第二凹部中的所述第一氧化物襯裡的所述剩餘部分的所述內側壁上，且更包括：在已建立所述第三凹部之後，移除所述第二聚合物襯裡的所述剩餘部分；以及沿著所述第三凹部的側壁以及沿著所述第三凹部的底部表面形成第二氧化物襯裡。
在一些實施例中，上述方法更包括：自所述第三凹部的所述底部表面移除部分所述第二氧化物襯裡一，同時在所述第三凹部的側壁上留下所述第二氧化物襯裡的剩餘部分。
在一些實施例中，在形成所述第二氧化物襯裡之後，所述第一凹部的所述側壁覆蓋有第一厚度的氧化物，且所述第三凹部的所述側壁覆蓋有第二厚度的氧化物，所述第一厚度的氧化物大於所述第二厚度的氧化物。
在一些實施例中，所述第一厚度比第二厚度大不超過50%。
另一實施例是關於一種方法，其中提供基底。在所述方法中，在所述基底的選定區中蝕刻溝渠。對所述溝渠連續執行第一數目個蝕刻循環。所述第一數目個蝕刻循環大於1且所述第一數目 個蝕刻循環中的每一蝕刻循環包括：(a)在所述溝渠的側壁上形成聚合物襯裡；(b)自所述溝渠的底部區移除部分所述聚合物襯裡，但沿著所述溝渠的所述側壁留下所述聚合物襯裡的剩餘部分；以及(c)當所述聚合物襯裡的所述剩餘部分沿著所述溝渠的側壁時，執行蝕刻以加深所述溝渠。在連續執行所述第一數目個蝕刻循環之後，執行第一氧化以沿著加深的溝渠的側壁且沿著所述加深的溝渠的底部表面形成第一氧化物襯裡。自加深的溝渠的底部表面移除部分所述第一氧化物襯裡，同時在所述加深的溝渠的側壁上留下所述第一氧化物襯裡的剩餘部分。
在一些實施例中，上述方法更包括：在已自所述加深的溝渠的所述底部表面移除所述第一氧化物襯裡之後，連續執行第二數目個所述蝕刻循環，以進一步加深所述加深的溝渠。
在一些實施例中，上述方法更包括在所述連續執行所述第二數目個所述蝕刻循環之後，執行第二氧化以沿著進一步加深的溝渠的側壁並沿著所述進一步加深的溝渠的底部表面形成第二氧化物襯裡。
在一些實施例中，所述第二氧化將所述第一氧化物襯裡的厚度增加至第一厚度，並形成所述第二氧化物襯裡，所述第二氧化物襯裡的第二厚度小於所述第一厚度。
在一些實施例中，所述第二氧化為熱氧化製程。
在一些實施例中，上述方法更包括在一些實施例中，上述方法更包括自所述進一步加深的溝渠的所述底部表面移除部分所述第二氧化物襯裡，同時在所述進一步加深的溝渠的所述側壁上留下所述第二氧化物襯裡的剩餘部分；以及連續執行第三數目個 所述蝕刻循環，以形成具有預定深度的最終溝渠。
在一些實施例中，當形成所述第二氧化物襯裡時，所述進一步加深的溝渠具有襯著氧化物的最上部側壁及最下部側壁，其中襯於所述最上部側壁的所述氧化物具有第一厚度且襯於所述最下部側壁的所述氧化物具有第二厚度，所述第一厚度大於所述第二厚度。
又一實施例是關於一種半導體元件。所述元件包含半導體基底，所述半導體基底包括朝下延伸至所述半導體基底的上部表面中的溝渠。所述溝渠包括底部表面及沿著所述溝渠的側壁的多個扇形開孔。氧化物層襯於所述溝渠的所述底部表面及所述側壁。所述氧化物層在不同深度處沿著所述溝渠的所述側壁具有變化的厚度，且所述變化的厚度隨著進入所述溝渠的深度增加而以離散增量逐步減小。
在一些實施例中，所述溝渠中的所述氧化物層的最上部側壁區呈現第一厚度，所述溝渠中的所述氧化物層的中上部側壁區呈現第二厚度，所述溝渠中的所述氧化物層的中下部側壁區呈現第三厚度，且所述溝渠中的所述氧化物層的最下部側壁區及底部表面呈現第四厚度，其中所述第一厚度大於所述第二厚度，所述第二厚度大於所述第三厚度，且所述第三厚度大於所述第四厚度。
在一些實施例中，所述第一厚度在所述溝渠的所述側壁上的一或多個上部扇形開孔之上保持恆定，隨後離散地改變為所述第二厚度，所述第二厚度在所述溝渠的所述側壁上的一或多個中上部扇形開孔之上保持恆定。
在一些實施例中，所述第二厚度離散地改變為所述第三 厚度，所述第三厚度在所述溝渠的所述側壁上的一或多個中下部扇形開孔之上保持恆定；且所述第三厚度離散地改變為所述第四厚度，所述第四厚度在所述溝渠的所述側壁上的一或多個最下部扇形開孔之上及在所述溝渠的所述底部表面之上保持恆定。
在一些實施例中，所述第一厚度與所述第二厚度之間的第一差小於所述第二厚度與所述第三厚度之間的第二差，且所述第二差小於所述第三厚度與所述第四厚度之間的第三差。
在一些實施例中，所述第一厚度與所述第二厚度之間的第一差等於所述第二厚度與所述第三厚度之間的第二差。
應瞭解，諸如「第一」及「第二」的標識符並未暗示關於其他部件的任何類型的次序、置放或時間關係；實情為，「第一」及「第二」以及其他類似標識符僅為通用標識符且此等部件可在其他實施方案中交換。因此，儘管本文所示出及所描述的方法可示出及/或描述為一系列動作或事件，但應瞭解，不應以限制性意義來解釋此類動作或事件的所示出次序。舉例而言，除了本文中所示出及/或所描述的動作或事件之外，一些動作可與其他動作或事件以不同次序及/或同時發生。另外，可能並非需要所有所示出動作來實施本文中的揭露內容的一或多個態樣或實施例。
前文概述若干實施例的特徵，使得所屬技術領域中具有通常知識者可更佳地理解本揭露內容的態樣。所屬技術領域中具有通常知識者應瞭解，其可易於使用本揭露內容作為設計或修改用於實施本文中所引入的實施例的相同目的及/或達成相同優勢的其他製程及結構的基礎。所屬技術領域中具有通常知識者亦應認識到，此類等效構造並不脫離本揭露內容的精神及範圍，且所屬技 術領域中具有通常知識者可在不脫離本揭露內容的精神及範圍的情況下在本文中作出各種改變、替代以及更改。
100:方法
102、104、106、108、110、112、114、116、118、120、122:動作

Claims (10)

  1. 一種半導體元件的製造方法，包括：提供基底；在所述基底的選定區中蝕刻第一凹部；在所述第一凹部的側壁及底部表面上形成第一聚合物襯裡，所述第一聚合物襯裡與所述所述第一凹部的側壁及底部表面接觸；自所述第一凹部的所述底部表面移除部分所述第一聚合物襯裡，但沿著所述第一凹部的所述側壁留下所述第一聚合物襯裡的剩餘部分，且當所述第一聚合物襯裡的所述剩餘部分沿著所述第一凹部的所述側壁時，加深所述第一凹部以在所述基底的所述選定區中建立第二凹部；在已建立所述第二凹部之後，移除所述第一聚合物襯裡的所述剩餘部分；沿著所述第一凹部的所述側壁且沿著所述第二凹部的側壁及底部表面形成第一氧化物襯裡；以及自所述第二凹部的底部表面移除部分所述第一氧化物襯裡，同時在所述第一凹部的所述側壁及所述第二凹部的所述側壁上留下所述第一氧化物襯裡的剩餘部分。
  2. 如請求項1所述的半導體元件的製造方法，更包括：在所述第二凹部的所述底部表面上以及沿著在所述第一凹部中及在所述第二凹部中的所述第一氧化物襯裡的所述剩餘部分的內側壁形成第二聚合物襯裡；以及自所述第二凹部的所述底部表面移除部分所述第二聚合物襯 裡，並加深在所述基底的所述選定區中的所述第二凹部以形成第三凹部，其中所述第三凹部具有底部表面，所述底部表面延伸至所述第一氧化物襯裡的底部表面下方及所述第二聚合物襯裡的底部表面下方的一深度。
  3. 如請求項2所述的半導體元件的製造方法，其中當所述第二聚合物襯裡的所述部分自所述第二凹部的所述底部表面移除時，所述第二聚合物襯裡的剩餘部分留在沿著在所述第一凹部中及在所述第二凹部中的所述第一氧化物襯裡的所述剩餘部分的所述內側壁上，且更包括：在已建立所述第三凹部之後，移除所述第二聚合物襯裡的所述剩餘部分；以及沿著所述第三凹部的側壁以及沿著所述第三凹部的底部表面形成第二氧化物襯裡。
  4. 一種半導體元件的製造方法，包括：提供基底；在所述基底的選定區中蝕刻溝渠；對所述溝渠連續執行第一數目個蝕刻循環，所述第一數目個蝕刻循環大於1且所述第一數目個蝕刻循環中的每一蝕刻循環包括：(a)在所述溝渠的側壁上形成聚合物襯裡，所述聚合物襯裡至少與所述溝渠的底部表面接觸；(b)自所述溝渠的底部區移除部分所述聚合物襯裡，但沿著所述溝渠的所述側壁留下所述聚合物襯裡的剩餘部分；以及(c)當所述聚合物襯裡的所述剩餘部分沿著所述溝渠的所述 側壁時，執行蝕刻以加深所述溝渠；在所述連續執行所述第一數目個蝕刻循環之後，執行第一氧化，以沿著加深的溝渠的側壁且沿著所述加深的溝渠的底部表面形成第一氧化物襯裡；以及自加深的溝渠的底部表面移除部分所述第一氧化物襯裡，同時在所述加深的溝渠的側壁上留下所述第一氧化物襯裡的剩餘部分。
  5. 如請求項4所述的半導體元件的製造方法，更包括：在已自所述加深的溝渠的所述底部表面移除所述第一氧化物襯裡之後，連續執行第二數目個所述蝕刻循環，以進一步加深所述加深的溝渠。
  6. 如請求項5所述的半導體元件的製造方法，更包括：在所述連續執行所述第二數目個所述蝕刻循環之後，執行第二氧化以沿著進一步加深的溝渠的側壁並沿著所述進一步加深的溝渠的底部表面形成第二氧化物襯裡。
  7. 如請求項6所述的半導體元件的製造方法，其中所述第二氧化將所述第一氧化物襯裡的厚度增加至第一厚度，並形成所述第二氧化物襯裡，所述第二氧化物襯裡的第二厚度小於所述第一厚度。
  8. 如請求項7所述的半導體元件的製造方法，其中所述第二氧化為熱氧化製程。
  9. 一種半導體元件，包括：半導體基底，包括朝下延伸至所述半導體基底的上部表面中的溝渠，所述溝渠包括底部表面及沿著所述溝渠的側壁的多個扇 形開孔(scallop)；氧化物層，襯於所述溝渠的所述底部表面及所述側壁上，其中所述氧化物層在不同深度處沿著所述溝渠的所述側壁具有變化的厚度，且其中所述變化的厚度隨著進入所述溝渠的深度增加而以離散增量逐步減小；以及導體層，覆蓋於所述氧化物層上，且未填滿所述溝渠剩餘的空間。
  10. 如請求項9所述的半導體元件，其中所述溝渠中的所述氧化物層的最上部側壁區呈現第一厚度，所述溝渠中的所述氧化物層的中上部側壁區呈現第二厚度，所述溝渠中的所述氧化物層的中下部側壁區呈現第三厚度，且所述溝渠中的所述氧化物層的最下部側壁區及底部表面呈現第四厚度，其中所述第一厚度大於所述第二厚度，所述第二厚度大於所述第三厚度，且所述第三厚度大於所述第四厚度。
TW110102579A 2020-09-25 2021-01-22 半導體元件及其製造方法 TWI787718B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/032,362 2020-09-25
US17/032,362 US11361971B2 (en) 2020-09-25 2020-09-25 High aspect ratio Bosch deep etch

Publications (2)

Publication Number Publication Date
TW202213482A TW202213482A (zh) 2022-04-01
TWI787718B true TWI787718B (zh) 2022-12-21

Family

ID=79232635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102579A TWI787718B (zh) 2020-09-25 2021-01-22 半導體元件及其製造方法

Country Status (5)

Country Link
US (2) US11361971B2 (zh)
KR (1) KR102631107B1 (zh)
CN (1) CN113921391A (zh)
DE (1) DE102020125660B4 (zh)
TW (1) TWI787718B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230009025A (ko) * 2021-07-08 2023-01-17 주식회사 키파운드리 스캘롭 프로파일을 갖는 깊은 트렌치 식각 방법
US20240112903A1 (en) * 2022-09-29 2024-04-04 Applied Materials, Inc. Selective oxidation of a substrate
CN117352383B (zh) * 2023-12-06 2024-04-05 合肥晶合集成电路股份有限公司 沟槽的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484066A (zh) * 2010-01-26 2012-05-30 株式会社爱发科 干式蚀刻法
CN111446167A (zh) * 2020-03-16 2020-07-24 绍兴同芯成集成电路有限公司 一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
DE19826382C2 (de) 1998-06-12 2002-02-07 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6649477B2 (en) 2001-10-04 2003-11-18 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands
DE10162065A1 (de) * 2001-12-17 2003-06-26 Infineon Technologies Ag Verfahren zum Grabenätzen
US6924235B2 (en) 2002-08-16 2005-08-02 Unaxis Usa Inc. Sidewall smoothing in high aspect ratio/deep etching using a discrete gas switching method
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
EP2077577A4 (en) * 2006-11-22 2010-03-24 Sumitomo Precision Prod Co SILICON STRUCTURE HAVING A HIGH SIDE OPENING, METHOD FOR PRODUCING THE SILICON STRUCTURE, A SILICON STRUCTURE MANUFACTURING DEVICE, A SILICON STRUCTURE PRODUCTION PROGRAM, AND METHOD FOR PRODUCING A SILICONE STRUCTURE METAL MASK
US20080286978A1 (en) * 2007-05-17 2008-11-20 Rong Chen Etching and passivating for high aspect ratio features
CN102598223B (zh) * 2009-11-09 2015-03-25 3M创新有限公司 用于半导体的各向异性蚀刻的工艺
JP5773624B2 (ja) 2010-01-08 2015-09-02 キヤノン株式会社 微細構造体の製造方法
JP5413331B2 (ja) * 2010-08-19 2014-02-12 株式会社デンソー 半導体装置の製造方法
US20130051530A1 (en) 2011-08-30 2013-02-28 Fujifilm Corporation High Aspect Ratio Grid for Phase Contrast X-ray Imaging and Method of Making the Same
US9165785B2 (en) * 2013-03-29 2015-10-20 Tokyo Electron Limited Reducing bowing bias in etching an oxide layer
US9224615B2 (en) 2013-09-11 2015-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Noble gas bombardment to reduce scallops in bosch etching
US9054050B2 (en) * 2013-11-06 2015-06-09 Tokyo Electron Limited Method for deep silicon etching using gas pulsing
US10170324B2 (en) * 2014-12-04 2019-01-01 Lam Research Corporation Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch
US9673314B2 (en) * 2015-07-08 2017-06-06 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
US9385318B1 (en) * 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials
US9543148B1 (en) * 2015-09-01 2017-01-10 Lam Research Corporation Mask shrink layer for high aspect ratio dielectric etch
US20170186837A1 (en) * 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor with scallop profile
US10529578B2 (en) * 2017-11-12 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor structure
US11121027B2 (en) * 2017-12-08 2021-09-14 Tokyo Electron Limited High aspect ratio via etch using atomic layer deposition protection layer
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
SG11202100018XA (en) * 2018-07-27 2021-02-25 Applied Materials Inc 3d nand etch
US20220177094A1 (en) 2019-03-06 2022-06-09 Otto-Von-Guericke-Universitat Magdeburg Surface protection against cavitation erosion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102484066A (zh) * 2010-01-26 2012-05-30 株式会社爱发科 干式蚀刻法
CN111446167A (zh) * 2020-03-16 2020-07-24 绍兴同芯成集成电路有限公司 一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺

Also Published As

Publication number Publication date
US20220102155A1 (en) 2022-03-31
KR102631107B1 (ko) 2024-01-29
US20220301879A1 (en) 2022-09-22
KR20220041698A (ko) 2022-04-01
US11361971B2 (en) 2022-06-14
DE102020125660B4 (de) 2024-05-29
CN113921391A (zh) 2022-01-11
TW202213482A (zh) 2022-04-01
DE102020125660A1 (de) 2022-03-31

Similar Documents

Publication Publication Date Title
TWI787718B (zh) 半導體元件及其製造方法
TWI625862B (zh) 積體晶片及製造深溝槽電容的方法
TWI597846B (zh) 半導體裝置及其製造方法
TWI707457B (zh) 三維記憶體元件中的階梯形成
US9543319B1 (en) Vertical channel structure
US20220376043A1 (en) Methods for Reducing Contact Depth Variation in Semiconductor Fabrication
TWI612585B (zh) 具有垂直通道電晶體的半導體裝置及其製作方法
US9355972B2 (en) Method for making a dielectric region in a bulk silicon substrate providing a high-Q passive resonator
JP2012509576A (ja) 導電物質を形成する方法、導電物質を選択的に形成する方法、プラチナを形成する方法、及び、導電構造を形成する方法
JP5916105B2 (ja) 半導体装置の製造方法
TW202118059A (zh) 半導體裝置結構的形成方法
CN109698238A (zh) 一种半导体器件的制造方法
CN108666263B (zh) 接触孔的制造方法
CN111199875A (zh) 图形化硬掩膜层制备方法、电容器阵列结构及其制备方法
US11011601B2 (en) Narrow gap device with parallel releasing structure
CN109671716B (zh) 三维存储器及其制作方法及半导体器件的制作方法
CN108346570B (zh) 一种半导体器件的制作方法
CN112018089A (zh) 半导体电容器及其制作方法
TW202236577A (zh) 積體晶片及其形成方法
TW201727839A (zh) 半導體結構
TWI466172B (zh) 半導體元件的製造方法
TWI520351B (zh) 堆疊式電容式結構及其製造方法
JP2008282884A (ja) 半導体装置及び半導体装置の容量形成方法
TW201715701A (zh) 半導體裝置及其製造方法
CN107275202B (zh) 刻蚀方法及半导体结构的形成方法