CN109698238A - 一种半导体器件的制造方法 - Google Patents

一种半导体器件的制造方法 Download PDF

Info

Publication number
CN109698238A
CN109698238A CN201710995776.5A CN201710995776A CN109698238A CN 109698238 A CN109698238 A CN 109698238A CN 201710995776 A CN201710995776 A CN 201710995776A CN 109698238 A CN109698238 A CN 109698238A
Authority
CN
China
Prior art keywords
layer
copolymer
manufacturing
fin
dummy grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710995776.5A
Other languages
English (en)
Inventor
韩秋华
蒋晓钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710995776.5A priority Critical patent/CN109698238A/zh
Publication of CN109698238A publication Critical patent/CN109698238A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍片；形成横跨所述鳍片的伪栅极；形成覆盖所述鳍片和所述伪栅极的层间介电层；在所述层间介电层中形成暴露所述伪栅极的凹槽，所述凹槽覆盖栅极结构需要切断的区域；在所述凹槽中形成自组装嵌段共聚物，所述自组装嵌段共聚物包括内层共聚物和外层共聚物，所述内层共聚物的图案定义所述栅极结构需要切断的区域；去除所述内层共聚物；以所述外层共聚物为掩膜执行刻蚀，以在所述伪栅极中形成暴露所述鳍片的开口。本发明提供的半导体器件的制造方法，使用自组装嵌段共聚物作为掩膜对栅极进行切断，从而缩小了栅极切断工艺的对接方向间距，并简化了工艺流程。

Description

一种半导体器件的制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
在集成电路的制造过程中，需要采用栅极切断(Poly Cut)工艺对条状栅极进行切断，切断后栅极与不同的晶体管相对应，可以提高晶体管的集成度。此外，多个栅极沿着延伸方向排列成一列时，通过栅极切断，能够高精度地缩小栅极切断后断开的栅极间的对接方向间距。
随着鳍式场效应晶体管(FinFET)的发展，半导体器件的工艺节点已降低到10nm以下，栅极切断工艺需要达到更小的对接方向间距，从而进一步提高晶体管的集成度。现有的栅极切断工艺的特征尺寸受限于光刻机分辨率的影响，很难持续缩减。因此，需要一种新的栅极切断工艺，以解决上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：
提供半导体衬底，所述半导体衬底上形成有鳍片；
形成横跨所述鳍片的伪栅极；
形成覆盖所述鳍片和所述伪栅极的层间介电层；
在所述层间介电层中形成暴露所述伪栅极的凹槽，所述凹槽覆盖栅极结构需要切断的区域；
在所述凹槽中形成自组装嵌段共聚物，所述自组装嵌段共聚物包括内层共聚物和外层共聚物，所述内层共聚物的图案定义所述栅极结构需要切断的区域；
去除所述内层共聚物；
以所述外层共聚物为掩膜执行刻蚀，以在所述伪栅极中形成暴露所述鳍片的开口。
示例性地，所述方法还包括在所述开口中形成绝缘层的步骤。
示例性地，所述方法还包括去除所述伪栅极以形成栅极凹槽，并在所述栅极凹槽中形成金属栅极的步骤。
示例性地，所述自组装嵌段共聚物为苯乙烯-甲基丙烯酸甲酯嵌段共聚物。
示例性地，所述内层共聚物包括甲基丙烯酸甲酯，所述外层共聚物包括苯乙烯。
示例性地，所述凹槽底部形成有刷层。
示例性地，形成所述开口的步骤包括：
以所述外层共聚物为掩膜刻蚀所述刷层；
以经刻蚀的所述刷层为掩膜执行刻蚀，以在所述伪栅极中形成暴露所述鳍片的开口。
示例性地，所述伪栅极与所述层间介电层之间还形成有接触孔刻蚀停止层。
示例性地，所述绝缘层的材料包括可流动性氧化物。
本发明提供的半导体器件的制造方法，使用自组装嵌段共聚物作为掩膜对栅极进行切断，从而缩小了栅极切断工艺的对接方向间距，并简化了工艺流程。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明一实施例提供的半导体器件的制造方法的工艺流程图。
图2A-图10B为根据本发明一实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
随着鳍式场效应晶体管(FinFET)的发展，半导体器件的工艺节点已降低到10nm以下，栅极切断工艺需要达到更小的对接方向间距(head to head CD)，从而进一步提高晶体管的集成度。目前通常通过双图案化工艺或极紫外光刻(EUV光刻)技术来降低栅极切断的对接方向间距，工艺流程复杂。针对上述问题，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有鳍片；形成横跨所述鳍片的伪栅极；形成覆盖所述鳍片和所述伪栅极的层间介电层；在所述层间介电层中形成暴露所述伪栅极的凹槽，所述凹槽覆盖栅极结构需要切断的区域；在所述凹槽中形成自组装嵌段共聚物，所述自组装嵌段共聚物包括内层共聚物和外层共聚物，所述内层共聚物的图案定义所述栅极结构需要切断的区域；去除所述内层共聚物；以所述外层共聚物为掩膜执行刻蚀，以在所述伪栅极中形成暴露所述鳍片的开口。
所述方法还包括在所述开口中形成绝缘层的步骤。
所述方法还包括去除所述伪栅极以形成栅极凹槽，并在所述栅极凹槽中形成金属栅极的步骤。
所述自组装嵌段共聚物为苯乙烯-甲基丙烯酸甲酯嵌段共聚物。
所述内层共聚物包括甲基丙烯酸甲酯，所述外层共聚物包括苯乙烯。
所述凹槽底部形成有刷层。
形成所述开口的步骤包括：以所述外层共聚物为掩膜刻蚀所述刷层；以经刻蚀的所述刷层为掩膜执行刻蚀，以在所述伪栅极中形成暴露所述鳍片的开口。
所述伪栅极与所述层间介电层之间还形成有接触孔刻蚀停止层。
所述绝缘层的材料包括可流动性氧化物。
本发明提供的半导体器件的制造方法，缩小了栅极切断工艺的对接方向间距，并简化了工艺流程。
为了彻底理解本发明，将在下列的描述中提出详细的结构及/或步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面将参照图1以及图2A～图10B，对本发明一实施方式的半导体器件的制造方法做详细描述。其中，图2B、3B、4B等为半导体器件垂直于衬底方向的俯视图，图2A、3A、4A等分别为半导体器件沿图2B、3B、4B等中虚线位置的剖视图，以此类推。
首先，执行步骤101，如图2A、2B所示，提供半导体衬底，所述半导体衬底上形成有鳍片201。
其中，半导体衬底的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，半导体衬底的构成材料为单晶硅。
所述半导体衬底表面形成有若干凸起的鳍片201，在一个实施例中，所述鳍片201通过刻蚀半导体衬底形成，在本发明的其他实施例中，所述鳍片201通过外延工艺形成。形成鳍片201的示例性的工艺步骤包括：在半导体衬底上形成硬掩膜层，形成所述硬掩膜层的方法可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层的材料可以为氮化物，例如氮化硅；图案化所述硬掩膜层，以定义鳍片的图案；以所述硬掩膜层为掩膜执行刻蚀，以形成若干分立的鳍片201。所述鳍片201中可以根据形成的鳍式场效应晶体管的类型不同掺杂有不同类型的杂质离子，例如，当待形成的鳍式场效应晶体管为P型鳍式场效应晶体管时，鳍片201中可以掺杂N型杂质离子。
所述半导体衬底上还形成有隔离层200，所述隔离层200的表面低于鳍片201的顶部表面，所述隔离层200用于鳍片201之间的电隔离，所述隔离层200的材料例如为氧化硅、氮化硅或氮氧化硅，本实施例中，所述隔离层200的材料为氧化硅。形成隔离层200的示例性的步骤包括：首先形成覆盖所述半导体衬底和鳍片201的隔离材料层；然后采用化学机械研磨工艺平坦化所述隔离材料层，以鳍片201的顶部表面为停止层；接着回刻蚀去除部分所述隔离材料层，形成隔离层200，所述隔离层200的表面低于鳍片201的顶部表面。
执行步骤102，继续参考图2A、2B，形成有横跨所述鳍片201的伪栅极202，作为示例，伪栅极202包括自下而上层叠的伪栅极介电层、覆盖层和伪栅电极层等。其中，所述伪栅电极层202的材料包括多晶硅、氮化硅或无定形碳，本实施例中为多晶硅。示例性地，所述伪栅极上还形成有硬掩膜层203。之后，以所述伪栅极202为掩膜执行源漏离子注入，以在所述伪栅极202两侧的鳍片201中形成源漏区。
执行步骤103，形成覆盖所述鳍片和所述伪栅极的层间介电层。本实施例，如图3A、3B所示，依次形成覆盖所述鳍片和所述伪栅极202的接触孔刻蚀停止层204，并形成覆盖所述接触孔刻蚀停止层204的层间介电层205。接触孔刻蚀停止层204的材料例如氮化硅，层间介电层205的材料可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层205也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)等。可使用平坦化工艺使所述层间介电层205的上表面与所述接触孔刻蚀停止层204的上表面齐平。所述平坦化工艺包括半导体制造领域中常规的平坦化方法，例如为化学机械研磨(CMP)工艺。
执行步骤104，在所述层间介电层中形成暴露所述伪栅极的凹槽，所述凹槽覆盖栅极结构需要切断的区域。
具体地，首先如图4A、4B所示，形成覆盖所述层间介电层205的掩膜层206，所述掩膜层206的窗口位于所述栅极结构需要切断的区域的上方。其中，所述掩膜层206的窗口图案大于所述栅极结构需要切断的区域的图案。在一个实施例中，所述掩膜层206为硬掩膜层，所述硬掩模层的材料例如为氮化硅。具体地，可首先在所述层间介电层205上形成硬掩膜层，再通过光刻与刻蚀工艺图案化所述硬掩膜层，使其窗口覆盖栅极结构需要切断的区域。
接着，如图5A、5B所示，以所述掩膜层206为掩膜执行刻蚀，以暴露所述伪栅极。所述刻蚀去除了伪栅极上方的接触孔刻蚀停止层204以及部分层间介电层205，从而形成凹槽。所述刻蚀可以选用各向异性的干法刻蚀，例如为反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光烧蚀等。示例性地，所述干法刻蚀工艺参数为：压强为2～100mTorr，功率为100～1000W,刻蚀气体为CH3F和O2，流量分别为50～500SCCM和5～500SCCM。
执行步骤105，如图6A、6B所示，在所述凹槽中形成自组装嵌段共聚物，所述自组装嵌段共聚物包括内层共聚物208和外层共聚物209，所述内层共聚物208的图案定义所述栅极结构需要切断的区域。在非共价键相互作用力的推动下，嵌段共聚物的两个组分自发进行有序排列而形成规整的纳米相畴，使内层共聚物208的图案精确地定义栅极结构需要切断的区域，在后续的刻蚀制程中，可以只对该部分进行切断，从而缩小了栅极切断工艺的对接方向间距。可以采用已有的定向自组装(Directed Self-assembly，DSA)技术，例如制图外延法(Graphoepitaxy)或者表面化学图案(Surface Chemical Pattern)法，形成嵌段共聚物层，本发明对形成嵌段共聚物的DSA技术不做具体限定。通过改变嵌段共聚物的链长、组成、退火条件等，可使其在所述窗口中进行定向自组装，以形成所需的嵌段共聚物层图案。
在一实施例中，首先在所述凹槽中形成刷层(brush layer)207。所述刷层207用于对下层材料进行修饰，引导嵌段共聚物的组装。示例性地，首先使用沉积工艺在所述凹槽中形成刷层207，其材料例如为双端羟基聚苯乙烯(PS-OH)。接着，使用电子束光刻工艺对所述刷层207进行改性，在其表面上形成位于中间的亲水性区域和位于四周的疏水性区域，以引导后续嵌段共聚物的自组装。
接着，在所述刷层207上涂布包括嵌段共聚物的聚合物薄膜。在刷层207的引导下，所述嵌段共聚物在形成过程中自组装而发生微相分离，从而形成内层共聚物208和外层共聚物209。本实施例中以苯乙烯-甲基丙烯酸甲酯(PS-PMMA)为例进行说明，但是所述嵌段共聚物并不局限于所述示例。聚合物薄膜中的嵌段共聚物进行定向自组装，所述自组装使嵌段共聚物形成不同的组分组成的内层共聚物208和外层共聚物209。其中，所述内层共聚物208的图案定义栅极结构需要切断的区域。自组装嵌段共聚物可以采用已有的定向自组装(Directed Self-assembly，DSA)技术，例如制图外延法(Graphoepitaxy)或者表面化学图案(Surface Chemical Pattern)法，形成嵌段共聚物层，本发明对形成嵌段共聚物的DSA技术不做具体限定。通过改变嵌段共聚物的链长、组成、退火条件等，可使其在所述窗口中进行定向自组装，以形成所需的嵌段共聚物层图案。作为示例，首先在所述刷层207上涂布由甲苯稀释的PS-PMMA嵌段共聚物溶液。接着，在195℃的温度下进行约20分钟的热退火，在该过程中，PS-PMMA嵌段共聚物发生微相分离，并且在刷层207的引导下，亲水性的PMMA形成于凹槽内部的中间位置，疏水性的PS形成于凹槽内部的四周位置，即当所述嵌段共聚物为PS-PMMA嵌段共聚物时，通过自组装所形成的内层共聚物208为PMMA层，外层共聚物209为PS层。在一实施例中，所述PS-PMMA嵌段共聚物中发生相位分离，其中PS和PMMA分离成内层的PMMA层和外层的PS层。
执行步骤106，如图7A、7B所示，去除所述内层共聚物208。示例性地，当所述内层共聚物208为PMMA层时，可使用基于CO/Ar混合气体的等离子刻蚀方法去除所述PMMA层。该方法对于PMMA层与PS层具有高刻蚀选择比，可以避免上述去除使掩膜层图案发生偏移。在其他实施例中，也可使用其他对于内层共聚物208和外层共聚物209具有高刻蚀选择比的湿法刻蚀或干法刻蚀方法实施所述去除。去除内层共聚物208以后，外层共聚物209成为后续刻蚀的掩膜层。上述自组装嵌段共聚物所形成的掩膜图案对准性好，特征尺寸小，简化了使用双图案化方法或极紫外光刻(EUV光刻)技术所需的工艺流程，并缩小了栅极切断的对接方向间距。
执行步骤107，如图8A、8B所示，以所述外层共聚物209(请参考图7A、7B)为掩膜执行刻蚀，以在所述伪栅极202中形成暴露所述鳍片的开口。在形成所述开口以后，去除所述外层共聚物209和所述刷层207。
在一个实施例中，首先以所述外层共聚物209为掩膜刻蚀所述刷层207。示例性地，所述刻蚀方法为基于Ar/O2气体的等离子体干法刻蚀，其工艺参数例如为：压力为2～100mTorr,功率为100～1000W,刻蚀气体流量分别为氩气50～500SCCM,氧气2～100SCCM。
接着，以所述刷层为掩膜刻蚀需要切断的所述伪栅极202，以形成开口。所述刻蚀以鳍片201为刻蚀终点，从而切断了需要切断的所述伪栅极202。其中，所述刻蚀工艺为干法刻蚀工艺，包括但不限于：反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻或者激光烧蚀等。可以采用例如终点检测技术或控制刻蚀时间的方法来控制刻蚀终点。作为示例，所述干法刻蚀工艺的工艺参数包括：压强为2～100mTorr，功率为100～1000w，刻蚀气体中HBr流量50～500SCCM,O2流量为5～50SCCM，Cl2流量10～100SCCM。
如图9A、9B所示，在所述开口中形成绝缘层210。示例性地，所述绝缘层210为可流动性氧化物(Flowable Oxide)，所述可流动性氧化物沟槽填充能力好，能够避免填充空洞的出现。可使用可流动性化学气相沉积方法形成所述可流动性氧化物，接着对所述可流动性氧化物执行化学机械研磨工艺，以去除所述层间介电层205上方的可流动性氧化物层。
如图10A、10B所示，去除所述伪栅极以形成栅极凹槽，并在所述栅极凹槽中形成金属栅极211。可使用干法或湿法刻蚀工艺去除所述伪栅极202，同时保留绝缘层210，用于对金属栅极211的切断。示例性地，在形成金属栅极211之前，首先在所述栅极凹槽中形成栅极介电层。所述栅极介电层包括高k介电层，其k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等。接着，在所述栅极介电层上形成金属栅极211。作为示例，金属栅极211的材料包括钨或铝等。可使用原子层沉积工艺、物理气相沉积工艺或化学气相沉积工艺等沉积金属栅极材料层，然后执行平坦化工艺对器件表面进行平坦化处理，直至露出层间介电层205时终止。所述平坦化工艺例如为化学机械研磨工艺等。
至此，完成了本发明实施例的半导体器件的制造方法的相关步骤的介绍。可以理解的是，本实施例的半导体器件制造方法不仅包括上述步骤，在上述步骤之前、之中或之后还可包括其他需要的步骤，其都包括在本实施制造方法的范围内。
本发明提供的半导体器件的制造方法，使用自组装嵌段共聚物作为掩膜对栅极进行切断，从而缩小了栅极切断工艺的对接方向间距，并简化了工艺流程。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底上形成有鳍片；
形成横跨所述鳍片的伪栅极；
形成覆盖所述鳍片和所述伪栅极的层间介电层；
在所述层间介电层中形成暴露所述伪栅极的凹槽，所述凹槽覆盖栅极结构需要切断的区域；
在所述凹槽中形成自组装嵌段共聚物，所述自组装嵌段共聚物包括内层共聚物和外层共聚物，所述内层共聚物的图案定义所述栅极结构需要切断的区域；
去除所述内层共聚物；
以所述外层共聚物为掩膜执行刻蚀，以在所述伪栅极中形成暴露所述鳍片的开口。
2.根据权利要求1所述的制造方法，其特征在于，所述自组装嵌段共聚物为苯乙烯-甲基丙烯酸甲酯嵌段共聚物。
3.根据权利要求2所述的制造方法，其特征在于，所述内层共聚物包括甲基丙烯酸甲酯，所述外层共聚物包括苯乙烯。
4.根据权利要求1所述的制造方法，其特征在于，还包括在所述开口中形成绝缘层的步骤。
5.根据权利要求1或4所述的制造方法，其特征在于，还包括去除所述伪栅极以形成栅极凹槽，并在所述栅极凹槽中形成金属栅极的步骤。
6.根据权利要求1所述的制造方法，其特征在于，所述凹槽底部形成有刷层。
7.根据权利要求6所述的制造方法，其特征在于，形成所述开口的步骤包括：
以所述外层共聚物为掩膜刻蚀所述刷层；
以经刻蚀的所述刷层为掩膜执行刻蚀，以在所述伪栅极中形成暴露所述鳍片的开口。
8.根据权利要求1所述的制造方法，其特征在于，所述伪栅极与所述层间介电层之间还形成有接触孔刻蚀停止层。
9.根据权利要求4所述的制造方法，其特征在于，所述绝缘层的材料包括可流动性氧化物。
CN201710995776.5A 2017-10-23 2017-10-23 一种半导体器件的制造方法 Pending CN109698238A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710995776.5A CN109698238A (zh) 2017-10-23 2017-10-23 一种半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710995776.5A CN109698238A (zh) 2017-10-23 2017-10-23 一种半导体器件的制造方法

Publications (1)

Publication Number Publication Date
CN109698238A true CN109698238A (zh) 2019-04-30

Family

ID=66225949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710995776.5A Pending CN109698238A (zh) 2017-10-23 2017-10-23 一种半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN109698238A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086401A (zh) * 2019-06-12 2020-12-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112768529A (zh) * 2021-01-28 2021-05-07 福建省晋华集成电路有限公司 一种半导体器件制备方法
US20220102148A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Gate spacing in integrated circuit structures

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094095A (zh) * 2011-10-28 2013-05-08 中芯国际集成电路制造(北京)有限公司 制造半导体器件的方法
US20170033000A1 (en) * 2015-07-27 2017-02-02 International Business Machines Corporation Trench formation for dielectric filled cut region
CN106910738A (zh) * 2015-10-30 2017-06-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107039526A (zh) * 2015-11-04 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094095A (zh) * 2011-10-28 2013-05-08 中芯国际集成电路制造(北京)有限公司 制造半导体器件的方法
US20170033000A1 (en) * 2015-07-27 2017-02-02 International Business Machines Corporation Trench formation for dielectric filled cut region
CN106910738A (zh) * 2015-10-30 2017-06-30 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN107039526A (zh) * 2015-11-04 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086401A (zh) * 2019-06-12 2020-12-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US20220102148A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Gate spacing in integrated circuit structures
CN112768529A (zh) * 2021-01-28 2021-05-07 福建省晋华集成电路有限公司 一种半导体器件制备方法

Similar Documents

Publication Publication Date Title
TWI691060B (zh) 三維記憶體元件及其製作方法
KR101603353B1 (ko) 게이트 쇼트들에 강건한 핀 트랜지스터들을 포함하는 디바이스들 및 그 제조 방법들
KR101248339B1 (ko) 상이한 높이들을 갖는 인접하는 실리콘 핀들을 제조하는 방법
US8236696B2 (en) Transistor and method for fabricating the same
KR101560012B1 (ko) 핀 트랜지스터들을 포함하는 시스템들 및 디바이스들, 및 그의 사용, 제조 및 동작 방법
TWI283042B (en) Method for fabricating transistor of semiconductor device
US6251764B1 (en) Method to form an L-shaped silicon nitride sidewall spacer
US9543298B1 (en) Single diffusion break structure and cuts later method of making
KR101959637B1 (ko) 반도체 제조에서 컨택 깊이 변화를 저감시키는 방법
US8378395B2 (en) Methods of fabricating field effect transistors having protruded active regions
US10177037B2 (en) Methods of forming a CT pillar between gate structures in a semiconductor
KR20150042055A (ko) 반도체 소자의 제조방법
US11031467B2 (en) Field effect transistor based on vertically integrated gate-all-round multiple nanowire channels
CN109698238A (zh) 一种半导体器件的制造方法
JP2022500879A (ja) トランジスタの製造方法及びゲートオールアラウンドデバイス構造
CN114220858A (zh) 半导体装置
US20230207632A1 (en) Vertical field effect transistor with crosslink fin arrangement
KR20030083012A (ko) 매우 짧은 채널 길이를 가진 ｍｏｓｆｅｔ의 제조 방법
CN109037154A (zh) 一种半导体器件的制造方法
US20090017607A1 (en) Gate cd trimming beyond photolithography
CN104347413B (zh) 一种制作FinFET半导体器件的方法
CN110164968B (zh) 半导体器件及其形成方法
US7145192B2 (en) MOS transistor and method of manufacturing the same
KR100685678B1 (ko) 리세스채널어레이 트랜지스터 및 그의 제조 방법
KR100732305B1 (ko) 디램 셀 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190430