CN102598223B - 用于半导体的各向异性蚀刻的工艺 - Google Patents

用于半导体的各向异性蚀刻的工艺 Download PDF

Info

Publication number
CN102598223B
CN102598223B CN201080050658.3A CN201080050658A CN102598223B CN 102598223 B CN102598223 B CN 102598223B CN 201080050658 A CN201080050658 A CN 201080050658A CN 102598223 B CN102598223 B CN 102598223B
Authority
CN
China
Prior art keywords
etching
semiconductor
light emitting
etch
group semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080050658.3A
Other languages
English (en)
Other versions
CN102598223A (zh
Inventor
特里·L·史密斯
张俊颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN102598223A publication Critical patent/CN102598223A/zh
Application granted granted Critical
Publication of CN102598223B publication Critical patent/CN102598223B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种用于各向异性地蚀刻半导体材料如II-VI和III-V半导体的方法。该方法涉及用非反应性气体透过蚀刻掩模以等离子体溅射蚀刻半导体材料、随后藉等离子聚合作用使聚合物形成物聚合以钝化侧壁的重复循环。使用该工序,可以制造用于下转变发光二极管设备中的小像素。

Description

用于半导体的各向异性蚀刻的工艺
技术领域
本公开广泛地涉及一种用于半导体的各向异性蚀刻的工艺。
背景技术
光电子学的迅速发展产生了对在半导体表面上制备纳米级图案的方法的需求。通常,通过多种技术将这些图案蚀刻到半导体基材中。例如,已使用湿化学蚀刻来蚀刻各种半导体。通常,对于II-VI族半导体如ZnSe的情况,湿化学蚀刻使用溴基化学品。湿化学蚀刻通过对半导体组分的氧化及随后把氧化物在合适溶剂中的化学溶解来进行。湿化学蚀刻可以是各向同性的,并且该工艺的均匀度低。光电子学行业中的生产工业需要与使用湿蚀刻可以实现的相比更加受控的蚀刻工序。
由于湿化学蚀刻有诸多缺点,所以已开发了用于半导体的干蚀刻工艺。例如,已使用等离子体蚀刻来在硅基材中产生蚀刻外形。等离子体蚀刻涉及借助于放电在低压下在反应器中的反应性气体混合物内生成化学反应性的物种、自由基、离子、和电子。使用电场将这样生成的反应性的物种、自由基、离子朝基材加速。该离子事实上垂直地降落到该基材上,并促进反应性的等离子体物种与硅基材的反应。蚀刻掩模可以在蚀刻之前被施加到基材,以允许离子将图案蚀刻到基材中。由于带正电的粒子几乎是垂直降落的,故当蚀刻进行时,在被蚀刻基材的侧壁上蚀刻进行得较缓慢。
为了进一步保护和钝化该侧壁,可以在蚀刻期间某选定时刻加入等离子体的聚合物形成物,用它形成的聚合物膜来保护蚀刻结构的侧壁。已将该方法用于各向异性地蚀刻硅基材。
发明内容
某些半导体材料-如II-VI族半导体材料之类-不易被反应性离子蚀刻。因此,期望有一种以较简单的技术来各向异性地蚀刻半导体、特别是II-VI半导体的迅速、高效的工艺过程。还期望能够在有几乎垂直的侧壁的半导体中实现较深的蚀刻特征。还期望能够藉各向异性蚀刻直接在半导体芯片上确定像素图像或形成光提取器。
在一个方面,提供一种各向异性蚀刻半导体的方法,其包括:在真空室中提供其上具有蚀刻掩模的半导体;用蚀刻气体透过蚀刻掩模溅射蚀刻该半导体以从半导体的表面移除材料并提供至少一个蚀刻的表面;将聚合物形成物引入到真空室中;将聚合物形成物聚合到半导体的至少一个暴露表面上;和重复所述蚀刻步骤和所述聚合步骤以形成蚀刻的半导体。该方法可以用于各向异性地蚀刻半导体并且特别是II-VI族半导体,其包含镉、镁、锌、硒、碲或它们的组合。该蚀刻气体可以包含非反应性气体,例如氩、氪、氙、氮、或任何其他基本上非反应性的气态物种。这些物种能够在冲击和动量转移之际,把半导体上的表面材料驱出。聚合物形成物可以是三氟甲烷。蚀刻的半导体可以用做发光二极管的一部分,可以定义图像像素、提取光、或进行其他光学变换。
在本公开中:
“提取元件”是指任何类型和排布的纳米微结构,其可增强对来自自发射光源-如发光二极管-的光线的选取作用;
“非反应性气体”是指可以用于通过物理蚀刻来溅射蚀刻基材的气体。溅射蚀刻副产物为非挥发性的。溅射蚀刻主要靠离子化了的物种物理轰击表面而进行,该离子化物种可以通过动量转移取代或逐出表面原子,且基本上不与基材化学反应;
“反应离子蚀刻”是指这样的工艺:用等离子体使化学反应性气体离子化,并将其朝基材加速,使该化学反应性气体与该基材化学反应以形成挥发性物种;并且
“溅射蚀刻”是指用原子或分子轰击基材以便通过动量从原子或分子转移到基材上的材料而从基材上驱除材料;其与反应离子蚀刻的区别在于:蚀刻气体中的物种通过动量转移来物理地驱除基材材料,而不是通过化学反应来驱除。
所提供的方法和由所提供方法制成的结构可以在半导体材料如II-VI半导体材料中蚀刻较深的、垂直壁的特征。该方法不仅可以改善半导体材料的蚀刻轮廓(使它们更垂直),而且还可以保护刚蚀刻的材料不致在暴露于大气条件时变坏。
上述发明内容并非旨在描述本发明的每种实施方式的每一个公开的实例。以下附图说明和具体实施方式更具体地举例说明示例性实施例。
附图说明
图1a–1e为所提供工艺中步骤的侧视示意图。
图2为可用于所提供工艺中的示例性半导体的侧视示意图。
图3为比较例1的扫描电子显微照片。
图4为实例1的扫描电子显微照片。
图5为实例2的扫描电子显微照片。
具体实施方式
下面的描述参照作为本说明书一部分的附图,附图中以图示方式示出了若干具体实施例。应当理解,在不偏离本发明的范围或精神的前提下可以考虑其他实施例并进行实施。因此,以下的具体实施方式不应被理解成具有限制性意义。
除非另外指明,在所有情况下,说明书和权利要求书中用来表述特征尺寸、量和物理特性的所有数字均应理解为由术语“约”来修饰。因此,除非另外指明,上述说明书和所附权利要求书中给出的数值参数均为近似值,利用本发明公开内容的教导,本领域技术人员根据所需获得的特性,这些近似值可有所不同。使用端值表示的数值范围包括该范围内的所有数字(如,1至5包括1、1.5、2、2.75、3、3.80、4和5)以及该范围内的任何范围。
用于在硅中实现较深的、垂直壁的特征的等离子体基蚀刻工艺是已知的。用于各向异性蚀刻硅的最广泛使用的方法是所谓的“Bosch”工艺,其描述在(例如)美国专利No.5,501,893;6,284,148;6,720,268;和美国专利公布No.2006/0141794(均为Laermer等人)中。Bosch工艺涉及一系列交替的等离子体反应离子蚀刻步骤和等离子体聚合物沉积(钝化)步骤,每一步骤过程持续仅几秒。通常,将来自诸如SF6、NF3、或ClF3之类反应性蚀刻气体的等离子体用于在蚀刻步骤期间蚀刻硅。将离子化了的反应性气体朝靶基材加速,并随后与基材材料反应,以形成离开基材的表面的挥发性反应物。在反应离子蚀刻步骤之后,实施等离子体聚合物沉积步骤,在此步骤中将诸如C4F8或CF4之类碳氟化合物气体的等离子体用于在所有表面上沉积聚合物钝化层以抑制侧向蚀刻。为了达到使用Bosch循环的高生产力,需要在蚀刻循环和钝化循环之间迅速的转换,并因此需要有能迅速吸的专门设备和快速响应的物流控制器。此外,用于蚀刻和钝化气体(聚合物形成物)的气体进料线路必需很短(小于约20cm)以便减少改变工艺气体所需的时间。Bosch工艺还需要基材能与所用的反应性离子物种反应,以及该基材形成可藉抽吸从蚀刻部位移除的挥发性物种。
所提供工艺可以使用常规的蚀刻设备,从而免除对专门设备的需求。所提供工艺类似于前述对硅使用的Bosch工艺,但使用溅射蚀刻,而非使用反应离子蚀刻。因此,所提供的这种工艺对于那些无方便的反应性离子物种可用的半导体材料是很有用的,或在反应性物种的使用可能(例如)因腐蚀而损坏半导体的场合也是很有用的。在一些实施例中,所提供的工艺可以用于蚀刻半导体材料,这些材料包括(例如)III-V族半导体材料,诸如GaAs、InP、AlGaAs、GaInAsP、或GaInNAs。在其它实施例中,所提供的工艺可用于蚀刻II-V族I半导体材料,例如可以包括镉、镁、锌、硒、碲、和它们的组合的材料。示例性II-VI族半导体材料可以包括CdMgZnSe合金。诸如CdZnSe、ZnSSe、ZnMgSSe、ZnSe、ZnTe、ZnSeTe、HgCdSe、和HgCdTe之类的其他II-VI族半导体材料也可以使用所提供工艺来蚀刻。
待蚀刻的半导体材料置于真空室中并覆有蚀刻掩模。典型的蚀刻掩模可以由诸如光致抗蚀剂、SiO2、SiNx、和W之类材料制成。可用的光致抗蚀剂还可以包括:正性光致抗蚀剂,其包括在曝光之后可溶于碱性显影剂中的聚合物;和负性光致抗蚀剂,其在曝光之后发生交联并变得不可溶解。示例性正性光致抗蚀剂包括UV5光致抗蚀剂和Shipley 1813光致抗蚀剂(均得自Rohm and Hass Electronic Materials,Marlborough,MA)。示例性负光致抗蚀剂包括UVN 30(得自Rohm andHaas Electronic Materials),和FUTURREX负性光致抗蚀剂,例如NR9-1000P和NR9-3000PY(得自Futurrex,Franklin,NJ)。光致抗蚀剂为半导体平版印刷领域一般技术人员所熟知。一种使用光致抗蚀剂蚀刻掩模的溅射蚀刻II-VI族或III-V族半导体的工艺描述在与本专利提交于同日的共同未决专利申请代理人案卷号65812US002中。
随后藉用非反应性蚀刻气体的分子轰击半导体材料的表面(溅射蚀刻),而使半导体材料得以被溅射蚀刻。蚀刻气体分子或原子(蚀刻剂)可以从半导体的暴露表面上移除或驱出材料(副产物)。蚀刻通常在未受蚀刻掩模保护的半导体的表面上发生。蚀刻掩模可以有图案化的开口,这些开口在半导体材料的表面上(例如)定义了图像像素或提供了制备光提取器的图案。非反应性蚀刻气体基本上垂直地冲击到半导体材料的表面上。即,离子化了的蚀刻剂被配置得基本上直接地-通常与半导体材料的表面呈直角或接近直角-撞击到半导体材料的表面。蚀刻剂可以通过动能交换从半导体材料上移除或排代出暴露在表面的分子。
示例性非反应性蚀刻气体(蚀刻剂)可以包括氩、氪、氙、氮或它们的组合。这些气体具有极小或完全没有与半导体材料反应的趋势,因为它们基本上是惰性的气体。因此,它们往往是藉物理轰击,将动量转移到半导体材料的暴露表面上的分子来蚀刻。然后,该材料被喷出并且可能损坏其他此前蚀刻的表面,例如半导体壁的蚀刻垂直表面。或者,喷射出的材料可以成为碎片沉积在真空室中别处。碎片可以积累起来,并最终对蚀刻工艺加工造成污染,因此通常要周期性地清理真空室以将碎片清除。
对于很多应用而言,蚀刻半导体材料以造成较深的、垂直壁的蚀刻特征是有利的。如上所述,溅射蚀刻是一种物理蚀刻,是藉离子物理轰击表面而排出半导体材料(从表面上移除的材料)。该排出材料可以随后侵蚀已被蚀刻剂蚀刻的垂直壁(侧向蚀刻)的轮廓—从而把蚀刻到半导体材料上的特征弄坏。为了在蚀刻特征中产生较深的、垂直的壁,可以在初始蚀刻之后沉积钝化层以便保护防止侧向蚀刻。在初始蚀刻之后,聚合物形成物可以引入到真空室中以吹扫掉蚀刻气体。然后,使用等离子聚合工艺实施聚合物沉积以生成聚合物。在聚合物沉积步骤期间,蚀刻的半导体材料的暴露表面即蚀刻底面和侧表面由聚合物均匀覆盖。在蚀刻掩模的边缘和表面上的聚合物层形成高度有效的暂时蚀刻阻挡层。在聚合化步骤期间沉积在蚀刻底面上的聚合物层在后续蚀刻步骤期间被迅速击穿,这是因为当蚀刻剂离子以垂直地碰撞在其上时,底面上的聚合物被极其迅速地驱除。而先前聚合物沉积步骤中沉积在侧壁上的聚合物,在蚀刻步骤期间仍然一直保护着蚀刻的特征的侧壁。
聚合物形成物可以包括可以形成氟化聚合物的各种单体。这些单体包括C4F8,C3F6,氟与碳比率甚至更低的碳氟化合物如CF4,C4F6(六氟-1,3-丁二烯)或C5F8(八氟-1,3-戊二烯)和C2H2F2(二氟乙烯)。其他可用的聚合物形成物包括CHF3(三氟甲烷)和其他含氟气体,例如,八氟环丁烷(FREON C 318,得自DuPont,Wilmington,DE),六氟丙烯(HFP,得自Hoechst,Frankfurt,Germany),或四氟乙烯。
所述蚀刻步骤和等离子聚合作用(钝化)步骤可以交替地重复,直至被蚀刻半导体材料中的结构达到预定的蚀刻深度为止。当聚合物钝化层的蚀刻速率小于半导体基材的蚀刻速率时,这是特别有用的。例如,如果非反应性蚀刻气体为氩,半导体材料为II-VI族半导体如MgCdZnSe合金,则当聚合物来源于三氟甲烷时,半导体可以按约两倍于钝化聚合物的速率被蚀刻。对该示例性体系,在约6至15个蚀刻/钝化循环内可以达到若干微米的蚀刻深度。
参阅附图,可得到对所提供方法的更好理解。图1a-1e为所提供方法中步骤的侧视示意图。图1a为包括其上覆有图案化光致抗蚀剂104的半导体材料102的附图。图案化光致抗蚀剂104具有使半导体材料102的部分暴露的沟道103。使用非反应性气体实施半导体材料102的溅射蚀刻。图1b表明在溅射蚀刻之后,沟道103加深,已把在半导体材料102原来的表面下方将没有被光致抗蚀剂104覆盖的暴露着的半导体材料102的一部分蚀刻了下去。图1c为在等离子体聚合的钝化层沉积在蚀刻的半导体材料上之后半导体材料的图示。蚀刻半导体材料102(来自图1b)的未被蚀刻的区域仍覆有图案化光致抗蚀剂104。钝化聚合物106已沉积在半导体102的所有的表面上。图1d示出在第二次溅射蚀刻步骤之后,半导体材料102(由图1c变来)的样子。蚀刻发生在顶部表面上,除了较少暴露于垂直入射的离子化蚀刻气体的侧边表面以外,平面上的钝化聚合物都被清除。结果是钝化聚合物106留在蚀刻沟道105的侧壁上。因此,虽然该沟道现在被蚀刻得更深了,但垂直侧壁仍被保留下来。再重复该钝化工艺,如图1e所示。结果是新钝化层108沉积在半导体材料102上。钝化聚合物106的至少一些留在侧壁上。
所提供的半导体材料各向异性蚀刻方法可以用于在半导体材料中形成较深的、垂直壁的蚀刻特征,例如光提取元件。在一些实施例中,所提供方法可以用于蚀刻在用II-VI族半导体制作的电子器件显示器上定义小像素的沟道。这些像素可以十分小。例如,像素可具有小于约10微米的最大维度。这些像素可以由小于约5微米的沟道隔离。这种示例性电子设备包括下变换发光二极管(LED)。在其它实施例中,所提供方法可以用于形成在由II-VI族半导体制成的LED的表面上光提取器。这种光提取器可以将从LED表面上发射的光重新导向。示例性光提取元件不限于任何类型的结构。在一些实施例中,光提取元件可以包括:衍射或散射的纳米结构,如在(例如)美国专利公布No.2009/0015757(Potts等人)中所公开;具有立管(riser)的结构,如在(例如)美国专利No.6,347,874和6,379,016(均为Boyd等人)中所公开;和例如在PCT专利公布No.WO 2008/083188(Lu等人)中公开的那些结构。
下面的实例将进一步说明本发明的目的和优点,但这些实例中列举的具体材料及其量以及其他条件和细节不应被解释为是对本发明的不当限制。
实例
藉InP基材上的分子束外延,生长出了基于MgCdZnSe合金的II-VI半导体颜色转化层结构。颜色转化层的结构细节可见于(例如)美国专利No.7,402,831(Miller等人)。颜色转化层的结构示意性地示于图2中,其各层的厚度和组成示于下表I中。图2为颜色转化层200的示意图,其包括顶部窗口202、吸收体204以及从顶部窗口202的组成逐渐变为吸收体204的组成的递变组成层206。
表I
颜色转化层结构的组成
  层   Cd份数   Mg份数   Zn份数   Se份数  厚度(μm)
  顶部窗口   0.15   0.55   0.30   1.00  0.50
  渐变层   0.15-0.29   0.55-0.34   0.30-0.37   1.00  0.25
  吸光层   0.29   0.34   0.37   1.00  1.50
使用负性光致抗蚀剂(NR1-1000P,得自Futurrex,Franklin,NJ)和常规的接触平版印刷,在上述II-VI半导体结构上生成隆起的光致抗蚀剂图案。然后,如在以下实例中描述,将样品裂分为用于蚀刻的小块,。蚀刻是在商用反应性离子系统(RIE,Model PLASMA LAB System100,得自Oxford Instruments,Yatton,UK)中施实的。
比较例1–无钝化情况下的Ar蚀刻
将其上覆有光致抗蚀剂掩模的II-VI族半导体的样品小块放在Si载体晶片上,加载到RIE室内,并使用5-50sccm Ar、10-200瓦特Rf功率、700-2000瓦特感应耦合等离子体功率以4-50mTorr的压力和4×1分钟间隔的蚀刻时间进行等离子体蚀刻。在Ar溅射蚀刻情况下,所得结构具有壁角为约63°的外形,如在图3的显微照片中所示。
实例1-组合的Ar蚀刻和CHF 3 钝化
也有光致抗蚀剂掩模覆盖的比较例1的一块样品,按如下所述蚀刻:
a)在表I所列相同条件下,将样品第一次Ar溅射蚀刻30秒。
b)关闭等离子体和氩气供给,让三氟甲烷(CHF3)以40sccm的速率流入工艺室30秒。
c)恢复等离子体,并使用5-40sccm CHF3、20-200瓦特Rf功率、700-2000瓦特感应耦合等离子体功率以4-30mTorr的压力和5秒的蚀刻时间进行三氟甲烷的等离子聚合。
d)关闭三氟甲烷供应,让Ar气体以40sccm流入腔室30秒。
e)重复过程a)到d),总计8次。
图4为使用过程a)到e)的CdMgZnSe晶体的扫描电子显微照片。可以观察到,用该组合工艺实现了壁角为约90度的蚀刻外形。
实例2-
使用实例1的工序蚀刻由用NR9-300PY负性光致抗蚀剂(得自Futurrex,Franklin,NJ)制作的光致抗蚀剂掩模重叠的来自比较例1的一块样品,不同的是进行Ar蚀刻60秒并将步骤a)到d)重复6次。图5为所得结构的扫描电子显微照片,并示出壁角几乎90度的II-VI族材料的深度蚀刻。经计算,半导体材料的蚀刻速率为341nm/min,而光致抗蚀剂材料的蚀刻速率为126nm/min。
在不脱离本发明的范围和精神的前提下,本发明的各种修改和更改对本领域的技术人员而言将是显而易见的。应当理解,本发明并非意图受本文提出的示例性实施例和实例的不当限制,并且这种实例和实施例仅以举例的方式提出,本发明的范围旨在仅受下文提出的权利要求书的限制。在本公开中引用的所有参考文献的全文都以引用的方式并入本文。

Claims (13)

1.一种各向异性地蚀刻半导体的方法,其包括:
在真空室中提供其上有蚀刻掩模的II-VI族半导体;
用非反应性蚀刻气体透过所述蚀刻掩模溅射蚀刻所述II-VI族半导体,以从所述半导体的表面上移除材料并提供至少一个蚀刻的表面;
将聚合物形成物引入到所述真空室中;
将所述聚合物形成物聚合到所述II-VI族半导体的暴露表面上;和
重复所述蚀刻步骤和所述聚合步骤以形成蚀刻的II-VI族半导体。
2.根据权利要求1所述的方法,其中所述II-VI族半导体包含镉、镁、锌、硒、碲或它们的组合。
3.根据权利要求2所述的方法,其中所述半导体包含CdMgZnSe合金。
4.根据权利要求1所述的方法,其中所述非反应性蚀刻气体包含氩、氪、氙、氮或它们的组合。
5.根据权利要求1所述的方法,其中所述聚合物形成物选自CF4、CHF3、C4F8、C3F6、C4F6、C5F8、C2H2F2以及它们的组合。
6.根据权利要求5所述的方法,其中所述聚合物形成物包括CHF3
7.根据权利要求1所述的方法,其中所述蚀刻气体包含氩并且所述聚合物形成物包括CHF3
8.根据权利要求1所述的方法,其中所述蚀刻的半导体是发光二极管的一部分。
9.根据权利要求8所述的方法,其中所述发光二极管的所述蚀刻的II-VI族半导体定义图像像素、提取光或它们的组合。
10.根据权利要求2所述的方法,其中所述蚀刻的II-VI族半导体是下转变的发光二极管的一部分。
11.一种由根据权利要求1所述方法制作的发光二极管。
12.根据权利要求11所述的由所述方法制作的发光二极管,其包含最长维度小于10微米的被定义的像素。
13.一种根据权利要求12所述的由所述方法制作的发光二极管的阵列,其中所述像素由小于5000纳米宽的沟道所分隔。
CN201080050658.3A 2009-11-09 2010-11-05 用于半导体的各向异性蚀刻的工艺 Expired - Fee Related CN102598223B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US25928909P 2009-11-09 2009-11-09
US61/259,289 2009-11-09
PCT/US2010/055573 WO2011057047A2 (en) 2009-11-09 2010-11-05 Process for anisotropic etching of semiconductors

Publications (2)

Publication Number Publication Date
CN102598223A CN102598223A (zh) 2012-07-18
CN102598223B true CN102598223B (zh) 2015-03-25

Family

ID=43970774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080050658.3A Expired - Fee Related CN102598223B (zh) 2009-11-09 2010-11-05 用于半导体的各向异性蚀刻的工艺

Country Status (7)

Country Link
US (1) US8273663B2 (zh)
EP (1) EP2499664A2 (zh)
JP (1) JP2013510445A (zh)
KR (1) KR20120097382A (zh)
CN (1) CN102598223B (zh)
TW (1) TW201140684A (zh)
WO (1) WO2011057047A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601333B2 (en) * 2014-10-02 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Etching process
JP6514138B2 (ja) * 2016-03-10 2019-05-15 東芝メモリ株式会社 半導体装置の製造方法
CN108780748B (zh) * 2016-03-17 2023-02-17 日本瑞翁株式会社 等离子体蚀刻方法
US10529578B2 (en) 2017-11-12 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor structure
JP7025189B2 (ja) * 2017-12-05 2022-02-24 株式会社ミツトヨ スケールおよびその製造方法
IT201800004114A1 (it) 2018-03-30 2019-09-30 Green Seas Ventures Ltd C/O Citco B V I Ltd Sistema costruttivo afferente un sensore capacitivo di tensione
JP7145819B2 (ja) * 2019-06-24 2022-10-03 東京エレクトロン株式会社 エッチング方法
US11361971B2 (en) * 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650641A (en) * 1994-09-01 1997-07-22 Toyoda Gosei Co., Ltd. Semiconductor device having group III nitride compound and enabling control of emission color, and flat display comprising such device
US6277756B1 (en) * 1999-02-12 2001-08-21 Denso Corporation Method for manufacturing semiconductor device
CN1993811A (zh) * 2004-06-03 2007-07-04 兰姆研究有限公司 利用气体化学物质和碳氢化合物添加的定期调制的等离子体剥离的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4620898A (en) * 1985-09-13 1986-11-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Ion beam sputter etching
US5404027A (en) * 1991-05-15 1995-04-04 Minnesota Mining & Manufacturing Compay Buried ridge II-VI laser diode
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JPH07161703A (ja) * 1993-12-03 1995-06-23 Ricoh Co Ltd 半導体装置の製造方法
JP3430701B2 (ja) * 1995-03-16 2003-07-28 住友電気工業株式会社 半導体基板の清浄化方法
EP0774772A1 (en) 1995-11-17 1997-05-21 Applied Materials, Inc. Methods for physically etching silicon electrically conducting surfaces
DE19736370C2 (de) * 1997-08-21 2001-12-06 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silizium
JPH11121772A (ja) * 1997-10-08 1999-04-30 Fujitsu Ltd 半導体装置の製造方法
KR100269323B1 (ko) * 1998-01-16 2000-10-16 윤종용 반도체장치의백금막식각방법
IT1301840B1 (it) * 1998-06-30 2000-07-07 Stmicroelettronica S R L Metodo per incrementare la seletttvita' tra un film di materialefotosensibile ed uno strato da sottoporre ed incisione in processi
DE19919832A1 (de) * 1999-04-30 2000-11-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen von Halbleitern
US6347874B1 (en) * 2000-02-16 2002-02-19 3M Innovative Properties Company Wedge light extractor with risers
JP2001284639A (ja) * 2000-03-31 2001-10-12 Hitachi Cable Ltd プリンター用発光ダイオードアレイ
JP2001348662A (ja) * 2000-06-05 2001-12-18 Sumitomo Heavy Ind Ltd 成膜方法及び装置
DE10247913A1 (de) * 2002-10-14 2004-04-22 Robert Bosch Gmbh Plasmaanlage und Verfahren zum anisotropen Einätzen von Strukturen in ein Substrat
US6905616B2 (en) * 2003-03-05 2005-06-14 Applied Materials, Inc. Method of releasing devices from a substrate
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7238970B2 (en) * 2003-10-30 2007-07-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2005353972A (ja) 2004-06-14 2005-12-22 Canon Inc プラズマ処理方法
US7402831B2 (en) * 2004-12-09 2008-07-22 3M Innovative Properties Company Adapting short-wavelength LED's for polychromatic, broadband, or “white” emission
JP2006294909A (ja) * 2005-04-12 2006-10-26 Sharp Corp 半導体装置の製造方法
WO2008083188A2 (en) 2006-12-29 2008-07-10 3M Innovative Properties Company Led light source with converging extractor in an optical element
WO2008153674A1 (en) 2007-06-09 2008-12-18 Boris Kobrin Method and apparatus for anisotropic etching
US8179034B2 (en) * 2007-07-13 2012-05-15 3M Innovative Properties Company Light extraction film for organic light emitting diode display and lighting devices
CN101472455A (zh) 2007-12-29 2009-07-01 3M创新有限公司 电磁屏蔽衬垫和用于填充电磁屏蔽系统中的间隙的方法
KR101433899B1 (ko) * 2008-04-03 2014-08-29 삼성전자주식회사 기판 식각부의 금속층 형성방법 및 이를 이용하여 형성된금속층을 갖는 기판 및 구조물

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650641A (en) * 1994-09-01 1997-07-22 Toyoda Gosei Co., Ltd. Semiconductor device having group III nitride compound and enabling control of emission color, and flat display comprising such device
US6277756B1 (en) * 1999-02-12 2001-08-21 Denso Corporation Method for manufacturing semiconductor device
CN1993811A (zh) * 2004-06-03 2007-07-04 兰姆研究有限公司 利用气体化学物质和碳氢化合物添加的定期调制的等离子体剥离的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ion beam etching of InGaAs, InP, GaAs, Si and Ge;Wei-xi Chen et al;《J.Vac.Sci.Technol.B》;19860630;第4卷(第3期);page 701-705 *

Also Published As

Publication number Publication date
CN102598223A (zh) 2012-07-18
EP2499664A2 (en) 2012-09-19
US8273663B2 (en) 2012-09-25
WO2011057047A2 (en) 2011-05-12
KR20120097382A (ko) 2012-09-03
US20110108861A1 (en) 2011-05-12
JP2013510445A (ja) 2013-03-21
WO2011057047A3 (en) 2011-10-27
TW201140684A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
CN102598223B (zh) 用于半导体的各向异性蚀刻的工艺
US8765611B2 (en) Etching process for semiconductors
KR100709655B1 (ko) 반도체 발광 장치 및 그것의 제조 방법
KR100515424B1 (ko) 다양한기판의이방성플라즈마에칭방법
KR100613842B1 (ko) 절연체 구조 상에 실질적으로 언더컷이 없는 실리콘을만들기 위한 식각 방법
EP1733438B1 (en) Laser patterning of light emitting devices and patterned light emitting devices
EP2502279B1 (en) Texturing surface of light-absorbing substrate
US9054235B2 (en) Solid-state transducer devices with optically-transmissive carrier substrates and related systems, methods, and devices
CN103283005B (zh) 用于蚀刻基板的方法
US8928124B2 (en) High aspect ratio and reduced undercut trench etch process for a semiconductor substrate
JPH1051048A (ja) 半導体基板のドライエッチング方法
AU2009208384A1 (en) Method for patterned etching of selected material
WO2007145679A2 (en) Planarization of gan by photoresist technique using an inductively coupled plasma
Park et al. Low angle forward reflected neutral beam source and its applications
SG181560A1 (en) Methods and systems of material removal and pattern trans
US8569079B2 (en) Method for producing an optoelectronic semiconductor component
US20120032306A1 (en) Method for Patterning a Semiconductor Surface, and Semiconductor Chip
US9233843B2 (en) Method for manufacturing a structured surface
Douglas et al. Low-pressure inductively coupled plasma etching of benzocyclobutene with SF6/O2 plasma chemistry
US10566495B2 (en) Method for producing light-emitting device
CN111312587B (zh) 刻蚀方法、半导体器件及其制造方法
KR20100003546A (ko) 플라즈마 에칭 장치
Kiyohara et al. Organic light-emitting microdevices fabricated by nanoimprinting technology using diamond molds
Fan et al. Room temperature operation of semiconductor nano-ring lasers fabricated through a general applicable membrane release and transfer method
JOHNSON et al. PLASMA ETCHING OF InP AND RELATED MATERIALS IN ELECTRON

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150325

Termination date: 20151105

EXPY Termination of patent right or utility model