KR100515424B1 - 다양한기판의이방성플라즈마에칭방법 - Google Patents

다양한기판의이방성플라즈마에칭방법 Download PDF

Info

Publication number
KR100515424B1
KR100515424B1 KR10-1998-0704168A KR19980704168A KR100515424B1 KR 100515424 B1 KR100515424 B1 KR 100515424B1 KR 19980704168 A KR19980704168 A KR 19980704168A KR 100515424 B1 KR100515424 B1 KR 100515424B1
Authority
KR
South Korea
Prior art keywords
etching
substrate
fabricating
anisotropic plasma
plasma etching
Prior art date
Application number
KR10-1998-0704168A
Other languages
English (en)
Other versions
KR19990071883A (ko
Inventor
프란쯔 레르머
안드레아 쉴프
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR19990071883A publication Critical patent/KR19990071883A/ko
Application granted granted Critical
Publication of KR100515424B1 publication Critical patent/KR100515424B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Geometry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 이방성 플라즈마 에칭을 사용해서 기판에 에칭 구조물을 제작하기 위한 방법에 관한 것으로, 본래 등방성인 에칭 공정과 측벽 패시베이션이 서로 분리되어 교대로 시행된다. 이때 기판(2)은 폴리머나 금속, 다성분 시스템이고, 측벽 패시베이션 중 제공된 측벽 패시베이션 층(6)의 일부(8)가 측벽(7)의 노출된 측면(7')으로 다음에 이어지는 에칭 공정 동안 전사됨으로써, 프로세스 전체가 이방성이 된다.

Description

다양한 기판의 이방성 플라즈마 에칭방법
본 발명은 청구항 1의 전제부에 따라 기판을 이방성 플라즈마 에칭하기 위한 방법에 관한 것이다.
플라즈마 에칭 방법에 의해 규소를 구조화(structuring)하는 것은 이미 공지되어 있다. 플라즈마 에칭 방법에서는 반응성 가스 혼합물 내의 방전에 의해 화학 반응성 에천트 종(etchant species)과 하전된 입자(즉, 이온)가 반응기 내에 생성된다. 이렇게 생성되어 양 전하를 띠는 이온은 실리콘 기판에 인가되는 바이어스 전압에 의해 기판을 향해 가속되고, 기판의 표면에 대해 대략 수직으로 충돌한다. 이때 이온들은 에칭될 표면에서 반응성 에천트 종과 규소와의 화학 반응을 촉진한다. 플라즈마 에칭은 에천트 종의 에칭 작용이 기판 표면을 향한 고 에너지의 이온 흐름과 결합되는 이온 유도적 이방성 플라즈마 에칭(ion-induced anisotropic plasma etching)과, 에천트 종이 이온의 지지를 전혀 혹은 거의 필요로 하지 않는 자발적 등방성 플라즈마 에칭(spontaneous isotropic plasma etching)은 구분된다. 구조화될 물질이 규소인 경우, 특히 염소나 브롬 같은 반응성이 낮은 할로겐과 함께 실시되는 이온 유도적 플라즈마 에칭은 에칭률이 비교적 낮고, 습기와 플라즈마 오염에 극히 약하다. 반면 구조화될 물질이 규소인 경우 주로 플루오르 가스로 실시되는 자발적 플라즈마 에칭은 에칭률이 높고, 고 에너지의 이온을 필요로 하지 않는다. 이로써 적절한 마스크 물질을 모색할 때 마스킹과 에칭할 소재간의 선택성 측면에서 화학적인 관점만 고려하면 되고, 그 결과 선택 가능성이 대폭 늘어난다. 규소가 아닌 다른 물질을 구조화할 경우 자발적으로 반응하는 플라즈마 화학작용으로만 마스킹이 가능한 경우가 많다. 이 경우 이온 에너지가 작으면 이온 유도적 또는 물리적인 마스크 침식이 전혀 혹은 거의 일어나지 않고, 순수한 화학적 반응은 극도로 물질 선택적(material-selective)이기 때문에, 마스크의 선택성이 매우 높아질 수 있다. 또한 이온 에너지가 작기 때문에, 증발되거나 또는 비휘발성 생성물을 형성하기 위해 반응하는 마스크 물질의 분무화(atomization) 또는 재증착(redeposition)에 의한 마이크로 마스킹(micro-masking)이 에칭면에서 실질적으로 일어나지 않는다. 그 결과 방해가 되는 구조물이 없는 매끈한 에칭면이 생긴다. 그럼에도 불구하고 자발적으로 반응하는 에천트 종은 플라즈마 방법에서 전혀 혹은 거의 사용되지 않는데, 그 이유는 에천트 종의 자발적 반응 특성으로 인해 등방성으로, 다시 말해 마스크의 에지 아래에서도 에칭이 일어나기 때문이다. 그러나 구조를 정확하게 전사(transfer)하기 위해서는 마스크의 언더에칭 없이 높은 이방성이 절대적으로 보장되어야 한다.
자발적 플라즈마 에칭과 이온 유도적 플라즈마 에칭의 장점을 통합하는 공지된 가능성은 공정 동안 증착된 박막에 의한 측벽 보호부를 사용하는 것이다. 플라즈마로부터는, 단지 적은 이온들만이 부딪치는, 에칭할 구조물의 측벽이 무기물 또는 유기물 재료, 예컨대 폴리머 재료의 막에 의해 코팅되므로 자발적으로 반응하는 에천트 종의 침식에 대해 보호된다. 에칭 표면은 저에너지 이온의 높은 흐름의 동시 작용으로 인해 상기 보호막이 없으므로 높은 속도로 에칭될 수 있다. 그 결과 이방성 프로파일이 생기며, 마스크 에지의 언더에칭은 방지된다. 그러나 보호 종 즉, 패시베이팅 종과, 어그레시브 종, 즉 에천트 종이 플라즈마 내에 동시에 있음으로써, 불포화 패시베이팅 종과 자발적으로 반응하는 에천트 종이 강하게 재결합하여 불활성 반응 생성물을 형성함으로써, 쌍으로 있는 상기 종들을 제거하는 단점이 있다. 이로써 사용 가능한 액티브 종의 밀도가 급격하게 감소된다. 에천트 종과 패시베이팅 종의 상기와 같은 재결합을 방지하기 위해 상기 종들은 본 발명에 따른 방법에 의해 서로 분리되어 교대로 사용된다. 그러나 에칭 단계 동안 각 하나의 새로운 측벽 영역이 노출되어 다음 번 패시베이션 단계에서야 비로소 다시 커버되어 보호될 수 있기 때문에, 일반적으로 이 같은 조치의 결과로 측벽에 뚜렷한 홈이 생길 수 있다. 이는 매우 불리한 영향을 미치므로 상기 방법을 소용없게 만들 수 있다. 상기 접근에 따라, 홈은 개별 에칭 단계의 폭과 그 지속 시간이 매우 작게 선택되어야만 방지될 수 있다. 그러나 그 결과 에칭 속도가 매우 느려지거나, 에칭과 패시베이션이 매우 단 시간에 극도로 빈번하게 교대되며, 이는 공급 라인과 플라즈마 챔버 내의 가스 용적으로 인해 실행될 수 없으므로 후자의 방법 역시 무용지물이 된다.
다음에서는 도면을 사용해서 본 발명이 자세히 설명된다.
도 1은 측벽 패시베이션 층의 도포를 개략적으로 도시한 도면.
도 2는 측벽 패시베이션 층의 전방 드라이브와 동시에 에칭 공정을 개략적으로 도시한 도면.
도 3은 본 발명에 따른 적절한 이온 분포를 개략적으로 나타낸 도면.
이에 비해 독립 청구항에 기술된 특징을 가진, 본 발명에 따른 방법은 특히 높은 에칭률로 폴리머, 금속, 또는 다성분 시스템과 같은 다수의 물질을 이방성으로 구조화할 수 있는, 자발적으로 반응하는 에천트 종이 사용된다는 장점을 갖는다. 에칭이 어려운 물질, 즉 실온에서 거의 휘발되지 않는 화합물을 형성하기 때문에 종래의 방법으로는 고 에너지 이온을 사용해서 분무화될 수 있는 물질이, 바람직한 방법으로 더 높은 온도에서 저에너지 이온을 사용해서 이방성으로 구조화될 수 있다.
본 발명에 따르면 측벽 패시베이션 단계 동안 도포된 측벽 패시베이션 층은 에칭 공정 중 전부는 아니지만 대부분 다시 침식된다. 침식된 물질은 에칭 공정 중 측벽에 바로 인접하게, 또는 측벽 앞에 잔류하게 되고, 에칭 공정의 방향으로 침식의 형태에 의해 전방으로 드라이브되어 여기서 본래의 측벽 패시베이션 에지의 아래에 다시 침전될 수 있다. 즉, 본래의 측벽 패시베이션 층이 얇아져서, 에칭이 진행되면서 새로 생성된 측벽면을 지나 아래로 당겨지므로, 새로 생성된 측벽면은 다음 측벽 패시베이션 단계에서가 아니라 노출 즉시 보호된다. 그 후 다음 패시베이션 단계에서, 본래의 패시베이션 층 및, 새로 생성된 측벽면 위에 있는 패시베이션 층 각각은 에칭이 새로 이루어지기 전에 다시 대략 본래의 두께로 두꺼워지며, 상기 층은 다시 약간 아래쪽으로 당겨진다. 상기 효과를 통해 본래 등방성이던 에칭 효과가 국부적으로, 즉 패시베이션 층 하부 에지에 인접해서는 이방성으로 된다. 이 경우 주로 정확히 측정된 도우즈/정확히 측정된 이온의 양에 의해 측벽 패시베이션 층이 전방으로 드라이브되며, 이온은 구조물의 베이스에 정확히 수직으로 작용하는 것이 아니라 작은 각을 이루며 충돌하기 때문에, 측벽 패시베이션 층에 부딪친다. 비스듬하게 충돌하는 이온의 소정량이 플라즈마 에칭 공정 중 항상 존재하나, 이는 이온 유도적인 측벽 에칭과 마스크 에지의 언더컷을 일으키므로 일반적으로 매우 불리하며, 이방성 손실 및 구조물 충실도 손실을 의미한다. 본 발명에 따른 방법의 경우 정확하게 측정된 이온의 경사진 충돌은 보호막을 제어된 채 전방으로 드라이브하기 위해 사용된다. 적절한 조건을 선택함으로써 제어 하에 고유의 간섭 효과가 생기며 바람직하게 사용된다.
바람직하게 등방성, 자발적으로 반응하는 에천트 종이 유지되며 이방성의 특징이 더해진다. 상이한 방법 단계들에서 에천트 종과 패시베이팅 종을 분리하여 사용함으로써, 화학적 액티브 종이 재결합하고 쌍으로 소멸하는 것은 방지된다. 에칭 틀이 높으며 자발적으로 반응하는 에천트 종이 사용될 수 있기 때문에, 종래 이온 유도적 공정의 침식률을 훨씬 넘어서게 된다.
본 발명에 따른 방법은 에칭이 어려운 물질에 대한 적절한 마스크 물질을 모색할 때 바람직한 것으로 입증되었는데, 그 이유는 자발적으로 반응하는 화학 약품의 경우 마스크 선택의 경계 조건이 대폭 완화되기 때문이다. 본 발명에 따라 저에너지 이온만이 사용되므로 넓은 범위의 마스크 물질에 대한 선택성이 높아진다. 저에너지 이온은 마스크 물질을 손상시키지 않기 때문에, 마스크 물질을 선택할 때 마스크 물질의 화학적 특성만 고려하면 된다. 이온 유도적인 마스크의 침식 또는 분무화 및 재증착도 전혀 일어나지 않는다.
바람직하게는 본 발명에 따른 방법에 의해 이방성으로 에칭이 이루어지며, 에칭할 물질에 대해 가능한한 어그레시브한, 비한정적(nonspecific), 자발적으로 반응하는 에천트 종이 사용된다. 다성분 시스템으로 설계된 기판 또는 금속, 폴리머를 에칭할 수 있다. 본 발명과 관련하여 다성분 시스템이란 갈륨/비소 또는 갈륨/알루미늄/비소 등 다양한 물질 성분으로 구성된 기판을 말한다. 많은 다성분 시스템의 공통점은 종래 사용되던 이온 유도적인 에천트 종으로는 이방성 에칭을 실시하기가 매우 어렵고, 침식률도 매우 낮다는 것이다. 대신에 다성분 시스템에서의 이방성 에칭은 본 발명에 의해 가능해진, 다양한 물질 성분들의 비한정적 에칭을 필요로 하며, 에칭 공정 동안 갈륨이나 알루미늄, 비소 등이 구조물의 베이스에 축적되지 않는다. 특히 바람직하게 갈륨/비소 또는 갈륨/알루미늄/비소로 이루어진 기판이 본 발명에 따라 염소에 의해 이방성으로 구조화될 수 있다. 본 발명에 따라, 상기와 같은 실시예의 경우 CCl4나 CHCl3, CxHyClz, BCl3와 같은 패시베이션 가스가 경우에 따라서는 GaAS/AlGaAs 에칭을 위한 SiCl4와 함께 사용된다. 이같은 패시베이션 가스에 의해 적절히 안정된 측벽 패시베이션 층이 형성되는데, 이 층은 유기 염화 탄소나 염화탄화수소, BCl3 유사체를 함유하고, 경우에 따라서는 규소 골격에 의해 가교 결합된다(SiCl4가 첨가된 경우).
본 발명에 따라, 바람직하게는, 폴리머층, 주로 두꺼운 래커(포토 레지스트, 고체 레지스트)와 같은 두꺼운 폴리머층이 이방성으로 에칭된다. 높은 종횡비(즉, 깊이가 깊고 구조물의 폭이 작음(예컨대 > 20:1))를 가진 두꺼운 폴리머의 치수가 정확한 구조화와, 수직의 측벽은 추가의 방법을 위해 매우 중요한 공정이며, 상기의 구조물은 IC 웨이퍼 위에 우선 네거티브로서 형성되며, 전기 도금식으로 재충전(fill)된다. 폴리머 몰드를 제거한 다음 최종적으로는, 자유롭게 이동할 수 있는 센서 소자-몰딩에서 포지티브-는 회로 동작에 대한 조정 없이, 액티브 IC 칩 표면에 잔류된다. 집적 센서를 제작할 때 상기의 추가적인 방법들은 더욱 중요해진다. 자발적으로 반응하는 에천트 종을 형성하기 위해 주로, 산소, 또는 6플루오르화황(SF6)이나 3플루오르화질소(NF3)와 같은 플루오르 제공 가스와 산소의 결합이 사용된다. 이 경우 본래의 에천트 종들은 플루오르 라디칼 및 산소 라디칼이다. 측벽 패시베이션 층은 에칭 공정으로부터의 보호를 위해 에칭할 폴리머층과는 확실히 다른 구조를 가져야 하지만, 그럼에도 동시에 "부드러운" 특성을 유지함으로써 에칭 단계 동안 전방으로 드라이브될 수 있어야 한다. 따라서 측벽 패시베이션 층은 바람직하게는 탄소 골격 외에도 예컨대 규소와 같이 에칭 플라즈마에 저항하는 추가의 소자들을 함유한다. 특히 산화물 또는 아지드(azid) 결합 형태의, 규소를 함유한 폴리머 골격은 산소와 플루오르에 대해 저항성이 있어서 폴리머 측벽에서의 에칭 공정을 방지하지만, 통제 하의 침식 및, 보호막의 전방 드라이브는 허용한다. 본 발명에 따라 금속을 함유한 탄화수소 또는 방향족 고리 화합물(n-페닐)의 함량이 높은 탄화수소도 측벽 패시베이션 가스로 사용하기에 적합하다. 모노 실란(SiH4)이나 HMDS(6메틸디실란), HMDSO(6메틸디실록산), HMDSN(6메틸디실라잔)을 사용하면 특히 바람직하다. 이때 추가로 SiF4를 "가교제(cross-linker)"로서 첨가해서 규소 골격을 생성할 수도 있다. 플루오루화 탄소와 SiF4 또는 SiH4의 혼합물은 규소를 함유한 유기 폴리머 물질을 형성하며, 공정의 요구 조건을 충족한다(CxFyHz + w·SiF4 → Cx,Fy,Hz,Siw + HF,F,CF(실리콘 플루오르화 탄소(silicon fluorocarbon)) + F)(SiF4 대신 SiH4에 해당). 이 경우 마스킹 층으로서는 알루미늄, 크롬, 니켈 등으로 된 얇은 금속 마스크 또는, 플라즈마 CVD 층 또는 Al2O3과 같은 산화물층이 사용될 수 있다.
도 1은 갈륨/비소 기판(2)을 도시하며, 이 기판은 예컨대 포토 레지스트로 형성된 에칭 마스크(4)로 코팅되어 있으나, 이방성으로 에칭되어야 하는 기판(2)의 영역(5)은 상기 에칭 마스크(4)로 코팅되지 않는다. 측벽(7)은 예컨대 BCl3 및 SiCl4 또는 CCl4 및 BCl3 등의 혼합물일 수 있는 패시베이션 가스(원 안의 x)에 의해 패시베이팅된다. 혼합물의 가스 흐름은 10 - 100 sccm이고, 공정 압력(process pressure)은 20 μbar = 2 파스칼이다. 마이크로파 등의 전자기장용 결합 장치에 의해 500 - 1000 W의 전력으로 마이크로파 장(microwave field) 또는 고주파 장(high-frequency field)이 조사되며, 이로써 고밀도 플라즈마가 생성된다. 패시베이션이 이루어지는 동안 동시에 저에너지 이온(원 안의 +)이 기판에 작용할 수 있다. 따라서 에칭 표면(5) 위에는 패시베이션 층이 제공되지 않는다. 패시베이션 모노머들은 바람직하게는 측벽(7)에 축적되어 거기서 측벽 패시베이션 층(6)을 형성한다. 저에너지 이온들이 기판(2)에 충돌하는 것은 기판 전극에 의해 통제된다. 이를 위해 10W의 고주파 전력이 기판 전극에 제공되므로 예컨대 30V의 기판 바이어스 전압이 생긴다. 그러면 이온 에너지는 예컨대 약 40eV 가 된다.
또 다른 방법으로 패시베이션 단계 동안 저에너지 이온의 충돌을 생략할 수도 있다. 즉, 패시베이션 단계 동안 측벽(7) 뿐만 아니라 에칭 표면(5)도 패시베이션 층으로 균일하게 도포된다. 에칭 표면(5) 위에 도포된 패시베이션 층은 다음에 이어지는 에칭 공정 동안 신속하게 파괴되는데, 그 이유는 패시베이션 층이 에칭 단계의 이온 지지에 의해 매우 빠르게 침식되기 때문이다. 에칭될 구조물의 측벽(7)에는 비교적 적은 량의 이온이 충돌하기 때문에, 에칭 공정 동안 측벽은 측벽 패시베이션 층에 의해 보호된 채 있다. 그러나 측벽 충돌은 측벽 막의 전방 드라이브를 위해 매우 중요하다. 측벽 충돌은 이온의 밀도 및 기판을 향한 가속도, 압력(충돌률(collision rate))에 의해 통제된다.
도 2는 본 발명에 따른 방법의 에칭 공정을 도시한다. 저에너지 이온 빔(원 안의 +)의 영향 하에 기판(2)은 에칭 화학 약품, 즉, 에칭 플라즈마에 노출된다. 이를 위해 기판의 물질에 대해 자발적으로 반응하는 염소 등의 에천트 종(원 안의 y)이 사용되는데, 이 에천트 종의 가스 흐름은 50 - 200 sccm이며, 공정 압력은 10 - 30 μbar(= 1 - 3 Pa)이다. 바람직하게는 300 - 1200 W의 전력에서 고주파 또는 마이크로파 조사를 통해 플라즈마가 생성된다. 기판 전극에는 이온 가속을 위한 기판 바이어스 전압이 제공된다. 기판 바이어스 전압은 바람직하게는 30 - 40 V이며, 10 - 15 W의 고주파 파워 서플라이에 의해 얻어질 수 있다. 에칭 공정 동안 화학 반응을 보이는 종과 하전된 입자들은 방전에 의해 고밀도 플라즈마 내에 생성된다. 이렇게 생성되어 양 전하를 띠는 이온들은 기판 전극에 인가된 바이어스 전압에 의해 기판(2)을 향해 가속되어, 에칭 마스크(4) 없이 노출된 에칭 표면(5) 위에 거의 수직으로 충돌되고, 반응성 플라즈마 종과 갈륨/비소 기판(2)과의 화학 반응을 지지한다. 반응성 플라즈마 종은 다성분 시스템을 등방성으로 비한정적으로 에칭한다. 기판(2)의 측벽(7)은 측벽 패시베이션 층(6)에 의해 보호된다. 염소가 AlGaAs에 대해서는 자발적으로 반응하는 (서두에 언급한 바와 같이 규소에 대해서는 아님)에천트 종이기 때문에, 입사 이온에 의한 에칭 동작의 개시 또는 지지는 생략될 수 있다. 그러나 입사 이온은, 측벽 패시베이션 층(6)을 전방 드라이브시키기 위해, 플라즈마로부터 에칭 표면(5)이 디포짓되지 않게 하기 위해, 그리고 패시베이션 동안 이온 지지가 생략되었다면 에칭 표면(5) 위의 패시베이션 층을 침식, 파괴하기 위해 필요하다. 수직으로 입사하는 이온에 대해 작은 각도(도 3에서 각도 α)로 입사하고 측벽 패시베이션 층(6)에 충돌하는 이온들은 부분적으로 측벽 패시베이션 층(6)의 제거를 도와 얇아진 층(6')을 형성한다. 에칭 공정 중 에칭 표면(5)이 깊이(T)만큼 아래쪽으로 에칭되어 떨어져 나감으로써, 측벽(7)에서 본래 측벽 패시베이션 층(6)으로 코팅되지 않은 면(7')이 생겨난다. 주로 비스듬하게 입사되는 이온에 의해 노출된 측벽 패시베이션 층(6)의 폴리머 클러스터들은 바로 인접하게 디포짓되는 경향이 있으며, 본래의 측벽 패시베이션 층(6)을 포함하는 패시베이션 층(8)의 일부로서 측벽(7)의 노출된 면(7')을 덮고 있기 때문에, 노출된 면은 다음 번 패시베이션 단계에서야 비로소 보호되는 것이 아니라 노출 즉시 보호된다. 따라서 면(7')의 등방성 에칭 및 측벽에 홈이 생기는 것은 방지된다.
기판 표면에 대한 저에너지 이온의 비스듬한 충돌은, 기판 전극에서의 공정 압력, 플라즈마 밀도, 플라즈마 내의 충돌률(즉, 입사된 HF (고주파) 레벨, 또는 고밀도 플라즈마 원으로의 마이크로파 전력의 레벨) 및 이온 가속화 전압과 시간 경과에 따른 변동들이 조합됨으로써 제어될 수 있다. 공정 압력이 10 - 100 μbar, 바람직하게는 20 μbar이고, 이온 밀도가 2 x 1011 cm-3 - 5 x 1012 cm-3, 바람직하게는 1 x 1012 cm-3로 높은 경우, 양 전하를 띠는 고밀도의 종들이 상호 충돌함으로써, 그리고 이온의 고밀도 영역으로부터 웨이퍼 주변과 같은 저 밀도 영역으로 이온이 확산됨으로써, 발산된 이온 흐름이 형성된다. 이 같이 기판을 향한, 발산된 이온 흐름은 기판을 향한 가속화 전압에 의해 다시 번들되고(bundle), 그 결과 어느 정도 좁게 정렬된 이온 흐름이 기판 전극에 충돌한다. 이온 밀도에 비해 이온 가속화 전압이 높게 선택될수록, 이온의 방향 분포(도 3: n(α))가 더욱 급각도로 번들된다. 즉, 비스듬하게 입사되는 이온이 보다 적게 관찰된다. 특정 각도(α)에서 이온의 수가 줄어들며 더 작은 각도의 방향으로 이동한다(도 3). 그러나 더 높은 에너지에 의해, 이온의 침식 효과, 즉 이온이 측벽 위에 비스듬하게 입사될 때 측벽 막에 대한 그 파괴력도 증가하며, 이는 이 각도에서 이온의 적은 수를 부분적으로 재차 보상한다. 따라서 기계 장치가 유용하게 작동하는, 비교적 넓은 프로세스 윈도우가 사용될 수 있으며(10 - 100V, 특히 주로 30 - 50V의 전압), 프로세스 결과에 대한 영향은 프로파일 형상에 기초한 간단한 최적화를 가능하게 하는 연속 함수이다. 일반적인 경우와 같이, HF 전력을 통해 기판 바이어스 전압이 기판 전극에 유도되면, 상기 HF 전압의 제로 통과 범위에서 이온 흐름도 고려해야 하는데, 상기 범위 내에서 매우 낮은 에너지의 이온들은 더 큰 발산으로 웨이퍼 표면에 충돌해서 웨이퍼 표면을 방전시킨다(고밀도 플라즈마).
에칭 단계는 가령 에칭 깊이가 약 2 - 3 μm가 될 때까지 실행될 수 있다. 이는 고밀도 플라즈마로부터의 침식률이 높을 경우 에칭 단계를 위해 예컨대 6초 - 1분의 시간을 필요로 한다.
다음에 이어지는 패시베이션 단계에서, 각각 마지막에 도포된 얇아진 측벽 패시베이션 층(6')과 새로 형성된 측벽면(7') 위에 있는 패시베이션 층(8)이 다시 본래 측벽 패시베이션 층(6)의 두께로 두꺼워진 다음 다시 에칭되고, 측벽 패시베이션 층(6)이 다시 약간 아래쪽으로 이동된다. 에칭 공정과 패시베이션은 기판에서 사전에 정해진 구조물의 에칭 깊이에 도달할 때까지 빈번하게 교대로 반복된다. 예를 들어 2 - 20 μm/min 의 에칭률을 가능하게 하는 마이크로파 지지 방법(고밀도 플라즈마를 생성하기 위한)의 경우, 개별 에칭 공정들의 지속 시간은, 에칭 단계마다 예를 들어 2 - 3 μm 깊이가 더 에칭되도록 정해진다. 패시베이션은 설명한 종들로 이루어진 약 5 - 200nm, 특히 50nm 두께의 측벽 패시베이션 층(6)이 증착될 때까지 실행된다. 이를 위해 일반적으로 5초 - 1분의 시간이 필요하다.
바람직한 방법으로, 매우 적은 이온 에너지를 갖는 이방성 에칭을 할 수 있다. 패시베이션 동안 에칭 표면(5)에 패시베이션 층이 도포되어서는 안되며, 원칙적으로 약 10 - 20eV의 이온 에너지로도 이미 충분하다. 본 발명에 따라, 에칭 공정 동안 30 - 50eV의 에너지를 가진 이온 충돌이 실행될 수 있으며, 이로써 구조물 바닥이 플라즈마로부터 증착되지 않으며 측벽 막의 다이내믹이 유지될 수 있다.
본 발명에 의한 방법에서는 에칭률이 높기 때문에 기판이 가열될 수 있다. 따라서 기판을 냉각시킬 필요가 있다. 냉각은 예를 들어 헬륨 가스 흐름, 또는 엘라스토머를 사용해서 기판 뒷면을 냉각시키거나, 냉각된 전극 위에 기판을 접착함으로써 이뤄질 수 있다.
본 발명에 따라, 사용된 플라즈마 소스는, 밀도가 높으면서 동시에 에너지는 낮은, 그러나 그 에너지가 정확하게 통제될 수 있는 반응성 종과 이온을 포함하며 상기 에너지는 발생된 이온이 기판에 이르게 한다. 마스크 선택성을 높이기 위해서 이온 에너지는 가능한 한 작게 유지되어야 한다. 이온 에너지가 높으면 분무화 또는 침식되어 통제되지 않은 상태로 재증착된 물질의 간섭 반작용 효과가 나타난다. 구조물 바닥에 증착이 일어나지 않음으로써 매끈한 에칭 표면을 얻으려면, 기판에 작용하는 이온의 에너지가 충분해야 함은 물론이다.

Claims (20)

  1. 등방성 에칭 공정과 측벽 패시베이션을 서로 분리해서 교대로 실시하는, 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법에 있어서,
    기판(2)이 폴리머, 금속 또는 다성분 시스템이고, 측벽 패시베이션 동안 제공된 측벽 패시베이션 층(6)의 일부(8)가 다음에 이어지는 에칭 공정 동안 측벽(7)의 노출된 측면(7') 위로 전사(transfer)됨으로써, 에칭 결과가 이방성으로 되는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  2. 제 1 항에 있어서,
    제작할 구조물의 측벽에 비스듬히 가해지는 이온 충돌은 높은 플라즈마 밀도, 낮은 공정 압력 및 낮은 이온 가속도(이온 가속화 전압)를 조합함으로써 제어되는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    에칭 공정 동안 기판(2)이 저에너지 이온의 충돌에 노출되는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    측벽 패시베이션 단계 동안 기판(2)이 저에너지 이온의 충돌에 노출되는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    패시베이션 단계 동안 이온 에너지가 매우 작고, 유효 이온 가속을 일으키지 않는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    에칭 단계 동안 측벽 패시베이션 층(6)이 비스듬하게 가해지는 특히 저에너지를 가진 이온의 비교적 적지만 정확히 통제되는 양에 의해 부분적으로 침식되어 에칭 공정의 방향으로 이동됨으로써, 에칭 공정 동안 노출된 측면(7')이 보호되는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    다성분 시스템이 갈륨/비소 또는 알루미늄/갈륨/비소로 이루어지는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    폴리머가 두꺼운 포토 레지스트 또는 고체 레지스트인 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    에칭 공정이 에칭시킬 매체에 대해 자발적으로 반응하는 에천트 종에 의해 이루어지는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    에칭 공정이 염소, 산소, 플루오르 제공 가스, 또는, 6플루오르화황(SF6)이나, 3플루오르화질소(NF3)나, 4플루오르화메탄(CF4)과 같은 플루오르 제공 가스와 결합한 산소에 의해 이루어지는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    플루오르 제공 가스가 아르곤 또는 헬륨이나 크세논과 같은 기타 불활성 가스와 혼합되는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  12. 제 1 항 또는 제 2 항에 있어서,
    4염화탄소(CCl4), 3염화메탄(CHCl3), CxHyClz, BCl3, 4염화규소(SiCl4), 3플루오르화메탄(CHF3), 4플루오르화규소(SiF4), 실란(SiH4) 또는 할로겐 탄화수소와 SiF4/SiCl4의 혼합물, 실란(SiH4), 6메틸디실란(HMDS), 6메틸디실록산(HMDSO), 6메틸디실라잔(HMDSN), 금속을 함유한 탄화수소, 플루오르화 탄소, 방향족 고리 화합물의 함량을 가진 탄화수소, 퍼플루오루화 방향족, 퍼플루오르화 스티렌 유도체, 플루오르화에테르 화합물에 의해 측벽 패시베이션이 이루어지는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  13. 제 1 항 또는 제 2 항에 있어서,
    에칭 공정 동안 이온 에너지가 10 - 100eV, 특히 30 - 50eV인 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  14. 제 1 항 또는 제 2 항에 있어서,
    측벽 패시베이션 동안 이온 에너지가 10 - 50eV, 특히 30 - 40eV인 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  15. 제 1 항 또는 제 2 항에 있어서,
    측벽 패시베이션 동안 이온 에너지가 0 - 10eV이고, 어떠한 바이어스 전압도 생성되지 않는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  16. 제 1 항 또는 제 2 항에 있어서,
    이온 충돌 동안 에칭 공정과 측벽 패시베이션을 위해 사용된 매체의 가스 흐름이 10 - 200 sccm이고, 공정 압력이 10 - 100 μ bar(1 - 10 파스칼)(오프 상태에서는 각각 0)인 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  17. 제 1 항 또는 제 2 항에 있어서,
    100 - 1,500 와트, 특히 300 - 1,200 와트의 전력에서 마이크로파 조사 또는 고주파 세팅에 의해 플라즈마가 생성되는 것을 특징으로 하는, 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  18. 제 1 항 또는 제 2 항에 있어서,
    측벽의 에칭 공정 및/또는 패시베이션 동안 기판이 냉각되는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  19. 제 1 항 또는 제 2 항에 있어서,
    반응성 종 및 이온의 고밀도 플라즈마에 의해 에칭 공정 및 패시베이션이 이루어지는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
  20. 제 1 항 또는 제 2 항에 있어서,
    이온 밀도, 이온 에너지 및 하전된 입자(=이온)와 하전되지 않은 입자(=중성 종(neutral species))의 비가 서로 독립적으로 조절되는 것을 특징으로 하는 이방성 플라즈마 에칭에 의해 기판에 에칭 구조물을 제작하기 위한 방법.
KR10-1998-0704168A 1996-10-07 1997-10-06 다양한기판의이방성플라즈마에칭방법 KR100515424B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19641288A DE19641288A1 (de) 1996-10-07 1996-10-07 Verfahren zum anisotropen Plasmaätzen verschiedener Substrate
DE19641288.9 1996-10-07

Publications (2)

Publication Number Publication Date
KR19990071883A KR19990071883A (ko) 1999-09-27
KR100515424B1 true KR100515424B1 (ko) 2005-11-30

Family

ID=7808064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0704168A KR100515424B1 (ko) 1996-10-07 1997-10-06 다양한기판의이방성플라즈마에칭방법

Country Status (6)

Country Link
US (1) US6127273A (ko)
EP (1) EP0865664B1 (ko)
JP (1) JP4847635B2 (ko)
KR (1) KR100515424B1 (ko)
DE (2) DE19641288A1 (ko)
WO (1) WO1998015972A1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19919469A1 (de) * 1999-04-29 2000-11-02 Bosch Gmbh Robert Verfahren zum Plasmaätzen von Silizium
DE19919832A1 (de) * 1999-04-30 2000-11-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen von Halbleitern
US6415198B1 (en) 1999-06-25 2002-07-02 Applied Materials, Inc. Plasma etching of silicon using a chlorine chemistry augmented with sulfur dioxide
US6465159B1 (en) * 1999-06-28 2002-10-15 Lam Research Corporation Method and apparatus for side wall passivation for organic etch
US6291357B1 (en) 1999-10-06 2001-09-18 Applied Materials, Inc. Method and apparatus for etching a substrate with reduced microloading
JP2001168086A (ja) * 1999-12-09 2001-06-22 Kawasaki Steel Corp 半導体装置の製造方法および製造装置
US6840317B2 (en) * 2000-03-02 2005-01-11 Shell Oil Company Wireless downwhole measurement and control for optimizing gas lift well and field performance
JP3376348B2 (ja) * 2000-10-20 2003-02-10 株式会社半導体先端テクノロジーズ 半導体装置の製造方法、及び半導体装置
US6500348B2 (en) 2001-02-14 2002-12-31 Delphi Technologies, Inc. Deep reactive ion etching process and microelectromechanical devices formed thereby
US6685844B2 (en) 2001-02-14 2004-02-03 Delphi Technologies, Inc. Deep reactive ion etching process and microelectromechanical devices formed thereby
US6743727B2 (en) 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
DE10130916B4 (de) * 2001-06-27 2004-08-26 Forschungsverbund Berlin E.V. Verfahren zum anisotropen Strukturieren von Materialien
DE10204222B4 (de) * 2002-01-31 2005-12-01 Infineon Technologies Ag Verfahren zur Seitenwandpassivierung beim Plasmaätzen
JP2003282535A (ja) * 2002-03-20 2003-10-03 Sanyo Electric Co Ltd 半導体装置の製造方法
US6846746B2 (en) * 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
US6759340B2 (en) 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
US7074723B2 (en) 2002-08-02 2006-07-11 Applied Materials, Inc. Method of plasma etching a deeply recessed feature in a substrate using a plasma source gas modulated etchant system
DE10237249B4 (de) 2002-08-14 2014-12-18 Excelitas Technologies Singapore Pte Ltd Verfahren zum selektiven Abtragen von Material aus der Oberfläche eines Substrats
US6900133B2 (en) * 2002-09-18 2005-05-31 Applied Materials, Inc Method of etching variable depth features in a crystalline substrate
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US7294580B2 (en) * 2003-04-09 2007-11-13 Lam Research Corporation Method for plasma stripping using periodic modulation of gas chemistry and hydrocarbon addition
US6916746B1 (en) 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US20040224524A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Maintaining the dimensions of features being etched on a lithographic mask
US20050211668A1 (en) * 2004-03-26 2005-09-29 Lam Research Corporation Methods of processing a substrate with minimal scalloping
US7459100B2 (en) * 2004-12-22 2008-12-02 Lam Research Corporation Methods and apparatus for sequentially alternating among plasma processes in order to optimize a substrate
US7491647B2 (en) * 2005-03-08 2009-02-17 Lam Research Corporation Etch with striation control
US7241683B2 (en) * 2005-03-08 2007-07-10 Lam Research Corporation Stabilized photoresist structure for etching process
US7744793B2 (en) 2005-09-06 2010-06-29 Lemaire Alexander B Apparatus and method for growing fullerene nanotube forests, and forming nanotube films, threads and composite structures therefrom
US7850778B2 (en) * 2005-09-06 2010-12-14 Lemaire Charles A Apparatus and method for growing fullerene nanotube forests, and forming nanotube films, threads and composite structures therefrom
US7439093B2 (en) * 2005-09-16 2008-10-21 Dalsa Semiconductor Inc. Method of making a MEMS device containing a cavity with isotropic etch followed by anisotropic etch
US7910489B2 (en) * 2006-02-17 2011-03-22 Lam Research Corporation Infinitely selective photoresist mask etch
JP5177997B2 (ja) * 2006-11-22 2013-04-10 Ｓｐｐテクノロジーズ株式会社 高アスペクト比の開口を有するシリコン構造体、その製造方法、その製造装置、及びその製造プログラム
US20090242512A1 (en) 2008-03-27 2009-10-01 Dalsa Semiconductor Inc. Deep reactive ion etching
JP5634313B2 (ja) * 2011-03-29 2014-12-03 富士フイルム株式会社 レジストパターン形成方法およびそれを用いたパターン化基板の製造方法
US9620377B2 (en) * 2014-12-04 2017-04-11 Lab Research Corporation Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch
DE102016220248A1 (de) * 2016-10-17 2018-04-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und verfahren zum anisotropen drie-ätzen mit fluorgasmischung
WO2019180655A1 (en) 2018-03-21 2019-09-26 Ecole Polytechnique Federale De Lausanne (Epfl) Optical coupling device
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3992099A (en) * 1973-12-12 1976-11-16 Varo, Inc. Source discriminator for measuring angle of arrival and wavelength of radiant energy
US4184767A (en) * 1975-07-21 1980-01-22 The United States Of America As Represented By The Secretary Of The Navy Frequency agile optical radar
US4037959A (en) * 1975-12-15 1977-07-26 The United States Of America As Represented By The Secretary Of The Navy Means for real-time laser source characterization
US4343677A (en) * 1981-03-23 1982-08-10 Bell Telephone Laboratories, Incorporated Method for patterning films using reactive ion etching thereof
US4432132A (en) * 1981-12-07 1984-02-21 Bell Telephone Laboratories, Incorporated Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features
US4674871A (en) * 1984-08-02 1987-06-23 Hughes Aircraft Company Spectral analyzer and direction indicator
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4784720A (en) * 1985-05-03 1988-11-15 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US5043726A (en) * 1985-05-23 1991-08-27 Hughes Aircraft Company Spectral analyzer and direction indicator for laser guided aircraft landing system
DE3940083A1 (de) * 1989-12-04 1991-06-13 Siemens Ag Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnen in integrierten halbleiterschaltungen
US5100505A (en) * 1990-10-18 1992-03-31 Micron Technology, Inc. Process for etching semiconductor devices
JPH04303929A (ja) * 1991-01-29 1992-10-27 Micron Technol Inc シリコン基板をトレンチ・エッチングするための方法
DE4132564C2 (de) * 1991-09-30 1994-11-03 Siemens Ag Verfahren zum Plasmaätzen mit mikrowellenenergiegespeister Voranregung der Ätzgase bei der Herstellung integrierter Halbleiterschaltungen und Verwendung des Verfahrens
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
DE4241453C2 (de) * 1992-12-09 1995-04-20 Daimler Benz Ag Verfahren zum Plasmaätzen von Gräben in Silizium
US5624582A (en) * 1993-01-21 1997-04-29 Vlsi Technology, Inc. Optimization of dry etching through the control of helium backside pressure
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
DE4420962C2 (de) * 1994-06-16 1998-09-17 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium
US5453156A (en) * 1994-11-01 1995-09-26 Taiwan Semiconductor Manufactoring Company Ltd. Anisotropic polysilicon plasma etch using fluorine gases

Also Published As

Publication number Publication date
US6127273A (en) 2000-10-03
EP0865664A1 (de) 1998-09-23
DE19641288A1 (de) 1998-04-09
WO1998015972A1 (de) 1998-04-16
JP2000502512A (ja) 2000-02-29
JP4847635B2 (ja) 2011-12-28
EP0865664B1 (de) 2004-09-22
KR19990071883A (ko) 1999-09-27
DE59711950D1 (de) 2004-10-28

Similar Documents

Publication Publication Date Title
KR100515424B1 (ko) 다양한기판의이방성플라즈마에칭방법
JP4090492B2 (ja) ケイ素の異方性エッチング法
KR100613842B1 (ko) 절연체 구조 상에 실질적으로 언더컷이 없는 실리콘을만들기 위한 식각 방법
KR100361399B1 (ko) 기판의이방성플라즈마에칭방법및그방법에의해제조되는전자부품
US6303512B1 (en) Anisotropic, fluorine-based plasma etching method for silicon
US10438797B2 (en) Method of quasi atomic layer etching
JP4601113B2 (ja) 基板の異方性エッチング方法
US7141504B1 (en) Method and apparatus for anisotropic etching
JP4783169B2 (ja) ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
TW589681B (en) Etching method and apparatus
EP0814500B1 (en) Method for etching polycide structures
KR100382720B1 (ko) 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법
GB2290413A (en) Processing silicon in a plasma etch system
IE52530B1 (en) Plasma-assisted etching process
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
RU2003201C1 (ru) Способ плазмохимического травлени поверхности твердого тела
KR102316457B1 (ko) 불소 가스 혼합물로 이방성 drie 에칭을 하기 위한 장치 및 방법
Rangelow et al. Bulk micromachining of Si by lithography and reactive ion etching (LIRIE)
KR100263611B1 (ko) 트렌치 형성 방법
Keil et al. PROFILE CONTROL OF SUB-0.3 µm CONTACT ETCH FEATURES IN A MEDIUM-DENSITY OXIDE ETCH REACTOR
Lehmann Applications of plasma etching
JPH01276633A (ja) マイクロ波プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120829

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130904

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150903

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160912

Year of fee payment: 12

EXPY Expiration of term