JPH04303929A - シリコン基板をトレンチ・エッチングするための方法 - Google Patents

シリコン基板をトレンチ・エッチングするための方法

Info

Publication number
JPH04303929A
JPH04303929A JP1325492A JP1325492A JPH04303929A JP H04303929 A JPH04303929 A JP H04303929A JP 1325492 A JP1325492 A JP 1325492A JP 1325492 A JP1325492 A JP 1325492A JP H04303929 A JPH04303929 A JP H04303929A
Authority
JP
Japan
Prior art keywords
trench
etching
silicon substrate
silicon
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1325492A
Other languages
English (en)
Inventor
Jr David A Cathey
デイヴィド エイ. キャセイ ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH04303929A publication Critical patent/JPH04303929A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体デバイスなどに
用いられるシリコン基板をエッチングするための方法に
関する。より詳しくは、シリコン基板をトレンチ(溝)
・エッチングするための方法に関する。
【0002】
【従来の技術】半導体材料からの電子デバイスの製造に
おいて、興味深い技術の1つは、多数の異なる物質の層
を積層し、それらの物質の特定の部分を選択的に除去し
て、それによりトランジスタ,ダイオード,コンデンサ
ーなどの電子デバイスを形成する技術である。目的とす
る半導体物質の層を除去するための技術の1つはエッチ
ング(食刻)として知られており、この技術は、半導体
物質を一般的にエッチング剤と呼ぶもう1つの物質と相
互作用させて、その層状の物質を除去するものである。 このような電子デバイスを形成するためのエッチング技
術は、大まかに、2つの大きな種類に分けられる。第1
は、溶解もしくは溶融した塩、または他の液体を使用す
る”湿式エッチング”である。第2は、所望の除去を行
なうために気体またはガス・プラズマを用いる”乾式エ
ッチング”である。
【0003】乾式エッチング法は、薄膜,半導体基板,
またはその他の物質に、マイクロマシンのマスク,分離
トレンチ(溝),貫通穴を通しての裏面における接続,
および他の形態のパターンの形成に使用することができ
る。RIEプラズマ,マグネトロン,トリオード,EC
Rエッチング・システムなどによりシリコンに深いトレ
ンチを形成する乾式エッチングは、コンデンサの製造や
半導体メモリにおける電気的な分離に使用できる。この
ようなプロセスでは、トレンチは、しばしば、シリコン
基板に対する選択的なトレンチ・エッチングにより形成
され、次にそのトレンチ部を選択的に加熱酸化させ、さ
らにポリシリコンなどの絶縁物質を加えることにより埋
められる。
【0004】シリコン基板に深いトレンチを形成するた
めの乾式の異方性エッチングは、先行技術において知ら
れている。例えば、米国特許第 4,726,879号
には、シリコン結晶,珪化物,ポリサイド膜を含む半導
体物質を制御しつつエッチングして、垂直な縦側壁を形
成するための、反応性イオンによるエッチング方法が開
示されている。この特許の明細書には、トレンチ・エッ
チングに関する先行技術について詳細に検討されている
。その内容については、該特許の引用番号を引用してい
るので、本明細書に含まれる。
【0005】特に異方性エッチングの最も重要な利点の
1つは、シリコン基板におけるエッチング作用が、等方
性エッチングにおいて優勢な横方向(表面に並行な方向
)ではなく、好ましい縦方向(表面に垂直な方向)に向
かう点である。このことは、ほとんどの場合幅よりも縦
方向の深さのほうが大きく設計されるトレンチのエッチ
ングにおいて特に重要である。この異方性は、シリコン
基板の表面に垂直なエッチング・ガスのイオン流により
基板を衝撃することにより得られる。
【0006】従来のトレンチ・エッチング方法では、図
面において参照符号10で示すシリコン基板に形成され
るトレンチは、多くの場合、図1の12aのような問題
のあるV形のトレンチか、図2の12bのようなW形の
トレンチになる。図1および図2に示す望ましくない形
状の尖った点13は、過大な電界強度による故障を引き
起こす過電圧を発生させる。シリコン基板を含むデバイ
スの内部におけるこのような過大な電界強度の発生を防
止し、それによる故障を防止するためには、トレンチの
形状は、ほぼ垂直で滑らかな縦側面部と丸く湾曲した底
面部を持ち、断面積がほぼ一様で、幅が狭く、深くなけ
ればならない。トレンチ・エッチングのもう1つの問題
は、図3に示すように、シリコン基板10内のトレンチ
の開口部18が、17で示すように幅が狭くなることで
ある。このトレンチの開口部の幅の狭まりは、その後の
絶縁物質の充填が効果的に行えないほどに進行する。こ
れにより完全な回路が形成できない場合には、製造され
た半導体デバイスは動作しない。
【0007】先行技術のシステムのなかには、トレンチ
の側壁の形状を制御する目的で副産物の酸化シリコンを
形成させかつマスクの選択性を高めるために、トレンチ
・エッチングの反応室に酸素を送り込むものがある。し
かしながら、酸素または酸素を含有する化合物がシリコ
ンに加えられるとガラスが形成される。このガラスはト
レンチの側壁を保護するが、ガラスを形成するために使
用される遊離の酸素を含有する化合物は、フォトレジス
トを化学的に腐食させるという望ましくない副作用があ
る。
【0008】そのため、過電圧に起因する故障や電気回
路の不完全な形成に起因する不良を防止できる,上記の
ような制御された側壁および底壁形状を持つトレンチを
確実に形成できるエッチング方法が求められていた。
【0009】
【発明が解決しようとする課題】本発明のエッチング方
法は、制御された形状を持つ縦側壁を形成することによ
り、所望の形状を持つトレンチを形成することができ、
トレンチ・エッチングにおける上記の要求を満足する。 本発明の方法は、トレンチ・エッチングにシリコンと反
応して固体化合物を形成する化学物質を使用することに
より、トレンチの底面部,開口部,側壁部の形状を化学
的に制御することができる。
【0010】本発明は、シリコンのトレンチ・エッチン
グにおいて、トレンチの形状を制御するために、それぞ
れ気相状態のエッチング組成物,アンモニア,被覆組成
物を使用することに向けられている。トレンチ・プラズ
マに気体のアンモニアを加える目的は、ガス・プラズマ
と露出したシリコン基板の面との反応を誘導し、トレン
チの側壁に不揮発性の化合物を析出させることである。 この気体アンモニアは、不動態化剤の働らきをし、シリ
コンを含有する化合物との組み合わせにより不動態物質
を析出させることが好ましい。
【0011】図4に示す実施例におけるシリコン基板1
0内のトレンチ12は、本発明の方法により形成された
もので、幅が狭くて深く、断面積がほぼ一定であり、ほ
ぼ垂直な縦側壁部14とほぼ丸く湾曲した底壁部15を
持つ。縦側壁部14には、シリコンと窒素を含有する保
護被覆物質16が析出している。この保護被覆物質16
は、図1ないし図3に示す前述した形状の問題を克服す
るのを容易にする。図3に示すトレンチでは、ほぼV形
の底部13を持つトレンチの縦側壁部に、かなりの大き
さの空凹部19または内側への膨出部21ができる。も
し図1ないし図3に示す形状のどれかが発生すると、ト
レンチ内に生じる過大な電界強度のために過電圧そして
さらには故障が引き起こされる。
【0012】上記したシリコン基板のトレンチ・エッチ
ングにおいて形状制御が不十分であることに伴うもう1
つの関連する問題は、トレンチの開口部が狭くなること
である(図3のトレンチ内に向って湾曲した側壁上部1
7参照)。
【0013】この問題も、縦側壁部14の全体にわたっ
て図4における上端開口20の横幅寸法18が実際上均
一なトレンチ形状を形成することができる本発明のトレ
ンチ・エッチング方法により解決される。
【0014】より具体的にいえば、本発明のプロセスは
、シリコンおよびその他の基板に、制御された形状を持
つトレンチを形成するためのトレンチ・エッチングに向
けられている。この発明によるエッチング・プロセスは
、大きな平面を持つシリコン基板を用意することを含む
。このシリコン基板の表面上に化学エッチング剤に対す
る保護膜を形成し、さらにこの保護膜に1つまたは複数
の穴を形成する。これらの穴は、シリコン基板の面の所
定の領域を露出させる。典型的には、このような穴を開
けるべくマスクのパターンが決められ、マスクのパター
ンにしたがって保護膜がエッチングされて、最終的にシ
リコン基板の所定の領域が露出させられる。
【0015】次にこれらの露出させた領域を、上記のよ
うなエッチング組成物質で、トレンチ・エッチングする
。このエッチングは、実際上制御された垂直なエッチン
グ平面内において、シリコン基板の露出させた表面から
下方に向って、シリコンを取り除くことにより行なわれ
る。このようにして、シリコン基板内に所定の深さのト
レンチが形成される。このトレンチ形状の形成において
、横断面積がほぼ一様になるように、縦側壁部がほぼ垂
直になるように、そして底部がほぼ丸くなるように制御
される。トレンチは、電圧が過大な電界強度が発生する
レベル以下の負荷状態に保たれるような形状に形成され
る。これにより、縦側壁部のかなり大きな空凹領域また
は尖った底部を持つトレンチ形状の存在に起因する故障
を防ぐことができる。
【0016】
【課題を解決するための手段】本発明のエッチング組成
物は、化学エッチン組成物,不動態化剤,および被覆組
成物を構成要素として含む。化学エッチング組成物は、
代表的には、ハロゲンを含有する物質(ハロゲンまたは
ハロゲンの化合物)である。ハロゲンを含有する物質は
、好ましくは、HBrや臭素ガスのような臭素を含有す
る物質、HClや塩素ガスのような塩素を含有する物質
、またはHF,フッ素ガス,SF6,NF3から成るグ
ループから選択されたフッ素を含有する物質を含む。 これらの物質は、単独で使用することもできるし、互に
組み合わせて使用することもできる。塩素ガスは、優れ
たシリコン食刻速度を示すので、好ましいエッチング組
成物である。SF6やNF3のようなフッ素を含有する
物質は強い還元剤であり、トレンチの底のシリコンの化
合物を除去することにより、食刻速度を高めるのを助け
る働らきをする。
【0017】どの場合にも、エッチング組成物としてハ
ロゲン・ガスなどのハロゲンを含有する物質は、トレン
チの側壁の形成のために通常使用されるガス・エッチン
グ組成物すなわち塩素ガスと元素の酸素を使用すること
から生起する問題を避けることができる。しかしながら
、元素の酸素が活性な塩素の遊離基と結合することによ
り、塩素によるエッチングが妨げられる。この問題は、
元素の酸素の使用を避けることにより解決される。
【0018】ハロゲンを含有するエッチング組成物を使
用する前述のトレンチ・エッチング方法では、側壁を不
動態化する目的のために、エッチング組成物に対して、
不動態化剤としてアンモニアを加えることが好ましい。 シリコンが気相エッチングされている環境では、アンモ
ニアは、シリコン−ハロゲン副産物と反応して、シリコ
ン−窒素化合物を析出させる。このシリコン−窒素化合
物は、トレンチの側壁を保護し、トレンチの形状を制御
する働きをする。
【0019】被覆組成物は、シリコンを含有する化合物
を構成要素として含む。このシリコンを含有する化合物
には、一般的なシリコンの4ハロゲン化物が含まれる。 好ましいシリコンの4ハロゲン化物は、SiBr4,S
iCl4またはSiF4である。
【0020】本発明のトレンチ・エッチング方法のもう
1つの特徴は、比較的低い温度で、容易に行なうことが
できるということである。より具体的には、本発明のト
レンチ・エッチングは、約250ミリトール程度以下の
圧力で実施できる。この圧力は、好ましい場合には約1
00ミリトールまでのレベルに、そしてより好ましい場
合には約50ミリトールまでのレベルに保たれる。
【0021】好ましいトレンチ・エッチング剤の組成は
、気相エッチング物質がSF6,NH3および塩素、ま
たはNF3,NH3および塩素を含むガス・プラズマ・
トレンチ・エッチ組成である。
【0022】
【実施例】図4は、本発明の方法による半導体デバイス
のシリコン基板10のトレンチ・エッチングを示す。ト
レンチ・エッチング技術を半導体分野に使用する例とし
ては、半導体デバイスの回路のトレンチ・キャパシタや
半導体デバイスの区画を絶縁するためのトレンチなどが
ある。トレンチがエッチングされたシリコン基板が使用
される半導体デバイス製品には、例えば、スタティック
およびダイナミック両ランダム・アクセス・メモリがあ
る。
【0023】シリコン基板10は上平面22と下平面2
4を持つ。トレンチ・エッチングは、一般的に、異方性
エッチングにより行なう。異方性エッチングには、プラ
ズマ・トレンチ・エッチング組成を使用するのが好まし
い。トレンチ・エッチングは、代表的には、エッチング
作業領域において、真空中で発生せしめられるガス・プ
ラズマの存在下で、さらにRF放電ユニットの閉込め域
の内部で行なわれる。このガス・プラズマ・エッチング
・システムには、ECR,電子サイクロトロン共鳴,P
E反応イオン,ポイント・プラズマ・エッチング,磁気
的に閉じ込められたPE,およびマグネトロンPE技術
などがある。
【0024】代表的には、この発明の処理において、シ
リコン基板10はエッチング領域の内部に置かれ、上平
面22が化学エッチング剤でエッチングされて、形状が
制御された所定の深さのトレンチが形成される。
【0025】シリコン基板10をトレンチ・エッチング
する好ましい方法は、ガス・プラズマによるエッチング
である。先に説明したように、本発明のエッチング方法
によれば、全体を12で指し示す形状が制御されたトレ
ンチが形成される。本発明の方法によりエッチングを行
なう前に、シリコン基板10の水平な平面22に、化学
エッチング剤に対する保護層23が形成される。化学エ
ッチング剤に対する保護層23は、フォトレジストから
なるマスクであり、所定のパターンに配置された1つま
たは複数の穴を含む。これらのフォトレジストの穴は、
シリコン基板10の所定の領域を露出させる。本発明の
トレンチ・エッチング方法は、これらの露出された領域
から、実際上制御された垂直なエッチング面内において
、シリコン基板10の上平面22から下方に向ってシリ
コン物質を除去する。このようにして、シリコン基板に
所定のパターンを持つトレンチが形成される。これらの
トレンチ形状の形成は、横断面積が実際上一様になるよ
うに制御される。滑らかに湾曲した形状の実際上垂直な
縦側壁部14と、実際上丸く湾曲した底部15も形成さ
れる。本発明のエッチング処理の間に形成される,シリ
コン基板内のこの望ましいトレンチ形状は、非常に重要
な結果を生じる。より具体的には、負荷電圧条件におい
て、デバイスの最適な動作のために望ましい電界強度レ
ベルに保たれる。これとは逆に、図1ないし図3に示し
たようなトレンチ形状からは、半導体デバイスの故障が
発生する可能性がある。
【0026】上記のエッチング方法に使用されるエッチ
ング物質は、アンモニアを構成要素として含む化学エッ
チング組成物と、シリコンを含有する化合物を構成要素
として含む被覆組成物を構成要素として含む。好ましく
は、被覆化合物は、ここに説明したように、気体の不動
態化剤であるアンモニアとシリコンを含む固体の不動態
化剤である。化学エッチング組成物と被覆化合物は、半
導体デバイスのエッチングの間は、実際上気相状態であ
る。
【0027】不動態化剤NH3とエッチングにより生成
するシリコン−ハロゲン化合物との相互作用により形成
されるシリコン−窒素化合物16は、トレンチ12の全
面に析出する。このシリコン−窒素化合物は、気相エッ
チング物質のイオンの衝撃により水平面から取り除かれ
る。しかしながらこのシリコン−窒素化合物は、トレン
チ12の側面14を保護し、トレンチの形状の制御を容
易にする。
【0028】
【発明の効果】以上説明したように、本発明のエッチン
グ方法によれば、正確な形状の実際上垂直な縦側壁部と
実際上丸く湾曲した底部を形成することができる。
【0029】本発明の原理をその好ましい実施例を用い
て説明し図示したので、当業者には、本発明がその原理
から逸脱することなく変形できることが明らかであろう
。出願人は、請求範囲の技術思想と範囲に含まれるすべ
ての変形を請求するものである。
【図面の簡単な説明】
【図1】先行技術により半導体デバイスのシリコン基板
にエッチングされたトレンチの形状の説明図で、このト
レンチはほぼV形の底部を持つ。
【図2】先行技術により半導体デバイスのシリコン基板
にエッチングされたトレンチの他の形状の説明図で、こ
のトレンチはほぼW形の尖った底部を持つ。
【図3】先行技術により半導体デバイスのシリコン基板
にエッチングされたトレンチのさらに別の形状の説明図
で、このトレンチは、ほぼV形の尖った底部を持ち、さ
らにその縦側壁に、想像線で示された空凹部19,トレ
ンチ内側への膨出部21,幅狭開口部17を持つ。
【図4】本発明のプロセスにより半導体デバイスのシリ
コン基板にエッチングされたトレンチの形状の説明図で
、このトレンチは、幅が狭くかつ深い滑らかな形状をし
ており、ほぼ垂直な側壁部とほぼ丸く湾曲した底部を持
つ。
【符号の説明】
10・・・シリコン基板 12・・・トレンチ 13・・・尖った点 14・・・縦側壁部 15・・・底壁部 16・・・シリコン−窒素化合物 17,18・・トレンチ開口部 19・・・空凹部 20・・・上端開口の横幅寸法 21・・・膨出部 23・・・保護層

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】  シリコン基板をトレンチ・エッチング
    して制御された形状のトレンチを形成するための方法で
    あって:前記シリコン基板の1面に化学エッチング物質
    から該面を保護する層を形成する工程と;前記化学エッ
    チング物質からシリコン基板面を保護する層に、1つま
    たは複数の穴を形成し、前記シリコン基板の前記1面の
    所定の表面領域を露出させる工程と;前記シリコン基板
    の前記1面の前記露出させられた表面領域から下方向に
    実際上制御された垂直なエッチ面内においてシリコンを
    取り除くことにより、前記穴の各々を通して、前記シリ
    コン基板の所定の領域をエッチングし、それにより前記
    シリコン基板内に、実際上一様な横断面積,実際上垂直
    な側壁部,および実際上丸く湾曲した底部を持つ所定の
    深さのトレンチを形成する工程と;を含み、さらに前記
    エッチング物質がアンモニアを含む化学エッチング組成
    物とシリコンの化合物を含む被覆組成物を含み;前記ト
    レンチが形成された前記シリコン基板は、過大な電界強
    度が発生せず、それにより縦側壁部にかなり大きな空凹
    部あるいは突出部を持つかまたは実際上尖った底部を持
    つトレンチ形状の存在に起因するデバイスの故障がない
    ことを特徴とする方法。
  2. 【請求項2】  前記化学エッチング組成物がハロゲン
    を含む物質である請求項1に記載の方法。
  3. 【請求項3】  前記ハロゲンを含む物質がHClまた
    は塩素ガスを含む請求項2に記載の方法。
  4. 【請求項4】  前記ハロゲンを含む物質がHBrまた
    は臭素ガスを含む請求項2に記載の方法。
  5. 【請求項5】  前記ハロゲンを含む物質が、HF,フ
    ッ素ガス,SF6,NF3のうちから選択されたものを
    含む請求項2に記載の方法。
  6. 【請求項6】  前記シリコンを含む化合物がSiCl
    4を含む請求項1に記載の方法。
  7. 【請求項7】  前記シリコンを含む化合物がSiBr
    4を含む請求項1に記載の方法。
  8. 【請求項8】  前記シリコンを含む化合物がSiF4
    を含む請求項1に記載の方法。
  9. 【請求項9】  前記トレンチをエッチングする工程が
    約250ミリトール以下の圧力で行なわれる請求項1に
    記載の方法。
  10. 【請求項10】  前記トレンチをエッチングする工程
    が約100ミリトール以下の圧力で行なわれる請求項1
    に記載の方法。
  11. 【請求項11】  シリコン基板をトレンチ・エッチン
    グして制御された形状のトレンチを形成するための方法
    であって:前記シリコン基板の1面に化学エッチング物
    質から該面を保護する層を形成する工程と;前記化学エ
    ッチング物質からシリコン基板面を保護する層に、1つ
    または複数の穴を形成し、前記シリコン基板の前記1面
    の所定の表面領域を露出させる工程と;前記シリコン基
    板の前記1面の前記露出させられた表面領域から下方向
    に実際上制御された垂直なエッチ面内においてシリコン
    を取り除くことにより、前記穴の各々を通してエッチン
    グ物質により前記シリコン基板の所定の領域をエッチン
    グして、それにより前記シリコン基板内に、実際上一様
    な横断面積,実際上垂直な側壁部,および実際上丸く湾
    曲した底部を持つ所定の深さのトレンチを形成する工程
    とを含み、さらに不動態化組成物と前記シリコン基板と
    の化学反応により形成された不動態物質を前記トレンチ
    の側壁部と底部に析出させることにより前記トレンチ形
    状の形成を助けること;前記エッチング物質はアンモニ
    アを1要素として含む化学エッチング組成物とシリコン
    を含有する化合物を1要素とする不動態化組成物を構成
    要素として含み、前記トレンチが形成された前記シリコ
    ン基板は、過大な電界強度が発生せず、それにより縦側
    壁部にかなり大きな空凹部あるいは突出部を持つかまた
    は実際上尖った底部を持つトレンチ形状の存在に起因す
    るデバイスの故障がないことを特徴とする方法。
  12. 【請求項12】  前記化学エッチング組成物がハロゲ
    ンを含む物質である請求項11に記載の方法。
  13. 【請求項13】  前記ハロゲンを含む物質がHClま
    たは塩素ガスを含む請求項12に記載の方法。
  14. 【請求項14】  前記ハロゲンを含む物質がHBrま
    たは臭素ガスを含む請求項12に記載の方法。
  15. 【請求項15】  前記ハロゲンを含む物質が、HF,
    フッ素ガス,SF6,NF3のうちから選択されたもの
    を含む請求項12に記載の方法。
  16. 【請求項16】  前記シリコンを含む化合物がSiC
    l4,SiBr4およびSiF4のどれか1つを含む請
    求項11に記載の方法。
  17. 【請求項17】  前記トレンチをエッチングする工程
    が約100ミリトール以下の圧力で行なわれる請求項1
    1に記載の方法。
  18. 【請求項18】  形状が制御されたトレンチを形成す
    るためにシリコン基板をトレンチ・エッチングするため
    のエッチング物質であって、アンモニアを含む化学エッ
    チング組成物とシリコンの化合物を含む被覆化合物を含
    み、前記トレンチを形成された前記シリコン基板は、過
    大な電界強度が発生せず、縦側壁部にかなり大きな空凹
    部あるいは突出部を持つかまたは実際上尖った底部を持
    つトレンチ形状の存在に起因するデバイスの故障がない
    ことを特徴とする方法。
  19. 【請求項19】  前記シリコンの化合物がSiCl4
    ,SiBr4およびSiF4から選択された1つの4ハ
    ロゲン化珪素である請求項18に記載の方法。
  20. 【請求項20】  前記化学エッチング化合物が、HC
    l,塩素ガス,HBr,臭素ガス,HF,フッ素ガス,
    SF6およびNF3からなるグループの中から選択され
    たハロゲン化合物である請求項19に記載の方法。
JP1325492A 1991-01-29 1992-01-28 シリコン基板をトレンチ・エッチングするための方法 Pending JPH04303929A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US64715291A 1991-01-29 1991-01-29
US07/647,152 1991-01-29

Publications (1)

Publication Number Publication Date
JPH04303929A true JPH04303929A (ja) 1992-10-27

Family

ID=24595897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1325492A Pending JPH04303929A (ja) 1991-01-29 1992-01-28 シリコン基板をトレンチ・エッチングするための方法

Country Status (2)

Country Link
JP (1) JPH04303929A (ja)
DE (1) DE4202447A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000509915A (ja) * 1997-02-20 2000-08-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング シリコン用の異方性のフッ素ベースのプラズマエッチング法
JP2007511071A (ja) * 2003-11-04 2007-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド セルフアラインされたダマシンゲート

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
DE4241453C2 (de) * 1992-12-09 1995-04-20 Daimler Benz Ag Verfahren zum Plasmaätzen von Gräben in Silizium
DE19641288A1 (de) * 1996-10-07 1998-04-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen verschiedener Substrate
DE19919469A1 (de) * 1999-04-29 2000-11-02 Bosch Gmbh Robert Verfahren zum Plasmaätzen von Silizium
US6291357B1 (en) 1999-10-06 2001-09-18 Applied Materials, Inc. Method and apparatus for etching a substrate with reduced microloading
US6818562B2 (en) 2002-04-19 2004-11-16 Applied Materials Inc Method and apparatus for tuning an RF matching network in a plasma enhanced semiconductor wafer processing system
US7521000B2 (en) 2003-08-28 2009-04-21 Applied Materials, Inc. Process for etching photomasks
US7879510B2 (en) 2005-01-08 2011-02-01 Applied Materials, Inc. Method for quartz photomask plasma etching
US7790334B2 (en) 2005-01-27 2010-09-07 Applied Materials, Inc. Method for photomask plasma etching using a protected mask
US8293430B2 (en) 2005-01-27 2012-10-23 Applied Materials, Inc. Method for etching a molybdenum layer suitable for photomask fabrication
US7829243B2 (en) 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
GB0616125D0 (en) * 2006-08-14 2006-09-20 Radiation Watch Ltd Etch process
US7786019B2 (en) 2006-12-18 2010-08-31 Applied Materials, Inc. Multi-step photomask etching with chlorine for uniformity control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000509915A (ja) * 1997-02-20 2000-08-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング シリコン用の異方性のフッ素ベースのプラズマエッチング法
JP2007511071A (ja) * 2003-11-04 2007-04-26 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド セルフアラインされたダマシンゲート

Also Published As

Publication number Publication date
DE4202447A1 (de) 1992-07-30

Similar Documents

Publication Publication Date Title
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
US7368394B2 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP3659933B2 (ja) 高アスペクト比の開口をエッチングする方法
US4784720A (en) Trench etch process for a single-wafer RIE dry etch reactor
KR970011134B1 (ko) 반도체 소자 제조 공정
KR0185372B1 (ko) 반도체 제조방법
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
JPH04303929A (ja) シリコン基板をトレンチ・エッチングするための方法
WO2002065539A1 (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US5651856A (en) Selective etch process
KR20110011571A (ko) 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법
JP2003518738A (ja) シリコンの金属マスクエッチング方法
JP2994374B2 (ja) トレンチ内のカラ―酸化物の形成方法
KR102534571B1 (ko) 실리콘 함유 기판의 에칭 방법
JP2956524B2 (ja) エッチング方法
US6544896B1 (en) Method for enhancing etching of TiSix
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JPH0239428A (ja) 半導体装置のエッチング方法
TWI854111B (zh) 基板處理用的側壁保護層形成
JPH03196624A (ja) ドライエッチング方法
JPH098002A (ja) ドライエッチング方法
JPH0463426A (ja) ドライエッチング方法
JP3128837B2 (ja) ドライエッチング方法
JP2677461B2 (ja) 半導体装置の製造方法