KR100382720B1 - 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법 - Google Patents

반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법 Download PDF

Info

Publication number
KR100382720B1
KR100382720B1 KR10-2000-0050786A KR20000050786A KR100382720B1 KR 100382720 B1 KR100382720 B1 KR 100382720B1 KR 20000050786 A KR20000050786 A KR 20000050786A KR 100382720 B1 KR100382720 B1 KR 100382720B1
Authority
KR
South Korea
Prior art keywords
etching
wafer
semiconductor
radical
plasma
Prior art date
Application number
KR10-2000-0050786A
Other languages
English (en)
Other versions
KR20020017447A (ko
Inventor
지경구
정승필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-0050786A priority Critical patent/KR100382720B1/ko
Priority to US09/793,143 priority patent/US20020025681A1/en
Priority to TW090105297A priority patent/TW539772B/zh
Priority to JP2001136491A priority patent/JP2002083799A/ja
Publication of KR20020017447A publication Critical patent/KR20020017447A/ko
Priority to US10/364,344 priority patent/US20030116277A1/en
Application granted granted Critical
Publication of KR100382720B1 publication Critical patent/KR100382720B1/ko
Priority to US11/431,080 priority patent/US20060205190A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/08—Ion sources; Ion guns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Abstract

본 발명은 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법에 관한 것이다. 본 발명에 따른 반도체 식각 장치는 웨이퍼가 도입되는 챔버와, 챔버내에 도입된 웨이퍼 상면에 래디칼을 공급할 수 있는 래디칼 소스와, 상기 래디칼 소스와 독립적으로 웨이퍼 상면에 이온빔 또는 플라즈마빔을 공급할 수 있는 빔 소스와, 상기 챔버내에 도입되는 웨이퍼를 지지하고 고정시킬 수 있는 웨이퍼 스테이지 및 상기 이온빔, 플라즈마빔 또는 래디칼에 의하여 이온화된 챔버 내의 전하를 중화시킬 수 있는 중화기를 포함한다.
또한 본 발명에 따른 반도체 소자의 식각 방법은 래디칼 흡착에 의하여 반도체 웨이퍼 표면에 반응층을 형성하는 단계 및 상기 반도체 웨이퍼 표면에 형성된 반응층을 탈착시켜 웨이퍼 표면을 식각하는 단계를 포함한다.

Description

반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법{Semiconductor etching apparatus and etching method of semiconductor devices using the semiconductor etching apparatus}
본 발명은 반도체 제조 장치 및 반도체 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법에 관한 것이다.
반도체 소자의 미세화가 진행됨에 따라 공정 난이도가 높아지고 있다. 특히 미세 패턴의 사진 식각 공정 마아진의 협소에 따라 스몰 콘택(small contact) 공정자체가 힘들어지고, 이에 대한 대안으로 자기 정렬 콘택(Self-Aligned Contact, 이하 'SAC'라 함) 공정이 개발되어 도입되고 있다. SAC 공정은 콘택 형성시 두가지의 다른 절연막 사이의 식각 선택비를 이용한 것으로, 현재 많이 사용되고 있는 막으로서는 SiO2막을 식각할 때 Si3N4막을 스페이서와 식각 스토퍼막으로 사용하는 것이다. 최근에는 SiO2막/Si3N4막 식각 선택비를 향상시키기 위하여, 식각 장치의 챔버를 가열하여 플라즈마 내의 CFx래디칼 농도를 증가시키는 연구와, 높은 C/F 비율을 갖는 가스로서 C4F8, C5F8, C3F6등을 사용한 식각 공정의 개발, 그리고 낮은 전자 온도를 갖는 플라즈마 원을 개발하여 플라즈마 내부에서 지나친 해리에 의한 과도한 F 래디칼의 발생을 억제하는 연구 등이 행해지고 있다. 그러나 현 시점에서 이러한 공정의 개발 결과로 향상된 SiO2막/Si3N4막 식각 선택비는 아직까지 20 : 1을 넘지 못하고 있다. 뿐만 아니라 플라즈마 식각에 의한 SAC 식각에서는 막의 표면위에 형성되는 C-F계 폴리머에 의해 식각 선택비를 조절하나, 접촉창이 스몰 피치 소자(small pitch device)에서는 더욱 협소하게 되고, 이에 따라 오히려 C-F계 폴리머에 의하여 고선택비 공정에서 에치 스톱(etch stop) 현상이 빈번히 발생하여 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 래디칼 흡착에 의한 반응층 형성과 이온빔 또는 플라즈마를 이용하여 형성된 반응층을 탈착시킴으로서 웨이퍼 표면을 식각할 수 있는 반도체 식각 장치를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반응층의 형성 및 탈착에 의하여 웨이퍼 표면, 즉 식각 대상막을 식각하는 방법을 제공하는 것이다.
도 1은 본 발명의 바람직한 일 실시예에 따른 반도체 플라즈마 식각 장치를 도시한 개략도이다.
도 2는 본 발명의 바람직한 일 실시예에 따른 빔 소스를 도시한 개략도이다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 반응층 형성 메카니즘을 도시한 개략도이다.
도 4는 본 발명의 바람직한 일 실시예에 따른 플라즈마 식각 장치를 사용하여 SiO2막을 식각한 경우, SiO2막과 Si3N4막의 식각 특성을 나타낸 그래프이다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 웨이퍼가 도입되는 챔버와, 상기 챔버내에 도입된 웨이퍼 상면에 래디칼을 공급할 수 있는 래디칼 소스와, 상기 래디칼 소스와 독립적으로 웨이퍼 상면에 이온빔 또는 플라즈마빔을 공급할 수 있는 빔 소스와, 상기 챔버내에 도입되는 웨이퍼를 지지하고 고정시킬 수 있는 웨이퍼 스테이지 및 상기 이온빔, 플라즈마빔 또는 래디칼에 의하여 이온화된 챔버 내의 전하를 중화시킬 수 있는 중화기를 포함하는 것을 특징으로 하는 반도체 식각 장치를 제공한다.
상기 빔 소스는 유도결합 플라즈마 장치이며, 식각 대상 또는 식각 조건에 맞게 빔 에너지를 조절할 수 있도록 구비된다.
상기 래디칼 소스는 플라즈마를 형성하여 상기 챔버내로 래디칼을 분사시킬 수 있도록 구비된다.
상기 중화기는 이온빔, 플라즈마빔 또는 래디칼에 의하여 양이온화된 상기 챔버내로 전자를 공급하여 상기 챔버 분위기를 중화할 수 있도록 구비된다.
상기 웨이퍼 스테이지에는 도입된 웨이퍼를 냉각시킬 수 있는 냉각 장치가 구비되어 있다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 래디칼 흡착에 의하여 반도체 웨이퍼 표면에 반응층을 형성하는 단계 및 상기 반도체 웨이퍼 표면에 형성된 반응층을 탈착시켜 웨이퍼 표면을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 식각 방법을 제공한다.
상기 반도체 웨이퍼 표면은 서로 다른 두개의 식각 대상막과 식각 대상 이외의 막으로 이루어질 수 있고, 상기 반응층은 상기 식각 대상막 및 식각 대상 이외의 막에 형성되며, 상기 반도체 웨이퍼 표면에 형성된 반응층을 탈착시켜 실시하는 웨이퍼 표면의 식각은 식각 대상 이외의 막에 대한 식각 대상막의 식각 선택비가 높게 형성되도록 이루어지는 것이 바람직하다.
상기 래디칼 흡착에 의한 반응층 형성 단계와 래디칼 탈착에 의한 식각 단계를 2회 이상 반복하여 실시하여 웨이퍼 표면 상의 식각 대상막을 식각할 수 있다.
상기 래디칼 흡착에 의한 반응층 형성 단계와 래디칼 탈착에 의한 식각 단계를 반복 실시하여 웨이퍼 표면 상의 식각 대상막을 식각할 경우, 식각 대상막 이외의 다른 막은 거의 식각되지 않도록 이온빔 또는 플라즈마빔의 빔 에너지를 설정하여 식각 선택비를 높이는 것이 바람직하다. 상기 식각 대상막은 SiO2막이고, 상기 다른 막은 Si3N4막일 수 있다. 상기 SiO2막과 Si3N4막의 식각 선택비를 높이기 위한 이온빔 또는 플라즈마의 빔 에너지는 90 내지 110 eV 정도인 것이 바람직하다.
상기 래디칼의 흡착은 웨이퍼가 도입된 챔버내로 래디칼을 공급할 수 있도록 하는 래디칼 소스를 사용하여 이루어진다. 상기 래티칼 소스로서 H와 N을 포함하는 가스와, F를 함유하는 가스의 조합으로 이루어진 혼합 가스를 사용하는 것이 바람직하다. 상기 H와 N을 포함하는 가스 및 F을 포함하는 가스의 조합으로 이루어진 혼합 가스는 F에 대한 H의 비가 1 이상인 것이 바람직하다.
상기 웨이퍼 표면에 형성된 반응층의 탈착에 의한 식각은 이온빔 또는 플라즈마을 사용하여 이루어진다. 상기 이온빔 또는 플라즈마빔의 원은 불활성 물질인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야의 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 본 발명의 범위를 한정하는 것으로 해석되어져서는 아니된다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 반도체 플라즈마 식각 장치를 도시한 개략도이다. 도 2는 본 발명의 바람직한 일 실시예에 따른 빔 소스를 도시한 개략도로서, 이온빔 또는 플라즈마 가속 원리를 보여주고 있다.
도 1을 참조하면, 반도체 웨이퍼가 도입되는 챔버(100)가 있다. 상기 챔버(100)에는 래디칼 소스(102), 빔 소스(104), 웨이퍼 스테이지(106) 및 중화기(108)가 연결되어 있다. 여기서, 래디칼 소스(102)는 챔버(100)내로 래디칼을 공급할 수 있는 데, 이는 플라즈마를 형성하여 상기 래디칼을 챔버(100)내로 분사하는 방식으로 이루어진다. 상기 플라즈마는 유도결합 플라즈마(Inductive Coupled Plasma) 방식으로 형성하는 것이 바람직하다.
빔 소스(104)는 챔버(100)내로 이온빔 또는 플라즈마빔을 공급할 수 있다. 빔 소스(104)는 유도결합 플라즈마 장치이며, 식각 대상 또는 식각 조건에 맞게 빔 에너지를 조절할 수 있도록 구비된다. 도 2를 참조하면, 빔 소스(104)는 발생된 플라즈마빔 또는 이온빔을 빔 그리드(110), 가속 그리드(112) 및 접지 그리드(114)의 3개의 그리드를 이용하여 가속시킬 수 있도록 구비되는 것이 바람직하다. 물론, 2개의 그리드만을 구비할 수도 있다. 도 2에 도시되어 있는 바와 같이, 3개의 그리드를 사용할 경우에 빔 그리드(110)의 전압은 Vb, 가속 그리드(112)의 전압은 Va, 접지 그리드(114)는 접지되어 있으며, 빔 소스(104)내의 플라즈마 전압은 Vp이다. 여기서 가속되어 조사되는 이온빔 또는 플라즈마빔의 최종 빔 에너지는 Vp+Vb가 된다.
챔버(100)내에는 도입되는 웨이퍼를 지지하고 고정시킬 수 있는 웨이퍼 스테이지(106)가 구비된다. 웨이퍼 스테이지(106)에는 도입된 웨이퍼를 냉각시킬 수 있는 냉각 장치가 구비되어 있다. 예를 들면, 탈 이온수(deionized water)을 사용하는 냉각 장치가 웨이퍼 스테이지(106)에 구비될 수 있다.
중화기(108)는 상기 이온빔, 플라즈마빔 또는 래디칼에 의하여 이온화된 챔버(100) 내의 전하를 중화시키기 위한 것이다. 즉, 중화기(108)는 상기 이온빔, 플라즈마빔 또는 래디칼에 의하여 양이온화된 챔버(100)내로 전자를 공급하여 챔버(100) 분위기를 중화할 수 있도록 구비된다. 중화기(108)는 할로우 음극 방출기(Hollow Cathode Emitter)인 것이 바람직하다.
본 발명의 바람직한 다른 실시예에 따른 반도체 소자의 식각 방법에 따르면, 래디칼 흡착에 의하여 반도체 웨이퍼 표면에 반응층을 형성하는 단계 및 상기 반도체 웨이퍼 표면에 형성된 반응층을 탈착시켜 웨이퍼 표면을 식각하는 단계를 포함하는 반도체 소자의 식각 방법을 제공한다.
상기 반도체 웨이퍼 표면은 서로 다른 두개의 식각 대상막과 식각 대상 이외의 막으로 이루어질 수 있고, 상기 반응층은 상기 식각 대상막 및 식각 대상 이외의 막에 형성되며, 상기 반도체 웨이퍼 표면에 형성된 반응층을 탈착시켜 실시하는 웨이퍼 표면의 식각은 식각 대상 이외의 막에 대한 식각 대상막의 식각 선택비가 높게 형성되도록 이루어지는 것이 바람직하다.
상기 래디칼 흡착에 의한 반응층 형성 단계와 래디칼 탈착에 의한 식각 단계를 2회 이상 반복하여 실시하여 웨이퍼 표면 상의 식각 대상막을 식각할 수 있다.
상기 래디칼 흡착에 의한 반응층 형성 단계와 래디칼 탈착에 의한 식각 단계를 반복 실시하여 웨이퍼 표면 상의 식각 대상막을 식각할 경우, 식각 대상막 이외의 다른 막은 거의 식각되지 않도록 이온빔 또는 플라즈마빔의 빔 에너지를 조절하여 식각 선택비를 높이는 것이 바람직하다. 즉, 식각 대상막은 식각되고, 식각 대상막이외의 다른 물질은 거의 식각 되지 않는 범위를 갖도록 이온빔 또는 플라즈마빔의 빔 에너지를 설정한다. 여기서, 상기 식각 대상막은 SiO2막이고, 상기 다른 막은 Si3N4막일 수 있다. 상기 SiO2막과 Si3N4막의 식각 선택비를 높이기 위한 이온빔 또는 플라즈마의 빔 에너지는 90 내지 110 eV 정도인 것이 바람직하다. 즉, 하기의 실험예에서도 나타나 있는 바와 같이 90 내지 110 eV 정도의 이온빔 또는 플라즈마빔의 빔 에너지는 SiO2막 표면의 반응층은 잘 식각되게 하나, Si3N4막 표면의 반응층은 거의 식각되지 않는 범위의 빔 에너지이다. 그러나, 빔 에너지는 사용하는 식각 장치에 따라 변화될 수 있다.
본 발명의 바람직한 실시예에 따라 먼저, 반도체 웨이퍼 표면에 래디칼 흡착에 의하여 반응층을 형성한다. 상기 래디칼의 흡착은 웨이퍼가 도입된 챔버(100)내로 래디칼을 공급할 수 있도록 하는 래디칼 소스(102)를 사용하여 이루어진다. 상기 래티칼 소스로서 NH3또는 N2및 H2와 같은 H와 N을 포함하는 가스와, NF3, SF6, CF4, CHF3, HF 또는 XeF2와 같은 F를 함유하는 가스의 조합으로 이루어진 혼합 가스를 사용하는 것이 바람직하다. 여기서, H와 N을 포함하는 가스 및 F을 함유하는 가스의 조합으로 이루어진 혼합 가스는 F에 대한 H의 비가 1 이상인 것이 바람직하다.
도 3은 본 발명의 바람직한 다른 실시예에 따른 반응층 형성 메카니즘을 도시한 개략도이다. 도 3을 참조하여 식각 대상막인 반도체 웨이퍼 표면, 예컨대 SiO2막(116) 표면 상에 반응층을 형성하는 메카니즘을 구체적으로 살펴보면, 먼저 예컨대 NH3와 NF3혼합 가스를 래디칼 소스(102)에 도입하여 플라즈마(래디칼) 상태로 만든 후 상기 플라즈마(래디칼)을 래디칼 소스(102)로부터 챔버(100)내로 분사한다. 분사된 상기 래디칼(116)은 식각 대상막인 SiO2막(116) 표면상에 흡착되게 되는 데, (NH4)+래디칼은 표면상에서 음전하성을 띠는 산소기에 흡착되고, F-기는 표면상에서 양전하성을 띠는 실리콘기에 흡착되게 된다. 이렇게 흡착된 래디칼들은 SiO2막과 반응하여 반응층을 형성하게 되는데, 원래의 SiO2막 표면으로부터 일정 깊이(T1)만큼,또한 원래의 SiO2막 표면 위로부터 일정 두께(T2)만큼 반응층(118)이 형성되게 된다.
이어서, 상기 반도체 웨이퍼 표면에 형성된 반응층(118)을 탈착시켜 웨이퍼 표면을 식각한다. 상기 웨이퍼 표면에 형성된 반응층(118)의 탈착에 의한 식각은 이온빔 또는 플라즈마빔를 사용하여 이루어진다. 상기 이온빔 또는 플라즈마빔의 원은 He, Ne, Ar, Kr, Xe 같은 불활성 물질인 것이 바람직하다. 도 3을 참조하면, 래디칼 흡착에 의하여 SiO2막(116) 표면 상에 형성된 반응층(118)은 빔 소스(104)에서 조사된 이온빔 또는 플라즈마에 의하여 식각되게 되며, 결국 이는 소정 깊이(T1) 만큼의 SiO2막이 식각되는 결과를 가져온다.
본 발명의 바람직한 실시예에 따라 서로 다른 두개의 막질의 식각 선택비를 높이기 위해서는 식각 대상막에는 반응층이 두껍게 형성되고, 식각 대상 이외의 막에는 반응층이 식각 대상막에 비하여 상대적으로 얇게 형성되도록 한다. 또한 식각 대상막은 식각이 잘 되고, 식각 대상 이외의 막은 식각이 되지 않도록 빔 에너지를 조절한다. 식각 대상막이 SiO2막이고, 식각 대상 이외의 막이 Si3N4막일 경우, Si3N4막에 대한 SiO2막의 식각 선택비가 높은 범위의 빔 에너지는 90 내지 110 eV 정도로서 SiO2막 표면의 반응층은 잘 식각되게 하나, Si3N4막 표면의 반응층은 거의 식각되지 않는 범위의 에너지이다. 따라서, 식각 대상막에 대하여는 식각이 잘 되고, 식각 대상 이외의 막에 대하여는 식각되지 않는 범위의 빔 에너지를 사용하여 Si3N4막에 대한 SiO2막의 식각 선택비가 높일 수 있는 것이다. 또한 본 발명의 바람직한 실시예에 따른 식각 방법은 에치 스톱 현상이 없으므로, 좁고 깊은 콘택홀을 형성하는 데도 사용할 수 있다.
본 발명의 바람직한 실시예에 따른 상기 Si3N4막에 대한 SiO2막의 식각 선택비가 높도록 설정하여 식각하는 공정은 SAC 공정에 적용할 수 있다. 즉, 본 발명의 바람직한 실시예에 따른 래디칼 흡착에 의한 반응층을 형성하는 단계와 형성된 반응층을 탈착시키는 단계를 2회 이상 반복 실시하여 식각하는 방법에 의하여 SAC 공정에서 필요한 SiO2막/Si3N4막 식각 선택비를 크게 향상시킬 수 있다. 또한 본 발명의 바람직한 실시예에 따른 식각 방법은 Si에 대한 SiO2막의 식각 선택비를 높이기 위한 식각 공정에도 적용할 수 있다.
<실험예>
먼저, 래디칼 소스(102)로부터 래디칼을 형성하기 위하여 NH3를 200 sccm, NF3를 100 sccm 주입하였다. 이때, 온도와 압력은 각각 20℃, 760 mTorr로 유지하였다. 래디칼 소스(102)의 유도결합 플라즈마 코일(Inductive Cuopled Plasma coil)에 800 W의 라디오 주파수를 1분간 인가하여 웨이퍼 표면에 반응층을 형성하도록 하여, 이 때 형성되는 반응층의 두께를 측정하였다. 형성된 반응층의 제거를 위하여 빔 소스(104)에 아르곤(Ar) 가스를 주입하여 Ar+이온빔을 형성한 후 웨이퍼에 조사하였다. 이때, 빔 소스(104)의 유도결합 플라즈마 코일에는 200 W의 라디오 주파수를 1분간 인가하였으며, 빔 에너지는 0∼500 W 범위에서 조사하였다.
도 4는 본 발명의 바람직한 일 실시예에 따른 플라즈마 식각 장치를 사용하여 SiO2막을 식각한 경우, SiO2막과 Si3N4막의 식각 특성을 나타낸 그래프이다. 도 4를 참조하면, SiO2막의 표면 상에 형성된 반응층의 두께는 약 125Å 정도이다. 후속으로 Ar+이온빔 에너지를 증가시키면서 1분간 조사하여 반응층을 제거한 결과, 50eV 정도에서는 반응층이 제거되지 않고 변화가 없으며, 80eV 정도의 이온빔 에너지에서 반응층이 제거되기 시작하여 150eV 정도에서 식각량은 150Å 정도까지 증가하는 것으로 나타났다. 한편, Si3N4막의 표면 상에 형성된 반응층의 두께는 20Å 정도로 래디칼 흡착에 의한 반응층의 형성이 SiO2막에 비하여 매우 미약하게 일어남을 알 수 있다. Si3N4막의 표면 상에 형성된 반응층이 Ar+이온빔에 의하여 제거되는 임계 이온빔 에너지는 110eV 정도로서 SiO2막에 비하여 높으며, 150eV 정도의 이온빔 에너지를 인가하는 경우에도 식각량은 60Å 정도에 그쳐 SiO2막에 비해 낮음을 알 수 있다.
따라서, 본 발명의 바람직한 실시예에 따르면, 래디칼 흡착에 의하여 반응층을 SiO2막과 Si3N4막의 표면 상에 선택적으로 형성시키고, Ar+이온빔 에너지는 90eV∼110eV 정도의 범위에서 제어하여 반응층을 식각함으로써, SiO2막은 식각이 진행되고 Si3N4막은 식각되지 않는 고선택비를 갖는 SiO2막/Si3N4막 식각 특성을 달성할 수 있다. 여기서, 상기 래디칼 흡착에 의한 반응층 형성 단계와 래디칼 탈착에 의한 식각 단계를 2회 이상 반복하여 실시하여 원하는 깊이 만큼 식각이 되도록 할 수 있다. 상기 이온빔 빔 에너지는 사용하는 플라즈마 식각 장치에 따라 변화할 수 있음은 물론이다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 많은 변형이 가능함은 명백하다.
이상 상술한 바와 같이 본 발명에 따르면, 식각 대상막을 식각할 때 높은 식각 선택비를 갖도록 할 수 있다. 특히 Si3N4막에 대한 SiO2막의 식각 선택비를 높일 수 있다. 즉, 종래에는 SiO2막/Si3N4막의 식각 선택비는 20 : 1을 넘지 못하였으나, 본 발명의 바람직한 실시예에 따르면 그 이상의 식각 선택비를 갖도록 할 수 있다.
또한 종래의 플라즈마 식각시 C-F계 폴리머에 의해 발생하는 에치 스톱 현상을 방지할 수 있으며, 따라서 본 발명에 의한 반도체 소자의 식각 방법에 따르면 좁고 깊은 콘택홀을 형성할 수도 있다.

Claims (19)

  1. 웨이퍼가 도입되는 챔버;
    상기 챔버내에 도입된 상기 웨이퍼 상면에 래디칼을 공급할 수 있는 래디칼 소스;
    상기 래디칼 소스와 독립적으로 상기 웨이퍼 상면에 이온빔 또는 플라즈마빔를 공급할 수 있는 빔 소스;
    상기 챔버내에 도입되는 웨이퍼를 지지하고 고정시킬 수 있는 웨이퍼 스테이지; 및
    상기 이온빔, 플라즈마빔 또는 래디칼에 의하여 이온화된 챔버 내의 전하를 중화시킬 수 있는 중화기을 포함하는 것을 특징으로 하는 반도체 식각 장치.
  2. 제1항에 있어서, 상기 빔 소스는 유도결합 플라즈마 장치이며, 식각 대상 또는 식각 조건에 맞게 빔 에너지를 조절할 수 있도록 구비되는 것을 특징으로 하는 반도체 식각 장치.
  3. 제1항 또는 제2항에 있어서, 상기 빔 소스는 발생된 플라즈마빔 또는 이온빔을 빔 그리드, 가속 그리드 및 접지 그리드의 3개의 그리드를 이용하여 가속시킬수 있도록 구비되는 것을 특징으로 하는 반도체 식각 장치.
  4. 제1항에 있어서, 상기 래디칼 소스는 플라즈마를 형성하여 상기 챔버내로 래디칼을 분사시킬 수 있도록 구비되는 것을 특징으로 하는 반도체 식각 장치.
  5. 제4항에 있어서, 상기 플라즈마는 유도결합 플라즈마 방식으로 형성하는 것을 특징으로 하는 반도체 식각 장치.
  6. 제1항에 있어서, 상기 중화기는 이온빔, 플라즈마빔 또는 래디칼에 의하여 양이온화된 상기 챔버내로 전자를 공급하여 상기 챔버 분위기를 중화할 수 있도록 구비되는 것을 특징으로 하는 반도체 식각 장치.
  7. 제7항에 있어서, 상기 중화기는 할로우 음극 방출기인 것을 특징으로 하는 반도체 식각 장치.
  8. 제1항에 있어서, 상기 웨이퍼 스테이지에는 도입된 웨이퍼를 냉각시킬 수 있는 냉각 장치가 구비되어 있는 것을 특징으로 하는 반도체 식각 장치.
  9. 래디칼 흡착에 의하여 반도체 웨이퍼 표면에 반응층을 형성하는 단계; 및
    상기 반도체 웨이퍼 표면에 형성된 반응층을 탈착시켜 웨이퍼 표면을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 식각 방법.
  10. 제9항에 있어서, 상기 반도체 웨이퍼 표면은 서로 다른 두개의 식각 대상막과 식각 대상 이외의 막으로 이루어지고, 상기 반응층은 상기 식각 대상막 및 식각 대상 이외의 막에 형성되며, 상기 반도체 웨이퍼 표면에 형성된 반응층을 탈착시켜 실시하는 웨이퍼 표면의 식각은 식각 대상 이외의 막에 대한 식각 대상막의 식각 선택비가 높게 형성되도록 이루어지는 것을 특징으로 하는 반도체 소자의 식각 방법.
  11. 제9항 또는 제10항에 있어서, 상기 래디칼 흡착에 의한 반응층 형성 단계와 래디칼 탈착에 의한 식각 단계를 2회 이상 반복하여 실시하여 웨이퍼 표면 상의 식각 대상막을 식각하는 것을 특징으로 하는 반도체 소자의 식각 방법.
  12. 제11항에 있어서, 상기 래디칼 흡착에 의한 반응층 형성 단계와 래디칼 탈착에 의한 식각 단계를 반복 실시하여 웨이퍼 표면 상의 식각 대상막을 식각할 경우, 식각 대상막 이외의 다른 막은 거의 식각 되지 않도록 이온빔 또는 플라즈마빔의 빔 에너지를 설정하여 식각 선택비를 높이는 것을 특징으로 하는 반도체 소자의 식각 방법.
  13. 제12항에 있어서, 상기 식각 대상막은 SiO2막이고, 상기 다른 막은 Si3N4막인 것을 특징으로 하는 반도체 소자의 식각 방법.
  14. 제13항에 있어서, 상기 SiO2막과 Si3N4막의 식각 선택비를 높이기 위한 이온빔 또는 플라즈마의 빔 에너지는 90 내지 110 eV 정도인 것을 특징으로 하는 반도체 소자의 식각 방법.
  15. 제9항에 있어서, 상기 래디칼의 흡착은 웨이퍼가 도입된 챔버내로 래디칼을 공급할 수 있도록 하는 래디칼 소스를 사용하여 이루어지는 것을 특징으로 하는 반도체 소자의 식각 방법.
  16. 제15항에 있어서, 상기 래티칼 소스로서 H와 N을 포함하는 가스와, F를 함유하는 가스의 조합으로 이루어진 혼합 가스를 사용하는 것을 특징으로 하는 반도체 소자의 식각 방법.
  17. 제16항에 있어서, 상기 H와 N을 포함하는 가스 및 F를 포함하는 가스의 조합으로 이루어진 혼합 가스는 F에 대한 H의 비가 1 이상인 것을 특징으로 하는 반도체 소자의 식각 방법.
  18. 제9항에 있어서, 상기 웨이퍼 표면에 형성된 반응층의 탈착에 의한 식각은 이온빔 또는 플라즈마빔을 사용하여 이루어지는 것을 특징으로 하는 반도체 소자의 식각 방법.
  19. 제18항에 있어서, 상기 이온빔 또는 플라즈마빔의 원은 불활성 물질인 것을 특징으로 하는 반도체 소자의 식각 방법.
KR10-2000-0050786A 2000-08-30 2000-08-30 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법 KR100382720B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2000-0050786A KR100382720B1 (ko) 2000-08-30 2000-08-30 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법
US09/793,143 US20020025681A1 (en) 2000-08-30 2001-02-27 Semiconductor etching apparatus and method of etching semiconductor devices using same
TW090105297A TW539772B (en) 2000-08-30 2001-03-07 Semiconductor etching apparatus and method of etching semiconductor devices using same
JP2001136491A JP2002083799A (ja) 2000-08-30 2001-05-07 半導体エッチング装置およびこれを利用した半導体素子のエッチング方法
US10/364,344 US20030116277A1 (en) 2000-08-30 2003-02-12 Semiconductor etching apparatus and method of etching semiconductor devices using same
US11/431,080 US20060205190A1 (en) 2000-08-30 2006-05-10 Semiconductor etching apparatus and method of etching semiconductor devices using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0050786A KR100382720B1 (ko) 2000-08-30 2000-08-30 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법

Publications (2)

Publication Number Publication Date
KR20020017447A KR20020017447A (ko) 2002-03-07
KR100382720B1 true KR100382720B1 (ko) 2003-05-09

Family

ID=19686127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0050786A KR100382720B1 (ko) 2000-08-30 2000-08-30 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법

Country Status (4)

Country Link
US (3) US20020025681A1 (ko)
JP (1) JP2002083799A (ko)
KR (1) KR100382720B1 (ko)
TW (1) TW539772B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102324B1 (ko) 2008-11-26 2012-01-03 김용환 전자빔 소스로부터 조사된 전자빔 전하의 중화 방법
WO2019245812A1 (en) * 2018-06-22 2019-12-26 Varian Semiconductor Equipment Associates, Inc. System and methods using an inline surface engineering source

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070062647A1 (en) * 2005-09-19 2007-03-22 Bailey Joel B Method and apparatus for isolative substrate edge area processing
US7550381B2 (en) * 2005-07-18 2009-06-23 Applied Materials, Inc. Contact clean by remote plasma and repair of silicide surface
KR100653073B1 (ko) * 2005-09-28 2006-12-01 삼성전자주식회사 기판처리장치와 기판처리방법
US7622721B2 (en) * 2007-02-09 2009-11-24 Michael Gutkin Focused anode layer ion source with converging and charge compensated beam (falcon)
US20100151677A1 (en) * 2007-04-12 2010-06-17 Freescale Semiconductor, Inc. Etch method in the manufacture of a semiconductor device
US9216609B2 (en) * 2011-02-08 2015-12-22 Ulvac, Inc. Radical etching apparatus and method
US8617411B2 (en) * 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US8940640B2 (en) * 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure of semiconductor device
US9431218B2 (en) 2013-03-15 2016-08-30 Tokyo Electron Limited Scalable and uniformity controllable diffusion plasma source
CN104752256B (zh) * 2013-12-25 2018-10-16 中微半导体设备(上海)有限公司 一种等离子体刻蚀方法和系统
KR101529821B1 (ko) * 2014-04-08 2015-06-29 성균관대학교산학협력단 반응성 이온빔 펄스를 이용한 ｍｒａｍ 물질 식각 방법
US10825652B2 (en) 2014-08-29 2020-11-03 Lam Research Corporation Ion beam etch without need for wafer tilt or rotation
US9406535B2 (en) 2014-08-29 2016-08-02 Lam Research Corporation Ion injector and lens system for ion beam milling
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法
WO2016123090A1 (en) * 2015-01-26 2016-08-04 Tokyo Electron Limited Method and system for high precision etching of substrates
US9779955B2 (en) * 2016-02-25 2017-10-03 Lam Research Corporation Ion beam etching utilizing cryogenic wafer temperatures
JP2018046185A (ja) * 2016-09-15 2018-03-22 東京エレクトロン株式会社 酸化シリコン及び窒化シリコンを互いに選択的にエッチングする方法
US20220275533A1 (en) * 2018-07-27 2022-09-01 Ecole Polytechnique Federale De Lausanne (Epfl) Non-contact polishing of a crystalline layer or substrate by ion beam etching

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260131A (ja) * 1984-06-06 1985-12-23 Pioneer Electronic Corp 異方性ドライエツチング方法
JPH038325A (ja) * 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
KR970030240A (ko) * 1995-11-14 1997-06-26 중성 입자 비임 조사 장치

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4123663A (en) * 1975-01-22 1978-10-31 Tokyo Shibaura Electric Co., Ltd. Gas-etching device
JPS5211176A (en) * 1975-07-18 1977-01-27 Toshiba Corp Activation gas reaction apparatus
GB1550853A (en) * 1975-10-06 1979-08-22 Hitachi Ltd Apparatus and process for plasma treatment
US4751199A (en) * 1983-12-06 1988-06-14 Fairchild Semiconductor Corporation Process of forming a compliant lead frame for array-type semiconductor packages
EP0173552B1 (en) * 1984-08-24 1991-10-09 The Upjohn Company Recombinant dna compounds and the expression of polypeptides such as tpa
JPS61136229A (ja) * 1984-12-06 1986-06-24 Toshiba Corp ドライエツチング装置
US4761199A (en) * 1985-04-10 1988-08-02 Canon Kabushiki Kaisha Shutter device for ion beam etching apparatus and such etching apparatus using same
FR2581244B1 (fr) * 1985-04-29 1987-07-10 Centre Nat Rech Scient Source d'ions du type triode a une seule chambre d'ionisation a excitation haute frequence et a confinement magnetique du type multipolaire
US4711698A (en) * 1985-07-15 1987-12-08 Texas Instruments Incorporated Silicon oxide thin film etching process
US4828369A (en) * 1986-05-28 1989-05-09 Minolta Camera Kabushiki Kaisha Electrochromic device
US4793908A (en) * 1986-12-29 1988-12-27 Rockwell International Corporation Multiple ion source method and apparatus for fabricating multilayer optical films
US5018479A (en) * 1987-09-24 1991-05-28 Reserach Triangle Institute, Inc. Remote plasma enhanced CVD method and apparatus for growing an epitaxial semconductor layer
US5180435A (en) * 1987-09-24 1993-01-19 Research Triangle Institute, Inc. Remote plasma enhanced CVD method and apparatus for growing an epitaxial semiconductor layer
US4870030A (en) * 1987-09-24 1989-09-26 Research Triangle Institute, Inc. Remote plasma enhanced CVD method for growing an epitaxial semiconductor layer
US4874459A (en) * 1988-10-17 1989-10-17 The Regents Of The University Of California Low damage-producing, anisotropic, chemically enhanced etching method and apparatus
DE4018954A1 (de) * 1989-06-15 1991-01-03 Mitsubishi Electric Corp Trockenaetzgeraet
US5061838A (en) * 1989-06-23 1991-10-29 Massachusetts Institute Of Technology Toroidal electron cyclotron resonance reactor
US5112458A (en) * 1989-12-27 1992-05-12 Tdk Corporation Process for producing diamond-like films and apparatus therefor
KR910016054A (ko) * 1990-02-23 1991-09-30 미다 가쓰시게 마이크로 전자 장치용 표면 처리 장치 및 그 방법
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
DE4118973C2 (de) * 1991-06-08 1999-02-04 Fraunhofer Ges Forschung Vorrichtung zur plasmaunterstützten Bearbeitung von Substraten und Verwendung dieser Vorrichtung
JPH05326452A (ja) * 1991-06-10 1993-12-10 Kawasaki Steel Corp プラズマ処理装置及び方法
JPH0689880A (ja) * 1992-09-08 1994-03-29 Tokyo Electron Ltd エッチング装置
JPH06163423A (ja) * 1992-11-18 1994-06-10 Fujitsu Ltd 半導体製造装置
US5762706A (en) * 1993-11-09 1998-06-09 Fujitsu Limited Method of forming compound semiconductor device
US5888593A (en) * 1994-03-03 1999-03-30 Monsanto Company Ion beam process for deposition of highly wear-resistant optical coatings
US5811022A (en) * 1994-11-15 1998-09-22 Mattson Technology, Inc. Inductive plasma reactor
JP3123735B2 (ja) * 1995-04-28 2001-01-15 株式会社日立製作所 イオンビーム処理装置
US6132550A (en) * 1995-08-11 2000-10-17 Sumitomo Electric Industries, Ltd. Apparatuses for desposition or etching
US5980999A (en) * 1995-08-24 1999-11-09 Nagoya University Method of manufacturing thin film and method for performing precise working by radical control and apparatus for carrying out such methods
JP3364830B2 (ja) * 1998-06-09 2003-01-08 株式会社日立製作所 イオンビーム加工装置
US6294102B1 (en) * 1999-05-05 2001-09-25 International Business Machines Corporation Selective dry etch of a dielectric film
JP3641716B2 (ja) * 2001-05-23 2005-04-27 株式会社日立製作所 イオンビーム加工装置およびその方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60260131A (ja) * 1984-06-06 1985-12-23 Pioneer Electronic Corp 異方性ドライエツチング方法
JPH038325A (ja) * 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
KR970030240A (ko) * 1995-11-14 1997-06-26 중성 입자 비임 조사 장치
KR100242483B1 (ko) * 1995-11-14 2000-03-02 가네꼬 히사시 중성 입자 비임 조사 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102324B1 (ko) 2008-11-26 2012-01-03 김용환 전자빔 소스로부터 조사된 전자빔 전하의 중화 방법
WO2019245812A1 (en) * 2018-06-22 2019-12-26 Varian Semiconductor Equipment Associates, Inc. System and methods using an inline surface engineering source
US11069511B2 (en) 2018-06-22 2021-07-20 Varian Semiconductor Equipment Associates, Inc. System and methods using an inline surface engineering source
US11862433B2 (en) 2018-06-22 2024-01-02 Varlan Semiconductor Equipment Associates, Inc. System and methods using an inline surface engineering source

Also Published As

Publication number Publication date
US20020025681A1 (en) 2002-02-28
US20030116277A1 (en) 2003-06-26
JP2002083799A (ja) 2002-03-22
US20060205190A1 (en) 2006-09-14
KR20020017447A (ko) 2002-03-07
TW539772B (en) 2003-07-01

Similar Documents

Publication Publication Date Title
KR100382720B1 (ko) 반도체 식각 장치 및 이를 이용한 반도체 소자의 식각 방법
US8337713B2 (en) Methods for RF pulsing of a narrow gap capacitively coupled reactor
US6008139A (en) Method of etching polycide structures
US4473435A (en) Plasma etchant mixture
US6069092A (en) Dry etching method and semiconductor device fabrication method
US20060201911A1 (en) Methods of etching photoresist on substrates
US20080182422A1 (en) Methods of etching photoresist on substrates
US20050026440A1 (en) Anisotropic etch method
US7510976B2 (en) Dielectric plasma etch process with in-situ amorphous carbon mask with improved critical dimension and etch selectivity
KR20010042106A (ko) 고밀도 플라즈마 공정 시스템에서 기판의 실리콘층에트렌치를 형성하는 기술
CA1160759A (en) High-selectivity plasma-assisted etching of resist- masked layer
JPH05308062A (ja) ドライエッチング方法
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
GB2320335A (en) Removing a resist film
CN111696863A (zh) 硅介质材料刻蚀方法
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
JPH0121230B2 (ko)
JP3363782B2 (ja) 集積回路構造の選択性の高い酸化物エッチングプロセス
KR100317310B1 (ko) 반도체소자의콘택홀형성방법
Zhao et al. (Digital Presentation) Extending the Application of Capacitively Coupled Plasma Etching Tools to the Front-End-of-Line Fin-Cut Etching Process for FinFET Mass Production
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
KR100223760B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100290875B1 (ko) 폴리머필림형성에의한이방성에치방법
KR20010028142A (ko) 고밀도 플라즈마를 이용한 이방성 실리콘 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080401

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee